JP3139468B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3139468B2 JP3139468B2 JP10283926A JP28392698A JP3139468B2 JP 3139468 B2 JP3139468 B2 JP 3139468B2 JP 10283926 A JP10283926 A JP 10283926A JP 28392698 A JP28392698 A JP 28392698A JP 3139468 B2 JP3139468 B2 JP 3139468B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- polycrystalline silicon
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は特にスタックキャパシタ
を有する半導体装置およびその製造方法およびその製造
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a stack capacitor, a method of manufacturing the same, and an apparatus for manufacturing the same.
【0002】[0002]
【従来の技術】シリコン超高集積回路の一つであるダイ
ナミックランダムアクセスメモリー(DRAM)におい
ては、ワード線によって形成される凹凸の段差部を含め
てキャパシタを形成し、これによって蓄積容量を増大さ
せ、読み出し精度およびソフトエラー耐性を向上させる
スタックキャパシタ技術が用いられている。2. Description of the Related Art In a dynamic random access memory (DRAM), which is one of silicon ultra-high-integrated circuits, a capacitor is formed including a stepped portion formed by a word line, thereby increasing the storage capacity. A stack capacitor technology for improving readout accuracy and soft error resistance is used.
【0003】従来のスタックキャパシタ形成方法は、た
とえば特開昭63−318152号公報で述べられてい
る。すなわち、図2に示すように、まず、P型のシリコ
ン基板1上に熱酸化法を用いてゲート絶縁膜2を形成す
る。次でこのゲート絶縁膜2上にN+ 型多結晶シリコン
膜を形成し、フォトリソグラフィー技術とドライエッチ
ング技術を用いてワード線3を形成する。次にワード線
3をマスクとしてシリコン基板にひ素(As+ )をイオ
ン注入し、電荷蓄積電極に接続されるソース/ドレイン
(S/D)となるN+ 型領域4を形成する。次に、気相
成長(CVD)法によるシリコン酸化膜等からなる層間
絶縁膜5Aを形成する。さらに層間絶縁膜を形成した
後、ドライエッチング技術を用いてワード線の側壁にサ
イドウォール5Bを形成する。次に、電荷蓄積用の下層
電極となる多結晶シリコン膜6を形成した後、リンを注
入してN+ 型にする。その後、フォトリソグラィー技術
とドライエッチング技術を用いてパターニングする。次
いで、CVD法により下層電極の表面上にシリコン窒化
膜7を形成したのちピンホールを埋めるため表面を酸化
する。次に、CVD法により多結晶シリコン膜8を形成
し、リンを導入してN+ 型にした後、パターニングを行
なって下層電極に対向する電荷蓄積用の上層電極(セル
プレート)とする。この後、PSGからなる層間絶縁膜
9を形成し、ビット線10を構成して、DRAMセルが
完成する。A conventional method for forming a stack capacitor is described in, for example, Japanese Patent Application Laid-Open No. 63-318152. That is, as shown in FIG. 2, first, a gate insulating film 2 is formed on a P-type silicon substrate 1 by using a thermal oxidation method. Next, an N @ + -type polycrystalline silicon film is formed on the gate insulating film 2, and a word line 3 is formed by using a photolithography technique and a dry etching technique. Next, arsenic (As +) is ion-implanted into the silicon substrate using the word line 3 as a mask to form an N + type region 4 serving as a source / drain (S / D) connected to the charge storage electrode. Next, an interlayer insulating film 5A made of a silicon oxide film or the like is formed by a vapor deposition (CVD) method. After an interlayer insulating film is further formed, a sidewall 5B is formed on the side wall of the word line by using a dry etching technique. Next, after a polycrystalline silicon film 6 serving as a lower electrode for charge storage is formed, phosphorus is implanted to make it an N + type. After that, patterning is performed using a photolithography technique and a dry etching technique. Next, after the silicon nitride film 7 is formed on the surface of the lower electrode by the CVD method, the surface is oxidized to fill the pinhole. Next, a polycrystalline silicon film 8 is formed by a CVD method, phosphorus is introduced to make it an N + type, and patterning is performed to form an upper electrode (cell plate) for charge storage facing the lower electrode. Thereafter, an interlayer insulating film 9 made of PSG is formed, and a bit line 10 is formed to complete a DRAM cell.
【0004】このようなキャパシタを製造する場合、下
層となる多結晶シリコン膜6には高濃度の不純物、例え
ばひ素あるいはリンが含まれており、表面には自然酸化
膜が成長しやすくなっている。したがって、このN+ 型
多結晶シリコン膜上にCVD法によってシリコン窒化膜
7を堆積する場合、多結晶シリコン膜上の酸化膜はさら
に成長し、その厚さは2〜3nmとなっていると見積も
られる。シリコン酸化膜の誘電率は、シリコン窒化膜の
誘電率よりも小さい。ゆえに、CVD法によるシリコン
窒化膜と下層電極との間に、シリコン酸化膜があると、
上層電極と下層電極にはさまれた絶縁膜としての平均的
な誘電率は低下してしまう。したがって、蓄積できる電
荷量が少なくなる。蓄積できる電荷量を増すためには、
絶縁膜としての全体の厚さを薄くしなければならない。
自然酸化膜と熱酸化膜の厚さを制御することはできない
ので、シリコン窒化膜の厚さを薄くすると、シリコン酸
化膜の割合が増え、薄膜化しても蓄積できる電荷量はあ
まり増大しなくなる。In manufacturing such a capacitor, the polycrystalline silicon film 6 as a lower layer contains a high concentration of impurities, for example, arsenic or phosphorus, and a natural oxide film is easily grown on the surface. . Therefore, when the silicon nitride film 7 is deposited on this N + type polycrystalline silicon film by the CVD method, it is estimated that the oxide film on the polycrystalline silicon film further grows and its thickness is 2-3 nm. It is. The dielectric constant of the silicon oxide film is smaller than the dielectric constant of the silicon nitride film. Therefore, if there is a silicon oxide film between the silicon nitride film formed by the CVD method and the lower electrode,
The average dielectric constant of the insulating film sandwiched between the upper electrode and the lower electrode decreases. Therefore, the amount of charge that can be stored is reduced. To increase the amount of charge that can be stored,
The overall thickness of the insulating film must be reduced.
Since the thickness of the natural oxide film and the thickness of the thermal oxide film cannot be controlled, when the thickness of the silicon nitride film is reduced, the proportion of the silicon oxide film increases, and the amount of charge that can be stored does not increase so much even when the thickness is reduced.
【0005】この問題を解決するために、熱窒化する方
法が用いられることがある。その方法は、例えば、特開
平2−16763号公報に記載されている。具体的に
は、まず図3に示すように下層電極となる多結晶シリコ
ン膜6を堆積する。この多結晶シリコン膜6には、イオ
ン注入あるいは熱拡散法によりリンを1×10201/c
m2 程度にドーピングする。その後、多結晶シリコン膜
6表面上に形成された自然酸化膜を急速熱窒化して窒化
膜17Aに変える。急速窒化は950〜1150℃で、
アンモニア雰囲気中で行なう。ただし、これだけでは
0.5〜10nmの自然酸化膜をシリコンの窒化膜に変
えただけであるので、膜厚が薄いためにリーク電流が非
常に大きい。そのリーク電流を抑制するために、CVD
法で必要な厚さのシリコン窒化膜17をつけ足して、キ
ャパシタを構成する。[0005] In order to solve this problem, a method of thermal nitriding is sometimes used. The method is described in, for example, JP-A-2-16763. Specifically, first, as shown in FIG. 3, a polycrystalline silicon film 6 serving as a lower electrode is deposited. This polycrystalline silicon film 6 is doped with phosphorus at 1 × 10 201 / c by ion implantation or thermal diffusion.
Doping to about m2. After that, the natural oxide film formed on the surface of the polycrystalline silicon film 6 is rapidly thermally nitrided to be changed to the nitride film 17A. Rapid nitriding is at 950-1150 ° C,
Performed in an ammonia atmosphere. However, only by changing the natural oxide film having a thickness of 0.5 to 10 nm to a silicon nitride film, the leakage current is very large because the film thickness is small. In order to suppress the leakage current, CVD
A capacitor is formed by adding a silicon nitride film 17 having a required thickness by the method.
【0006】[0006]
【発明が解決しようとする課題】自然酸化膜を熱窒化す
ることによって、CVD炉に基板を挿入する際に形成さ
れる熱酸化膜の成長が抑制され、熱窒化とCVD法で形
成されたシリコン窒化膜全体の平均的な誘電率は向上す
る。しかしながら、従来の技術では、自然酸化膜に含ま
れていた酸素はそのまま膜中に残っており、完全にシリ
コン窒化膜にはなってはいない。したがって、誘電率は
シリコン窒化膜の本質的な値よりもまだ低い。また、従
来の技術では、酸素を含むシリコン窒化膜すなわちシリ
コン窒化酸化膜と、下層電極となる多結晶シリコン膜と
が接している。シリコン窒化酸化膜が多結晶シリコンと
接すると、トラップ等の電気的欠損が発生して信頼性が
低下する。したがって、化学量論的組成のシリコン窒化
膜が、多結晶シリコンと接する構造とすることが望まし
い。SUMMARY OF THE INVENTION By thermally nitriding a natural oxide film, the growth of a thermal oxide film formed when a substrate is inserted into a CVD furnace is suppressed, and silicon nitride formed by thermal nitridation and CVD is used. The average dielectric constant of the entire nitride film is improved. However, in the conventional technique, oxygen contained in the natural oxide film remains in the film as it is, and is not completely turned into a silicon nitride film. Therefore, the dielectric constant is still lower than the intrinsic value of the silicon nitride film. Further, in the conventional technique, a silicon nitride film containing oxygen, that is, a silicon nitride oxide film is in contact with a polycrystalline silicon film serving as a lower electrode. When the silicon oxynitride film is in contact with polycrystalline silicon, electrical deficiencies such as traps are generated and reliability is reduced. Therefore, it is desirable that the silicon nitride film having a stoichiometric composition be in contact with polycrystalline silicon.
【0007】[0007]
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成され多結晶シリコン膜からなる下層
電極と複数の絶縁膜の積層でなる誘電体膜と多結晶シリ
コン膜からなる上層電極とから構成されるキャパシタを
有する半導体装置において、前記誘電体膜は前記下層電
極と接するシリコン窒化膜、前記シリコン窒化膜上のシ
リコン酸化窒化膜およびシリコン窒化膜とは異なる絶縁
膜であって前記上層電極と接する絶縁膜を備え、前記シ
リコン窒化膜および前記シリコン酸化窒化膜は前記下層
電極を形成する前記多結晶シリコン膜とその表面の自然
酸化膜とを急速熱窒化することにより形成されたもので
あることを特徴としている。According to the present invention, there is provided a semiconductor device comprising:
In a semiconductor device having a capacitor formed of a lower electrode formed of a polycrystalline silicon film formed on a semiconductor substrate and a laminated film of a plurality of insulating films, and a capacitor formed of an upper electrode formed of a polycrystalline silicon film, The film includes a silicon nitride film in contact with the lower electrode, an insulating film different from the silicon oxynitride film and the silicon nitride film on the silicon nitride film, and an insulating film in contact with the upper electrode, wherein the silicon nitride film and the silicon The oxynitride film is characterized by being formed by rapid thermal nitridation of the polycrystalline silicon film forming the lower electrode and a natural oxide film on the surface thereof.
【0008】また、本発明の半導体装置は、半導体基板
上に形成され多結晶シリコン膜からなる下層電極と誘電
体膜と多結晶シリコン膜からなる上層電極とから構成さ
れるキャパシタを有する半導体装置において、前記誘電
体膜は第1および第2のシリコン窒化膜と前記第1及び
第2の窒化膜で挟まれたシリコン酸化窒化膜とを有し、
前記第1のシリコン窒化膜および前記第1及び第2のシ
リコン窒化膜で挟まれたシリコン酸化窒化膜は、前記下
層電極を形成する前記多結晶シリコン膜とその表面の自
然酸化膜とを急速熱窒化することにより形成されたもの
であり、前記下層電極および前記上層電極と接するシリ
コン酸化窒化膜は存在しないことを特徴としている。Further, the semiconductor device of the present invention is a semiconductor device having a capacitor formed on a semiconductor substrate and comprising a lower electrode made of a polycrystalline silicon film and a dielectric film and an upper electrode made of a polycrystalline silicon film. The dielectric film includes first and second silicon nitride films and a silicon oxynitride film sandwiched between the first and second nitride films;
The first silicon nitride film and the silicon oxynitride film sandwiched between the first and second silicon nitride films rapidly heat the polycrystalline silicon film forming the lower electrode and the natural oxide film on the surface thereof. It is formed by nitriding, and is characterized in that there is no silicon oxynitride film in contact with the lower electrode and the upper electrode.
【0009】[0009]
【0010】自然酸化膜を急速熱窒化法で窒化する際
に、従来よりも低い800〜950℃の温度範囲で窒化
すると、自然酸化膜と多結晶シリコン膜の界面から窒化
が始まる。その後、自然酸化膜の窒化と多結晶シリコン
膜の窒化が進み、多結晶シリコン膜とシリコンの窒化酸
化膜の間に化学量論的組成のシリコン窒化膜が形成され
る。When the natural oxide film is nitrided by the rapid thermal nitridation method at a lower temperature range of 800 to 950 ° C. than the conventional one, nitridation starts from the interface between the natural oxide film and the polycrystalline silicon film. Thereafter, nitriding of the natural oxide film and nitriding of the polycrystalline silicon film progress, and a silicon nitride film having a stoichiometric composition is formed between the polycrystalline silicon film and the silicon nitride oxide film.
【0011】さらにシリコン窒化膜中の酸素を低減し、
誘電率をシリコン窒化膜の本質的な値に近づけるために
は、多結晶シリコン膜上の自然酸化膜を除去した後、た
だちに基板を自然酸化膜が再成長しない雰囲気下に置
き、急速熱窒化を行う。次いで、シリコン窒化膜表面上
に、自然酸化膜が成長しない雰囲気下でCVD炉に挿入
しシリコン窒化膜と上層電極となる多結晶シリコン膜を
連続的に成長する。このような製造方法によれば、下層
電極となる多結晶シリコン膜上の自然酸化膜の影響はな
くなる。また、シリコン窒化膜を成長させるCVD炉に
挿入する際に、熱酸化膜の形成がない。さらに、多結晶
シリコン膜を形成するCVD炉に挿入する際に、シリコ
ン窒化膜上の熱酸化膜の成長もない。したがって、膜中
に酸素を含まないシリコン窒化膜を形成することができ
る。Further, oxygen in the silicon nitride film is reduced,
In order to bring the dielectric constant close to the intrinsic value of the silicon nitride film, after removing the native oxide film on the polycrystalline silicon film, immediately place the substrate in an atmosphere where the native oxide film does not grow again, and perform rapid thermal nitridation. Do. Next, on the surface of the silicon nitride film, the film is inserted into a CVD furnace in an atmosphere in which a natural oxide film does not grow, and a silicon nitride film and a polycrystalline silicon film serving as an upper electrode are continuously grown. According to such a manufacturing method, the influence of the natural oxide film on the polycrystalline silicon film serving as the lower electrode is eliminated. In addition, there is no formation of a thermal oxide film when the device is inserted into a CVD furnace for growing a silicon nitride film. Further, there is no growth of a thermal oxide film on the silicon nitride film when inserted into a CVD furnace for forming a polycrystalline silicon film. Therefore, a silicon nitride film containing no oxygen in the film can be formed.
【0012】[0012]
【発明の実施の形態】次に本発明を図面を用いて説明す
る。図1(a),(b)は本発明の第1の実施例を説明
するための半導体チップの断面図及びA部拡大断面図で
ある。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIGS. 1A and 1B are a sectional view of a semiconductor chip and an enlarged sectional view of a portion A for explaining a first embodiment of the present invention.
【0013】図1(a)において、P型(100)のシ
リコン基板1上には開口部を有するゲート絶縁膜2が形
成されており、その上にはワード線3と層間絶縁膜5A
とサイドウォール5Bとが形成されている。そして開口
部のシリコン基板1にはソース/ドレイン(S/D)と
なるN+ 領域4が形成され、その上には多結晶シリコン
膜6からなる厚さ400nmの下層電極が形成されてい
る。ここまでの構造は、従来技術で形成することができ
る。そしてこの下層電極6上にはシリコン窒化膜7が形
成されている。以下シリコン窒化膜7を製造方法と共に
更に説明する。図1に示すシリコン基板を、急速熱窒化
装置(ランプアニーラ)を用いて、アンモニア雰囲気中
で800〜950℃に加熱し、高濃度にリンをドーピン
グした多結晶シリコン膜6の表面上に厚さ2nmのシリ
コン窒化膜7を形成した。In FIG. 1A, a gate insulating film 2 having an opening is formed on a P-type (100) silicon substrate 1, on which a word line 3 and an interlayer insulating film 5A are formed.
And a side wall 5B. An N @ + region 4 serving as a source / drain (S / D) is formed in the silicon substrate 1 in the opening, and a 400 nm thick lower electrode made of a polycrystalline silicon film 6 is formed thereon. The structure so far can be formed by a conventional technique. A silicon nitride film 7 is formed on lower electrode 6. Hereinafter, the silicon nitride film 7 will be further described together with the manufacturing method. The silicon substrate shown in FIG. 1 is heated to 800 to 950 ° C. in an ammonia atmosphere using a rapid thermal nitridation apparatus (lamp annealer) to form a 2 nm-thick layer on the surface of the polycrystalline silicon film 6 doped with phosphorus at a high concentration. Was formed.
【0014】図4は、熱窒化シリコン膜の成長時間依存
性を示している。温度によって形成できる膜厚(自然酸
化膜が窒化された膜を含む)は異なる。急速熱窒化によ
ってできるシリコン窒化膜は、窒化時間に対して図4に
示すように飽和する。したがって、長時間加熱しても意
味はなく、逆に不純物原子の再分布などの悪影響をもた
らす。加熱時間は、長くても60秒程度で十分である。
窒化時間が短いと、膜厚の制御性が悪く、少なくとも3
0秒程度の窒化時間が必要である。形成されるシリコン
窒化膜の膜厚は、雰囲気を構成するアンモニア流量には
依存しない。FIG. 4 shows the growth time dependence of the thermal silicon nitride film. The thickness that can be formed (including a film obtained by nitriding a natural oxide film) varies depending on the temperature. The silicon nitride film formed by rapid thermal nitridation is saturated with respect to the nitriding time as shown in FIG. Therefore, there is no point in heating for a long time, and adverse effects such as redistribution of impurity atoms are caused. A heating time of at most about 60 seconds is sufficient.
When the nitriding time is short, the controllability of the film thickness is poor, and at least 3
A nitridation time of about 0 seconds is required. The thickness of the formed silicon nitride film does not depend on the flow rate of ammonia constituting the atmosphere.
【0015】急速熱窒化法によって、自然酸化膜および
多結晶シリコンを850℃30秒で窒化した後、CVD
法で40nmのシリコン窒化膜7Cを堆積させた。図1
(b)はこの急速熱窒化とCVDで形成したシリコン窒
化膜の、深さ方向の組成分析結果にもとづく、膜の断面
図である。After the natural oxide film and polycrystalline silicon are nitrided at 850 ° C. for 30 seconds by rapid thermal nitridation,
A silicon nitride film 7C of 40 nm was deposited by the method. FIG.
(B) is a cross-sectional view of the silicon nitride film formed by the rapid thermal nitridation and the CVD, based on the result of composition analysis in the depth direction.
【0016】表面には、シリコン窒化膜の自然酸化膜1
1がある。その下に、CVD法で形成されたシリコン窒
化膜7Cがある。その下に、シリコンの酸化窒化膜7B
がある。この層は、もともとは下層電極となる多結晶シ
リコン膜6上の自然酸化膜であったが、急速熱窒化によ
って窒化され、シリコン酸化窒化膜となったものであ
る。さらにその下に、酸素を含まないシリコン窒化膜7
Aが検出された。この層は、急速熱窒化中に、窒素が酸
化膜を通過し、多結晶シリコン膜6が窒化されることに
よって形成されたものである。On the surface, a natural oxide film 1 of a silicon nitride film
There is one. Below that, there is a silicon nitride film 7C formed by the CVD method. Under the silicon oxynitride film 7B
There is. This layer was originally a natural oxide film on the polycrystalline silicon film 6 serving as a lower electrode, but was nitrided by rapid thermal nitridation to form a silicon oxynitride film. Further below the silicon nitride film 7 containing no oxygen
A was detected. This layer is formed by nitrogen passing through the oxide film and nitriding the polycrystalline silicon film 6 during rapid thermal nitridation.
【0017】これに対し、急速熱窒化の条件を従来と同
じ1000℃30秒とすると、酸素が拡散して図1
(b)に示す構造が崩れ、シリコンの酸化窒化膜7Bが
多結晶シリコン膜6からなる下層電極との界面にまで達
する。ゆえに、シリコンの酸化窒化膜と下層電極との間
に、酸素を含まないシリコン窒化膜7Aを形成するため
には、急速加熱条件をせいぜい950℃30秒以下とす
る必要がある。800℃以下の加熱条件では、シリコン
窒化膜の形成が不十分となり、実用的ではなくなる。On the other hand, if the condition of rapid thermal nitriding is 1000 ° C. for 30 seconds, which is the same as the conventional condition, oxygen diffuses and
The structure shown in (b) is broken, and the silicon oxynitride film 7B reaches the interface with the lower electrode made of the polycrystalline silicon film 6. Therefore, in order to form the silicon nitride film 7A containing no oxygen between the silicon oxynitride film and the lower electrode, the rapid heating condition needs to be 950 ° C. for 30 seconds at most. Under the heating condition of 800 ° C. or less, the formation of the silicon nitride film becomes insufficient and is not practical.
【0018】以上のようにしてシリコン窒化膜を形成し
た後、従来と同様にCVD法により厚さ250nmの多
結晶シリコンからなる対向する上層電極を形成し、第2
層間絶縁膜を形成し、ビット線を形成し、カバー膜を形
成してDRAMセルを完成させた。本第1の実施例で
は、従来技術とは異なり、窒化膜の酸化を行なっていな
い。窒化膜酸化は、CVD法でシリコン窒化膜を形成し
た後、表面を酸化し、ピンホールのようなリーク電流が
流れやすい場所をシリコン酸化膜で埋める方法のことで
ある。本実施例による熱窒化を行なえば、電気的特性に
優れた絶縁膜を形成でき、窒化膜の酸化を行なう必要が
無い。このことは、蓄積できる電荷量を増す効果をもた
らす。After the silicon nitride film is formed as described above, a facing upper electrode made of polycrystalline silicon having a thickness of 250 nm is formed by the CVD method in the same manner as in the prior art.
A DRAM cell was completed by forming an interlayer insulating film, forming a bit line, and forming a cover film. In the first embodiment, unlike the prior art, the nitride film is not oxidized. Nitride film oxidation is a method in which after a silicon nitride film is formed by a CVD method, the surface is oxidized, and a place where a leak current easily flows, such as a pinhole, is filled with a silicon oxide film. By performing the thermal nitridation according to the present embodiment, an insulating film having excellent electrical characteristics can be formed, and there is no need to oxidize the nitride film. This has the effect of increasing the amount of charge that can be stored.
【0019】図5は、第1の実施例の半導体装置の長期
信頼性を加速試験法で評価した結果である。加速試験方
法は、試験温度を100℃とし、印加電界を12MV/
cmとした。図5の縦軸は累積故障率である。累積故障
率が50%となる時間を用いて、キャパシタの信頼性を
比較することができる。横軸は、加速試験を行なった時
間で、絶縁破壊に至るまでの時間である。aは、本実施
例による低温熱窒化法を用いて形成したキャパシタであ
る。bは、従来技術の高温熱窒化法を用いて形成したキ
ャパシタである。cは、通常のCVD法のみを用いて形
成したキャパシタである。実線と破線は印加電圧の極性
の違いを示し、実線は上層電極にプラスの電圧が印加さ
れていることを示す。破線は、上層電極にマイナスの電
圧が印加されていることを示す。図5より本実施例によ
れば、従来例に比べ一桁から二桁信頼性が向上すること
が明らかである。FIG. 5 shows the results of evaluating the long-term reliability of the semiconductor device of the first embodiment by an accelerated test method. In the accelerated test method, the test temperature was 100 ° C., and the applied electric field was 12 MV /
cm. The vertical axis in FIG. 5 is the cumulative failure rate. Using the time when the cumulative failure rate becomes 50%, the reliability of the capacitor can be compared. The horizontal axis represents the time required for the accelerated test, which is the time required for dielectric breakdown. a is a capacitor formed by using the low-temperature thermal nitridation method according to the present embodiment. b is a capacitor formed by using the conventional high-temperature thermal nitriding method. c is a capacitor formed using only a normal CVD method. The solid line and the broken line show the difference in polarity of the applied voltage, and the solid line shows that a positive voltage is applied to the upper electrode. The broken line indicates that a negative voltage is applied to the upper electrode. It is clear from FIG. 5 that the present embodiment improves the reliability by one to two digits compared to the conventional example.
【0020】図6は本発明の第2の実施例の製造装置の
ブロック図である。FIG. 6 is a block diagram of a manufacturing apparatus according to a second embodiment of the present invention.
【0021】図6において、自然酸化膜を除去するため
のドライ洗浄装置12とシリコン窒化膜を形成する急速
熱窒化装置13とシリコン窒化膜用のCVD装置14A
及び多結晶シリコン膜用CVD装置14Bは、搬送室1
5により接続され、入出室16より搬入されたシリコン
基板は酸化されることなくロードロック部18より各装
置内に搬入,搬出されるように構成されている。以下本
第2の実施例を用いた半導体装置の製造方法を第3の実
施例として説明する。In FIG. 6, a dry cleaning device 12 for removing a natural oxide film, a rapid thermal nitriding device 13 for forming a silicon nitride film, and a CVD device 14A for a silicon nitride film
And the CVD apparatus 14B for polycrystalline silicon film
5, the silicon substrate carried in from the entrance / exit chamber 16 is carried in / out of each device from the load lock unit 18 without being oxidized. Hereinafter, a method of manufacturing a semiconductor device using the second embodiment will be described as a third embodiment.
【0022】図6に示す連続プロセスの装置を構成し、
多結晶シリコン膜6までを形成した図1に示すシリコン
基板に対してシリコン窒化膜の形成を行なった。各プロ
セスの装置は、ゲートバルブを介して接続され、搬送室
15を経由して基板の移送を行なう。移送は高純度窒素
雰囲気中で行ない、自然酸化膜の成長を防いだ。まず、
無水フッ化水素ガスを用いたドライ洗浄装置12によっ
て、選択的に下層電極となる多結晶シリコン膜6上の自
然酸化膜を除去した。ドライ洗浄条件は、キャリアガス
を窒素(5リットル/分)とし、無水フッ化水素ガス
(1リットル/分)を用いた。An apparatus for a continuous process shown in FIG.
A silicon nitride film was formed on the silicon substrate shown in FIG. The apparatuses for each process are connected via a gate valve, and transfer the substrate via the transfer chamber 15. The transfer was performed in a high-purity nitrogen atmosphere to prevent the growth of a natural oxide film. First,
A natural oxide film on the polycrystalline silicon film 6 serving as a lower electrode was selectively removed by a dry cleaning device 12 using anhydrous hydrogen fluoride gas. Dry cleaning conditions were such that nitrogen (5 L / min) was used as the carrier gas and anhydrous hydrogen fluoride gas (1 L / min) was used.
【0023】次いで、高純度窒素雰囲気中でシリコン基
板1を急速熱窒化装置13に搬送し、第1の実施例と同
様に熱窒化した。熱窒化は、アンモニア雰囲気中で85
0℃30秒の条件で行なった。次に、高純度窒素雰囲気
中でシリコン基板1をCVD装置14Aに搬送し、シリ
コン窒化膜7Cを付け足した。原料ガスはジクロルシラ
ンとアンモニアとし、成長温度800℃成長圧力1To
rrで行なった。流量はジクロルシラン;1リットル/
分、アンモニア;2.5リットル/分とした。さらに、
高純度窒素雰囲気中でシリコン基板1をCVD装置14
Bに搬送し、シランを原料ガスとして上層電極となる多
結晶シリコン膜を堆積させた。Next, the silicon substrate 1 was transferred to a rapid thermal nitriding apparatus 13 in a high-purity nitrogen atmosphere, and was thermally nitrided in the same manner as in the first embodiment. Thermal nitriding is performed in an ammonia atmosphere at 85
The test was performed at 0 ° C. for 30 seconds. Next, the silicon substrate 1 was transferred to a CVD apparatus 14A in a high-purity nitrogen atmosphere, and a silicon nitride film 7C was added. The raw material gases are dichlorosilane and ammonia, and the growth temperature is 800 ° C. and the growth pressure is 1 To.
Performed at rr. Flow rate is dichlorosilane; 1 liter /
Min, ammonia; 2.5 l / min. further,
The CVD apparatus 14
B, and a polycrystalline silicon film serving as an upper electrode was deposited using silane as a source gas.
【0024】以上のような連続的にプロセスを行なうこ
とにより、下層電極上の自然酸化膜が除去された状態で
熱窒化を行なうことができ、さらにシリコン窒化膜およ
び多結晶シリコン膜上に形成される熱酸化膜もなくな
り、膜中に酸素を含まないシリコン窒化膜のみを形成す
ることができる。By performing the above-described processes continuously, thermal nitridation can be performed in a state where the natural oxide film on the lower electrode has been removed, and furthermore, the thermal nitride can be formed on the silicon nitride film and the polycrystalline silicon film. This eliminates the need for a thermal oxide film and allows the formation of only a silicon nitride film containing no oxygen in the film.
【0025】図7は、リーク電流の規格値を1×10-8
A/cm2 とした場合の電界強度(縦軸)と、酸化膜換
算膜厚(横軸)の関係を示す図であり、破線は、電源電
圧が3.3Vのとき、キャパシタに実際に印加される電
圧1.65Vがつくる電界強度を示している。酸化膜換
算膜厚とは、絶縁膜の膜厚測定において、酸化膜の比誘
電率を用いて決定したときの膜厚のことである。一点鎖
線は、従来技術の急速熱窒化法で形成したキャパシタの
特性である。FIG. 7 shows that the standard value of the leakage current is 1 × 10 −8.
FIG. 4 is a graph showing the relationship between the electric field strength (vertical axis) and the equivalent oxide film thickness (horizontal axis) when A / cm 2 is set to A / cm 2, and a broken line indicates a voltage actually applied to the capacitor when the power supply voltage is 3.3V. The electric field intensity generated by the voltage of 1.65 V is shown. The oxide film equivalent film thickness is a film thickness determined using the relative dielectric constant of the oxide film in the measurement of the film thickness of the insulating film. The dashed line indicates the characteristics of the capacitor formed by the conventional rapid thermal nitridation method.
【0026】従来技術では、電源電圧を3.3Vとし、
リーク電流密度を10-8A/cm2以下とする限り、
4.9nm以下に薄膜化することはできない。他方、本
第3の実施例により形成したキャパシタの特性(実線)
では、4.5nmまで薄膜化することができることを示
している。また、実線と一点鎖線のシリコン窒化膜で
は、物理的な膜厚は同じになるように作成しているの
で、本第3の実施例で形成したキャパシタの酸化膜換算
膜厚の方が薄いことは、膜の比誘電率が大きいことを意
味している。その値は、酸化膜換算膜厚4.5nmにお
いて、約8であった。このとき従来技術でのキャパシタ
では、その値は7であった。In the prior art, the power supply voltage is set to 3.3 V,
As long as the leak current density is 10-8 A / cm2 or less,
It cannot be made thinner than 4.9 nm. On the other hand, characteristics of the capacitor formed according to the third embodiment (solid line)
Shows that the thickness can be reduced to 4.5 nm. Since the physical thickness of the silicon nitride film of the solid line and that of the dashed-dotted line are the same, the equivalent oxide film thickness of the capacitor formed in the third embodiment is smaller. Means that the relative permittivity of the film is large. The value was about 8 at an oxide film equivalent thickness of 4.5 nm. At this time, the value of the conventional capacitor was 7.
【0027】[0027]
【発明の効果】以上説明したように本発明によれば、キ
ャパシタの電極となる多結晶シリコン膜と化学量論的組
成のシリコン窒化膜が接するため、長期信頼性が約一桁
以上向上したキャパシタが得られる。また本発明によれ
ば、酸素を含まないシリコン窒化膜を形成できるため、
誘電率を向上させることができる。この結果、本発明を
用いれば、電荷蓄積量が多く、信頼性に優れたキャパシ
タを有する半導体装置を実現することができるという効
果がある。As described above, according to the present invention, since a polycrystalline silicon film serving as an electrode of a capacitor and a silicon nitride film having a stoichiometric composition are in contact with each other, a capacitor having improved long-term reliability by about one digit or more. Is obtained. According to the present invention, a silicon nitride film containing no oxygen can be formed.
The dielectric constant can be improved. As a result, according to the present invention, there is an effect that a semiconductor device having a capacitor with a large charge storage amount and excellent reliability can be realized.
【0028】[0028]
【図1】本発明の第1の実施例を説明するための半導体
チップの断面図。FIG. 1 is a sectional view of a semiconductor chip for explaining a first embodiment of the present invention.
【図2】従来例を説明するための半導体チップの断面
図。FIG. 2 is a sectional view of a semiconductor chip for explaining a conventional example.
【図3】従来例を説明するための半導体チップの断面
図。FIG. 3 is a sectional view of a semiconductor chip for explaining a conventional example.
【図4】窒化時間と膜厚との関係を示す図。FIG. 4 is a diagram showing a relationship between a nitriding time and a film thickness.
【図5】実施例と従来例の長期信頼性を示す図。FIG. 5 is a diagram showing long-term reliability of an example and a conventional example.
【図6】本発明の第2の実施例の製造装置のブロック
図。FIG. 6 is a block diagram of a manufacturing apparatus according to a second embodiment of the present invention.
【図7】誘電率を求めるための電界強度と酸化膜換算膜
厚との関係を示す図。FIG. 7 is a diagram showing a relationship between an electric field strength for obtaining a dielectric constant and an equivalent oxide film thickness.
1 シリコン基板 2 ゲート絶縁膜 3 ワード線 4 N+ 型領域 5A 層間絶縁膜 5B サイドウォール 6 多結晶シリコン膜 7 シリコン窒化膜 8 多結晶シリコン膜 9 層間絶縁膜 10 ビット線 11 自然酸化膜 12 ドライ洗浄装置 13 急速熱窒化装置 14A,14B CVD装置 15 搬送室 16 入出室 18 ロードロック部 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Gate insulating film 3 Word line 4 N + type region 5A Interlayer insulating film 5B Sidewall 6 Polycrystalline silicon film 7 Silicon nitride film 8 Polycrystalline silicon film 9 Interlayer insulating film 10 Bit line 11 Natural oxide film 12 Dry cleaning Apparatus 13 Rapid thermal nitriding apparatus 14A, 14B CVD apparatus 15 Transfer chamber 16 Entry / exit chamber 18 Load lock unit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (2)
膜からなる下層電極と複数の絶縁膜の積層でなる誘電体
膜と多結晶シリコン膜からなる上層電極とから構成され
るキャパシタを有する半導体装置において、前記誘電体
膜は前記下層電極と接するシリコン窒化膜、前記シリコ
ン窒化膜上のシリコン酸化窒化膜およびシリコン窒化膜
とは異なる絶縁膜であって前記上層電極と接する絶縁膜
を備え、前記シリコン窒化膜および前記シリコン酸化窒
化膜は前記下層電極を形成する前記多結晶シリコン膜と
その表面の自然酸化膜とを急速熱窒化することにより形
成されたものであることを特徴とする半導体装置。1. A semiconductor device having a capacitor formed on a semiconductor substrate and including a lower electrode made of a polycrystalline silicon film and a dielectric film formed by laminating a plurality of insulating films and an upper electrode formed of a polycrystalline silicon film. Wherein the dielectric film is a silicon nitride film in contact with the lower electrode,
Oxynitride film and silicon nitride film on silicon nitride film
An insulating film that is in contact with the upper electrode and is different from the silicon nitride film and the silicon oxynitride film.
And the polycrystalline silicon film forming the lower electrode
Formed by rapid thermal nitridation of the natural oxide film on the surface
Wherein a has been made.
からなる下層電極と誘電体膜と多結晶シリコン膜からな
る上層電極とから構成されるキャパシタを有する半導体
装置において、前記誘電体膜は第1および第2のシリコ
ン窒化膜と前記第1及び第2の窒化膜で挟まれたシリコ
ン酸化窒化膜とを有し、前記第1のシリコン窒化膜およ
び前記第1及び第2のシリコン窒化膜で挟まれたシリコ
ン酸化窒化膜は、前記下層電極を形成する前記多結晶シ
リコン膜とその表面の自然酸化膜とを急速熱窒化するこ
とにより形成されたものであり、前記下層電極および前
記上層電極と接するシリコン酸化窒化膜は存在しないこ
とを特徴とする半導体装置。2. A semiconductor device having a capacitor formed on a semiconductor substrate and comprising a lower electrode made of a polycrystalline silicon film, a dielectric film and an upper electrode made of a polycrystalline silicon film, wherein the dielectric film is a First and second silicon nitride films, and a silicon oxynitride film sandwiched between the first and second nitride films.
And a silicon sandwiched between the first and second silicon nitride films.
The oxynitride film is formed by the polycrystalline silicon forming the lower electrode.
Rapid thermal nitridation of the silicon film and its native oxide film
And a silicon oxynitride film in contact with the lower electrode and the upper electrode does not exist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10283926A JP3139468B2 (en) | 1998-10-06 | 1998-10-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10283926A JP3139468B2 (en) | 1998-10-06 | 1998-10-06 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223788A Division JP2871211B2 (en) | 1991-09-04 | 1991-09-04 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195767A JPH11195767A (en) | 1999-07-21 |
| JP3139468B2 true JP3139468B2 (en) | 2001-02-26 |
Family
ID=17672010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10283926A Expired - Fee Related JP3139468B2 (en) | 1998-10-06 | 1998-10-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139468B2 (en) |
-
1998
- 1998-10-06 JP JP10283926A patent/JP3139468B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11195767A (en) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001736B1 (en) | Manufacturing method of semiconductor device | |
| KR0168144B1 (en) | Method of fabricating a semiconductor device | |
| US6326658B1 (en) | Semiconductor device including an interface layer containing chlorine | |
| US4918503A (en) | Dynamic random access memory device having a plurality of one transistor type memory cells | |
| US5670431A (en) | Method of forming an ultra thin dielectric film for a capacitor | |
| US7262101B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| KR19980042278A (en) | Manufacturing Method of Semiconductor Memory Device | |
| JP2000058542A (en) | Method for forming dielectric material on silicon material, method for reducing capacitance formed on silicon substrate, and DRAM cell with transistor coupled to capacitor | |
| JPH04144278A (en) | Semiconductor storage device and manufacture thereof | |
| JPH077085A (en) | Method for manufacturing integrated circuit capacitor dielectric and capacitor manufactured by the method | |
| JPH05102419A (en) | Formation of capacity in dynamic ram | |
| US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
| KR960012573B1 (en) | Semiconductor device and manufacturing method | |
| JPH07221201A (en) | Manufacture of semiconductor device and equipment of manufacturing semiconductor device | |
| JP2871211B2 (en) | Method for manufacturing semiconductor device | |
| JP3139468B2 (en) | Semiconductor device | |
| TWI242283B (en) | Method for manufacturing a capacitor of a semiconductor device | |
| KR930009482B1 (en) | Semiconductor device and manufacturing method | |
| JPH08130259A (en) | Semiconductor memory device | |
| JP4143038B2 (en) | Method for manufacturing DRAM cell | |
| JPH0344068A (en) | Manufacture of semiconductor device | |
| JPH04286152A (en) | Manufacture of semiconductor memory | |
| JP2727759B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JPH0669518A (en) | Manufacture of semiconductor device | |
| JPH08162546A (en) | Nonvolatile semiconductor memory device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| LAPS | Cancellation because of no payment of annual fees |