Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3142322B2 - Resin-sealed semiconductor device - Google Patents
[go: Go Back, main page]

JP3142322B2 - Resin-sealed semiconductor device - Google Patents

Resin-sealed semiconductor device

Info

Publication number
JP3142322B2
JP3142322B2 JP03256885A JP25688591A JP3142322B2 JP 3142322 B2 JP3142322 B2 JP 3142322B2 JP 03256885 A JP03256885 A JP 03256885A JP 25688591 A JP25688591 A JP 25688591A JP 3142322 B2 JP3142322 B2 JP 3142322B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
heat sink
insulating substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03256885A
Other languages
Japanese (ja)
Other versions
JPH05102340A (en
Inventor
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03256885A priority Critical patent/JP3142322B2/en
Publication of JPH05102340A publication Critical patent/JPH05102340A/en
Application granted granted Critical
Publication of JP3142322B2 publication Critical patent/JP3142322B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、トランジスタ、ダイオ
−ド及びサイリスタを内蔵した樹脂封止型半導体装置に
係わり、特に、良好な熱特性を必要とする大電力用とし
て利用するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device having a built-in transistor, diode and thyristor, and more particularly to a device for high power requiring good thermal characteristics.

【0002】[0002]

【従来の技術】大電力スイッチング用やモータドライブ
用として使用する樹脂封止型半導体装置を、図1の断面
図により説明すると、放熱板1を配置する構造である。
即ち、半導体素子2をマウントする絶縁性基板3の両面
を導電性金属パターン(図示せず)で被覆し、その一方
に半導体素子1を常法に従ってマウントする。
2. Description of the Related Art A resin-sealed semiconductor device used for high-power switching or motor drive will be described with reference to the cross-sectional view of FIG.
That is, both surfaces of the insulating substrate 3 on which the semiconductor element 2 is mounted are covered with a conductive metal pattern (not shown), and the semiconductor element 1 is mounted on one of the two in a conventional manner.

【0003】また、放熱板1と絶縁性基板3は、半田層
4を介して固着して一体とし、更に、半導体素子2の各
電極に電気的に接続する外部端子5を設置後、樹脂封止
層6を図2のように被覆して樹脂封止型半導体装置を完
成する。この樹脂封止層6を形成する際には、放熱板1
の一面が露出してその機能が発揮できるようにする。放
熱板1は、厚さが3〜5mmのCuやAlなどを主原料
とする金属板を、絶縁性基板3としては、厚さが0.5
〜0.1mm程度のアルミナや窒化アルミニウムなどの
セラミック板の両面に導電性金属層を設置して使用す
る。
Further, the heat sink 1 and the insulating substrate 3 are fixed to each other with a solder layer 4 interposed therebetween, and external terminals 5 electrically connected to respective electrodes of the semiconductor element 2 are provided. The stopper layer 6 is covered as shown in FIG. 2 to complete the resin-sealed semiconductor device. When forming this resin sealing layer 6, the heat sink 1
One side is exposed so that its function can be exhibited. The heat radiating plate 1 is a metal plate having a thickness of 3 to 5 mm mainly made of Cu, Al, or the like.
A conductive metal layer is provided on both sides of a ceramic plate such as alumina or aluminum nitride having a thickness of about 0.1 mm.

【0004】セラミックを利用するのは、絶縁物として
比較的熱伝導性が良いためであり、これに放熱板1を半
田付けして一体とするのは、放熱板1への熱伝導を良く
するためであり、また、半導体素子2は、伝導度変調型
MOSFETを利用する場合が多い。このような樹脂封止型
半導体装置は、発熱量が大きく、設置した放熱板1だけ
では、放熱が不十分なために、ヒートシンクに取付けて
使用する。
[0004] The reason why ceramic is used is that it has a relatively good thermal conductivity as an insulator, and the heat sink 1 is soldered and integrated therewith to improve the heat transfer to the heat sink 1. In addition, the semiconductor element 2 is of a conductivity modulation type.
MOSFETs are often used. Such a resin-encapsulated semiconductor device generates a large amount of heat, and the heat radiation plate 1 alone is insufficient in heat radiation.

【0005】ヒートシンクと樹脂封止型半導体装置の間
には、熱伝導を良好に維持するために、シリコーン樹脂
などを通常塗って使用する。
A silicone resin or the like is usually applied between the heat sink and the resin-sealed semiconductor device in order to maintain good heat conduction.

【0006】このような、樹脂封止型半導体装置の製造
方法は、絶縁基板3に半導体素子2を半田付けなどによ
りマウントし更に、半導体素子電極と絶縁基板3間を金
属細線(図示せず)により例えば熱圧着法により所定の
ボンダビリティを維持して固着する。
In such a method of manufacturing a resin-encapsulated semiconductor device, the semiconductor element 2 is mounted on the insulating substrate 3 by soldering or the like, and a thin metal wire (not shown) is provided between the semiconductor element electrode and the insulating substrate 3. For example, a predetermined bondability is maintained and fixed by a thermocompression bonding method.

【0007】絶縁性基板3と放熱板1、絶縁性基板3と
外部端子5をシート半田やクリーム半田4を使用するリ
フロー方式により半田付けするのが通常である。その後
の樹脂封止工程は、樹脂製のケースを放熱板1に接着
後、シリコンの高分子などからなるゲル状の樹脂を注入
・熱硬化し、引続き熱硬化性エポキシ樹脂を注入・熱硬
化して樹脂封止する。
Normally, the insulating substrate 3 and the heat radiating plate 1 and the insulating substrate 3 and the external terminals 5 are soldered by a reflow method using sheet solder or cream solder 4. In the subsequent resin sealing step, after adhering the resin case to the heat sink 1, a gel resin made of a silicon polymer or the like is injected and thermoset, and then a thermosetting epoxy resin is injected and thermoset. And resin sealing.

【0008】以上のように数々の熱処理工程を経て樹脂
封止型半導体装置を製造するが、半田付け工程では、一
般的な錫・鉛半田では、共晶温度が180℃付近にある
ために、共晶組成の半田4を使用した場合でも、通常2
00℃以上の熱処理工程が必要になる。
As described above, a resin-encapsulated semiconductor device is manufactured through a number of heat treatment steps. However, in a soldering step, the eutectic temperature of a general tin / lead solder is around 180 ° C. Even when the eutectic solder 4 is used, usually 2
A heat treatment step at a temperature of 00 ° C. or higher is required.

【0009】また、半導体素子2と絶縁性基板3の半田
付けには、通常約250℃以上の融点のものを使用する
のに対して、絶縁性基板3と放熱板1の半田付けには、
共晶温度が180℃付近の融点の半田が使用される。
Further, while the semiconductor element 2 and the insulating substrate 3 are usually soldered with a melting point of about 250 ° C. or higher, the soldering of the insulating substrate 3 and the heat radiating plate 1 is not performed.
A solder having a eutectic temperature around 180 ° C. is used.

【0010】ここで融点が違う半田を用いる理由を述べ
ると、絶縁性基板3と放熱板1の半田付時に、絶縁性基
板3から半導体素子が離れたり、動いたりしないように
するためである。
Here, the reason why the solders having different melting points are used is to prevent the semiconductor element from separating or moving from the insulating substrate 3 when the insulating substrate 3 and the heat sink 1 are soldered.

【0011】[0011]

【発明が解決しようとする課題】以上のような半田付け
工程により製造する樹脂封止型半導体装置にあっては、
組立工程後、常温まで冷却すると、各部品の保有する熱
膨脹係数の違いから応力が残留し、その結果、各部品が
変形する。その度合いは、夫々が持つ熱膨脹係数や硬
度、形状また使用半田の融点に関係する。
In a resin-sealed semiconductor device manufactured by the above soldering process,
When cooled to room temperature after the assembly process, stress remains due to the difference in the coefficient of thermal expansion possessed by each part, and as a result, each part is deformed. The degree depends on the thermal expansion coefficient, hardness, shape, and melting point of the solder used.

【0012】樹脂封止型半導体装置では、絶縁性基板3
としてセラミックを使用すると、熱膨脹係数は小さくま
た、変形し難い。また、放熱板1として使用するCuや
AL製放熱板は、絶縁性基板3に比べ熱膨脹係数が大き
く、変形し易いので、半田付け工程では、図3に明らか
にするように、変形する。
In a resin-sealed semiconductor device, the insulating substrate 3
When ceramic is used, the coefficient of thermal expansion is small and it is difficult to deform. Further, the heat radiating plate made of Cu or AL used as the heat radiating plate 1 has a larger coefficient of thermal expansion than the insulating substrate 3 and is easily deformed. Therefore, the heat radiating plate is deformed in the soldering process as shown in FIG.

【0013】即ち、樹脂封止型半導体装置の中央部が両
端よりも下がってしまい、平坦度が悪化する難点があ
る。このため、放熱板1の平坦度が悪くなり、ヒートシ
ンクに取付ける際に接触熱抵抗が悪くなる。
That is, there is a problem that the central portion of the resin-sealed semiconductor device is lower than both ends and the flatness is deteriorated. For this reason, the flatness of the heat radiating plate 1 is deteriorated, and the contact heat resistance is deteriorated when the heat radiating plate 1 is attached to the heat sink.

【0014】この接触熱抵抗の改善のために、熱処理工
程(放熱板と絶縁性基板の半田付)での反り量を見込ん
で予め、放熱板を反らせておく(図3a参照)方法も考
えられる。しかしこの場合、接触熱抵抗は改善される
が、熱処理工程により絶縁性基板3の変形は相変わらず
生じ(図3b参照)、絶縁性基板3には応力残留してい
る状態となっている。このような樹脂封止型半導体装置
をヒーシンクに取付ける場合、ヒートシンク(図3c参
照)が山型に反っている場合(図3bとa項参照)は、
取付けの一般的な手段であるねじ止め工程で絶縁性基板
3にかかる応力が大きくなり、絶縁性基板3が割れる
(図3d参照)欠点が生ずる。a、ヒートシンクの反り
に関しては、JIS で10cmの長さに対して400μm以
下の反りが許容されている。また、熱膨脹係数の相違に
よる応力を低減するため、熱処理工程の温度を下げる目
的でPb−Sn半田系の共晶半田より融点の低い半田の
適用も考慮されるが、コスト、熱ストレスに対する脆化
し易さ、更に融点の低い半田の使用に伴う反り量の改善
を考えると好ましくない。
In order to improve the contact thermal resistance, a method is conceivable in which the heat sink is warped in advance (see FIG. 3A) in consideration of the amount of warpage in the heat treatment step (soldering of the heat sink and the insulating substrate). . However, in this case, although the contact thermal resistance is improved, the deformation of the insulating substrate 3 still occurs due to the heat treatment process (see FIG. 3B), and the insulating substrate 3 is in a state where the stress remains. When such a resin-encapsulated semiconductor device is attached to a heat sink, when the heat sink (see FIG. 3C) is warped in a mountain shape (see FIGS. 3B and 3A),
The stress applied to the insulating substrate 3 in the screwing step, which is a general means of attachment, increases, causing a defect that the insulating substrate 3 is broken (see FIG. 3D). a) Regarding the warp of the heat sink, a warp of 400 μm or less is allowed for a length of 10 cm according to JIS. Also, in order to reduce the stress due to the difference in thermal expansion coefficient, the use of a solder having a lower melting point than the Pb-Sn solder-based eutectic solder may be considered for the purpose of lowering the temperature of the heat treatment process. It is not preferable in view of easiness and improvement in the amount of warpage associated with the use of solder having a low melting point.

【0015】本発明は、このような事情により成された
もので、特に、熱工程後の変形が少ない樹脂封止型半導
体装置を提供することを目的とするものである。
The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a resin-sealed semiconductor device with less deformation after a heating step.

【0016】[0016]

【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、両面に導電性金属層を有するセラミック基板
と、このセラミック基板の一面に固着された半導体素子
と、この半導体素子に電気的に接続され、前記セラミッ
ク基板上に設置された外部端子と、前記セラミック基板
の他面に固着された放熱板と、この放熱板の一面を露出
して前記セラミック基板を被覆する封止樹脂層からなる
半導体装置において、前記セラミック基板の他面および
前記放熱板間に介在され、両面が前記セラミック基板の
他面および前記放熱板の一面にそれぞれ半田層を介して
固着された金属板を備えたことを特徴とするものであ
る。また、本発明の樹脂封止型半導体装置においては、
前記セラミック基板はアルミナ、膣化アルミニウムある
いはベリリヤのいずれかであることを特徴とするもので
ある。
SUMMARY OF THE INVENTION The resin-sealed semiconductor of the present invention.
Body device is a ceramic substrate having conductive metal layers on both sides
And a semiconductor element fixed to one surface of the ceramic substrate
Is electrically connected to the semiconductor element, and the ceramic
External terminals installed on a ceramic substrate, and the ceramic substrate
Exposed one side of the heat sink and the heat sink fixed to the other side
Consisting of a sealing resin layer covering the ceramic substrate
In the semiconductor device, the other surface of the ceramic substrate and
Interposed between the heat sinks, both sides of the ceramic substrate
On the other side and one side of the heat sink via a solder layer respectively
Characterized by having a fixed metal plate.
You. Further, in the resin-sealed semiconductor device of the present invention,
The ceramic substrate is alumina, vaginalized aluminum
Or beryllia.
is there.

【0017】更に、アルミナ、窒化アルミニウム及びベ
リリアからなる群から選択する一種から成る絶縁基板に
も本発明に係わる樹脂封止型半導体装置の特徴がある。
Further, an insulating substrate made of one kind selected from the group consisting of alumina, aluminum nitride and beryllia also has the feature of the resin-sealed semiconductor device according to the present invention.

【0018】[0018]

【作用】本発明に係わる樹脂封止型半導体装置では、絶
縁性基板の両面に導電性金属層を設置し、その一面に半
導体素子を固着する。他面の導電性金属層は、放熱板に
対応させると共に中間に金属板を間挿して3者を半田層
を利用して固着する。
In the resin-sealed semiconductor device according to the present invention, a conductive metal layer is provided on both surfaces of an insulating substrate, and a semiconductor element is fixed to one surface thereof. The conductive metal layer on the other surface is made to correspond to the heat sink, and a metal plate is inserted in the middle to fix the three members using a solder layer.

【0019】しかも放熱板の一面が露出するように樹脂
層を封止することにより、又間挿する金属板により、樹
脂封止型半導体装置の特性を長期にわたって発揮できる
ようにして信頼性を向上するものである。
In addition, by sealing the resin layer so that one surface of the heat sink is exposed, and by inserting a metal plate, the characteristics of the resin-encapsulated semiconductor device can be exhibited for a long time to improve reliability. Is what you do.

【0020】[0020]

【実施例】本発明に係わる一実施例を図4乃至図11を
参照して説明する。図4の断面図に明らかにした樹脂封
止型半導体装置は、伝導度変調型MOS FET 即ち半導体素
子10と高速フリーホイリングダイオード即ち半導体素
子11は、絶縁性基板12にマウント・固着する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment according to the present invention will be described with reference to FIGS. In the resin-encapsulated semiconductor device clarified in the cross-sectional view of FIG. 4, a conductivity modulation type MOS FET, that is, a semiconductor element 10 and a high-speed freewheeling diode, that is, a semiconductor element 11 are mounted and fixed on an insulating substrate 12.

【0021】絶縁性基板12は、アルミナ、窒化アルミ
ニウム及びベリリアからなる群から選択する一種から成
るセラミックで構成しかつ、両面に導電性金属層(図示
せず)を設置して、半導体素子10、11及び後述する
金属板13との半田付けに備える。導電性金属層を形成
した絶縁性基板12は、いわゆるDBC(Direct
Bond Copper)基板であり、即ち亞酸化銅
を絶縁性基板に生成したものも利用できる。
The insulative substrate 12 is made of a ceramic selected from the group consisting of alumina, aluminum nitride and beryllia, and has a conductive metal layer (not shown) provided on both surfaces thereof. In preparation for soldering with the metal plate 11 and a metal plate 13 described later. The insulating substrate 12 on which the conductive metal layer is formed is a so-called DBC (Direct).
Bond Copper) substrate, that is, a substrate in which cuprous oxide is formed on an insulating substrate can also be used.

【0022】また、絶縁性基板12にマウント・固着す
る半導体素子10、11の表面付近に形成する電極に
は、金属細線(図示せず)を熱圧着法例えば超音波ボン
ディング法により固着すると共に、その先端を絶縁性基
板12に形成する金属層に同じく例えば超音波ボンディ
ング法により固着する。
A thin metal wire (not shown) is fixed to electrodes formed near the surfaces of the semiconductor elements 10 and 11 mounted and fixed on the insulating substrate 12 by a thermocompression bonding method, for example, an ultrasonic bonding method. The tip is similarly fixed to a metal layer formed on the insulating substrate 12 by, for example, an ultrasonic bonding method.

【0023】また、金属板13は、厚さ0.3mm〜
1.5mmであり、これを絶縁性基板12及び放熱板1
4を半田層15により固着し、放熱板14は、厚さが2
mm〜5mmのCuを主材料とする。更に、半導体素子
10、11に形成する電極と金属細線により電気的に接
続する絶縁性基板12には、外部端子16を取付ける。
このような電気的接続により各種の電子回路を構成する
が、図10a、10b、10cにより、半導体素子の結
線状態を明らかにした。図におけるCがコレクタ、Eが
エミツタ、Gがゲートを表しており、U、V、Wは、端
子である。
The metal plate 13 has a thickness of 0.3 mm or more.
1.5 mm, which is equal to the thickness of the insulating substrate 12 and heat sink 1
4 is fixed by a solder layer 15, and the heat sink 14 has a thickness of 2
The main material is Cu of 5 mm to 5 mm. Further, external terminals 16 are mounted on the insulating substrate 12 electrically connected to the electrodes formed on the semiconductor elements 10 and 11 by the thin metal wires.
Various electronic circuits are formed by such electrical connections. The connection states of the semiconductor elements are clarified with reference to FIGS. 10A, 10B, and 10C. In the figure, C represents a collector, E represents an emitter, G represents a gate, and U, V, and W represent terminals.

【0024】この結線図に明らかなように、半導体素子
10、11は、各種の電子回路を形成しており、例えば
大電力スイッチング用またはモータドライブ用に利用
し、取扱いが簡単なエンハンスメント型の伝導度変調型
MOSFET及び高速フリーホイリングダイオードを適用す
る。
As is clear from this connection diagram, the semiconductor elements 10 and 11 form various electronic circuits, and are used, for example, for high-power switching or motor driving, and are easy to handle, and are easy to handle. Degree modulation type
Apply MOSFET and fast freewheeling diode.

【0025】更にこのような組立工程を終えた組立体
は、樹脂製容器(図示せず)に収容してから、封止樹脂
層17を流し込んで図5の断面図に示す樹脂封止型半導
体装置17を得る。なお、この際、放熱板14の裏面が
露出するように樹脂封止工程を行い、少ない反りをxと
して図5に示している。
After the assembly process is completed, the assembly is housed in a resin container (not shown), and then the sealing resin layer 17 is poured into the assembly to form a resin-sealed semiconductor shown in the sectional view of FIG. Device 17 is obtained. At this time, a resin sealing step is performed so that the back surface of the heat sink 14 is exposed, and a small warp is shown in FIG. 5 as x.

【0026】このような構造の樹脂封止型半導体装置1
8は、半導体素子の組立後、常温にまで冷却する際に、
絶縁性基板12と放熱板14の熱膨脹係数の相違により
生ずる応力を低減できるので、放熱板14の反りを小さ
くすることができる。
The resin-sealed semiconductor device 1 having such a structure
8 is for cooling to room temperature after assembling the semiconductor element.
Since the stress caused by the difference in the coefficient of thermal expansion between the insulating substrate 12 and the radiator plate 14 can be reduced, the warp of the radiator plate 14 can be reduced.

【0027】従って、樹脂封止型半導体装置18をヒー
トシンク(図示せず)に取付けた場合の接触熱抵抗が改
善できて、放熱が良好に行なえる。図6に樹脂封止型半
導体装置18の放熱板14の反り量の変化を示す。図6
の縦軸は反り量x(単位μm)、横軸に金属板13の厚
さ(単位mm)を採ったものであり、図5に記載したx
も反り量である。即ち、使用する金属板13の厚さによ
り反り量の改善程度は違うものの、従来品に比較して反
り量が改善されたことは明白である。
Therefore, when the resin-sealed semiconductor device 18 is mounted on a heat sink (not shown), the contact thermal resistance can be improved and the heat can be radiated well. FIG. 6 shows a change in the amount of warpage of the heat sink 14 of the resin-encapsulated semiconductor device 18. FIG.
The vertical axis represents the amount of warpage x (unit: μm), and the horizontal axis represents the thickness (unit: mm) of the metal plate 13. X shown in FIG.
Is also the amount of warpage. That is, although the degree of improvement in the amount of warpage differs depending on the thickness of the metal plate 13 used, it is apparent that the amount of warpage has been improved as compared with the conventional product.

【0028】更に、本発明に係わる樹脂封止型半導体装
置18は、外部から絶縁性基板12に加わる応力も分散
できるために、ヒートシンクにねじにより固定する時ヒ
ートシンクの平坦度が悪くても、ねじの締付けトルクに
対する絶縁性基板12破壊耐量を向上する。この様子を
図8に示した。即ち、縦軸に絶縁耐量不良率を、横軸に
金属板の厚さ(単位mm)を採ったもので、従来の構造
に比べて際立って改善されていることが明らかである。
Further, the resin-encapsulated semiconductor device 18 according to the present invention can disperse the stress applied to the insulating substrate 12 from the outside. The breakdown strength of the insulating substrate 12 with respect to the tightening torque is improved. This state is shown in FIG. In other words, the ordinate shows the insulation breakdown rate and the abscissa shows the thickness (unit: mm) of the metal plate, and it is clear that the improvement is remarkably improved as compared with the conventional structure.

【0029】この結果は、図7に示した実験により得ら
れたものであり、その詳細は、ステンレス板19上に直
径350μmのピヤノ線20を介して本発明に係わる樹
脂封止型半導体装置を設置し、4箇所をねじ(図8参
照)により固定する。更に、締付けトルクを30Kg・
cmにより紙面左側のねじaを締めてから右側のねじb
を締めそれからAC5Kvを10秒印加して絶縁耐圧不
良率を10個について夫々測定したものである。
The results are obtained by the experiment shown in FIG. 7. The details are described in detail below. The resin-sealed semiconductor device according to the present invention is mounted on a stainless steel plate 19 through a Piano wire 20 having a diameter of 350 μm. It is installed and fixed at four locations with screws (see FIG. 8). Furthermore, tightening torque is 30kg ・
cm, tighten the screw a on the left side of the paper, and then tighten the screw b on the right side.
Then, AC5Kv was applied for 10 seconds, and the withstand voltage failure rate was measured for each of ten pieces.

【0030】本発明に係わる樹脂封止型半導体装置は、
図9の上面図から明らかなように、4箇所にねじを設置
してこれを搭載するヒートシンク(図示せず)などに固
定するものである。
The resin-sealed semiconductor device according to the present invention comprises:
As is apparent from the top view of FIG. 9, screws are installed at four locations and fixed to a heat sink (not shown) on which the screws are mounted.

【0031】[0031]

【発明の効果】以上のように、本発明によると、樹脂封
止型半導体装置の放熱板の反りが少ないために、ヒート
シンクなどに取付ける際の接触熱抵抗が改善でき、放熱
を良好に行うことができる。
As described above, according to the present invention, the heat radiation plate of the resin-encapsulated semiconductor device has less warpage, so that the contact heat resistance when mounting the device on a heat sink or the like can be improved and the heat can be radiated well. Can be.

【0032】また、樹脂封止型半導体装置外から絶縁性
基板に加わる応力も分散できるために、ヒートシンクな
どにねじ止めする場合、ヒートシンクの平坦度が悪くて
もねじ締付けトルクに対する絶縁性基板の耐量を向上す
ることができる。
Further, since the stress applied to the insulating substrate from the outside of the resin-sealed semiconductor device can be dispersed, even if the heat sink is screwed to the heat sink or the like, the insulating substrate can withstand the screw tightening torque even if the heat sink has poor flatness. Can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の樹脂封止型半導体装置の断面図である。FIG. 1 is a cross-sectional view of a conventional resin-encapsulated semiconductor device.

【図2】従来の樹脂封止型半導体装置の外観図である。FIG. 2 is an external view of a conventional resin-encapsulated semiconductor device.

【図3】従来の樹脂封止型半導体装置の問題点を示す図
である。図3aは放熱板に予め反り量を見込んで反らせ
た状態の断面図である。図3bは、放熱板と絶縁性基板
の半田付け後の断面図である。図3cは、山型に反った
ヒートシンクの断面図である。図3dは、絶縁性基板に
応力が加わり割れた状態を示す断面図である。
FIG. 3 is a diagram showing a problem of a conventional resin-encapsulated semiconductor device. FIG. 3A is a cross-sectional view of a state in which the heat sink is warped in consideration of the amount of warpage in advance. FIG. 3B is a cross-sectional view after the heat sink and the insulating substrate are soldered. FIG. 3c is a cross-sectional view of the heat sink warped in a chevron. FIG. 3D is a cross-sectional view showing a state where a stress is applied to the insulating substrate and the insulating substrate is broken.

【図4】本発明に係わる樹脂封止型半導体装置の断面図
である。
FIG. 4 is a sectional view of a resin-sealed semiconductor device according to the present invention.

【図5】本発明に係わる樹脂封止型半導体装置の反り量
改善の状態を示す図である。
FIG. 5 is a diagram showing a state in which the amount of warpage of the resin-encapsulated semiconductor device according to the present invention is improved.

【図6】本発明に係わる樹脂封止型半導体装置の反り量
改善結果を示す図出ある。
FIG. 6 is a graph showing the result of improvement in the amount of warpage of the resin-sealed semiconductor device according to the present invention.

【図7】本発明に係わる樹脂封止型半導体装置の取付け
におけるねじの締付けトルクに対する絶縁性基板の耐量
測定状態を示す図である。
FIG. 7 is a diagram showing a state of measuring a withstand amount of an insulating substrate with respect to a screw tightening torque in mounting the resin-sealed semiconductor device according to the present invention.

【図8】図7に明らかにした測定による結果を示す図で
ある。
FIG. 8 is a diagram showing the result of the measurement clarified in FIG. 7;

【図9】本発明に係わる樹脂封止型半導体装置の上面図
である。
FIG. 9 is a top view of the resin-sealed semiconductor device according to the present invention.

【図10】本発明に係わる樹脂封止型半導体装置に組込
まれる半導体素子の結線図である。図10aは単一の半
導体素子による結線図である。図10bは2個の半導体
素子による結線図である。図10cは6個の半導体素子
による結線図である。
FIG. 10 is a connection diagram of a semiconductor element incorporated in the resin-sealed semiconductor device according to the present invention. FIG. 10A is a connection diagram using a single semiconductor device. FIG. 10B is a connection diagram using two semiconductor elements. FIG. 10c is a connection diagram of six semiconductor elements.

【符号の説明】[Explanation of symbols]

1、14:放熱板、 2、10、11:半導体素子、 3、12:絶縁性基板、 4、15:半田層、 5、16:外部端子、 13:金属板、 6、17:封止樹脂層、 18:樹脂封止型半導体装置、 19:ステンレス板、 20:ピアノ線。 1, 14: heat sink, 2, 10, 11: semiconductor element, 3, 12: insulating substrate, 4, 15: solder layer, 5, 16: external terminal, 13: metal plate, 6, 17: sealing resin Layer 18: Resin-sealed semiconductor device 19: Stainless steel plate 20: Piano wire

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 両面に導電性金属層を有するセラミック
基板と、このセラミック基板の一面に固着された半導体
素子と、この半導体素子に電気的に接続され、前記セラ
ミック基板上に設置された外部端子と、前記セラミック
基板の他面に固着された放熱板と、この放熱板の一面を
露出して前記セラミック基板を被覆する封止樹脂層から
なる半導体装置において、前記セラミック基板の他面お
よび前記放熱板間に介在され、両面が前記セラミック基
板の他面および前記放熱板の一面にそれぞれ半田層を介
して固着された金属板を備えたことを特徴とする樹脂封
止型半導体装置。
1. A ceramic having a conductive metal layer on both sides.
Substrate and semiconductor fixed to one side of this ceramic substrate
A device, and the device is electrically connected to the semiconductor device.
An external terminal installed on the
A heat sink fixed to the other surface of the board and one surface of this heat sink
From the exposed sealing resin layer covering the ceramic substrate
Semiconductor device, the other surface of the ceramic substrate and
And between the heat sinks, both sides of the ceramic base
A solder layer is interposed on the other surface of the plate and one surface of the heat sink, respectively.
Characterized by having a metal plate fixed and fixed
Stop type semiconductor device.
【請求項2】 前記セラミック基板はアルミナ、膣化ア
ルミニウムあるいはベリリヤのいずれかであることを特
徴とする請求項1記載の樹脂封止型半導体装置。
2. The ceramic substrate according to claim 1, wherein said ceramic substrate is alumina,
Characterized as either luminium or beryllia
The resin-encapsulated semiconductor device according to claim 1.
JP03256885A 1991-10-04 1991-10-04 Resin-sealed semiconductor device Expired - Fee Related JP3142322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03256885A JP3142322B2 (en) 1991-10-04 1991-10-04 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03256885A JP3142322B2 (en) 1991-10-04 1991-10-04 Resin-sealed semiconductor device

Publications (2)

Publication Number Publication Date
JPH05102340A JPH05102340A (en) 1993-04-23
JP3142322B2 true JP3142322B2 (en) 2001-03-07

Family

ID=17298767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03256885A Expired - Fee Related JP3142322B2 (en) 1991-10-04 1991-10-04 Resin-sealed semiconductor device

Country Status (1)

Country Link
JP (1) JP3142322B2 (en)

Also Published As

Publication number Publication date
JPH05102340A (en) 1993-04-23

Similar Documents

Publication Publication Date Title
JP4569473B2 (en) Resin-encapsulated power semiconductor module
CN100394602C (en) Electronic circuit device and manufacturing method thereof
US5902959A (en) Lead frame with waffled front and rear surfaces
US6272015B1 (en) Power semiconductor module with insulation shell support for plural separate substrates
KR930002804B1 (en) Resin sealed semiconductor device
JP3027512B2 (en) Power MOSFET
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
JPH11204700A (en) Power module with integrated radiation fins
CN1155088C (en) Direct Contact Die Mount
JP2004047883A (en) Power semiconductor device
JP2000174180A (en) Semiconductor device
US12489031B2 (en) Semiconductor device and manufacturing method thereof
JP2002314038A (en) Power semiconductor module
CN1961474B (en) Converter device
US12261146B2 (en) Semiconductor package
JP3685659B2 (en) Manufacturing method of semiconductor device
JP2004221381A (en) Semiconductor device
JP2001118961A (en) Resin-sealed power semiconductor device and method of manufacturing the same
JP2002110867A (en) Semiconductor device and manufacturing method thereof
JPS6050354B2 (en) Resin-encapsulated semiconductor device
JP3142322B2 (en) Resin-sealed semiconductor device
JP2002314037A (en) Power semiconductor module
US20050167696A1 (en) Silicon nitride insulating substrate for power semiconductor module
JPH09213877A (en) Multi-chip module semiconductor device
JP4861200B2 (en) Power module

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees