JP3146702B2 - Method for manufacturing thin film transistor - Google Patents
Method for manufacturing thin film transistorInfo
- Publication number
- JP3146702B2 JP3146702B2 JP33186492A JP33186492A JP3146702B2 JP 3146702 B2 JP3146702 B2 JP 3146702B2 JP 33186492 A JP33186492 A JP 33186492A JP 33186492 A JP33186492 A JP 33186492A JP 3146702 B2 JP3146702 B2 JP 3146702B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- silicon oxide
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、薄膜トランジス
タ、特に薄膜シリコン上に薄膜絶縁ゲートトランジスタ
いわゆるMISトランジスタを形成する薄膜トランジス
タの製造方法に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly to a method of forming a thin film insulated gate transistor, a so-called MIS transistor, on thin film silicon.
【0002】[0002]
【従来の技術】SRAM、液晶表示装置等において、そ
のトランジスタすなわちMISトランジスタを、基体上
に形成したシリコン薄膜に形成したいわゆる薄膜トラン
ジスタとする構成がしばしば採られる。2. Description of the Related Art In SRAMs, liquid crystal display devices, and the like, a configuration is often adopted in which a transistor, that is, a MIS transistor is a so-called thin film transistor formed on a silicon thin film formed on a substrate.
【0003】この場合、そのシリコン薄膜における大結
晶粒化の方法として、固相成長法(SPC)がある。In this case, there is a solid phase growth method (SPC) as a method for making the silicon thin film into large grains.
【0004】このSPCは、平坦で、粒径1μm前後の
結晶粒の形成が可能で、またその電子移動度が、100
cm2 ・V-1・s-1程度とすることができるが、この場
合、100μm以下の厚さの薄膜ではその結晶粒中に比
較的多くの欠陥が存在し、キャリア移動度をこれ以上に
高めることは困難であり、また、信頼性等にも問題があ
る。The SPC is flat, can form crystal grains having a particle size of about 1 μm, and has an electron mobility of 100 μm.
cm 2 · V -1 · s -1, but in this case, in a thin film having a thickness of 100 µm or less, relatively many defects exist in the crystal grains, and the carrier mobility is further increased. It is difficult to increase it, and there is also a problem in reliability and the like.
【0005】[0005]
【発明が解決しようとする課題】本発明は、このような
薄膜トランジスタを形成するシリコン薄膜の結晶性によ
る特性上の問題、信頼性の問題の解決をはかる。また、
本発明は、薄膜トランジスタにおける耐圧の向上をはか
る。SUMMARY OF THE INVENTION The present invention aims to solve the problems of characteristics and reliability due to the crystallinity of a silicon thin film forming such a thin film transistor. Also,
The present invention aims to improve the breakdown voltage of a thin film transistor.
【0006】[0006]
【課題を解決するための手段】本発明は、図1及び図2
にその一例の製造工程図を示すように、基体11上に、
シリコン薄膜12を形成する工程(図1A、及び図1
B)と、このシリコン薄膜12上に、酸化シリコン膜1
3を形成する工程(図1C)と、この酸化シリコン膜1
3に、窒素を含む雰囲気中で紫外線パルスレーザ光23
を照射して少なくともこの酸化シリコン膜13の表面に
窒化膜14を形成してゲート絶縁膜15を形成する工程
(図2A)とを採る。SUMMARY OF THE INVENTION The present invention relates to FIGS.
As shown in FIG.
Step of forming silicon thin film 12 (FIGS. 1A and 1
B) and the silicon oxide film 1
3 (FIG. 1C) and the silicon oxide film 1
3, an ultraviolet pulse laser beam 23 in an atmosphere containing nitrogen.
And forming a gate insulating film 15 by forming a nitride film 14 on at least the surface of the silicon oxide film 13 (FIG. 2A).
【0007】[0007]
【発明の実施の形態】本発明では、基体11上に形成し
たシリコン薄膜12上に、酸化シリコン膜13を形成
し、これに窒素を含む雰囲気中で紫外線パルスレーザ光
を照射して窒化膜14が少なくとも表面に形成されたゲ
ート絶縁膜15を形成するのでピンホール等のない緻密
なゲート絶縁層15が形成されるとともに、このレーザ
アニールによって、シリコン薄膜12の結晶性の向上、
すなわちトラップ密度の低減化処理効果も同時になされ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a silicon oxide film 13 is formed on a silicon thin film 12 formed on a substrate 11, and this is irradiated with an ultraviolet pulse laser beam in an atmosphere containing nitrogen to form a nitride film 14 on the silicon oxide film 13. Is formed at least on the surface, so that a dense gate insulating layer 15 without pinholes and the like is formed, and the laser annealing improves the crystallinity of the silicon thin film 12,
That is, the effect of reducing the trap density is simultaneously achieved.
【0008】したがって、緻密で電気的特性にすぐれた
ゲート絶縁層15の形成によって、高耐圧、高信頼性、
耐ホットキャリア性にすぐれ、しかも結晶性にすぐれた
シリコン薄膜12を構成することができることから、信
頼性の高いトランジスタの形成を行うことができる。Therefore, by forming the gate insulating layer 15 which is dense and has excellent electrical characteristics, high breakdown voltage, high reliability,
Since the silicon thin film 12 having excellent hot carrier resistance and excellent crystallinity can be formed, a highly reliable transistor can be formed.
【0009】更に、この場合、パルスレーザ光を用いた
ことによってこのレーザ光の照射に伴う基体11の温度
上昇を回避できることから、基体11としては、廉価な
比較的低融点のガラス基体を用いることができ、とくに
液晶表示装置等に適応して大面積パネルを廉価に構成す
ることができる。Further, in this case, the use of a pulsed laser beam makes it possible to avoid an increase in the temperature of the substrate 11 due to the irradiation of the laser beam. In particular, a large-area panel can be formed at a low cost in accordance with a liquid crystal display device or the like.
【0010】図面を参照して本発明の一例を詳細に説明
する。An example of the present invention will be described in detail with reference to the drawings.
【0011】この例では、例えば液晶表示装置の駆動用
の薄膜トランジスタを構成する場合で、この場合、図1
Aに示すように、例えば低融点ガラス例えばNA40
(ホヤガラス社製商品名)、ANガラス(旭ガラス社製
商品名)等の基板よりなる基体11を用意し、これの上
に、この基体11からの不純物例えばPb,Al,Na
等を遮断するSiN等の隔離層16を、例えばプラズマ
CVDによって形成する。In this example, for example, a thin film transistor for driving a liquid crystal display device is formed. In this case, FIG.
A, as shown in FIG.
A substrate 11 made of a substrate, such as (Hoya Glass Co., Ltd. product) or AN glass (Asahi Glass Co., Ltd.), is prepared, and impurities such as Pb, Al, and Na from the substrate 11 are placed thereon.
An isolation layer 16 made of SiN or the like for blocking the like is formed by, for example, plasma CVD.
【0012】そして、これの上に多結晶シリコン薄膜1
2を例えば約400Åの厚さに例えば減圧CVDによっ
て形成する。Then, a polycrystalline silicon thin film 1 is
2 is formed to a thickness of, for example, about 400.degree.
【0013】図1Bに示すように、シリコン薄膜12を
例えばフォトリソグラフィによってパターン化し、最終
的に薄膜トランジスタを形成する部分にアイランドを形
成する。As shown in FIG. 1B, the silicon thin film 12 is patterned by, for example, photolithography, and an island is finally formed at a portion where a thin film transistor is to be formed.
【0014】図1Cに示すように、このシリコン薄膜1
2のアイランド上を覆って全面的に酸化シリコン膜13
をCVD等によって例えは400Å程度の厚さに形成す
る。As shown in FIG. 1C, this silicon thin film 1
The silicon oxide film 13 covers the island 2 entirely.
Is formed to a thickness of, for example, about 400 ° by CVD or the like.
【0015】そして、この酸化シリコン薄膜12の表面
を、紫外線パルスレーザ光すなわちエキシマレーザ光照
射による窒化処理を行う。この処理は、例えば窒化を含
む雰囲気例えばN2 O、またはNH3 の雰囲気中でエキ
シマレーザ例えばXeCl(308nm)の、例えば0
・3J/cm3 のパルスレーザ光照射を数個〜数百パル
ス照射して図2Aに示すように、酸化シリコン膜13の
表面に窒化シリコンSiON層14が形成されたゲート
絶縁層15を形成する。Then, the surface of the silicon oxide thin film 12 is subjected to nitriding treatment by irradiation with an ultraviolet pulse laser beam, that is, an excimer laser beam. This treatment is performed, for example, by using an excimer laser such as XeCl (308 nm) in an atmosphere containing nitriding, such as N 2 O, or NH 3 , for example, at 0 ° C.
By irradiating several to several hundred pulses of 3 J / cm 3 of pulse laser light, a gate insulating layer 15 having a silicon nitride SiON layer 14 formed on the surface of the silicon oxide film 13 is formed as shown in FIG. 2A. .
【0016】図2Bに示すように、全体的に低比抵抗の
多結晶シリコン膜16をCVD等によって形成する。As shown in FIG. 2B, a polycrystalline silicon film 16 having a low resistivity as a whole is formed by CVD or the like.
【0017】その後、この多結晶シリコン膜を、例えば
フォトリソグラフィによるパターンエッチングしてゲー
ト電極17を形成し、これをマスクにn型或いはp型の
不純物のイオン注入を行ってソース領域ないしはドレイ
ン領域18の形成を行って薄膜トランジスタを構成す
る。Thereafter, the polycrystalline silicon film is pattern-etched by, for example, photolithography to form a gate electrode 17, and ion implantation of n-type or p-type impurities is performed using this as a mask to form a source region or a drain region 18. Is formed to form a thin film transistor.
【0018】その後は図示しないが通常のように、層間
絶縁層の形成、Al配線等の形成が行われて目的とする
各種装置が構成されている。Thereafter, although not shown, the formation of an interlayer insulating layer, the formation of Al wiring, and the like are performed as usual, and various target devices are constructed.
【0019】この本発明方法によるときは、基体11上
に形成したシリコン薄膜12上に、酸化シリコン膜13
を形成し、これに窒素を含む雰囲気中で紫外線パルスレ
ーザ光を照射して窒化膜14が少なくとも表面に形成さ
れたゲート絶縁層15を形成するのでピンホール等のな
い緻密なゲート絶縁層15が形成されるとともに、この
レーザアニールによって、シリコン薄膜12の結晶性の
向上、すなわちトラップ密度の低減化処理効果も同時に
なされる。According to the method of the present invention, the silicon oxide film 13 is formed on the silicon thin film 12 formed on the base 11.
Is formed and is irradiated with an ultraviolet pulse laser beam in an atmosphere containing nitrogen to form a gate insulating layer 15 having a nitride film 14 formed on at least the surface thereof, so that a dense gate insulating layer 15 without pinholes or the like is formed. As well as being formed, the laser annealing simultaneously improves the crystallinity of the silicon thin film 12, ie, reduces the trap density.
【0020】更に、この場合、パルスレーザ光を用いた
ことによってこのレーザ光の照射に伴う基体11の温度
上昇を回避できることから、基体11としては、比較的
低融点のガラス基体を用いることができる。Further, in this case, since the temperature rise of the substrate 11 due to the irradiation of the laser beam can be avoided by using the pulsed laser beam, a glass substrate having a relatively low melting point can be used as the substrate 11. .
【0021】[0021]
【発明の効果】上述したように、本発明では、基体11
上に形成したシリコン薄膜12上に、酸化シリコン膜1
3を形成し、これに窒素を含む雰囲気中で紫外線パルス
レーザ光を照射して窒化膜14が少なくとも表面に形成
されたゲート絶縁層15を形成してピンホール等のない
緻密なゲート絶縁層15を形成しようとするとともに、
このレーザアニールによって、シリコン薄膜12の結晶
性の向上、すなわちトラップ密度の低減化を行ったの
で、高耐圧、高信頼性、耐ホットキャリア性にすぐれ、
しかも結晶性にすぐれたシリコン薄膜12を構成するこ
とができることから、信頼性の高いトランジスタの形成
を行うことができる。As described above, according to the present invention, the base 11
The silicon oxide film 1 is formed on the silicon thin film 12 formed thereon.
3 is formed and irradiated with an ultraviolet pulse laser beam in an atmosphere containing nitrogen to form a gate insulating layer 15 having a nitride film 14 formed on at least the surface thereof. While trying to form
By this laser annealing, the crystallinity of the silicon thin film 12 is improved, that is, the trap density is reduced, so that the high withstand voltage, high reliability, and hot carrier resistance are excellent.
In addition, since the silicon thin film 12 having excellent crystallinity can be formed, a highly reliable transistor can be formed.
【0022】更に、基体11としては、比較的低融点の
ガラス基体を用いることができることから、とくに液晶
表示装置等に適用して大面積パルスを廉価に構成するこ
とができる。Further, since a glass substrate having a relatively low melting point can be used as the substrate 11, a large area pulse can be formed at a low cost particularly when applied to a liquid crystal display device or the like.
【図1】本発明方法の一例の工程図(その1)である。FIG. 1 is a process diagram (part 1) of an example of the method of the present invention.
【図2】本発明方法の一例の工程図(その2)である。FIG. 2 is a process diagram (part 2) of an example of the method of the present invention.
11‥‥基体、12‥‥シリコン薄膜12、13‥‥酸
化シリコン膜、14‥‥窒化膜、15‥‥ゲート絶縁層11 substrate, 12 silicon thin film 12, 13 silicon oxide film, 14 nitride film, 15 gate insulating layer
Claims (1)
と、 該シリコン薄膜上に、化学的気相成長法による酸化シリ
コン膜を形成する工程と、 該酸化シリコン膜に、窒素を含む雰囲気中で紫外線パル
スレーザ光を照射して上記酸化シリコン膜の表面に窒化
膜を形成してゲート絶縁層を形成する工程とを採ること
を特徴とする薄膜トランジスタの製造方法。A step of forming a silicon thin film on a substrate, a step of forming a silicon oxide film on the silicon thin film by a chemical vapor deposition method, and forming the silicon oxide film in an atmosphere containing nitrogen. Irradiating an ultraviolet pulse laser beam to form a nitride film on the surface of the silicon oxide film to form a gate insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33186492A JP3146702B2 (en) | 1992-12-11 | 1992-12-11 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33186492A JP3146702B2 (en) | 1992-12-11 | 1992-12-11 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06181178A JPH06181178A (en) | 1994-06-28 |
| JP3146702B2 true JP3146702B2 (en) | 2001-03-19 |
Family
ID=18248504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33186492A Expired - Fee Related JP3146702B2 (en) | 1992-12-11 | 1992-12-11 | Method for manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146702B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3359794B2 (en) * | 1994-08-31 | 2002-12-24 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| TW371776B (en) * | 1995-10-15 | 1999-10-11 | Semiconductor Energy Lab Co Ltd | Laser irradiation apparatus and method |
| US7528021B2 (en) | 2004-09-16 | 2009-05-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
| US20080299780A1 (en) * | 2007-06-01 | 2008-12-04 | Uv Tech Systems, Inc. | Method and apparatus for laser oxidation and reduction |
| CN102646595A (en) * | 2011-11-11 | 2012-08-22 | 京东方科技集团股份有限公司 | Thin film transistor, manufacturing method and display device thereof |
-
1992
- 1992-12-11 JP JP33186492A patent/JP3146702B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06181178A (en) | 1994-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100309627B1 (en) | Semiconductor device manufacturing method | |
| KR100333153B1 (en) | Process for fabricating semiconductor device | |
| US5328861A (en) | Method for forming thin film transistor | |
| JPH01187814A (en) | Manufacture of thin film semiconductor device | |
| JP3325992B2 (en) | Method for manufacturing semiconductor device | |
| KR20030069779A (en) | Thin film transistor and method for manufacturing thereof | |
| JP2700277B2 (en) | Method for manufacturing thin film transistor | |
| JPH06275641A (en) | Method of forming thin film transistor | |
| JPH03280435A (en) | Method for manufacturing thin film semiconductor devices | |
| JP2502789B2 (en) | Method for manufacturing thin film transistor | |
| JP3146702B2 (en) | Method for manufacturing thin film transistor | |
| JPH0738110A (en) | Method for manufacturing semiconductor device | |
| JP2009048199A (en) | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JP3374455B2 (en) | Method for manufacturing thin film transistor | |
| JP3347340B2 (en) | Method for manufacturing thin film transistor | |
| JPH11354441A (en) | Method for manufacturing semiconductor device | |
| JPH04239731A (en) | Manufacture of field-effect transistor | |
| JPH04305940A (en) | Manufacture of thin-film transistor | |
| JP2811763B2 (en) | Method for manufacturing insulated gate field effect transistor | |
| JPH0714849A (en) | Method of manufacturing thin film transistor | |
| JP3278237B2 (en) | Method for manufacturing thin film transistor | |
| JP3315190B2 (en) | Method for manufacturing thin film transistor | |
| JP3075498B2 (en) | Method for manufacturing thin film transistor | |
| JPH11103070A (en) | Thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |