JP3147189B2 - Lead frame and manufacturing method thereof - Google Patents
Lead frame and manufacturing method thereofInfo
- Publication number
- JP3147189B2 JP3147189B2 JP02292492A JP2292492A JP3147189B2 JP 3147189 B2 JP3147189 B2 JP 3147189B2 JP 02292492 A JP02292492 A JP 02292492A JP 2292492 A JP2292492 A JP 2292492A JP 3147189 B2 JP3147189 B2 JP 3147189B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- conductive plate
- lead
- main body
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、リードフレームおよび
その製造方法に係り、特に半導体集積回路チップを実装
するリードフレーム構体に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame and a method of manufacturing the same, and more particularly, to a lead frame structure for mounting a semiconductor integrated circuit chip.
【0002】[0002]
【従来の技術】高出力型半導体集積回路の分野では、高
いパワーを用いるために、電流供給のためのリードはワ
イヤとの接続部におけるインダクタンスの増大を防ぐた
めに、ボンディングワイヤに代えてパワープレートを介
してチップのボンディングパッドに接続するという方法
が取られることが多い。また、高集積化に従い、リード
の本数を低減する目的から、複数のパッドから接地ライ
ンに落とすような場合、接地用のプレートを設けこれに
すべて接続するという方法が有力となってきている。2. Description of the Related Art In the field of high-output type semiconductor integrated circuits, in order to use high power, a lead for current supply uses a power plate instead of a bonding wire in order to prevent an increase in inductance at a connection portion with a wire. In many cases, a method of connecting to a bonding pad of a chip through a chip is used. In addition, in order to reduce the number of leads in accordance with high integration, when a plurality of pads are dropped on a ground line, a method of providing a ground plate and connecting all of them to the ground line has become effective.
【0003】さらにまた、発熱量も大きいため、ダイパ
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。[0003] Further, since the calorific value is large, a large heat radiating plate made of a metal plate having good heat radiating properties tends to be required instead of the die pad.
【0004】このようなパワーデバイスでは、一例を図
4に示すように、通常、接地用のグランドプレート12
とパワープレート14とがリードフレーム本体15に対
して各々所定の部位に設けられた舌片を介して溶接によ
り電気的に接続されリードフレーム構体を構成してい
る。ここで13は相互の電気的絶縁のために介在せしめ
られる絶縁膜,1は半導体チップである。[0004] In such a power device, as shown in FIG.
The power plate 14 and the power plate 14 are electrically connected to the lead frame main body 15 by welding via tongues provided at predetermined positions, thereby forming a lead frame structure. Here, reference numeral 13 denotes an insulating film interposed for mutual electrical insulation, and 1 denotes a semiconductor chip.
【0005】このため、舌片の折り曲げ精度や、溶接位
置精度の影響により各構成体に歪みを生じたり、また溶
接箇所がはがれたりすることがあった。[0005] For this reason, there is a case where each component is distorted due to the influence of the bending accuracy of the tongue piece and the accuracy of the welding position, and the welding portion is peeled off.
【0006】また、これらグランドプレート12、パワ
ープレート14、リードフレーム本体15の素材として
は、通常銅もしくは銅合金が用いられており、銅同志で
は電気抵抗が低いため、電気溶接を用いる場合には溶接
自体が困難であるのみならず溶接強度も弱く確実な溶接
が困難であるという問題があった。The ground plate 12, the power plate 14, and the lead frame body 15 are usually made of copper or a copper alloy, and copper has a low electric resistance. There is a problem that not only the welding itself is difficult, but also the welding strength is weak, so that reliable welding is difficult.
【0007】さらにまた、溶接による接合を行おうとす
ると、高価な溶接設備が必要となり、これにより生産コ
ストが高くなるという問題があった。[0007] Furthermore, if welding is to be performed, expensive welding equipment is required, which raises the problem of increasing production costs.
【0008】[0008]
【発明が解決しようとする課題】このように、従来のパ
ワーデバイスでは、接地用のグランドプレートやパワー
プレート等とリードフレーム本体との接続が、各々所定
の部位に設けられた舌片を介して溶接によりなされてい
るため、溶接強度も弱く確実な溶接が困難であり、また
接続不良や変形を生じ易く、これがデバイスとしての信
頼性低下の原因となっていた。As described above, in the conventional power device, the connection between the grounding ground plate, the power plate, and the like and the lead frame main body is established through the tongue pieces provided at predetermined portions. Since welding is performed, welding strength is weak and reliable welding is difficult, and connection failure and deformation are apt to occur, which has caused a decrease in reliability as a device.
【0009】本発明は、前記実情に鑑みてなされたもの
で、グランドプレートやパワープレート等の導電性プレ
ートとリードフレーム本体との接続が確実で信頼性の高
いリードフレームを提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a highly reliable lead frame in which a conductive plate such as a ground plate or a power plate is securely connected to a lead frame body. I do.
【0010】[0010]
【課題を解決するための手段】そこで、本発明のリード
フレームでは、複数のリードを配列してなるリードフレ
ーム本体に絶縁層を介して少なくとも1つの導電性プレ
ートを積層して固着するとともに、この導電性プレート
とリードフレーム本体の少なくとも1つのリードとを一
体的にめっき接合することによって電気的接続を達成し
ている。Therefore, in the lead frame of the present invention, at least one conductive plate is laminated and fixed to a lead frame main body in which a plurality of leads are arranged via an insulating layer. Electrical connection is achieved by integrally plating and joining the conductive plate and at least one lead of the lead frame body.
【0011】また本発明のリードフレームの製造方法で
は、導電性プレートおよびリードフレーム本体の少なく
とも1つのリードを重ねた状態でめっき槽に浸漬し一体
的にめっきすることにより両者を接合し、前記リードフ
レーム本体の少なくとも1つのリードに接続するように
している。In the method for manufacturing a lead frame according to the present invention, the conductive plate and at least one lead of the lead frame main body are immersed in a plating tank in a state where they are overlapped with each other and are integrally plated to join the two. The connection is made to at least one lead of the frame body.
【0012】[0012]
【作用】上記構成により、導電性プレートおよびリード
フレーム本体の構成金属とは一体的にめっきされること
により電気接続を達成しているため、接合が容易でかつ
極めて確実な電気的接続が可能となる。According to the above construction, since the electrical connection is achieved by plating the constituent metal of the conductive plate and the lead frame body integrally, it is possible to easily and very reliably perform the electrical connection. Become.
【0013】さらに、本来、行わなければならないめっ
き工程で、リードフレーム本体の電気的接続を行うべき
所定のリードと導電性プレートとを重ね、他の部分には
絶縁性部材を介在させた状態でめっきをすることにより
めっきと接合が同時に達成され、工程が簡略化されコス
トも低減される。なお、このとき接合しない領域は絶縁
性部材で覆われているため、めっきされない。Further, in a plating step which must be performed, predetermined leads to be electrically connected to the lead frame main body are overlapped with the conductive plate, and the other portions are provided with an insulating member interposed therebetween. By plating, plating and bonding are achieved simultaneously, and the process is simplified and the cost is reduced. At this time, the region that is not joined is covered with the insulating member and is not plated.
【0014】また、加工性が良好でかつフレキシブルな
低抵抗の銅箔からなる導電性プレートを用い、一体的に
めっきを行い接合するようにすれば、微細でかつ高精度
の接続が可能となり、また、剥がれや歪みを生じること
もない。Further, if a conductive plate made of a low-resistance copper foil having good workability and flexibility is used and is integrally plated and joined, a fine and high-precision connection becomes possible. Also, there is no peeling or distortion.
【0015】[0015]
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.
【0016】図1は、本発明の第1の実施例の方法で形
成されたパワーデバイスの要部を示す断面図である。FIG. 1 is a sectional view showing a main part of a power device formed by the method of the first embodiment of the present invention.
【0017】このデバイスは、リードフレームが、銅を
主成分とするリードフレーム本体5の所定のリードが、
グランドプレートとしての役割を担う銅板からなる第1
の導電板2(導電性プレート)、およびこの上層に積層さ
れ、電源ラインに接続され銅板からなるパワープレート
としての第2の導電板4(導電性プレート)とに所定領域
を一体的に覆う金めっき層によって接合され、これらの
間の電気的接続を達成するようにしたことを特徴とする
ものである。In this device, the lead frame has a predetermined lead of a lead frame body 5 mainly composed of copper.
The first made of a copper plate that serves as a ground plate
A conductive plate 2 (conductive plate) and a second conductive plate 4 (conductive plate) laminated as an upper layer and connected to a power supply line and serving as a power plate made of a copper plate and integrally covering a predetermined region. It is characterized by being joined by a plating layer to achieve electrical connection between them.
【0018】すなわち、このデバイスは、半導体チップ
1を載置するとともにグランドプレートとしての役割を
担う第1の導電板2と、この上層にポリイミド膜からな
る絶縁層11を介して固着され、電源ラインに接続され
るパワープレートとしての第2の導電板4と、さらにこ
の上層に同様に絶縁層11を介して固着され、前記第1
の導電板2の半導体チップ搭載部を囲むように複数のイ
ンナーリードを配設してなるリードフレーム本体5とか
ら構成され、封止樹脂Dによって封止せしめられてなる
ものである。That is, the device is fixed to a first conductive plate 2 which functions as a ground plate while mounting a semiconductor chip 1 thereon, and an insulating layer 11 made of a polyimide film over the first conductive plate 2. And a second conductive plate 4 as a power plate connected to the first conductive plate 4 and an upper layer, which is similarly fixed via an insulating layer 11, and
And a lead frame main body 5 in which a plurality of inner leads are arranged so as to surround the semiconductor chip mounting portion of the conductive plate 2. The lead frame main body 5 is sealed with a sealing resin D.
【0019】そしてこのリードフレーム本体5の対応す
るインナーリード先端部(リード接合部)には金めっき層
3および金のバンプ3Pが形成されており、この金バン
プ3Pを介して、第1または第2の導電板の対応する領
域に設けられ、金めっき層3の形成された舌片T(接合
領域)を一体的に金めっきすることにより電気的接続を
達成している。さらにまた、各インナーリードは半導体
チップ上の各ボンディングパッドとそれぞれを接続する
ようにボンディングワイヤを介して接続がなされてい
る。A gold plating layer 3 and a gold bump 3P are formed at the tip of the inner lead (lead bonding portion) of the lead frame main body 5, and the first or second gold bump 3P is formed through the gold bump 3P. The electrical connection is achieved by integrally plating the tongue piece T (joining area) provided with the gold plating layer 3 on the corresponding area of the second conductive plate. Furthermore, each inner lead is connected via a bonding wire so as to connect to each bonding pad on the semiconductor chip.
【0020】次に、このリードフレームの製造工程につ
いて説明する。Next, the manufacturing process of the lead frame will be described.
【0021】まず、第2図(a)に示すように、通常のス
タンピング法またはエッチング法により、帯状材料を加
工し、半導体チップ載置領域aと対峙するインナーリー
ド6、アウターリード7、タイバー8などを含む通常の
リードフレームの形状に成型する。9はサイドバーであ
る。次いで、コイニング処理を行い、インナーリード先
端部の平坦幅を確保したのち、インナーリード先端部の
ボンディングエリアを避けるように絶縁性テープを貼着
し、固定するとともにボンディング領域以外の表面側領
域へのめっき層の形成を避けるようにする。そして、リ
ードフレーム本体5の接合部に対応するインナーリード
先端部には金めっき層3および金のバンプ3Pを形成す
る。First, as shown in FIG. 2A, a strip material is processed by a usual stamping method or etching method, and inner leads 6, outer leads 7, and tie bars 8 facing the semiconductor chip mounting area a. Mold into a normal lead frame shape including 9 is a sidebar. Next, after performing a coining process to secure the flat width of the tip of the inner lead, apply an insulating tape so as to avoid the bonding area of the tip of the inner lead, fix and fix the tape to a surface side area other than the bonding area. Avoid formation of plating layers. Then, a gold plating layer 3 and a gold bump 3P are formed at the tip of the inner lead corresponding to the joint of the lead frame body 5.
【0022】一方、第2図(b)および第2図(c)に示す
ように、また通常のスタンピング法により、放熱性の良
好な銅板を加工し、グランドプレートとしての役割を行
う第1の導電板2と、電源ラインに接続されるパワープ
レートとしての第2の導電板4とを形成する。これらの
第1および第2の導電板2、4に対しては、舌片Tを有
するように打ち抜きを行った後、接合領域を除く表面を
絶縁性のポリイミド膜11で被覆する。そして、舌片T
に金めっき層3を形成する。On the other hand, as shown in FIG. 2 (b) and FIG. 2 (c), a copper plate having good heat radiation is processed by a normal stamping method, and a first plate serving as a ground plate is formed. A conductive plate 2 and a second conductive plate 4 as a power plate connected to a power supply line are formed. After punching the first and second conductive plates 2 and 4 so as to have the tongue piece T, the surface excluding the joining region is covered with an insulating polyimide film 11. And the tongue piece T
Then, a gold plating layer 3 is formed.
【0023】そして、第2図(d)に示すように、第1の
導電板2、第2の導電板4、リードフレーム本体5を順
次積層し、前記第1および第2の導電板2、4の舌片T
を、リードフレーム本体5のそれぞれ該当するインナー
リード6にそれぞれ重ねた状態で金めっきを行うことに
より一体的にめっき層を形成し電気的に接続する。Then, as shown in FIG. 2D, a first conductive plate 2, a second conductive plate 4, and a lead frame main body 5 are sequentially laminated, and the first and second conductive plates 2, 4 tongue pieces T
Are plated on the respective inner leads 6 of the lead frame main body 5 to form a plating layer integrally and electrically connected.
【0024】この後、半導体チップを第1の導電板に固
着しワイヤボンディングを行い、樹脂封止を行って、図
1に示したようなデバイスが完成する。Thereafter, the semiconductor chip is fixed to the first conductive plate, wire bonding is performed, and resin sealing is performed to complete the device as shown in FIG.
【0025】このようにして形成されたデバイスは、リ
ードと導電性プレートとが一体的にめっき接合されてお
り、接合作業が容易であり、剥がれもなく、低コストで
高精度の接続を確実に行うことが可能となる。またこの
めっきはボンディング領域へのめっき工程で行うため何
等付加工程を必要としない。In the device thus formed, the lead and the conductive plate are integrally plated and joined, so that the joining operation is easy, there is no peeling, and low-cost, high-precision connection is ensured. It is possible to do. Further, since this plating is performed in the plating step for the bonding area, no additional step is required.
【0026】なお前記実施例では、金めっきによって接
合するようにしたが、これに限定されることなく、Ni
めっきとPdめっきとの積層構造、あるいはAgめっき
層、Pdめっき層、Snめっき層など他の金属めっき層
を用いてもよい。In the above embodiment, the bonding is performed by gold plating. However, the present invention is not limited to this.
A laminated structure of plating and Pd plating, or another metal plating layer such as an Ag plating layer, a Pd plating layer, and a Sn plating layer may be used.
【0027】また前記実施例では、パワープレートや接
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。In the above-described embodiment, the power plate and the ground plate are formed of a single conductive plate, but may be formed by forming a desired pattern on an insulating substrate such as a film carrier. good. At this time, the pattern of the signal line and the ground line is formed by patterning a copper thin film formed by sputtering and electrolytic plating by a photolithography method, after performing a surface treatment on the resin film surface, and directly pressing a thin copper foil. A copper thin film was formed by forming a copper thin film by fixing it via an adhesive or by patterning it, or by applying an insulating resin such as a polyimide resin on the surface of a thin copper foil and curing it. Thereafter, a method of patterning by a photolithography method or the like can be similarly employed.
【0028】実施例2 次に本発明の第2の実施例として、グランドプレートお
よび電源プレートを銅箔で構成したものについて説明す
る。Embodiment 2 Next, a second embodiment of the present invention will be described in which the ground plate and the power supply plate are made of copper foil.
【0029】このリードフレームは、第1および第2の
導電板が銅箔で構成されており、これらとリードフレー
ム本体のリードとの接合は、一体的に形成される金めっ
き層によって行われていることを特徴とするものであ
る。In this lead frame, the first and second conductive plates are made of copper foil, and these are joined to the leads of the lead frame body by a gold plating layer formed integrally. It is characterized by having.
【0030】すなわち図3に示すように、半導体チップ
1を載置すると共にグランドプレートとしての役割を担
う厚さ0.02〜0.1μm 程度の銅箔からなる第1の
導電板22と、この上層に絶縁層11を介して積層さ
れ、電源ラインに接続されるパワープレートとしての厚
さ0.02〜0.1μm 程度の銅箔からなる第2の導電
板24と、さらにこの上層にポリイミドフィルムからな
る絶縁性フィルム11を介して積層され、前記第1の導
電板2の半導体チップ搭載部を囲むように複数のインナ
ーリードを配設してなるリードフレーム本体5とから構
成されている。That is, as shown in FIG. 3, a first conductive plate 22 made of a copper foil having a thickness of about 0.02 to 0.1 μm, on which the semiconductor chip 1 is mounted and which serves as a ground plate, A second conductive plate 24 made of copper foil having a thickness of about 0.02 to 0.1 μm as a power plate laminated on the upper layer via an insulating layer 11 and connected to a power supply line; And a lead frame main body 5 in which a plurality of inner leads are provided so as to surround the semiconductor chip mounting portion of the first conductive plate 2.
【0031】他部については前記実施例1と同様に形成
されている。The other parts are formed in the same manner as in the first embodiment.
【0032】このようにして形成されたデバイスは、実
施例1の効果に加えて、導電性プレートが可撓性の銅箔
にポリイミドフィルムを貼着して形成されているため、
歪みや剥がれを生じたりすること無く良好にリードとの
接続を達成する事ができるうえ、低抵抗であるため、イ
ンダクタンスの低減をはかることができる。In the device thus formed, in addition to the effect of the first embodiment, the conductive plate is formed by attaching a polyimide film to a flexible copper foil.
The connection with the lead can be satisfactorily achieved without causing distortion or peeling, and the inductance can be reduced because of low resistance.
【0033】なお前記実施例2では、パワープレートや
接地プレートは、ポリイミドフィルムに銅箔を貼着して
打ち抜きを行うことによって形成したが、フィルムキャ
リア等の絶縁性基板上に銅箔を貼着したのちエッチング
によって選択的に銅箔を除去し所望のパターンを形成す
るようにしても良い。In the second embodiment, the power plate and the ground plate are formed by attaching a copper foil to a polyimide film and performing punching. However, the copper foil is attached to an insulating substrate such as a film carrier. After that, the copper foil may be selectively removed by etching to form a desired pattern.
【0034】[0034]
【発明の効果】以上説明してきたように、本発明によれ
ば、複数のインナーリードを配列してなるリードフレー
ム本体上に絶縁層を介して少なくとも1つの導電性プレ
ートを積層し電気的接続を行うに際し、導電性プレート
およびリードフレーム本体の対応するリードとを一体的
にめっきすることにより接合するようにしているため、
接合が容易でかつ極めて強固で確実な電気的接続が可能
となり、低コストで信頼性の高いリードフレームを得る
ことができる。As described above, according to the present invention, at least one conductive plate is laminated on a lead frame main body having a plurality of inner leads arranged thereon via an insulating layer to establish electrical connection. In doing so, since the conductive plate and the corresponding lead of the lead frame body are joined by plating them integrally,
Bonding is easy, extremely strong and reliable electrical connection is possible, and a low-cost and highly reliable lead frame can be obtained.
【図1】本発明の第1の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図FIG. 1 is a view showing a semiconductor device using a lead frame formed by a method according to a first embodiment of the present invention;
【図2】同半導体装置の製造工程図FIG. 2 is a manufacturing process diagram of the semiconductor device.
【図3】本発明の第2の実施例の方法で形成されたリー
ドフレームを用いた半導体装置を示す図FIG. 3 is a diagram showing a semiconductor device using a lead frame formed by a method according to a second embodiment of the present invention;
【図4】従来例の半導体装置を示す図である。FIG. 4 is a diagram showing a conventional semiconductor device.
1 半導体チップ 2 第1の導電板 3 金めっき層 4 第2の導電板 5 リードフレーム本体 P 封止樹脂 a 半導体チップ載置領域 6 インナ−リ−ド 7 アウターリード 8 タイバー 9 サイドバー T 舌片 11 ポリイミド膜。 REFERENCE SIGNS LIST 1 semiconductor chip 2 first conductive plate 3 gold plating layer 4 second conductive plate 5 lead frame main body P sealing resin a semiconductor chip mounting area 6 inner lead 7 outer lead 8 tie bar 9 side bar T tongue 11 Polyimide film.
Claims (2)
体チップの周縁に先端がくるように複数のリードを表面
に配設したリードフレーム本体とを具備したリードフレ
ームであって、 金属めっき層が形成された接合領域を有する前記導電性
プレートと前記導電性プレートの接合領域に対応するリ
ード接合部に金属めっき層および金属のバンプが形成さ
れたリードフレーム本体とを備え、 前記導電性プレートの接合領域と前記リード接合部とが
これらを覆うように一体的に形成された金属めっき層に
よって接合されていることを特徴とするリードフレー
ム。1. A semiconductor device comprising: a conductive plate; and a lead frame main body laminated on the conductive plate via an insulating layer and having a plurality of leads disposed on a surface of the semiconductor chip such that a front end comes to a periphery of a semiconductor chip. A lead frame, comprising: a conductive plate having a bonding region on which a metal plating layer is formed; and a lead frame body having a metal plating layer and a metal bump formed at a lead bonding portion corresponding to the bonding region of the conductive plate. A lead frame, wherein a bonding region of the conductive plate and the lead bonding portion are bonded by a metal plating layer integrally formed so as to cover them.
する導電性プレートを形成する導電性プレート形成工程
と、 前記導電性プレート上に絶縁層を介して積層され、半導
体チップの周縁に先端がくるように複数のリードを表面
に配設するとともに、前記接合領域に対応するリード接
合部に金属めっき層および金属のバンプが形成されるリ
ードフレーム本体を形成するリードフレーム本体形成工
程と、 前記導電性プレートの接合領域が、前記リードフレーム
本体の該当する前記リード接合部に接続するように、前
記リードフレーム本体の電気的接続を行うべき前記リー
ドと前記導電性プレートとを重ね、他の部分には絶縁性
部材を介在させた状態で、前記導電性プレートおよびリ
ードフレーム本体を一体的にめっきし接続するめっき接
合工程と、 を含むことを特徴とするリードフレームの製造方法。2. A conductive plate forming step of forming a conductive plate having a bonding region on which a metal plating layer is formed, and a step of laminating the conductive plate on the conductive plate via an insulating layer, the tip of which is provided at the periphery of the semiconductor chip. A lead frame main body forming step of forming a lead frame main body in which a metal plating layer and a metal bump are formed at a lead bonding portion corresponding to the bonding region, while arranging a plurality of leads on the surface so that The lead and the conductive plate to be electrically connected to the lead frame main body are overlapped with each other so that the bonding region of the conductive plate is connected to the corresponding lead bonding portion of the lead frame main body, and the other portion is Is a plating bonding step of integrally plating and connecting the conductive plate and the lead frame body with an insulating member interposed therebetween. The method of the lead frame, which comprises a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02292492A JP3147189B2 (en) | 1992-02-07 | 1992-02-07 | Lead frame and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02292492A JP3147189B2 (en) | 1992-02-07 | 1992-02-07 | Lead frame and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218280A JPH05218280A (en) | 1993-08-27 |
| JP3147189B2 true JP3147189B2 (en) | 2001-03-19 |
Family
ID=12096191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02292492A Expired - Fee Related JP3147189B2 (en) | 1992-02-07 | 1992-02-07 | Lead frame and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147189B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4274013B2 (en) | 2004-03-18 | 2009-06-03 | セイコーエプソン株式会社 | Manufacturing method of substrate assembly, substrate assembly |
| TW200941682A (en) * | 2008-03-28 | 2009-10-01 | Powertech Technology Inc | Leadframe, semiconductor packaging structure and manufacture method thereof |
-
1992
- 1992-02-07 JP JP02292492A patent/JP3147189B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05218280A (en) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (en) | Manufacturing method of semiconductor device | |
| JP3838331B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JPH11191602A (en) | Semiconductor device and manufacturing method thereof | |
| US6369331B1 (en) | Printed circuit board for semiconductor package and method of making same | |
| JPH04127564A (en) | Manufacture of lead frame | |
| JP3147189B2 (en) | Lead frame and manufacturing method thereof | |
| JP2740977B2 (en) | Semiconductor device | |
| JP2879629B2 (en) | Lead frame and manufacturing method thereof | |
| CN101866889A (en) | Substrateless chip package and manufacturing method thereof | |
| JP3627949B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0878599A (en) | Integrated circuit package and manufacturing method thereof | |
| JP3196758B2 (en) | Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP2570968B2 (en) | Lead frame for semiconductor device | |
| JP2669286B2 (en) | Composite lead frame | |
| JP3336235B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3251810B2 (en) | Mounting method of integrated circuit device | |
| JPS63185035A (en) | Semiconductor device | |
| JPH09307019A (en) | Semiconductor package manufacturing method and semiconductor package | |
| JP2552943B2 (en) | Semiconductor device | |
| JP2632761B2 (en) | Semiconductor element mounting substrate and method of manufacturing semiconductor element mounting substrate | |
| JPH07249708A (en) | Semiconductor device and its mounting structure | |
| JPH06326227A (en) | Structure of multilayer lead frame and manufacture thereof | |
| JPH0425061A (en) | Semiconductor device | |
| JP3356341B2 (en) | TAB tape, method of manufacturing the same, and semiconductor device | |
| JP2782374B2 (en) | Electronic component mounting apparatus and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |