JP3150438B2 - 光記憶装置およびその製法 - Google Patents
光記憶装置およびその製法Info
- Publication number
- JP3150438B2 JP3150438B2 JP21921892A JP21921892A JP3150438B2 JP 3150438 B2 JP3150438 B2 JP 3150438B2 JP 21921892 A JP21921892 A JP 21921892A JP 21921892 A JP21921892 A JP 21921892A JP 3150438 B2 JP3150438 B2 JP 3150438B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- optical storage
- electrode
- photoconductive cell
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 40
- 238000003860 storage Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 description 41
- 239000010410 layer Substances 0.000 description 11
- 239000011521 glass Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は光記憶装置に関する。さ
らに詳しくは、イメージセンサ、光センサ、光スイッチ
などで、光の情報を単一の素子によって保持することが
でき、非破壊読出しが可能な光記憶装置に関する。
らに詳しくは、イメージセンサ、光センサ、光スイッチ
などで、光の情報を単一の素子によって保持することが
でき、非破壊読出しが可能な光記憶装置に関する。
【０００２】
【従来の技術】従来、光の情報を電気信号に変換して記
憶、保持する半導体装置としては、たとえば特開平2-26
076 号公報に開示されているような、ＭＯＳトランジス
タにフォトダイオードが組み合わせられ読み取られるま
で電荷をチャージしておく、いわゆるＭＯＳイメージセ
ンサが知られている。一方、特開平2-68798 号公報に開
示されているような、シフトレジスタとして電荷を移動
させるＣＣＤイメージセンサが知られている。さらに、
単一の光電デバイスを使用するばあいは、常時通電させ
ておいて、単発的に利用する光スイッチなどとして用い
られるのが通常である。
憶、保持する半導体装置としては、たとえば特開平2-26
076 号公報に開示されているような、ＭＯＳトランジス
タにフォトダイオードが組み合わせられ読み取られるま
で電荷をチャージしておく、いわゆるＭＯＳイメージセ
ンサが知られている。一方、特開平2-68798 号公報に開
示されているような、シフトレジスタとして電荷を移動
させるＣＣＤイメージセンサが知られている。さらに、
単一の光電デバイスを使用するばあいは、常時通電させ
ておいて、単発的に利用する光スイッチなどとして用い
られるのが通常である。
【０００３】
【発明が解決しようとする課題】前記従来のＭＯＳ型イ
メージセンサおよびＣＣＤ型イメージセンサ共に、光照
射により発生した電荷をそれが読み出されるまでの間チ
ャージとして蓄えられるものである。しかしながら、Ｄ
ＲＡＭのキャパシタにリフレッシュが必要であるのと同
様に、前記イメージセンサにおいても、時間の経過に伴
って電荷のリークが発生するという問題がある。
メージセンサおよびＣＣＤ型イメージセンサ共に、光照
射により発生した電荷をそれが読み出されるまでの間チ
ャージとして蓄えられるものである。しかしながら、Ｄ
ＲＡＭのキャパシタにリフレッシュが必要であるのと同
様に、前記イメージセンサにおいても、時間の経過に伴
って電荷のリークが発生するという問題がある。
【０００４】一方、単一で光スイッチなどに用いられる
光電デバイスでは、光が照射されたときのみ利用しうる
情報であるため、即座にＤＲＡＭなどのメモリに転送し
て保存する必要がある。
光電デバイスでは、光が照射されたときのみ利用しうる
情報であるため、即座にＤＲＡＭなどのメモリに転送し
て保存する必要がある。
【０００５】叙上のごとく従来の装置では、いずれのも
のもその光の情報は電源が切られることによって消失す
るものであり、保存のためにはＳＲＡＭやフロッピーに
移す必要がある。
のもその光の情報は電源が切られることによって消失す
るものであり、保存のためにはＳＲＡＭやフロッピーに
移す必要がある。
【０００６】本発明はこのような問題を解決し、光情報
を記憶する不揮発性の光情報記憶装置を提供すると共
に、その製造が容易な光記憶装置の構成およびその製法
を提供することを目的とする。
を記憶する不揮発性の光情報記憶装置を提供すると共
に、その製造が容易な光記憶装置の構成およびその製法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の光記憶装置は、
半導体基板上に形成されたフラッシュメモリセルと、透
明基板上に形成された光導電セルとからなり、前記半導
体基板に形成されたフラッシュメモリセル側の表面と前
記透明基板の光導電セル側の面とが電極膜を介して貼着
されていることを特徴としている。
半導体基板上に形成されたフラッシュメモリセルと、透
明基板上に形成された光導電セルとからなり、前記半導
体基板に形成されたフラッシュメモリセル側の表面と前
記透明基板の光導電セル側の面とが電極膜を介して貼着
されていることを特徴としている。
【０００８】そして、透明基板の一主面上の一部に電極
膜が形成され、他部に渦巻状の光導電セルが形成される
ことも可能である。
膜が形成され、他部に渦巻状の光導電セルが形成される
ことも可能である。
【０００９】本発明の光記憶装置の製法は、（ａ）透明
基板の一主面上に電極膜と光導電セルとを形成し、
（ｂ）半導体基板の一主面側にフラッシュメモリセルを
表面に電極膜を設けて形成し、（ｃ）前記半導体基板の
電極膜と前記透明基板の電極膜とを貼着することを特徴
としている。
基板の一主面上に電極膜と光導電セルとを形成し、
（ｂ）半導体基板の一主面側にフラッシュメモリセルを
表面に電極膜を設けて形成し、（ｃ）前記半導体基板の
電極膜と前記透明基板の電極膜とを貼着することを特徴
としている。
【００１０】
【作用】本発明の光記憶装置においては、透明基板に形
成された光導電セルが半導体基板に形成されたフラッシ
ュメモリセルに貼着され電気的にも接続されているの
で、情報の書き込みにあたっては、光導電セルの電極お
よびフラッシュメモリセルのゲート電極またはソース電
極に電圧を印加し、ドレイン電極をアースに接続させた
状態で光を照射すれば透明基板側から光が照射されるこ
とにより、正確に光情報をメモリセルに書き込むことが
できる。
成された光導電セルが半導体基板に形成されたフラッシ
ュメモリセルに貼着され電気的にも接続されているの
で、情報の書き込みにあたっては、光導電セルの電極お
よびフラッシュメモリセルのゲート電極またはソース電
極に電圧を印加し、ドレイン電極をアースに接続させた
状態で光を照射すれば透明基板側から光が照射されるこ
とにより、正確に光情報をメモリセルに書き込むことが
できる。
【００１１】
【実施例】つぎに添付図面を参照しながら本発明の光記
憶装置を説明する。図１は本発明の光記憶装置の一実施
例を示す等価回路図、図２は図１の光記憶装置の構造の
一実施例を示す断面図、図３は本発明の光記憶装置の他
の実施例を示す等価回路図、図４は本発明の光記憶装置
におけるガラス基板上の構成の一実施例を示す概略平面
図である。
憶装置を説明する。図１は本発明の光記憶装置の一実施
例を示す等価回路図、図２は図１の光記憶装置の構造の
一実施例を示す断面図、図３は本発明の光記憶装置の他
の実施例を示す等価回路図、図４は本発明の光記憶装置
におけるガラス基板上の構成の一実施例を示す概略平面
図である。
【００１２】図１において１が光記憶装置であり、光導
電セル２がフラッシュメモリセル３のコントロールゲー
ト電極４ａに接続されたものである。５はフローティン
グゲートであり、６はソース、７はドレインを示す。コ
ントロールゲート電極４ａは高抵抗部８を介してアース
Ｅに接続されている。高抵抗部８は光導電セル２の電極
2aに印加する電圧を変化させずに書込みおよび読出しを
するために設けられたものである。
電セル２がフラッシュメモリセル３のコントロールゲー
ト電極４ａに接続されたものである。５はフローティン
グゲートであり、６はソース、７はドレインを示す。コ
ントロールゲート電極４ａは高抵抗部８を介してアース
Ｅに接続されている。高抵抗部８は光導電セル２の電極
2aに印加する電圧を変化させずに書込みおよび読出しを
するために設けられたものである。
【００１３】かかる光記憶装置１において、光導電セル
２は光照射時に約１ＭΩ、光非照射時に約１ＧΩの電気
抵抗をそれぞれ示す特性を有するものであり、高抵抗部
８は約350 ＭΩである。そのばあい光導電セル２の電極
２ａに約12Ｖの電圧を印加し、ドレイン７の電極７ａを
アースＥに接続するとコントロールゲート４と光導電セ
ル２との接続点４ａの電位は、光照射時には約12Ｖとな
り、非照射時には約３Ｖとなる。そして上記光照射時に
ソース電極６ａに３〜８Ｖの電圧が印加されていれば、
それによってフローティングゲート５内に電子が注入さ
れる。すなわちデータの書込みがなされる。なお、光導
電セル２の電極２ａに所定の電圧が印加されていなけれ
ば前記接続点４ａの電位は高抵抗部８を介してアースＥ
に接続されているため、０Ｖとなり、光の照射、非照射
にかかわらずフラッシュメモリセル３の内容に変化は起
きず、書込みはなされない。一方、光の非照射時にソー
ス電極６ａに３Ｖ位の電圧を印加し、ソースとドレイン
間の電流を読めば、フローティングゲートに電子が注入
され、スレッショルド電圧を超えていればＯＮになり、
電子が注入されていなければ（書込みがされていなけれ
ば）電流が流れずＯＦＦのため、「１」、「０」の状態
を読み取ることができる。
２は光照射時に約１ＭΩ、光非照射時に約１ＧΩの電気
抵抗をそれぞれ示す特性を有するものであり、高抵抗部
８は約350 ＭΩである。そのばあい光導電セル２の電極
２ａに約12Ｖの電圧を印加し、ドレイン７の電極７ａを
アースＥに接続するとコントロールゲート４と光導電セ
ル２との接続点４ａの電位は、光照射時には約12Ｖとな
り、非照射時には約３Ｖとなる。そして上記光照射時に
ソース電極６ａに３〜８Ｖの電圧が印加されていれば、
それによってフローティングゲート５内に電子が注入さ
れる。すなわちデータの書込みがなされる。なお、光導
電セル２の電極２ａに所定の電圧が印加されていなけれ
ば前記接続点４ａの電位は高抵抗部８を介してアースＥ
に接続されているため、０Ｖとなり、光の照射、非照射
にかかわらずフラッシュメモリセル３の内容に変化は起
きず、書込みはなされない。一方、光の非照射時にソー
ス電極６ａに３Ｖ位の電圧を印加し、ソースとドレイン
間の電流を読めば、フローティングゲートに電子が注入
され、スレッショルド電圧を超えていればＯＮになり、
電子が注入されていなければ（書込みがされていなけれ
ば）電流が流れずＯＦＦのため、「１」、「０」の状態
を読み取ることができる。
【００１４】また、書き込まれたデータを消去するとき
は、ドレイン電極７ａに５Ｖの電圧を印加し、光導電セ
ルの電極２ａに−７Ｖの負電圧を印加すればフローティ
ングゲート４内の電子が半導体基板に引き抜かれること
によりデータが消滅する。
は、ドレイン電極７ａに５Ｖの電圧を印加し、光導電セ
ルの電極２ａに−７Ｖの負電圧を印加すればフローティ
ングゲート４内の電子が半導体基板に引き抜かれること
によりデータが消滅する。
【００１５】叙上のごとく機能する光記憶装置１は、図
２にその断面が示されるような構造とすることができ
る。以下、図２を参照しつつ本光記憶装置１の製法を説
明する。なお、理解を助けるために図１の回路図におけ
るのと同一構成部分については図１と同一符号を用い
る。
２にその断面が示されるような構造とすることができ
る。以下、図２を参照しつつ本光記憶装置１の製法を説
明する。なお、理解を助けるために図１の回路図におけ
るのと同一構成部分については図１と同一符号を用い
る。
【００１６】まず、ガラス基板などの透明基板16の一主
面上に光導電セル２の電極２ａとなるＩＴＯやＺｎＯ2
などの透明導電膜を形成し、さらにその上に光導電セル
２を形成するＣｄＳやＣｄＳｅなどの光導電性材料の薄
膜を形成し、さらにその上にＡｌ−Ｓｉなどの電極膜17
を形成する。具体例としては、蒸着法やスパッタリング
法でＩＴＯ膜などを0.3 〜２μｍの厚さに形成する。引
き続きスパッタリング法などにより、光導電性材料を被
着し、0.3 〜２μｍの厚さに形成する。この厚さは両電
極のあいだの長さ方向になり、光導電セル２の抵抗値に
直接影響し、厚さが倍になれば抵抗値も２倍になり、３
倍になれば抵抗値も３倍になる。抵抗値は面積に反比例
するが、メモリセルの大きさと光を検知できる最低限の
大きさから面積は１〜104 μｍ2 の大きさに形成され
る。
面上に光導電セル２の電極２ａとなるＩＴＯやＺｎＯ2
などの透明導電膜を形成し、さらにその上に光導電セル
２を形成するＣｄＳやＣｄＳｅなどの光導電性材料の薄
膜を形成し、さらにその上にＡｌ−Ｓｉなどの電極膜17
を形成する。具体例としては、蒸着法やスパッタリング
法でＩＴＯ膜などを0.3 〜２μｍの厚さに形成する。引
き続きスパッタリング法などにより、光導電性材料を被
着し、0.3 〜２μｍの厚さに形成する。この厚さは両電
極のあいだの長さ方向になり、光導電セル２の抵抗値に
直接影響し、厚さが倍になれば抵抗値も２倍になり、３
倍になれば抵抗値も３倍になる。抵抗値は面積に反比例
するが、メモリセルの大きさと光を検知できる最低限の
大きさから面積は１〜104 μｍ2 の大きさに形成され
る。
【００１７】つぎに、半導体基板にフローティングゲー
トを有する不揮発性のメモリトランジスタを形成する。
このメモリトランジスタの形成は通常のプロセスで行わ
れる。すなわち、半導体基板11にフィールド絶縁膜９を
形成し、フィールド絶縁膜９で囲まれた半導体領域の表
面にゲート絶縁膜10、フローティングゲート層５、さら
に絶縁膜12を介してコントロールゲート層４を形成し、
パターニング後半導体領域にドレイン領域７およびソー
ス領域６を形成する。このソース領域６の形成の際、あ
らかじめ低濃度不純物領域を広く形成しておき、ソース
領域６の周囲に低濃度不純物領域６ｂが形成されるよう
にし、フローティングゲートへの電子注入をし易くして
いる。さらに層間絶縁膜13を形成し、図示していない高
抵抗部や、コンタクト孔を介してＡｌ−Ｓｉなどでドレ
イン、ゲート、ソースの各電極膜７ａ、４ａ、６ａを形
成する。ゲート電極膜４ａは露出させ、ドレイン、ソー
スの各電極膜７ａ、６ａはさらに保護膜１４で覆われ、
メモリセル部が形成される。
トを有する不揮発性のメモリトランジスタを形成する。
このメモリトランジスタの形成は通常のプロセスで行わ
れる。すなわち、半導体基板11にフィールド絶縁膜９を
形成し、フィールド絶縁膜９で囲まれた半導体領域の表
面にゲート絶縁膜10、フローティングゲート層５、さら
に絶縁膜12を介してコントロールゲート層４を形成し、
パターニング後半導体領域にドレイン領域７およびソー
ス領域６を形成する。このソース領域６の形成の際、あ
らかじめ低濃度不純物領域を広く形成しておき、ソース
領域６の周囲に低濃度不純物領域６ｂが形成されるよう
にし、フローティングゲートへの電子注入をし易くして
いる。さらに層間絶縁膜13を形成し、図示していない高
抵抗部や、コンタクト孔を介してＡｌ−Ｓｉなどでドレ
イン、ゲート、ソースの各電極膜７ａ、４ａ、６ａを形
成する。ゲート電極膜４ａは露出させ、ドレイン、ソー
スの各電極膜７ａ、６ａはさらに保護膜１４で覆われ、
メモリセル部が形成される。
【００１８】そののち、このメモリセル部のゲート電極
膜４ａ側と前述の透明導電膜、光導電セル、電極膜の形
成された透明基板の電極膜17側を重ね合わせて約400 ℃
位で約30分間加熱することにより電極材料のＡｌ−Ｓｉ
が溶着して本発明の光記憶装置が形成される。このよう
に、透明基板16を貼着して構成することにより、光導電
セルや電極膜が平らな面に形成できるため、形成し易
く、正確な膜厚で形成できる。また、素子の面積がフラ
ッシュメモリセルの範囲でよいため高集積化が可能とな
る。そして、透明基板16の背面などにＺｎＯ、ＴｉＯ2
などからなる紫外線遮蔽膜18が簡単に形成され、紫外線
遮蔽膜18が形成されることにより、メモリ内容の消滅や
フラッシュメモリセルの誤動作などが防止される。
膜４ａ側と前述の透明導電膜、光導電セル、電極膜の形
成された透明基板の電極膜17側を重ね合わせて約400 ℃
位で約30分間加熱することにより電極材料のＡｌ−Ｓｉ
が溶着して本発明の光記憶装置が形成される。このよう
に、透明基板16を貼着して構成することにより、光導電
セルや電極膜が平らな面に形成できるため、形成し易
く、正確な膜厚で形成できる。また、素子の面積がフラ
ッシュメモリセルの範囲でよいため高集積化が可能とな
る。そして、透明基板16の背面などにＺｎＯ、ＴｉＯ2
などからなる紫外線遮蔽膜18が簡単に形成され、紫外線
遮蔽膜18が形成されることにより、メモリ内容の消滅や
フラッシュメモリセルの誤動作などが防止される。
【００１９】ここで、前記光導電セル２はＣｄＳ、Ｃｄ
Ｓｅ、ＣｄＴｅまたはＺｎＳなどからなり、スパッタリ
ング法などにより形成されている。また、コントロール
ゲート層４とフローティングゲート層５とはポリシリコ
ンなどから形成され、電極膜はＡｌ−ＳｉやＡｌなどか
ら形成される。そして、各絶縁膜10、12、13、14はＳｉ
Ｏ2 などから形成されるが、とくにコントロールゲート
層４とフローティングゲート層５との間の絶縁膜12は効
率的なトラップの点から、Ｓｉ3 Ｎ4 層の両面をＳｉＯ
2 層によってサンドイッチ状に挟むＯＮＯの３層構造と
するのが好ましい。しかし、酸化膜の１層のみまたは酸
化膜とチッ化膜の２層の構造でもよい。図３には本発明
の光記憶装置の他の実施例の等価回路図が示されてい
る。この実施例の光記憶装置21は、光導電セル22がフラ
ッシュメモリセル23のソース電極24ａに接続され、その
電極24ａが高抵抗部25を介してアースＥに接続されてい
るものである。図中26はコントロールゲート、27はフロ
ーティングゲート、28はドレインである。
Ｓｅ、ＣｄＴｅまたはＺｎＳなどからなり、スパッタリ
ング法などにより形成されている。また、コントロール
ゲート層４とフローティングゲート層５とはポリシリコ
ンなどから形成され、電極膜はＡｌ−ＳｉやＡｌなどか
ら形成される。そして、各絶縁膜10、12、13、14はＳｉ
Ｏ2 などから形成されるが、とくにコントロールゲート
層４とフローティングゲート層５との間の絶縁膜12は効
率的なトラップの点から、Ｓｉ3 Ｎ4 層の両面をＳｉＯ
2 層によってサンドイッチ状に挟むＯＮＯの３層構造と
するのが好ましい。しかし、酸化膜の１層のみまたは酸
化膜とチッ化膜の２層の構造でもよい。図３には本発明
の光記憶装置の他の実施例の等価回路図が示されてい
る。この実施例の光記憶装置21は、光導電セル22がフラ
ッシュメモリセル23のソース電極24ａに接続され、その
電極24ａが高抵抗部25を介してアースＥに接続されてい
るものである。図中26はコントロールゲート、27はフロ
ーティングゲート、28はドレインである。
【００２０】本光記憶装置21も前記光記憶装置１（図１
参照）と同じく、その光導電セル22は光照射時に約１Ｍ
Ω、非照射時に約１ＧΩの電気抵抗を示し、高抵抗部25
は約350 ＭΩの電気抵抗を有している。
参照）と同じく、その光導電セル22は光照射時に約１Ｍ
Ω、非照射時に約１ＧΩの電気抵抗を示し、高抵抗部25
は約350 ＭΩの電気抵抗を有している。
【００２１】したがって、光導電セルの電極22ａに約４
Ｖの電圧を印加し、ドレイン電極28ａをアースＥに接続
すれば、ソース電極24ａ、すなわち光導電セル22とソー
ス24の接続点の電圧は、光照射時に約４Ｖ、非照射時に
約１Ｖとなる。その状態でコントロールゲート電極26ａ
に約12Ｖの電圧を印加し、光導電セル22に光を照射すれ
ばソース領域24からフローティングゲート27内に電子が
注入され、情報が書き込まれる。なお、光導電セルの電
極22ａおよびコントロールゲート電極26ａの双方に所定
の電圧が印加されない限り、光の照射、非照射にかかわ
らずフラッシュメモリセル23の内容に変化は生じず、し
たがって書込みはなされない。
Ｖの電圧を印加し、ドレイン電極28ａをアースＥに接続
すれば、ソース電極24ａ、すなわち光導電セル22とソー
ス24の接続点の電圧は、光照射時に約４Ｖ、非照射時に
約１Ｖとなる。その状態でコントロールゲート電極26ａ
に約12Ｖの電圧を印加し、光導電セル22に光を照射すれ
ばソース領域24からフローティングゲート27内に電子が
注入され、情報が書き込まれる。なお、光導電セルの電
極22ａおよびコントロールゲート電極26ａの双方に所定
の電圧が印加されない限り、光の照射、非照射にかかわ
らずフラッシュメモリセル23の内容に変化は生じず、し
たがって書込みはなされない。
【００２２】一方、光の非照射時にコントロールゲート
電極24ａに３Ｖの電圧を印加し、光導電セル電極22ａに
４Ｖの電圧を印加したうえでドレイン領域28の電流を検
出することによりフラッシュメモリセル23の「０」、
「１」を判断することができる。 また、書き込まれた
データを消去するときは、前の実施例と同様に、ドレイ
ン電極28ａに５Ｖ、コントロールゲート電極26ａに−７
Ｖを印加することによりフローティングゲート27の電子
が引き抜かれる。
電極24ａに３Ｖの電圧を印加し、光導電セル電極22ａに
４Ｖの電圧を印加したうえでドレイン領域28の電流を検
出することによりフラッシュメモリセル23の「０」、
「１」を判断することができる。 また、書き込まれた
データを消去するときは、前の実施例と同様に、ドレイ
ン電極28ａに５Ｖ、コントロールゲート電極26ａに−７
Ｖを印加することによりフローティングゲート27の電子
が引き抜かれる。
【００２３】本光記憶装置21は情報書込み時の印加電圧
が低くてよいため消費電力が低減される。
が低くてよいため消費電力が低減される。
【００２４】叙上のごとく機能する光記憶装置21も前記
実施例の光記憶装置１と同様に透明導電膜や光導電セル
が形成されたガラス基板を半導体基板に形成されたメモ
リセルに貼着して構成することができ、光導電セルは正
確な膜厚で簡単に形成できる。ただし、この実施例のば
あいは、光導電セルの電極膜がメモリセルのソース電極
に接続されるため、メモリセルの低い側に接続される
（メモリセルはゲート電極側が積層のため高く形成され
ている）ことになる。そのためガラス基板側で突出部が
形成され、その部分に光導電セルが形成されるか、また
はソース電極をゲート電極と同じ位の高さまで引き出し
て貼着する必要がある。
実施例の光記憶装置１と同様に透明導電膜や光導電セル
が形成されたガラス基板を半導体基板に形成されたメモ
リセルに貼着して構成することができ、光導電セルは正
確な膜厚で簡単に形成できる。ただし、この実施例のば
あいは、光導電セルの電極膜がメモリセルのソース電極
に接続されるため、メモリセルの低い側に接続される
（メモリセルはゲート電極側が積層のため高く形成され
ている）ことになる。そのためガラス基板側で突出部が
形成され、その部分に光導電セルが形成されるか、また
はソース電極をゲート電極と同じ位の高さまで引き出し
て貼着する必要がある。
【００２５】前記実施例（図２）においては透明基板16
の主面全面に透明導電膜を形成し、その上面全面に光導
電セル２を形成したが、光導電セルの抵抗値は面積に反
比例し厚さに比例するため、形状は適宜変更されうる。
たとえば、図４に光導電セルの他の形状の平面図が示さ
れるように、ガラス基板41上の一部に電極となるべき導
電膜42を形成し、該導電膜42と連結して光導電セル43を
渦巻状に形成してもよい。そのように構成するばあい、
導電膜42と光導電セルとが重なり合わないので透明導電
膜とする必要がなく、一般のＡｌ電極などを用いること
ができる。また、光導電セル43の抵抗値は渦巻の長さお
よび膜厚を変えることにより自由に調整することができ
る。
の主面全面に透明導電膜を形成し、その上面全面に光導
電セル２を形成したが、光導電セルの抵抗値は面積に反
比例し厚さに比例するため、形状は適宜変更されうる。
たとえば、図４に光導電セルの他の形状の平面図が示さ
れるように、ガラス基板41上の一部に電極となるべき導
電膜42を形成し、該導電膜42と連結して光導電セル43を
渦巻状に形成してもよい。そのように構成するばあい、
導電膜42と光導電セルとが重なり合わないので透明導電
膜とする必要がなく、一般のＡｌ電極などを用いること
ができる。また、光導電セル43の抵抗値は渦巻の長さお
よび膜厚を変えることにより自由に調整することができ
る。
【００２６】なお、前述の各実施例ではガラス基板の例
で説明したが、ガラスに限らず、プラスチックなど光を
透過できる透明基板であれば他のものでもよい。
で説明したが、ガラスに限らず、プラスチックなど光を
透過できる透明基板であれば他のものでもよい。
【００２７】
【発明の効果】本発明によれば、単一の素子によって光
の情報を直ちにフラッシュメモリに記憶することができ
る光記憶装置を透明基板側に形成された光導電セル部
と、半導体基板に形成されたメモリセル部を貼着するこ
とにより形成しているため、簡単に形成できると共に、
光導電セルの膜厚も正確に形成でき、しかも抵抗値も自
由に調整できる。
の情報を直ちにフラッシュメモリに記憶することができ
る光記憶装置を透明基板側に形成された光導電セル部
と、半導体基板に形成されたメモリセル部を貼着するこ
とにより形成しているため、簡単に形成できると共に、
光導電セルの膜厚も正確に形成でき、しかも抵抗値も自
由に調整できる。
【００２８】さらに、光導電セルは透明基板で保護され
ているため、光の検出を正確に行え、誤差のない正確な
記憶をすることができる。
ているため、光の検出を正確に行え、誤差のない正確な
記憶をすることができる。
【図面の簡単な説明】
【図１】本発明の光記憶装置の一実施例を示す等価回路
図である。
図である。
【図２】本発明の光記憶装置の構造の一実施例を示す断
面説明図である。
面説明図である。
【図３】本発明の光記憶装置の他の実施例を示す等価回
路図である。
路図である。
【図４】本発明の光記憶装置におけるガラス基板上の光
導電セルの構成の一実施例を示す概略平面図である。
導電セルの構成の一実施例を示す概略平面図である。
１ 光記憶装置 ２ 光導電セル ３ フラッシュメモリセル ４ コントロールゲート ５ フローティングゲート ６ ソース ７ ドレイン ８ 高抵抗部 16 透明基板 17 電極膜 21 光記憶装置 22 光導電セル 23 フラッシュメモリセル 24 ソース 25 高抵抗部 26 コントロールゲート 27 フローティングゲート 28 ドレイン 41 ガラス基板 43 光導電セル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/792 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 G11C 11/42 H01L 27/115 H01L 29/788 H01L 29/792
Claims (3)
- 【請求項１】 半導体基板上に形成されたフラッシュメ
モリセルと、透明基板上に形成された光導電セルとから
なり、前記半導体基板に形成されたフラッシュメモリセ
ル側の表面と前記透明基板の光導電セル側の面とが電極
膜を介して貼着されていることを特徴とする光記憶装
置。 - 【請求項２】 前記透明基板上に形成された光導電セル
が、渦巻状に形成されていることを特徴とする請求項１
記載の光記憶装置。 - 【請求項３】 （ａ）透明基板の一主面上に電極膜と光
導電セルとを形成し、 （ｂ）半導体基板の一主面側にフラッシュメモリセルを
表面に電極膜を設けて形成し、 （ｃ）前記半導体基板の電極膜と前記透明基板の電極膜
とを貼着することを特徴とする光記憶装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21921892A JP3150438B2 (ja) | 1992-08-18 | 1992-08-18 | 光記憶装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21921892A JP3150438B2 (ja) | 1992-08-18 | 1992-08-18 | 光記憶装置およびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669464A JPH0669464A (ja) | 1994-03-11 |
| JP3150438B2 true JP3150438B2 (ja) | 2001-03-26 |
Family
ID=16732057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21921892A Expired - Fee Related JP3150438B2 (ja) | 1992-08-18 | 1992-08-18 | 光記憶装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150438B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69838023D1 (de) * | 1998-07-30 | 2007-08-16 | St Microelectronics Srl | Nichtflüchtige Speicherstruktur und das entsprechende Herstellungsverfahren |
| JP3719998B2 (ja) | 2002-04-01 | 2005-11-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2005223102A (ja) * | 2004-02-04 | 2005-08-18 | Nec Corp | 不揮発性記憶装置及びその製造方法 |
| JP2011233913A (ja) * | 2011-07-04 | 2011-11-17 | Getner Foundation Llc | 不揮発性記憶装置及びその製造方法 |
-
1992
- 1992-08-18 JP JP21921892A patent/JP3150438B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669464A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0855746B1 (en) | An image detector | |
| US6423973B2 (en) | X-ray image sensor and method for fabricating the same | |
| JP3589954B2 (ja) | 電磁波検出器、画像検出器、および電磁波検出器の製造方法 | |
| US6797961B2 (en) | X-ray detector and method of fabricating the same | |
| JP3092140B2 (ja) | 半導体装置の製造方法 | |
| US6407393B1 (en) | X-ray image sensor and method for fabricating the same | |
| US20160260750A1 (en) | Semiconductor device | |
| JP3150438B2 (ja) | 光記憶装置およびその製法 | |
| US5838054A (en) | Contact pads for radiation imagers | |
| JPH06296036A (ja) | フォトセンサ | |
| JP3462041B2 (ja) | Ｘ線診断装置 | |
| JP2755781B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP4478215B2 (ja) | 耐腐食性イメージング装置 | |
| JPH0990424A (ja) | 薄膜半導体装置 | |
| KR100524081B1 (ko) | 엑스레이 영상 감지소자 | |
| KR20000055883A (ko) | 박막 트랜지스터형 광 감지소자 제조방법 | |
| KR100886973B1 (ko) | 디지털 엑스레이 디텍터 및 그 제조 방법 | |
| JPH0660683A (ja) | 光記憶装置 | |
| JPS6132571A (ja) | 光電変換装置 | |
| KR100575033B1 (ko) | 박막트랜지스터형 광 감지센서와 그 제조방법 | |
| KR100575032B1 (ko) | 박막트랜지스터형 광 감지센서의 제조방법 | |
| JPS5742174A (en) | Solid image pickup device | |
| JP3079542B2 (ja) | 半導体装置の製造方法 | |
| JPH10311967A (ja) | 光機能デバイス及びその製造方法 | |
| JPS63114164A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |