JP3154508B2 - 電源補強方法及び半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路などの
半導体装置における電源補強技術に関し、例えば、スタ
ティックＲＡＭなどの半導体記憶装置に適用して有効な
技術に関する。

【０００２】

【従来の技術】半導体集積回路は、その外部端子に接続
される回路との間において、相互に信号レベルの不整合
の影響を受けることなく信号を増幅するために、種々の
入出力バッファ回路が設けられる。例えば、半導体記憶
装置の場合、アドレスバッファ回路、データ入出力バッ
ファ回路、及び制御信号などが供給されるその他の入力
バッファ回路が設けられている。斯る半導体記憶装置に
おいて、外部へ供給する出力データがハイレベルからロ
ーレベルに変化されるとき、データ出力端子に結合され
る外部データバス上の比較的高いレベルの信号電荷が当
該外部端子に内部でつながる出力バッファ回路を介して
斯る半導体記憶装置のグランドラインに供給されること
になる。そのようにしてグランドラインに流れる電流
は、出力データのビット数にほぼ比例して、言い換える
なら、ほぼ同時に出力レベルが反転される出力バッファ
回路の数に概ね比例して、著しく増大する。このように
比較的大きな電流がグランドラインに瞬間的に流れる
と、回路の無視し得ないインダクタンス成分などによっ
て逆起電力を生じ、そのグランドラインに不所望な電位
の上昇を生ずる。

【０００３】ところで、上記したグランドラインにおけ
る不所望な電位の上昇は、そのグランドラインを共有す
る回路などにとってノイズとなり得る。また、直接グラ
ンドラインを共有していなくても、誘導若しくはクロス
トークによってノイズとされる場合がある。斯るグラン
ドラインにおける不所望な電位上昇が入力バッファ回路
に与える影響について検討すると、例えば、所定の入力
バッファ回路にハイレベルとみなされるべき信号が外部
から供給されているときに、出力データがハイレベルか
らローレベルに変化されて上記グランドラインの電位が
不所望に上昇されると、当該入力バッファ回路は、その
ときの電位変動がグランドラインからノイズとして入力
され、若しくは、その不所望な電位上昇によるバイアス
条件の変化により、当該入力信号がローレベルとみなさ
れてそれを受ける内部回路で誤動作を生ずる虞がある。

【０００４】そこで従来は、電源ラインを太くして低抵
抗化したり、あるいは同一極性の電源ラインを複数形成
して機能ブロック毎に電源を分けたり、さらには高電位
側電源Ｖｃｃラインと低電位側電源Ｖｓｓラインとの間
にキャパシタを配置し、そのキャパシタによって電源ノ
イズを吸収するようにしていた。

【０００５】尚、電源電圧の変動に起因するノイズにつ
いて記載された文献の例としたは、昭和５９年１１月３
０日に株式会社オーム社より発行された「ＬＳＩハンド
ブック」第１３５頁の記載がある。

【０００６】

【発明が解決しようとする課題】従来の電源ノイズ対策
について本発明者が検討したところ、半導体集積回路に
おいては電源ラインを太くするにも限度があるし、高電
位側電源Ｖｃｃラインと低電位側電源Ｖｓｓラインとの
間にキャパシタを配置する方法は、グランドレベル変動
による論理スレッショルドレベル変化を吸収することが
できず、十分なノイズ対策効果が期待できないことが見
いだされた。

【０００７】本発明の目的は、同一極性の電源ラインが
複数形成される場合において簡単な方法により電源ノイ
ズを効果的に抑制し得る技術を提供することにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、第１の手段として、電源ライン
の電位レベル変動を抑えるため同一極性に係る複数の電
源ライン間を電気回路素子で橋絡するものである。さら
に具体的態様では、上記電気回路素子をダイオードや抵
抗、インダクタ、さらにはキャパシタとすることができ
る。

【００１１】また、第２の手段として、同一極性に係る
複数の電源ラインを備えて半導体装置が形成されると
き、上記複数の電源ラインを橋絡するように当該ライン
に結合されることにより当該電源ラインの電位変動を抑
える電気回路素子を設けるものである。このとき、上記
電気回路素子として、ダイオードや抵抗を適用すること
ができる。

【００１２】

【作用】上記した手段によれば、上記同一極性に係る複
数の電源ラインを橋絡するように配置された電気回路素
子は、当該電気回路素子によって結合される電源ライン
のうちの一方の電位上昇を他方の電源ライン側に吸収さ
せることによって電位変動を抑制し、電源ノイズを低減
するように作用する。

【００１３】

【実施例】図９には、本発明の一実施例方法が適用され
るスタティックＲＡＭが示される。同図に示されるスタ
ティックＲＡＭは、特に制限されないが、公知の半導体
集積回路製造技術によってシリコン基板などの一つの半
導体基板に形成される。

【００１４】図９において６は、複数個のスタティック
型メモリセルをマトリクス配置したメモリセルアレイで
あり、メモリセルの選択端子はロウ方向毎にワード線に
結合され、メモリセルのデータ入出力端子はカラム方向
毎に相補データ線（相補ビット線とも称される）に結合
される。それぞれの相補データ線は、相補データ線に１
対１で結合された複数個のカラム選択スイッチを含むＹ
選択スイッチ回路９を介して相補コモンデータ線に共通
接続されている。

【００１５】外部より入力されるアドレス信号Ａ０〜Ａ
ｍのうちＡ０〜Ａｎは、それに対応して配置されたアド
レスバッファ１−０〜１−ｎを介してＸデコーダ４に伝
達され、アドレス信号Ａｎ＋１〜Ａｍは、それに対応し
て配置されたアドレスバッファ１−ｎ＋１〜１−ｍを介
してＹデコーダ８に伝達される。ワードドライバ５はＸ
デコーダ４のデコード出力に基づいて、入力アドレス信
号に対応するワード線を選択レベルに駆動する。所定の
ワード線が駆動されると、このワード線に結合されたメ
モリセルが選択される。またＹデコーダ８は、これに供
給されるアドレス信号に対応するカラム選択スイッチを
オン動作させて、上記選択された相補コモンデータ線に
導通する。このとき相補コモンデータ線の電位は、デー
タ入出力回路１０に含まれるセンスアンプ１０Ｂで増幅
され、出力バッファ（Ｄ−ＯＵＴ）１０Ｃを介して外部
に出力可能とされる。また、外部からデータ入出力回路
１０に書込みデータが与えられると、当該データ入出力
回路１０に含まれる入力バッファ（Ｄ−ＩＮ）１０Ａが
その書込みデータに従って相補コモンデータ線を駆動
し、それにより、アドレス信号によって選択された相補
データ線を介して所定のメモリセルにそのデータに応ず
る電荷情報が蓄積される。

【００１６】更に、アドレス信号Ａ０〜Ａｍの変化を検
出するアドレス変化検出回路（ＡＴＤ回路とも称され
る）１１の検出結果が制御部７に伝達され、そして外部
から与えられる選択信号としてのチップセレクト信号Ｃ
Ｓ＊（＊は当該信号がロウアクティブであることを示
す）及びリードライト信号ＷＥ＊がそれぞれＣＳ＊バッ
ファ２及びＷＥ＊バッファ３を介して当該制御部７に取
込まれ、この制御部により各部の動作制御信号が生成さ
れるようになっている。

【００１７】図９に示されるスタティックＲＡＭの電源
ラインは、特に制限されないが、図１に示されるよう
に、グランドラインとしての低電位側電源Ｖｓｓライン
が、Ｖｓｓ１，Ｖｓｓ２，Ｖｓｓ３で示されるように３
系統に分けられる。この低電位側電源ラインの各系統
は、外部電源端子を共有してもよいし、また同端子を固
別に保有してもよい。尚、特に制限されないが、高電位
側電源Ｖｃｃは、本実施例では１系統とされる。高電位
側電源Ｖｃｃと低電位側電源Ｖｓｓ１には周辺回路２１
が結合され、高電位側電源Ｖｃｃと低電位側電源Ｖｓｓ
２には出力ドライバ２２が結合され、高電位側電源Ｖｃ
ｃと低電位側電源Ｖｓｓ３には出力ドライバ２３が結合
される。上記周辺回路２１には、図９に示されるセンス
アンプ１０Ｂや、アドレスバッファ１−０乃至１−ｎ、
デコーダ４，８、さらには出力バッファ１０Ｃを除くそ
の他の周辺回路が含まれる。上記出力ドライバ２２，２
３はいずれも図９に示される出力バッファ１０Ｃに含ま
れ、それぞれ異なるタイミングで動作可能とされる。

【００１８】低電位側電源Ｖｓｓ１ラインと低電位側電
源Ｖｓｓ２ラインとの間には、それらを橋絡するように
２つのダイオードＤ１，Ｄ２が配置される。ダイオード
Ｄ１，Ｄ２のカソードは低電位側電源Ｖｓｓ２ライン
に、アノードは低電位側電源Ｖｓｓ１ラインにそれぞれ
結合される。さらに低電位側電源Ｖｓｓ２ラインと低電
位側電源Ｖｓｓ３ラインとの間には、それらを橋絡する
ようにダイオードＤ３が配置される。ダイオードＤ３の
カソードは低電位側電源Ｖｓｓ３ラインに、アノードは
低電位側電源Ｖｓｓ３にそれぞれ結合される。図１にお
いて、ダイオードＤ１，Ｄ２，Ｄ３は、カソード側電位
よりもアノード側電位が高い場合に、順方向電流すなわ
ち低電位側電源Ｖｓｓ１ラインから低電位側電源Ｖｓｓ
２ラインへの電流、低電位側電源Ｖｓｓ２ラインから低
電位側電源Ｖｓｓ３ラインへの電流の流れを許容するこ
とによって電源ラインの電位変動を抑えるための電気回
路素子とされる。

【００１９】図２に示されるように、出力ドライバ２
２，２３の非動作時にセンスアンプ１０Ｂの動作が開始
されものとする。センスアンプ１０Ｂの動作が開始され
ると、比較的大きな電流が低電位側電源Ｖｓｓ１ライン
に瞬間的に流れることによって、回路の無視し得ないイ
ンダクタンス成分などの存在により、その低電位側電源
Ｖｓｓ１ラインに不所望な電位上昇を生ずるが、そのと
きダイオードＤ１，Ｄ２を介して低電位側電源Ｖｓｓ１
ラインから低電位側電源Ｖｓｓ２ラインへ、さらにダイ
オードＤ３を介して低電位側電源Ｖｓｓ２ラインから低
電位側電源Ｖｓｓ３ラインへ電流が流れることにより、
低電位側電源Ｖｓｓ１ラインの電位上昇が抑制される。
つまりダイオードＤ１，Ｄ２，Ｄ３が存在しない場合に
は（補強なし）、図２において破線で示されるように低
電位側電源Ｖｓｓ１が上昇されるのに対して、ダイオー
ドＤ１，Ｄ２，Ｄ３を設けた場合には（補強あり）、実
線で示されるようにその電位上昇が抑えられる。そのよ
うな電源補強により、低電位側電源Ｖｓｓ２ラインや低
電位側電源Ｖｓｓ３ラインの電位が、電源補強なしの場
合に比して若干上昇されるが、出力ドライバ２２，２３
が非動作時であるため支障は無い。

【００２０】次に、出力ドライバ２２の動作が開始され
るタイミングでは、当該出力ドライバ２２の動作開始に
より、低電位側電源Ｖｓｓ２ラインの電位が上昇され
る。この場合も、電源補強なしの場合には、図２におい
て破線で示されるように低電位側電源Ｖｓｓ２の電位が
上昇されるのに対して、ダイオードにより電源補強され
る場合には、実線で示されるようにその電位上昇が抑え
られる。また、そのような電源補強により低電位側電源
Ｖｓｓ３ラインの電位が、電源補強がなされない場合に
比して若干上昇されるが、出力ドライバ２３が非動作時
であるため支障は無い。さらにこのとき、ダイオードＤ
２，Ｄ３の方向性により、低電位側電源Ｖｓｓ１ライン
は、低電位側電源Ｖｓｓ２ラインの電位抑制に関与され
ないので、低電位側電源Ｖｓｓ２ラインの電位上昇に起
因して低電位側電源Ｖｓｓ１ラインの電位が上昇される
ことは無く、従って、そのとき既に確定されている、セ
ンスアンプ１０Ｂの出力状態が影響を受けることは無
い。このように、ダイオードＤ１，Ｄ２，Ｄ３を設ける
ことによって、その方向性により低電位側電源Ｖｓｓ１
ライン，低電位側電源Ｖｓｓ２ライン，低電位側電源Ｖ
ｓｓ３ラインの順に、電源補強の優先順が設定され、そ
の優先順位に従って電源補強が行われることにより、低
電位側電源Ｖｓｓの上昇が抑制され、グランドレベル上
昇に起因する電源ノイズが低減される。

【００２１】本実施例によれば以下の作用効果が得られ
る。

【００２２】（１）低電位側電源Ｖｓｓ１ラインと低電
位側電源Ｖｓｓ２ラインとの間に、それらを橋絡するよ
うにダイオードＤ１，Ｄ２が配置され、低電位側電源Ｖ
ｓｓ２ラインと低電位側電源Ｖｓｓ３ラインとの間に、
それらを橋絡するようにダイオードＤ３が配置されるこ
とにより、低電位側電源Ｖｓｓ１ラインの電位上昇、及
び低電位側電源Ｖｓｓ２ラインの電位上昇が抑制され、
非常に簡単な回路構成であるにも拘らず、グランドレベ
ル上昇に起因する電源ノイズが低減される。

【００２３】（２）上記のように電源補強のための電気
回路素子としてダイオードＤ１，Ｄ２，Ｄ３を適用する
ことにより、ダイオードの方向性により低電位側電源Ｖ
ｓｓ１ライン，低電位側電源Ｖｓｓ２ライン，低電位側
電源Ｖｓｓ３ラインの順に、電源補強の優先順が設定さ
れ、その優先順位に従って電源補強が行われるので、電
源ノイズに対して比較的強いものとそうでないものとに
ブロック分けし、また、各ブロックの動作タイミング等
を勘案して、それが結合される低電位側電源Ｖｓｓライ
ンの選択、あるいはダイオードの接続方向を決定するこ
とによって、電源補強を効率よく行うことができる。

【００２４】図３には本発明の第２実施例が示される。
同図に示される回路は、図１に示される回路と同様に、
図９に示されるスタティックＲＡＭの一部とされる。

【００２５】図３では、周辺回路２１は、高電位側電源
Ｖｃｃラインと低電位側電源Ｖｓｓ３ラインとに結合さ
れ、出力ドライバ２２は、高電位側電源Ｖｃｃラインと
低電位側電源Ｖｓｓ２ラインとに結合され、出力ドライ
バ２３は、高電位側電源Ｖｃｃラインと低電位側電源Ｖ
ｓｓ１ラインとに結合される。また、低電位側電源Ｖｓ
ｓ１ラインと低電位側電源Ｖｓｓ２ラインとの間にはそ
れらを橋絡するように抵抗Ｒ１が接続され、同様に低電
位側電源Ｖｓｓ２ラインと低電位側電源Ｖｓｓ３ライン
との間にはそれらを橋絡するように抵抗Ｒ２が接続され
る。ここで抵抗Ｒ１，Ｒ２は、特に制限されないが、そ
れぞれ２０Ω、１００Ωとされ、共に電源ラインの電位
変動を抑えるための電気回路素子とされる。

【００２６】上記第１実施例の場合と異なり、抵抗は電
流の方向性を有さないため、電源補強の優先順位の設定
はできない。しかしながら、図４に示されるように、低
電位側電源Ｖｓｓ２の変動を低電位側電源Ｖｓｓ１と低
電位側電源Ｖｓｓ３とで補強することができる。そして
その場合において、Ｒ１＜Ｒ２の関係より、低電位側電
源Ｖｓｓ２は、低電位側電源Ｖｓｓ３との関係よりも低
電位側電源Ｖｓｓ１との関係が密とされ、主として、低
電位側電源Ｖｓｓ１によって補強される。

【００２７】このように抵抗Ｒ１，Ｒ２を適用しても上
記実施例と同様に低電位側電源Ｖｓｓの補強が可能とさ
れる。

【００２８】図５には本発明の第３実施例が示される。
同図に示される回路は、図１に示される回路と同様に、
図９に示されるスタティックＲＡＭの一部とされる。

【００２９】図５では、周辺回路２１は、高電位側電源
Ｖｃｃラインと低電位側電源Ｖｓｓ２ラインとに結合さ
れ、出力ドライバ２２は、高電位側電源Ｖｃｃラインと
低電位側電源Ｖｓｓ３ラインとに結合され、出力ドライ
バ２３は、高電位側電源Ｖｃｃラインと低電位側電源Ｖ
ｓｓ１ラインとに結合される。また、低電位側電源Ｖｓ
ｓ１ラインと低電位側電源Ｖｓｓ２ラインとの間にはそ
れらを橋絡するようにインダクタＬ１が接続され、同様
に低電位側電源Ｖｓｓ２ラインと低電位側電源Ｖｓｓ３
ラインとの間にはそれらを橋絡するようにインダクタＬ
２が接続される。ここでインダクタＬ１，Ｌ２は、共に
電源ラインの電位変動を抑えるための電気回路素子とさ
れる。

【００３０】上記第１実施例の場合と異なり、インダク
タは電流の方向性を有さないため、電源補強の優先順位
の設定はできない。また、インダクタの性質上、急激な
電位変化に対しては補強できない。しかしながら、図６
に示されるように、直流的な電位変化に対しての補強は
有効とされる。つまり、インダクタＬ１，Ｌ２の適用回
路は、低電位側電源Ｖｓｓの急激な電位変化については
補強する必要は無いが、出力ドライバ２２，２３のＩOL
（ローレベル時の出力電流）が大きいために低電位側電
源Ｖｓｓ１あるいはＶｓｓ２が上昇され、それによって
ＶOL（ローレベル時の出力電圧）のレベルが不足する場
合などのように直流的な電源補強が必要とされる場合に
おいて有効とされる。

【００３１】このようにインダクタＬ１，Ｌ２を適用し
ても低電位側電源Ｖｓｓの補強、特に直流的な電源補強
が可能とされる。

【００３２】図７には本発明の第４実施例が示される。

【００３３】図７では、周辺回路２１は、高電位側電源
Ｖｃｃラインと低電位側電源Ｖｓｓ２ラインとに結合さ
れ、出力ドライバ２２，２３は、高電位側電源Ｖｃｃラ
インと低電位側電源Ｖｓｓ１ラインとに結合される。ま
た、低電位側電源Ｖｓｓ１ラインと低電位側電源Ｖｓｓ
２ラインとの間にはそれらを橋絡するように、インダク
タＬとキャパシタＣとの直列回路が接続される。このイ
ンダクタＬとキャパシタＣとの直列回路はバンドパスフ
ィルタとされ、それらの値によって決定される特定周波
数帯の電位変動を抑えるための電気回路素子とされる。
そしてこのインダクタＬとキャパシタＣとの直列回路に
対してＮチャンネル型ＭＯＳＦＥＴＱが並列接続されて
おり、このＭＯＳＦＥＴＱのオン・オフ制御によって上
記バンドパスフィルタの関与を制御することができる。
つまり、図８に示されるように、制御信号Ｖｇがハイレ
ベルとされることによってＭＯＳＦＥＴＱがオンされた
場合には、低電位側電源Ｖｓｓ１ラインと低電位側電源
Ｖｓｓ２ラインとが短絡されることにより、インダクタ
ＬとキャパシタＣとの直列回路は回路動作に関与されな
いが、それとは逆に制御信号Ｖｇがローレベルとされる
ことによりＭＯＳＦＥＴＱがオフされている場合には、
インダクタＬとキャパシタＣとの直列回路はバンドパス
フィルタとして回路に関与され、低電位側電源Ｖｓｓ１
と低電位側電源Ｖｓｓ２との間の所定周波数帯の電位レ
ベル変動に対してそれを抑制するように作用する。

【００３４】このように、低電位側電源Ｖｓｓ１ライン
と低電位側電源Ｖｓｓ２ラインとの間にそれらを橋絡す
るようにインダクタＬとキャパシタＣとの直列回路を接
続した場合には、この直列回路が、特定の周波数帯の電
位変動成分を通過させ得るバンドパスフィルタ回路とさ
れるので、そのような特定周波数帯の電位変動に対する
電源補強が可能とされる。

【００３５】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３６】例えば、上記実施例では、低電位側電源Ｖ
ｓｓの電源補強について述べたが、複数の高電位側電源
Ｖｃｃライン間に電気回路素子を設けることにより、当
該高電位側電源Ｖｃｃラインの電源補強も可能とされる
し、また電源は、内部昇圧若しくは降圧されたものであ
っても良い。さらに低電位側電源Ｖｓｓを出力ドライバ
用と周辺回路用との２系統に分ける必要もなく、例えば
周辺回路内電源、出力ドライバ用電源をそれぞれ複数系
統に分けた場合においてそれらの電源補強を個別的に行
うようにしてもよい。また、上記ダイオード、抵抗、イ
ンダクタ、キャパシタなどの電気回路素子を適宜に組み
合わせることことも可能とされる。尚、電源補強のため
の電気回路素子を電源ラインの下（背面側）にレイアウ
トするようにすると、当該電気回路素子を設けたことに
よるチップ面積増大を阻止できる。

【００３７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるスタテ
ィックＲＡＭに適用した場合について説明したが、本発
明はそれに限定されるものではなく、ダイナミックＲＡ
Ｍやその他の半導体記憶装置、またマイクロコンピュー
タ内蔵形のメモリ、アナログ／ディジタル混在ＬＳＩ、
さらには、ＬＳＩやその他の電子部品を搭載するシステ
ムボードなど、半導体装置に広く適用することもでる。

【００３８】本発明は、少なくとも電源ラインの存在を
条件に適用できる。

【００３９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４０】すなわち、同一極性に係る複数の電源ライ
ンを橋絡するように配置された電気回路素子によって結
合された電源ラインのうちの一方の電位上昇が、他方の
電源ライン側に吸収されることによって電位変動が抑制
されるので、簡単な方法、簡単な構成であるにも拘ら
ず、電源ノイズを効果的に低減できる。

【図面の簡単な説明】

【図１】図１は、本発明の第１実施例におけるスタティ
ックＲＡＭの主要ブロックと低電位側電源Ｖｓｓと電源
補強のための電気回路素子との関係が示される電気結線
図である。

【図２】図２は、図１の回路構成における主要部の動作
タイミングと低電位側電源Ｖｓｓとが示される波形図で
ある。

【図３】図３は、本発明の第２実施例におけるスタティ
ックＲＡＭの主要ブロックと低電位側電源Ｖｓｓと電源
補強のための電気回路素子との関係が示される電気結線
図である。

【図４】図４は、図３の回路構成における主要部の動作
タイミングと低電位側電源Ｖｓｓとが示される波形図で
ある。

【図５】本発明の第３実施例におけるスタティックＲＡ
Ｍの主要ブロックと低電位側電源Ｖｓｓと電源補強のた
めの電気回路素子との関係が示される電気結線図であ
る。

【図６】図６は、図５の回路構成における主要部の動作
タイミングと低電位側電源Ｖｓｓとが示される波形図で
ある。

【図７】本発明の第４実施例におけるスタティックＲＡ
Ｍの主要ブロックと低電位側電源Ｖｓｓと電源補強のた
めの電気回路素子との関係が示される電気結線図であ
る。

【図８】図８は、図７の回路構成における主要部の動作
タイミングと低電位側電源Ｖｓｓとが示される波形図で
ある。

【図９】図９は、本発明の一実施例方法が適用されるス
タティックＲＡＭのブロック図である。

【符号の説明】 １−０〜１−ｍ アドレスバッファ ２ ＣＳ＊バッファ ３ ＷＥ＊バッファ ４ Ｘデコーダ ５ ワードドライバ ６ メモリセルアレイ ７ 制御部 ８ Ｙデコーダ ９ Ｙ選択スイッチ回路 １０ データ入出力回路 １０Ａ 入力バッファ １０Ｂ センスアンプ １０Ｃ 出力バッファ ２１ 周辺回路 ２２，２３ 出力ドライバ Ｄ１，Ｄ２，Ｄ３ ダイオード Ｒ１，Ｒ２ 抵抗 Ｌ，Ｌ１，Ｌ２ インダクタ Ｃ キャパシタ Ｑ Ｎチャンネル型ＭＯＳＦＥＴ Ｖｃｃ 高電位側電源 Ｖｓｓ 低電位側電源

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−216351（ＪＰ，Ａ) 特開 昭63−36557（ＪＰ，Ａ) 特開 平２−113623（ＪＰ，Ａ) 特開 平２−28362（ＪＰ，Ａ) 特開 平２−111063（ＪＰ，Ａ) 特開 平２−214149（ＪＰ，Ａ) 特開 平３−23594（ＪＰ，Ａ) 特開 平４−111350（ＪＰ，Ａ) 特開 平４−257256（ＪＰ，Ａ) 特開 平４−94568（ＪＰ，Ａ) 特開 平４−6868（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 11/40 - 11/419 H01L 27/04

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 第１電源ラインによって給電される第１
   回路の特性上、上記第１電源ラインについての電源補強
   が必要とされるとき、上記第１回路が動作を開始するタ
   イミングで非動作とされる第２回路に給電するための第
   ２電源ラインを上記第１電源ラインよりも電源補強の優
   先度を低く設定し、電源補強の優先度が高い第１電源ラ
   インから電源補強の優先度が低い第２電源ラインに向か
   って一方的に電流が流れ込むように、上記第１電源ライ
   ンと上記第２電源ラインとを電気回路素子で橋絡するこ
   とを特徴とする電源補強方法。
2. 【請求項２】 上記電気回路素子をダイオードとした請
   求項１記載の電源補強方法。
3. 【請求項３】 第１回路と、 上記第１回路に給電するための第１電源ラインと、 上記第１回路が動作を開始するタイミングで非動作とさ
   れる第２回路と、 上記第１電源ラインについての電源補強が必要とされる
   ときに上記第１電源ラインよりも電源補強の優先度が低
   く設定され、且つ、上記第１電源ラインと同極性であっ
   て上記第２回路に給電するための第２電源ラインと、 上記第１電源ラインから上記第２電源ラインに向かって
   一方的に電流が流れ込むように上記第１電源ラインと上
   記第２電源ラインとを橋絡する電気回路素子と、を含む
   ことを特徴とする半導体装置。
4. 【請求項４】 上記電気回路素子をダイオードとした請
   求項３記載の半導体装置。