Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3158593B2 - Dielectric filter - Google Patents
[go: Go Back, main page]

JP3158593B2 - Dielectric filter - Google Patents

Dielectric filter

Info

Publication number
JP3158593B2
JP3158593B2 JP01000992A JP1000992A JP3158593B2 JP 3158593 B2 JP3158593 B2 JP 3158593B2 JP 01000992 A JP01000992 A JP 01000992A JP 1000992 A JP1000992 A JP 1000992A JP 3158593 B2 JP3158593 B2 JP 3158593B2
Authority
JP
Japan
Prior art keywords
dielectric
inner conductor
view
dielectric substrate
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01000992A
Other languages
Japanese (ja)
Other versions
JPH05199011A (en
Inventor
治雄 松本
忠弘 寄田
康雄 山田
英幸 加藤
幸裕 北市
久志 毛利
達也 辻口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP01000992A priority Critical patent/JP3158593B2/en
Priority to EP93100886A priority patent/EP0552761B1/en
Priority to DE69325525T priority patent/DE69325525T2/en
Priority to FI930253A priority patent/FI113583B/en
Publication of JPH05199011A publication Critical patent/JPH05199011A/en
Priority to US08/869,042 priority patent/US5949310A/en
Priority to US09/365,158 priority patent/US6069542A/en
Priority to US09/504,512 priority patent/US6401328B1/en
Application granted granted Critical
Publication of JP3158593B2 publication Critical patent/JP3158593B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、誘電体基板または誘
電体ブロックにアース電極と共振電極を形成してなる誘
電体フィルタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric filter having a ground electrode and a resonance electrode formed on a dielectric substrate or a dielectric block.

【0002】[0002]

【従来の技術】誘電体ブロックの内部に共振電極(内導
体)を形成し、誘電体ブロックの外面にアース電極(外
導体)を形成した誘電体共振器や、誘電体基板の表面に
共振電極(ストリップライン)を形成し、対向面にアー
ス電極を形成した誘電体共振器が、たとえばマイクロ波
帯におけるフィルタなどとして用いられている。
2. Description of the Related Art A dielectric resonator in which a resonance electrode (inner conductor) is formed inside a dielectric block and a ground electrode (outer conductor) is formed on the outer surface of the dielectric block, and a resonance electrode is formed on the surface of a dielectric substrate. A dielectric resonator in which a (strip line) is formed and an earth electrode is formed on the opposite surface is used as a filter in a microwave band, for example.

【0003】たとえば複数の誘電体共振器を用いるディ
スクリートタイプの誘電体フィルタでは、複数の誘電体
共振器とともに、共振器間の結合などを行うためのコイ
ル、コンデンサおよびこれらを搭載する基板などをケー
ス内に収めて構成している。
For example, in a discrete type dielectric filter using a plurality of dielectric resonators, a plurality of dielectric resonators, a coil for coupling between resonators, a capacitor, and a board on which these are mounted are used as a case. It is housed inside.

【0004】また、このような構造の誘電体フィルタで
は、要求される仕様に合わせて多種多様の誘電体共振
器、コイルおよびコンデンサを用いている。また、一体
型の誘電体フィルタでは、当初より一体である、または
組立により一体化される誘電体ブロックや誘電体基板に
複数の共振器が構成され、たとえば多段の誘電体フィル
タとして用いられている。
In the dielectric filter having such a structure, various kinds of dielectric resonators, coils and capacitors are used in accordance with required specifications. In an integrated dielectric filter, a plurality of resonators are formed on a dielectric block or a dielectric substrate that is integrated from the beginning or integrated by assembly, and is used as, for example, a multi-stage dielectric filter. .

【0005】[0005]

【発明が解決しようとする課題】前者のディスクリート
タイプの誘電体フィルタでは、複数の誘電体共振器とと
もにコイルやコンデンサなどの個別部品が必要であり、
部品点数が多く全体に大型化するとともに、その組立作
業工程も複雑であるという欠点を有する。後者の一体型
誘電体フィルタでは、そのような欠点はないものの、共
振電極またはアース電極のパターン形成だけでは限られ
た特性のフィルタしか得られず、またアース電極(外導
体)の一部をパターン化して平面回路などを構成した場
合には、電磁界リークに対し何らかの対策を講じること
が必要となる。
In the former discrete type dielectric filter, discrete components such as a coil and a capacitor are required together with a plurality of dielectric resonators.
There are disadvantages in that the number of parts is large and the whole is large, and the assembling work process is complicated. Although the latter type of integrated dielectric filter does not have such a drawback, a filter having limited characteristics can be obtained only by forming the pattern of the resonance electrode or the ground electrode, and a part of the ground electrode (outer conductor) is patterned. When a planar circuit or the like is configured by such a configuration, it is necessary to take some measures against electromagnetic field leakage.

【0006】この発明の目的は、基本的に一体型誘電体
共振器の構成をとり、小型でしかも所定の特性を容易に
得ることのできる誘電体フィルタを提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a dielectric filter which has a structure of an integral dielectric resonator and is small in size and can easily obtain predetermined characteristics.

【0007】[0007]

【課題を解決するための手段】この発明は、略直方体形
状の誘電体ブロック内に、それぞれの内面に内導体を形
成した複数の内導体形成孔を、それぞれの軸が互いに平
行に並ぶように配列し、各内導体形成孔から略一定距離
離れた誘電体ブロックの外面を誘電体基板接合面とし、
該接合面と内導体の開放端部分とを除く誘電体ブロック
の外面に外導体を形成し、誘電体基板と前記誘電体基板
接合面との接合面に、前記内導体の開放端付近に近接し
て該開放端付近との間で静電容量を生じさせるキャパシ
タ電極と、キャパシタ電極間を接続するインダクタ電極
とを形成し、前記誘電体基板接合面に接合される面を除
く誘電体基板の外面に外導体を形成し、前記内導体によ
る共振器同士を前記キャパシタ電極およびインダクタ電
極を介して接続させた誘電体フィルタを構成する
SUMMARY OF THE INVENTION The present invention provides a substantially rectangular parallelepiped shape.
Form inner conductors on each inner surface inside the dielectric block
The formed inner conductor forming holes are
Arranged in a row, approximately constant distance from each inner conductor formation hole
The outer surface of the separated dielectric block is used as the dielectric substrate bonding surface,
Dielectric block excluding the joint surface and the open end of the inner conductor
Forming an outer conductor on the outer surface of the substrate, forming a dielectric substrate and the dielectric substrate
Close to the joint surface with the joint surface, near the open end of the inner conductor.
Between the open end and the vicinity of the open end.
Inductor electrode that connects between the capacitor electrode and the capacitor electrode
And remove the surface bonded to the dielectric substrate bonding surface.
Forming an outer conductor on the outer surface of the dielectric substrate,
Resonators are connected to each other by the capacitor electrode and the inductor electrode.
A dielectric filter connected via poles is formed .

【0008】[0008]

【0009】[0009]

【0010】[0010]

【0011】[0011]

【0012】[0012]

【作用】請求項1に記載の誘電体フィルタにおいて、誘
電体ブロック内における複数の内導体はそれぞれ共振器
として作用し、これらの複数の共振器は、誘電体基板上
のキャパシタ電極およびインダクタ電極を介して接続さ
れ、帯域阻止領域を有するフィルタとして作用する。
The dielectric filter according to claim 1 , wherein
Each inner conductor in the electric block is a resonator
Acting as these multiple resonators on a dielectric substrate
Connected through the capacitor and inductor electrodes
And acts as a filter having a band rejection region.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】[0018]

【実施例】〈第1の実施例〉この発明の第1の実施例に
係る3段帯域阻止フィルタの構成を図1〜図4に示す。
<First Embodiment> FIGS. 1 to 4 show the configuration of a three-stage band rejection filter according to a first embodiment of the present invention.

【0019】図1はフィルタの斜視図、図2はその組立
前の分解斜視図である。図2において1は略六面体形状
の誘電体ブロック、4は誘電体基板である。誘電体ブロ
ック1には内導体形成孔5,6,7を設け、内導体形成
孔5,6,7の内面には内導体を形成している。誘電体
ブロック1の誘電体基板4に対向する面を除く外面(五
面)には外導体12を形成している。一方、誘電体基板
4の誘電体ブロック1に対向する面には後述する付加電
極パターンを形成している。この付加電極形成面以外の
五面に外導体12を形成し、側面の一部に信号入出力電
極(15など)を形成している。この図2に示した誘電
体ブロック1と誘電体基板4を接合することによって図
1に示す誘電体フィルタを得る。
FIG. 1 is a perspective view of the filter, and FIG. 2 is an exploded perspective view before the filter is assembled. In FIG. 2, reference numeral 1 denotes a substantially hexahedral dielectric block, and reference numeral 4 denotes a dielectric substrate. The dielectric block 1 is provided with inner conductor forming holes 5, 6, and 7, and the inner conductors are formed on the inner surfaces of the inner conductor forming holes 5, 6, and 7, respectively. An outer conductor 12 is formed on the outer surface (five surfaces) of the dielectric block 1 except for the surface facing the dielectric substrate 4. On the other hand, an additional electrode pattern described later is formed on the surface of the dielectric substrate 4 facing the dielectric block 1. The outer conductor 12 is formed on five surfaces other than the additional electrode formation surface, and signal input / output electrodes (15 and the like) are formed on a part of the side surface. The dielectric filter shown in FIG. 1 is obtained by joining the dielectric block 1 and the dielectric substrate 4 shown in FIG.

【0020】図3は図2に示した誘電体基板4の平面図
である。図3においてC11,C12,C13は誘電体
ブロック1との接合状態で、図1および図2に示した内
導体形成孔5,6,7内の内導体とそれぞれ容量結合す
るキャパシタ電極、L1,L2は各キャパシタ電極間を
接続するインダクタ電極である。
FIG. 3 is a plan view of the dielectric substrate 4 shown in FIG. In FIG. 3, C11, C12 and C13 are capacitor electrodes which are capacitively coupled to the inner conductors in the inner conductor forming holes 5, 6, and 7 shown in FIGS. L2 is an inductor electrode connecting between the capacitor electrodes.

【0021】以上の構成によって構成される誘電体フィ
ルタの等価回路を図4に示す。図4においてR1,R
2,R3は図1に示した内導体形成孔5,6,7内の内
導体による共振器、C1,C2,C3は図3に示したキ
ャパシタ電極C11,C12,C13と各内導体間に形
成されるキャパシタ、L1,L2は図3に示した電極L
1,L2によるインダクタである。この構成により1
4,15を信号入出力端子とする3段帯域阻止フィルタ
として作用する。
FIG. 4 shows an equivalent circuit of the dielectric filter having the above configuration. In FIG. 4, R1, R
2, R3 are resonators formed by the inner conductors in the inner conductor forming holes 5, 6, 7 shown in FIG. 1, and C1, C2, C3 are between the capacitor electrodes C11, C12, C13 shown in FIG. The formed capacitors L1 and L2 are the electrodes L shown in FIG.
1, L2. With this configuration, 1
It acts as a three-stage band rejection filter having signal input / output terminals 4 and 15.

【0022】なお、誘電体ブロック1の基板4に対向す
る面に付加電極を形成しても同様の特性を得ることがで
きる。
Similar characteristics can be obtained by forming an additional electrode on the surface of the dielectric block 1 facing the substrate 4.

【0023】〈第2の実施例〉この発明の第2の実施例
に係る3段帯域通過フィルタの構成を図5〜図8に示
す。
<Second Embodiment> FIGS. 5 to 8 show the configuration of a three-stage bandpass filter according to a second embodiment of the present invention.

【0024】図5は外観斜視図、図6は組み立て前の分
解斜視図である。図6において1は略六面体形状の誘電
体ブロック、4は誘電体基板である。誘電体ブロック1
には内導体形成孔5,6,7を設け、内導体形成孔5,
6,7の内面には内導体を形成している。誘電体ブロッ
ク1の誘電体基板4に対向する面を除く外面(五面)に
は外導体12を形成している。一方、誘電体基板4の誘
電体ブロック1に対向する面には後述する付加電極パタ
ーンを形成している。この付加電極形成面以外の五面に
外導体12を形成し、側面の一部に信号入出力電極(1
5など)を形成している。図2に示した第1の実施例と
異なり、内導体の開放端部を図における誘電体ブロック
1の底面部にまで延出形成し、内導体の一部を付加電極
パターンに直接接続するように構成している。この図6
に示した誘電体ブロック1と誘電体基板4を接合するこ
とによって図5に示す誘電体フィルタを得る。
FIG. 5 is an external perspective view, and FIG. 6 is an exploded perspective view before assembly. In FIG. 6, reference numeral 1 denotes a substantially hexahedral dielectric block, and reference numeral 4 denotes a dielectric substrate. Dielectric block 1
Are provided with inner conductor forming holes 5, 6, and 7,
Inner conductors are formed on the inner surfaces of 6,7. An outer conductor 12 is formed on the outer surface (five surfaces) of the dielectric block 1 except for the surface facing the dielectric substrate 4. On the other hand, an additional electrode pattern described later is formed on the surface of the dielectric substrate 4 facing the dielectric block 1. Outer conductors 12 are formed on five surfaces other than the additional electrode formation surface, and signal input / output electrodes (1
5). Unlike the first embodiment shown in FIG. 2, the open end of the inner conductor is formed to extend to the bottom of the dielectric block 1 in the figure, and a part of the inner conductor is directly connected to the additional electrode pattern. It is composed. This figure 6
The dielectric filter shown in FIG. 5 is obtained by joining the dielectric block 1 and the dielectric substrate 4 shown in FIG.

【0025】図7は図6に示した誘電体基板4の平面図
である。図7においてC1,C2,C3,C4はそれぞ
れ誘電体基板4の平面上に形成したコンデンサ電極、E
1,E2,E3は図6に示した内導体形成孔5,6,7
の開口面付近に引き出されている内導体に接続する電極
である。誘電体ブロック1と誘電体基板4を接合した状
態で、3つの内導体の開放部はそれぞれ電極E1,E
2,E3に直接接続されることになる。
FIG. 7 is a plan view of the dielectric substrate 4 shown in FIG. In FIG. 7, C1, C2, C3, and C4 denote capacitor electrodes formed on the plane of the dielectric substrate 4,
1, E2 and E3 are inner conductor forming holes 5, 6, 7 shown in FIG.
Are connected to the inner conductor that is drawn out near the opening surface. In a state where the dielectric block 1 and the dielectric substrate 4 are joined, the open portions of the three inner conductors are connected to the electrodes E1, E, respectively.
2, E3.

【0026】図8は以上に示した誘電体フィルタの等価
回路図である。図8においてR1,R2,R3は図5お
よび図6に示した内導体形成孔5,6,7内の内導体に
よる共振器、C1,C2,C3,C4は図7に示した電
極C1,C2,C3,C4によるキャパシタである。こ
の構成によって14,15を信号入出力端子とする3段
帯域通過フィルタとして作用する。
FIG. 8 is an equivalent circuit diagram of the dielectric filter described above. 8, R1, R2, and R3 are resonators formed by inner conductors in the inner conductor forming holes 5, 6, and 7 shown in FIGS. 5 and 6, and C1, C2, C3, and C4 are electrodes C1 and C1 shown in FIG. It is a capacitor composed of C2, C3 and C4. With this configuration, it functions as a three-stage bandpass filter having the signal input / output terminals 14 and 15.

【0027】〈第3の実施例〉第2の実施例では図6に
示した誘電体ブロックおよび図7に示した誘電体基板を
用いて帯域通過フィルタを構成したが、誘電体基板4と
して図9に示すような付加電極パターンを有するものを
用いることによって帯域阻止フィルタを構成することも
できる。図9においてE1,E2,E3は内導体の開放
部と直接接続する電極、C1,C2,C3は電極E1,
E2,E3との間でキャパシタを構成するキャパシタ電
極、L1,L2はインダクタ電極である。このような付
加電極パターンを有する誘電体基板を用いることによっ
て、図4に示したような3段帯域阻止フィルタとして作
用する。
Third Embodiment In the second embodiment, a band-pass filter is formed by using the dielectric block shown in FIG. 6 and the dielectric substrate shown in FIG. A band rejection filter can also be configured by using an additional electrode pattern as shown in FIG. In FIG. 9, E1, E2, E3 are electrodes directly connected to the open portion of the inner conductor, and C1, C2, C3 are electrodes E1,
Capacitor electrodes constituting a capacitor between E2 and E3, and L1 and L2 are inductor electrodes. By using a dielectric substrate having such an additional electrode pattern, it functions as a three-stage band rejection filter as shown in FIG.

【0028】次に、付加電極パターンを用いて有極化し
た誘電体フィルタの例を第4の実施例〜第7の実施例と
して示す。
Next, examples of a dielectric filter which is polarized using an additional electrode pattern will be described as fourth to seventh embodiments.

【0029】〈第4の実施例〉図10は第4の実施例に
係る誘電体フィルタの斜視図、図11はその組み立て前
の分解斜視図である。図11において1は誘電体ブロッ
クであり、内導体形成孔5〜9を設けるとともに、誘電
体基板との接合面にE10で示す付加電極パターンを形
成している。付加電極E10のうちE11で示す部分は
内導体形成孔6内の内導体と容量結合し、E12は内導
体形成孔8内の内導体と容量結合する。
<Fourth Embodiment> FIG. 10 is a perspective view of a dielectric filter according to a fourth embodiment, and FIG. 11 is an exploded perspective view before assembling the same. In FIG. 11, reference numeral 1 denotes a dielectric block, in which inner conductor forming holes 5 to 9 are provided, and an additional electrode pattern indicated by E10 is formed on a joint surface with the dielectric substrate. A portion indicated by E11 of the additional electrode E10 is capacitively coupled to the inner conductor in the inner conductor forming hole 6, and E12 is capacitively coupled to the inner conductor in the inner conductor forming hole 8.

【0030】したがって内導体形成孔6,8内の内導体
は付加電極E10を介して容量結合する。また各内導体
形成孔5〜9内の内導体の開放部には先端容量が構成さ
れていて、共振器間はコムライン結合する。一方、同図
において4は誘電体基板であり、誘電体ブロック1の対
向面を除く五面に外導体12を形成している。また誘電
体ブロック1との接合状態で内導体形成孔5,9内の内
導体とそれぞれ容量結合する電極パターンを設け、これ
らの電極を反対面側(図における上面)側に信号入出力
端子14,15として引き出している。この誘電体ブロ
ック1と誘電体基板4を接合することによって、図10
に示すような一体型誘電体フィルタを得る。この場合5
段のうち第2段と第4段を容量結合したため、低域側に
極を持つ帯域通過フィルタとして作用する。
Therefore, the inner conductors in the inner conductor forming holes 6 and 8 are capacitively coupled via the additional electrode E10. Further, an open end of the inner conductor in each of the inner conductor forming holes 5 to 9 has a tip capacitance, and the resonators are comb-line coupled. On the other hand, in the figure, reference numeral 4 denotes a dielectric substrate, on which the outer conductors 12 are formed on five surfaces excluding the facing surface of the dielectric block 1. Further, electrode patterns are provided which are capacitively coupled to the inner conductors in the inner conductor forming holes 5 and 9 in a state of being joined to the dielectric block 1, and these electrodes are connected to the signal input / output terminals 14 , 15. By joining the dielectric block 1 and the dielectric substrate 4, FIG.
To obtain an integrated dielectric filter as shown in FIG. In this case 5
Since the second stage and the fourth stage among the stages are capacitively coupled, they function as a band-pass filter having a pole on the low frequency side.

【0031】〈第5の実施例〉図12は第5の実施例に
係る誘電体フィルタの斜視図、図13はその組み立て前
の分解斜視図である。図13において1は誘電体ブロッ
ク、4は誘電体基板である。図10および図11に示し
た第4の実施例と異なる点は、付加電極を誘電体基板4
側に設けたことである。この場合、誘電体ブロック1と
誘電体基板4を接合した状態で、付加電極E10は内導
体形成孔6,8内の内導体間を容量結合し、電極14
´,15´は内導体形成孔5,9内の内導体とそれぞれ
容量結合する。
<Fifth Embodiment> FIG. 12 is a perspective view of a dielectric filter according to a fifth embodiment, and FIG. 13 is an exploded perspective view of the dielectric filter before assembly. In FIG. 13, 1 is a dielectric block, and 4 is a dielectric substrate. The difference from the fourth embodiment shown in FIGS. 10 and 11 is that the additional electrode is
It is provided on the side. In this case, in a state where the dielectric block 1 and the dielectric substrate 4 are joined, the additional electrode E10 capacitively couples the inner conductors in the inner conductor forming holes 6 and 8 to form the electrode 14.
'And 15' are capacitively coupled to the inner conductors in the inner conductor forming holes 5 and 9, respectively.

【0032】〈第6の実施例〉図14は第6の実施例に
係る誘電体フィルタの斜視図、図15はその組み立て前
の分解斜視図である。
<Sixth Embodiment> FIG. 14 is a perspective view of a dielectric filter according to a sixth embodiment, and FIG. 15 is an exploded perspective view before assembling the same.

【0033】図15において1は誘電体ブロック、4は
誘電体基板である。誘電体ブロック1には内導体形成孔
5〜8を設けている。誘電体基板4には、誘電体ブロッ
ク1との接合面に付加電極E13,E14を形成してい
る。付加電極E13は誘電体ブロック1との接合状態で
内導体形成孔5,6内の内導体間を容量結合し、E14
は内導体形成孔7,8内の内導体間を容量結合する。こ
の誘電体ブロック1と誘電体基板4を接合することによ
って図14のような一体型誘電体フィルタを得る。この
ように4段のうち第1段−第2段間および第3段−第4
段間を容量結合したため、高域に極を有する帯域通過フ
ィルタが得られる。
In FIG. 15, reference numeral 1 denotes a dielectric block, and 4 denotes a dielectric substrate. The dielectric block 1 is provided with inner conductor forming holes 5 to 8. On the dielectric substrate 4, additional electrodes E13 and E14 are formed on the joint surface with the dielectric block 1. The additional electrode E13 is capacitively coupled between the inner conductors in the inner conductor forming holes 5 and 6 in a state of being joined to the dielectric block 1, and E14.
Is capacitively coupled between the inner conductors in the inner conductor forming holes 7 and 8. By joining the dielectric block 1 and the dielectric substrate 4, an integrated dielectric filter as shown in FIG. 14 is obtained. Thus, among the four stages, between the first stage and the second stage and between the third stage and the fourth stage
Because of the capacitive coupling between the stages, a bandpass filter having a pole in the high band is obtained.

【0034】〈第7の実施例〉図16は第7の実施例に
係る誘電体フィルタの斜視図、図17はその組み立て前
の分解斜視図である。図17において1は誘電体ブロッ
ク、4は誘電体基板である。図14および図15に示し
た第6の実施例と異なる点は、誘電体基板4を誘電体ブ
ロック1に対し軸方向に接合するようにしたことであ
る。したがって図17に示すように誘電体ブロック1の
開放面側に付加電極E13,E14を形成している。こ
の誘電体ブロック1に誘電体基板4を接合することによ
って図16に示す一体型誘電体フィルタを得る。
<Seventh Embodiment> FIG. 16 is a perspective view of a dielectric filter according to a seventh embodiment, and FIG. 17 is an exploded perspective view of the dielectric filter before assembly. In FIG. 17, 1 is a dielectric block, and 4 is a dielectric substrate. The difference from the sixth embodiment shown in FIGS. 14 and 15 is that the dielectric substrate 4 is joined to the dielectric block 1 in the axial direction. Therefore, additional electrodes E13 and E14 are formed on the open surface side of the dielectric block 1 as shown in FIG. By bonding the dielectric substrate 4 to the dielectric block 1, an integrated dielectric filter shown in FIG. 16 is obtained.

【0035】第6,第7の実施例では、帯域通過フィル
タを例としたが、付加電極のパターンを変更すれば同じ
構造で帯域阻止フィルタを構成することもできる。
In the sixth and seventh embodiments, a band-pass filter has been described as an example. However, the band-elimination filter can be formed with the same structure by changing the pattern of the additional electrode.

【0036】次に、複数の誘電体基板を用いて構成した
誘電体フィルタの例を第8の実施例〜第11の実施例と
して示す。
Next, examples of a dielectric filter constituted by using a plurality of dielectric substrates will be described as eighth to eleventh embodiments.

【0037】〈第8の実施例〉図18は第8の実施例に
係る誘電体フィルタの組み立て前の分解斜視図、図19
はその組み立て後の断面図である。図18において2,
3,4はそれぞれ誘電体基板である。誘電体基板2およ
び3は、両者の対向面にそれぞれ断面半円形の溝を形成
するとともに、その内面に内導体16,17,18を形
成している。誘電体基板2の誘電体基板3に対向する面
を除く五面には外導体12を形成し、誘電体基板3の4
側面に外導体12を形成している。一方、誘電体基板4
には、誘電体基板3の対向面に付加電極を形成し、この
面を除く他の五面に外導体12を形成している。付加電
極においてCe11,Ce12,Ce13は図19に示
すように内導体16,17,18の開放端付近と容量結
合し、Cs1,Cs2,Cs3はそれぞれ外導体12と
の間でキャパシタを構成する。さらにL1,L2はイン
ダクタとして作用する。
<Eighth Embodiment> FIG. 18 is an exploded perspective view of a dielectric filter according to an eighth embodiment before assembly, and FIG.
Is a cross-sectional view after the assembly. In FIG.
Reference numerals 3 and 4 denote dielectric substrates, respectively. Dielectric substrates 2 and 3 have grooves each having a semicircular cross-section on their opposing surfaces, and have inner conductors 16, 17 and 18 formed on their inner surfaces. Outer conductors 12 are formed on the five surfaces of the dielectric substrate 2 except for the surface facing the dielectric substrate 3.
The outer conductor 12 is formed on the side surface. On the other hand, the dielectric substrate 4
, An additional electrode is formed on the opposing surface of the dielectric substrate 3, and the outer conductor 12 is formed on the other five surfaces excluding this surface. In the additional electrodes, Ce11, Ce12, and Ce13 are capacitively coupled to the vicinity of the open ends of the inner conductors 16, 17, and 18, as shown in FIG. Further, L1 and L2 act as inductors.

【0038】図20は第8の実施例に係る誘電体フィル
タの等価回路図である。図20においてR1,R2,R
3は図18に示した内導体16,17,18による共振
器、Ce1,Ce2,Ce3は内導体16,17,18
と電極Ce11,Ce12,Ce13間に構成されるキ
ャパシタである。このようにして14,15を信号入出
力端子とする3段の帯域阻止フィルタとして作用する。
FIG. 20 is an equivalent circuit diagram of the dielectric filter according to the eighth embodiment. In FIG. 20, R1, R2, R
3 is a resonator formed by the inner conductors 16, 17 and 18 shown in FIG. 18, and Ce1, Ce2 and Ce3 are inner conductors 16, 17 and 18.
And the electrodes Ce11, Ce12, and Ce13. In this manner, the filter functions as a three-stage band rejection filter having the signal input / output terminals 14 and 15.

【0039】なお、図18〜21では基板2と3を分離
した構造を例としたが、第1の実施例と同様、基板2,
3を一体にした誘電体ブロックを用いてもよい。
Although FIGS. 18 to 21 show an example in which the substrates 2 and 3 are separated from each other, as in the first embodiment, the substrates 2 and 3 are separated.
3 may be used as a dielectric block.

【0040】〈第9の実施例〉図21は第9の実施例に
係る誘電体フィルタの組み立て前の分解斜視図、図22
は組み立て後の断面図である。両図において2,3,4
はそれぞれ誘電体基板である。図18に示した第8の実
施例と異なる点は、内導体16,17,18間にそれぞ
れシールド用電極19,20を配置したことである。こ
のようにシールド用電極19,20を設けたことによ
り、隣接する共振器の発する電磁界はシールド電極1
9,20により遮蔽され、共振器間の結合が小さくな
り、共振器間の間隔を広げることなく帯域阻止フィルタ
としての特性を確保することができる。
<Ninth Embodiment> FIG. 21 is an exploded perspective view of a dielectric filter according to a ninth embodiment before assembling.
Is a sectional view after assembly. 2, 3, 4 in both figures
Are dielectric substrates, respectively. The difference from the eighth embodiment shown in FIG. 18 is that shield electrodes 19 and 20 are arranged between the inner conductors 16, 17 and 18, respectively. By providing the shield electrodes 19 and 20 in this manner, the electromagnetic field generated by the adjacent resonator is reduced by the shield electrode 1.
The coupling between the resonators is reduced by the shields 9 and 20, and the characteristics as a band rejection filter can be secured without increasing the interval between the resonators.

【0041】〈第10の実施例〉第10の実施例に係る
誘電体フィルタの断面図を図23に示す。図22に示し
た第9の実施例と異なる点は、シールド用電極19,2
0の厚みを増して、共振器間のシールド効果を大きくし
たことである。このようなシールド用電極は、誘電体基
板2,3にそれぞれ溝を形成し、その溝内に導電材料を
埋設することによって得られる。
<Tenth Embodiment> FIG. 23 is a sectional view of a dielectric filter according to a tenth embodiment. The difference from the ninth embodiment shown in FIG.
This is to increase the thickness of 0 to increase the shielding effect between the resonators. Such a shield electrode is obtained by forming a groove in each of the dielectric substrates 2 and 3 and burying a conductive material in the groove.

【0042】〈第11の実施例〉図24は第11の実施
例に係る誘電体フィルタの組み立て前の分解斜視図であ
る。構造上図21に示した例と異なる点は、誘電体基板
3にストリップラインからなる共振電極16,17,1
8およびシールド用電極19,20を設けたことであ
る。このようにストリップラインを共振電極として用い
たものは、各誘電体セラミックグリーンシートに導体パ
ターンを形成し、積層一体焼成することによって製造す
ることができる。
<Eleventh Embodiment> FIG. 24 is an exploded perspective view of a dielectric filter according to an eleventh embodiment before assembling. The structural difference from the example shown in FIG. 21 is that the dielectric electrodes 3, 17, 1
8 and the shielding electrodes 19 and 20 are provided. As described above, a device using a strip line as a resonance electrode can be manufactured by forming a conductor pattern on each dielectric ceramic green sheet and laminating and integrally firing.

【0043】第8〜第11の実施例では帯域阻止フィル
タを例としたが、付加電極の形状を変更することによ
り、同一の構造で帯域通過フィルタを構成することもで
きる。
In the eighth to eleventh embodiments, the band rejection filter has been described as an example. However, the bandpass filter can be formed with the same structure by changing the shape of the additional electrode.

【0044】次に、複合一体型誘電体フィルタの例を第
12の実施例として示す。
Next, an example of a composite integrated dielectric filter will be described as a twelfth embodiment.

【0045】〈第12の実施例〉図25は第12の実施
例に係る誘電体フィルタの組み立て前の分解斜視図であ
る。図25において1は誘電体ブロック、4は誘電体基
板である。誘電体ブロック1には内導体形成孔5〜11
を形成し、誘電体基板4との接合面を除く五面に外導体
12を形成している。誘電体基板4の誘電体ブロック1
に対する接合面にはE15〜E21およびL1,L2で
示す付加電極パターンを形成している。その他の面には
外導体12を形成し、付加電極形成面とは反対面側(図
における裏面)に信号入出力電極(13,15など)を
延出形成している。図において電極E15,E16は内
導体形成孔5,6内の内導体間を容量結合し、電極E1
7,E18は内導体形成孔7,8内の内導体間を容量結
合する。また、電極E19,E20,E21は内導体形
成孔9,10,11内の内導体とそれぞれ容量結合し、
電極E19−E20間およびE20−E21間をそれぞ
れインダクタL1およびL2により接続する。この構成
により、内導体形成孔5〜8による共振器は4段の有極
帯域通過フィルタとして作用し、内導体形成孔9,1
0,11による共振器は3段の帯域阻止フィルタとして
作用する。このような帯域通過フィルタと帯域阻止フィ
ルタを複合させた一体型誘電体フィルタはアンテナ共用
器、分波/合波器などとして用いることができる。
<Twelfth Embodiment> FIG. 25 is an exploded perspective view of a dielectric filter according to a twelfth embodiment before assembling. In FIG. 25, 1 is a dielectric block, and 4 is a dielectric substrate. The dielectric block 1 has inner conductor forming holes 5 to 11
Are formed, and outer conductors 12 are formed on five surfaces excluding a bonding surface with the dielectric substrate 4. Dielectric block 1 of dielectric substrate 4
The additional electrode patterns indicated by E15 to E21 and L1 and L2 are formed on the bonding surface with respect to. The outer conductor 12 is formed on the other surface, and signal input / output electrodes (13, 15 and the like) are formed to extend on the opposite side (rear surface in the drawing) from the surface on which the additional electrode is formed. In the figure, electrodes E15 and E16 are capacitively coupled between the inner conductors in the inner conductor forming holes 5 and 6, and the electrodes E1 and E16 are electrically connected.
7, E18 capacitively couples the inner conductors in the inner conductor forming holes 7, 8. The electrodes E19, E20, E21 are capacitively coupled to the inner conductors in the inner conductor forming holes 9, 10, 11, respectively.
The electrodes E19 and E20 and the electrodes E20 and E21 are connected by inductors L1 and L2, respectively. With this configuration, the resonator formed by the inner conductor forming holes 5 to 8 functions as a four-stage polarized bandpass filter, and the inner conductor forming holes 9 and 1 are formed.
The resonators 0, 11 act as a three-stage band-stop filter. Such an integrated dielectric filter in which a band-pass filter and a band rejection filter are combined can be used as an antenna duplexer, a demultiplexer / combiner, or the like.

【0046】図25の例では、誘電体ブロック1と誘電
体基板4の双方を一体に構成したが、誘電体ブロック1
と誘電体基板4の何れか一方を二分割に構成してもよ
い。また、この例では帯域通過フィルタの最終段を構成
する電極E18と帯域阻止フィルタの最終段を構成する
電極E19を直結して、共用器,分波/合波器を構成し
たが、二つのフィルタの接続部を直結せずに、位相マッ
チング用の伝送ラインまたは、L,Cによる位相シフト
回路により接続してもよい。またさらに二つのフィルタ
を組み合わせは、この例に以外に帯域通過フィルタ同士
や帯域阻止フィルタ同士であってもよい。
In the example of FIG. 25, both the dielectric block 1 and the dielectric substrate 4 are integrally formed.
Either the dielectric substrate 4 or the dielectric substrate 4 may be divided into two parts. Further, in this example, the duplexer and the demultiplexer / combiner are configured by directly connecting the electrode E18 constituting the final stage of the band-pass filter and the electrode E19 constituting the final stage of the band rejection filter. May not be directly connected, but may be connected by a transmission line for phase matching or a phase shift circuit using L and C. Further, the combination of the two filters may be a combination of bandpass filters or a combination of band rejection filters other than this example.

【0047】以上に示した第1〜第12の実施例では、
誘電体ブロックの端面付近において内導体または共振電
極の開放部を形成したが、図26に示すように、誘電体
ブロックの内部に内導体の開放部を形成してもよい。図
26において(A)は誘電体ブロックの2つの内導体形
成孔を通る断面図、(B)は誘電体ブロックの短絡面側
から見た正面図である。このように内導体形成孔5,6
内に内導体16,17を形成するとともに、内部に開放
部を設け、その部分に先端容量Csを形成する。このこ
とによって電磁界リークをさらに抑制し、近接する金属
体による影響をさらに抑制することができる。
In the first to twelfth embodiments described above,
Although the opening of the inner conductor or the resonance electrode is formed near the end face of the dielectric block, as shown in FIG. 26, the opening of the inner conductor may be formed inside the dielectric block. 26A is a cross-sectional view passing through two inner conductor forming holes of the dielectric block, and FIG. 26B is a front view of the dielectric block viewed from the short-circuit surface side. Thus, the inner conductor forming holes 5, 6
Inside conductors 16 and 17 are formed therein, and an open portion is provided therein to form a tip capacitance Cs. Thereby, the electromagnetic field leakage can be further suppressed, and the influence of the adjacent metal body can be further suppressed.

【0048】次に、誘電体フィルタの特性調整方法につ
いて図27〜図32を参照して説明する。
Next, a method for adjusting the characteristics of the dielectric filter will be described with reference to FIGS.

【0049】図27は誘電体ブロックを短絡面側から見
た正面図であり、C,Dは短絡面の導体および誘電体の
削除部である。図27においてS1の領域で導体および
誘電体を部分的に削除することによって内導体形成孔5
による共振器の共振周波数が低下する。同様にS2の領
域で導体および誘電体を部分的に削除すれば、内導体形
成孔6による共振器の共振周波数が低下する。一方、S
12の領域において導体および誘電体を部分的に削除す
れば両共振器間の結合度が低下する。ここで導体および
誘電体の削除による結合係数の変化例を図28および図
30に示す。図28のように、2つの結合孔の中間位置
に幅dの導体削除部を設け、その面積Sを変化させたと
きの結合係数の変化を計測した。図28においてa=
2.0mm、b=4.0mm、c=5.0mmである。
図30において横軸は導体削除面積S、縦軸はS=0の
場合の結合係数をKo、導体削除後の結合係数をKaと
した場合の結合係数の変化比を示す。このように短絡面
における内導体形成孔間の導体削除面積によって結合係
数を調整することができる。またここで共振周波数の調
整例を図29および図31に示す。図29のように内導
体形成孔から一定距離離れた箇所に幅fで長さgの導体
削除部を設け、長さgを変化させたときの共振周波数を
計測した。図29においてa=2.0mm、e=3.0
mm、f=0.5mmである。図31において横軸は長
さg、縦軸はg=0の場合の共振周波数を基準とした共
振周波数の変化量を示す。このように短絡面における内
導体形成孔周囲の導体削除によって共振周波数を調整す
ることができる。
FIG. 27 is a front view of the dielectric block as viewed from the short-circuit surface side. Reference numerals C and D denote conductor and dielectric portions on the short-circuit surface. In FIG. 27, the conductor and the dielectric are partially removed in the region of S1 so that the inner conductor forming hole 5 is formed.
Causes the resonance frequency of the resonator to decrease. Similarly, if the conductor and the dielectric are partially removed in the region of S2, the resonance frequency of the resonator due to the inner conductor forming hole 6 decreases. On the other hand, S
If the conductor and the dielectric are partially removed in the region 12, the degree of coupling between the two resonators is reduced. FIGS. 28 and 30 show examples of changes in the coupling coefficient due to deletion of the conductor and the dielectric. As shown in FIG. 28, a conductor deleted portion having a width d was provided at an intermediate position between two coupling holes, and a change in coupling coefficient when the area S was changed was measured. In FIG. 28, a =
2.0 mm, b = 4.0 mm, and c = 5.0 mm.
In FIG. 30, the horizontal axis represents the conductor removal area S, and the vertical axis represents the change ratio of the coupling coefficient when Ko is the coupling coefficient when S = 0 and the coupling coefficient after the conductor is removed is Ka. Thus, the coupling coefficient can be adjusted by the conductor removal area between the inner conductor forming holes on the short-circuit surface. FIGS. 29 and 31 show examples of adjusting the resonance frequency. As shown in FIG. 29, a conductor-deleted portion having a width f and a length g was provided at a predetermined distance from the inner conductor formation hole, and the resonance frequency when the length g was changed was measured. In FIG. 29, a = 2.0 mm and e = 3.0.
mm, f = 0.5 mm. In FIG. 31, the horizontal axis indicates the length g, and the vertical axis indicates the amount of change in the resonance frequency based on the resonance frequency when g = 0. As described above, the resonance frequency can be adjusted by removing the conductor around the inner conductor forming hole on the short-circuit surface.

【0050】図27〜図31に示した例では2段の誘電
体共振器を例としたが、3段以上の誘電体共振器につい
ても同様に適用することができる。この場合、図32に
示すように、短絡面において内導体形成孔の開口部間S
12,S23,・・・Sn-1 n の領域の導体および誘電
体を部分削除することによって共振器間の結合度を調整
し、S1,S2,S3・・・・Snの領域の導体および
誘電体を部分削除することによって各共振器の共振周波
数を調整することができる。
In the examples shown in FIGS. 27 to 31, a two-stage dielectric resonator is taken as an example, but the present invention can be similarly applied to a dielectric resonator having three or more stages. In this case, as shown in FIG. 32, the distance S between the openings of the
.., S23,... Sn n-1 n are partially removed to adjust the degree of coupling between the resonators by partially removing the conductors and dielectrics, and the conductors and S1, S2, S3. By partially removing the dielectric, the resonance frequency of each resonator can be adjusted.

【0051】なお、内導体開放部形成側の開口面の電極
および誘電体を部分的に削除すれば、共振器とアース間
のストレ容量が減少し、共振周波数を上げる方向へ調整
することも可能となる。
If the electrode and the dielectric on the opening surface on the side where the inner conductor is opened are partially removed, the storage capacitance between the resonator and the ground is reduced, and the resonance frequency can be adjusted to be increased. Becomes

【0052】[0052]

【発明の効果】この発明の誘電体フィルタによれば、
の他の付加部品を必要とせずに、部品点数の大幅な削減
により全体に小型化でき、その製造コストも削減され
る。また、誘電体内に形成すべき付加電極層の設計によ
って、異なったフィルタ特性を付与することができるた
め、共振器部分をユニット化(標準化)して、付加電極
層との組合せによって仕様の異なる任意の特性を有する
フィルタを構成することができ、誘電体フィルタの設計
上の自由度が大幅に向上する。
Effects of the Invention] According to the dielectric filter of the present invention, its
Without the need for other additional parts, the number of parts can be greatly reduced and the overall size can be reduced, and the manufacturing cost can be reduced. In addition, since different filter characteristics can be provided by designing an additional electrode layer to be formed in a dielectric, the resonator portion is unitized (standardized), and an arbitrary specification having different specifications depending on the combination with the additional electrode layer is provided. , And the degree of freedom in designing the dielectric filter is greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施例に係る誘電体フィルタの斜視図で
ある。
FIG. 1 is a perspective view of a dielectric filter according to a first embodiment.

【図2】第1の実施例に係る誘電体フィルタの組み立て
前の分解斜視図である。
FIG. 2 is an exploded perspective view before assembling the dielectric filter according to the first embodiment.

【図3】第1の実施例に係る誘電体フィルタに用いる誘
電体基板の平面図である。
FIG. 3 is a plan view of a dielectric substrate used in the dielectric filter according to the first embodiment.

【図4】第1の実施例に係る誘電体フィルタの等価回路
図である。
FIG. 4 is an equivalent circuit diagram of the dielectric filter according to the first embodiment.

【図5】第2の実施例に係る誘電体フィルタの斜視図で
ある。
FIG. 5 is a perspective view of a dielectric filter according to a second embodiment.

【図6】第2の実施例に係る誘電体フィルタの分解斜視
図である。
FIG. 6 is an exploded perspective view of a dielectric filter according to a second embodiment.

【図7】第2の実施例に係る誘電体フィルタに用いる誘
電体基板の平面図である。
FIG. 7 is a plan view of a dielectric substrate used for a dielectric filter according to a second embodiment.

【図8】第2の実施例に係る誘電体フィルタの等価回路
図である。
FIG. 8 is an equivalent circuit diagram of the dielectric filter according to the second embodiment.

【図9】第3の実施例に係る誘電体フィルタに用いる誘
電体基板の平面図である。
FIG. 9 is a plan view of a dielectric substrate used for a dielectric filter according to a third embodiment.

【図10】第4の実施例に係る誘電体フィルタの斜視図
である。
FIG. 10 is a perspective view of a dielectric filter according to a fourth embodiment.

【図11】第4の実施例に係る誘電体フィルタの分解斜
視図である。
FIG. 11 is an exploded perspective view of a dielectric filter according to a fourth embodiment.

【図12】第5の実施例に係る誘電体フィルタの斜視図
である。
FIG. 12 is a perspective view of a dielectric filter according to a fifth embodiment.

【図13】第5の実施例に係る誘電体フィルタの分解斜
視図である。
FIG. 13 is an exploded perspective view of a dielectric filter according to a fifth embodiment.

【図14】第6の実施例に係る誘電体フィルタの斜視図
である。
FIG. 14 is a perspective view of a dielectric filter according to a sixth embodiment.

【図15】第6の実施例に係る誘電体フィルタの分解斜
視図である。
FIG. 15 is an exploded perspective view of a dielectric filter according to a sixth embodiment.

【図16】第7の実施例に係る誘電体フィルタの斜視図
である。
FIG. 16 is a perspective view of a dielectric filter according to a seventh embodiment.

【図17】第7の実施例に係る誘電体フィルタの分解斜
視図である。
FIG. 17 is an exploded perspective view of a dielectric filter according to a seventh embodiment.

【図18】第8の実施例に係る誘電体フィルタの分解斜
視図である。
FIG. 18 is an exploded perspective view of a dielectric filter according to an eighth embodiment.

【図19】第8の実施例に係る誘電体フィルタの断面図
である。
FIG. 19 is a sectional view of a dielectric filter according to an eighth embodiment.

【図20】第8の実施例に係る誘電体フィルタの等価回
路図である。
FIG. 20 is an equivalent circuit diagram of a dielectric filter according to an eighth embodiment.

【図21】第9の実施例に係る誘電体フィルタの分解斜
視図である。
FIG. 21 is an exploded perspective view of a dielectric filter according to a ninth embodiment.

【図22】第9の実施例に係る誘電体フィルタの断面図
である。
FIG. 22 is a sectional view of a dielectric filter according to a ninth embodiment.

【図23】第10の実施例に係る誘電体フィルタの断面
図である。
FIG. 23 is a sectional view of a dielectric filter according to a tenth embodiment.

【図24】第11の実施例に係る誘電体フィルタの分解
斜視図である。
FIG. 24 is an exploded perspective view of a dielectric filter according to an eleventh embodiment.

【図25】第12の実施例に係る誘電体フィルタの分解
斜視図である。
FIG. 25 is an exploded perspective view of a dielectric filter according to a twelfth embodiment.

【図26】その他の実施例説明図であり、(A)は断面
図、(B)は正面図である。
26A and 26B are explanatory views of another embodiment, in which FIG. 26A is a sectional view and FIG. 26B is a front view.

【図27】誘電体フィルタ特性調整方法を示す誘電体フ
ィルタの正面図である。
FIG. 27 is a front view of a dielectric filter showing a method of adjusting a dielectric filter characteristic.

【図28】誘電体フィルタの特性測定のための導体削除
例を示す正面図である。
FIG. 28 is a front view showing an example of deleting conductors for measuring characteristics of a dielectric filter.

【図29】誘電体フィルタの特性測定のための導体削除
例を示す部分正面図である。
FIG. 29 is a partial front view showing an example of deleting a conductor for measuring characteristics of a dielectric filter.

【図30】誘電体フィルタの結合係数変化の測定結果を
示す図である。
FIG. 30 is a diagram showing a measurement result of a change in a coupling coefficient of a dielectric filter.

【図31】誘電体フィルタの共振周波数変化の測定結果
を示す図である。
FIG. 31 is a diagram showing a measurement result of a resonance frequency change of a dielectric filter.

【図32】誘電体フィルタの正面図である。FIG. 32 is a front view of the dielectric filter.

【符号の説明】[Explanation of symbols]

1−誘電体ブロック 2,3,4−誘電体基板 5〜11−内導体形成孔 12−アース電極(外導体) 13,14,15−信号入出力電極 16〜18−共振電極(内導体) 19,20−シールド用電極 1-dielectric block 2,3,4-dielectric substrate 5-11-inner conductor forming hole 12-ground electrode (outer conductor) 13,14,15-signal input / output electrode 16-18-resonant electrode (inner conductor) 19,20-Shielding electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 英幸 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 北市 幸裕 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 毛利 久志 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 辻口 達也 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平3−254201(JP,A) 特開 平2−290303(JP,A) 特開 平4−211501(JP,A) 特開 平5−251905(JP,A) 特開 平4−284003(JP,A) 実開 平2−145804(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01P 1/205 H01P 1/203 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hideyuki Kato 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto, Japan Inside Murata Manufacturing Co., Ltd. (72) Inventor Yukihiro Kitaichi 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto, Japan Inside Murata Manufacturing Co., Ltd. (72) Inventor Hisashi Mori 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. Inside Murata Manufacturing Co., Ltd. (72) Tatsuya Tsujiguchi 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. (56) References JP-A-3-254201 (JP, A) JP-A-2-290303 (JP, A) JP-A-4-211501 (JP, A) JP-A-5-251905 (JP) JP-A-4-284003 (JP, A) JP-A-2-145804 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01P 1/205 H01P 1/203

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 略直方体形状の誘電体ブロック内に、そ
れぞれの内面に内導体を形成した複数の内導体形成孔
を、それぞれの軸が互いに平行に並ぶように配列し、各
内導体形成孔から略一定距離離れた誘電体ブロックの外
面を誘電体基板接合面とし、該接合面と内導体の開放端
部分とを除く誘電体ブロックの外面に外導体を形成し、 誘電体基板と前記誘電体基板接合面との接合面に、前記
内導体の開放端付近に近接して該開放端付近との間で静
電容量を生じさせるキャパシタ電極と、キャパシタ電極
間を接続するインダクタ電極とを形成し、前記誘電体基
板接合面に接合される面を除く誘電体基板の外面に外導
体を形成し、 前記内導体による共振器同士を前記キャパシタ電極およ
びインダクタ電極を介して接続させた誘電体フィルタ
1. A dielectric block having a substantially rectangular parallelepiped shape.
Multiple inner conductor forming holes with inner conductor formed on each inner surface
Are arranged such that their axes are parallel to each other.
Outside the dielectric block approximately a fixed distance from the inner conductor formation hole
The surface is a dielectric substrate bonding surface, and the bonding surface and the open end of the inner conductor
An outer conductor is formed on the outer surface of the dielectric block excluding the part, and the joining surface between the dielectric substrate and the joining surface of the dielectric substrate is
Close to and near the open end of the inner conductor
Capacitor electrode for generating capacitance and capacitor electrode
Forming an inductor electrode for connecting between the dielectric substrates;
Externally guided to the outer surface of the dielectric substrate except for the surface bonded to the board bonding surface
And a resonator formed by the inner conductor is connected to the capacitor electrode and
And a dielectric filter connected via an inductor electrode .
JP01000992A 1992-01-23 1992-01-23 Dielectric filter Expired - Lifetime JP3158593B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP01000992A JP3158593B2 (en) 1992-01-23 1992-01-23 Dielectric filter
EP93100886A EP0552761B1 (en) 1992-01-23 1993-01-21 Dielectric filter and manufacturing method thereof
DE69325525T DE69325525T2 (en) 1992-01-23 1993-01-21 Dielectric filter and manufacturing process therefor
FI930253A FI113583B (en) 1992-01-23 1993-01-22 Dielectric resonator and process for its preparation
US08/869,042 US5949310A (en) 1992-01-23 1997-06-04 Dielectric filter having a pattern electrode disposed within a dielectric body and manufacturing method thereof
US09/365,158 US6069542A (en) 1992-01-23 1999-07-30 Dielectric filter having resonator electrodes, shield electrodes, and coupling electrodes disposed within a dielectric body
US09/504,512 US6401328B1 (en) 1992-01-23 2000-02-15 Manufacturing method of dielectric filter having a pattern electrode disposed within a dielectric body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01000992A JP3158593B2 (en) 1992-01-23 1992-01-23 Dielectric filter

Publications (2)

Publication Number Publication Date
JPH05199011A JPH05199011A (en) 1993-08-06
JP3158593B2 true JP3158593B2 (en) 2001-04-23

Family

ID=11738406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01000992A Expired - Lifetime JP3158593B2 (en) 1992-01-23 1992-01-23 Dielectric filter

Country Status (1)

Country Link
JP (1) JP3158593B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863387B2 (en) * 1992-09-30 1999-03-03 日本碍子株式会社 Multilayer dielectric filter
JP3239552B2 (en) * 1993-09-16 2001-12-17 株式会社村田製作所 Dielectric resonator device
JPH0794909A (en) * 1993-09-20 1995-04-07 Murata Mfg Co Ltd Dielectric resonator
JPH07106805A (en) * 1993-10-06 1995-04-21 Murata Mfg Co Ltd Dielectric resonator
KR101007935B1 (en) * 2009-03-16 2011-01-14 서강대학교산학협력단 Integral dielectric multiplexer capable of multiband processing
JP5360087B2 (en) * 2011-02-14 2013-12-04 株式会社村田製作所 Band elimination filter
KR101158848B1 (en) * 2011-03-03 2012-06-27 (주)파트론 Dielectric block band-stop filter

Also Published As

Publication number Publication date
JPH05199011A (en) 1993-08-06

Similar Documents

Publication Publication Date Title
EP0917232B1 (en) Laminated dielectric filter
US4996506A (en) Band elimination filter and dielectric resonator therefor
US7116188B2 (en) Laminated dielectric filter, and antenna duplexer and communication equipment using the same
JPH10145110A (en) Composite dielectric filter
JPS63171012A (en) Band-pass filter
JP3158593B2 (en) Dielectric filter
KR100461719B1 (en) Dielectric laminated filter
US6191668B1 (en) Coaxial resonator and dielectric filter using the same
JP3071528B2 (en) Dielectric filter
JP2890985B2 (en) Bandpass filter
JP2863387B2 (en) Multilayer dielectric filter
JPH03252201A (en) Band attenuating filter
JP3191560B2 (en) Resonators and filters
EP0568370B1 (en) Dielectric filter device
JP2890953B2 (en) Bandpass filter and method of adjusting frequency characteristics thereof
JP2737063B2 (en) Stripline filter
JP2666092B2 (en) Dielectric filter
KR100344228B1 (en) resonance coupled dielectric filter
JP3430570B2 (en) Dielectric resonator device
KR100319787B1 (en) Distributed constant line type filter
JP2561607Y2 (en) Dielectric band stop filter
JPH048645Y2 (en)
JP2553132Y2 (en) Duplexer
JPH05199007A (en) Resonator
JPH06140807A (en) Dielectric filter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090216

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 11

EXPY Cancellation because of completion of term