JP3159249B2

JP3159249B2 - 測定用拡散チェックトランジスタ

Info

Publication number: JP3159249B2
Application number: JP30878197A
Authority: JP
Inventors: 文彦佐藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-11-11
Filing date: 1997-11-11
Publication date: 2001-04-23
Anticipated expiration: 2017-11-11
Also published as: JPH10189617A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特にバイポーラトランジスタの測定用拡散チェックトラ
ンジスタと、該測定結果利用による半導体装置に関す
る。

【０００２】

【従来の技術】図１５にポリシリコンからの不純物拡散
によってエミッタ領域が形成された従来のトランジスタ
を示す。このポリシリコンエミッタ構造のシリコンバイ
ポーラトランジスタは、電流増幅率が増加する点で優れ
ており、現在の主流となっている。

【０００３】従来の半導体装置、および、その製造方法
に関し、図面を参照して説明する。

【０００４】デイビドジェールールストン著「バイ
ポーラセミコンダクタデバイスイズ（David J. Roul
ston著，“Bipolar Semiconductor Devices,”McGraw-H
ill社，）ページ３４３−３４５（１９９０年）を参照
する。

【０００５】図１５は、この第一の従来の半導体装置の
一例の断面図を示す。これはＮＴＴの酒井らによって開
発された、スーパーセルフアラインドプロセステクノロ
ジー（Super Self-aligned process Technology（略称
はＳＳＴ））と呼ばれるトランジスタの製造工程順の断
面図である。ここでエミッタの開口を形成し、その後無
添加ポリシリコンをウエハー全面に堆積後、ヒ素をイオ
ン注入法によってポリシリコンに添加してフォトリソグ
ラフィとドライエッチングとによる加工でエミッタ開口
から一定距離以内の領域上にＮ⁺型のポリシリコンを残
す。更に、熱処理を施すことによりポリシリコンから単
結晶シリコンへヒ素を拡散させてエミッタを形成する。

【０００６】次に、第二の従来技術として、真性ベース
層をエピタキシャル成長法で形成したバイポーラトラン
ジスタについて説明する。

【０００７】第二の従来の半導体装置、および、その製
造方法に関し、佐藤等によるアセルフアラインドセレク
ティブＭＢＥテクノロジーフォーハイパフォーマンスバ
イポーラトランジスタ（インターナショナルエレクトロ
ンデバイスミーティング（ＩＥＤＭ））１９９０，ｐ
ｐ．６０７−６１０を参照して説明する。

【０００８】図１６は、この第二の従来の半導体装置の
一例の断面図を示す。Ｐ^-型シリコン基板１上には、Ｎ⁺
型埋め込み層２、更に上には、Ｎ^-型シリコンエピタキ
シャル層３を有し、素子分離のためのロコス酸化膜１
４、およびＮ⁺型コレクタ引き出し領域１５が形成され
ている。以上によりシリコン基体１００が構成される。
このシリコン基体１００の表面は、シリコン酸化膜６で
覆われている。

【０００９】シリコン酸化膜６には、コレクタ領域を構
成するシリコンコレクタ層３の一部を露出し、ベース形
成のための開口１０１と、コレクタ引き出し領域１５を
露出する開口１０２とが形成されている。

【００１０】シリコン酸化膜６上は、Ｐ⁺型ベース電極
用ポリシリコン膜７が、選択的に形成されている。この
ポリシリコン膜７は、開口１０１のエッジから開口内に
水平方向にせり出している。このせり出し部分の下面か
らコレクタ領域を構成するシリコンコレクタ層３に向か
ってＰ型のポリシリコン層１０が形成されている。

【００１１】一方、シリコンコレクタ層３の露出した部
分には、選択エピタキシャル成長による単結晶シリコン
によりＰ型ベース領域９が形成されている。これらポリ
シリコン層１０とＰ型ベース領域９とは、互いに接触し
ている。

【００１２】開口１０２には、Ｎ型ポリシリコン層２１
が形成され、コレクタ引き出し領域１５と接触してい
る。シリコン窒化膜８、およびシリコン酸化膜１１によ
って、エミッタ形成部を除いてＰ型ベース領域９、およ
びポリシリコン層７及び１０がそれぞれ覆われている。
Ｐ型ベース領域９の露出部分には、単結晶シリコンによ
るＮ型エミッタ領域１６が形成されている。アルミニウ
ム系のエミッタ電極１８ｂ，ベース電極１８ａ、および
コレクタ電極１８ｃは、それぞれ、エミッタポリシリコ
ン１７、ポリシリコン層７、および８に、それぞれ、接
触している。

【００１３】この第二の従来技術も、エミッタポリシリ
コンがフォトリソグラフィ工程とエッチング工程とによ
って加工される点は、第一の従来技術と同じである。

【００１４】

【発明が解決しようとする課題】第一および第二の従来
の半導体装置（エミッタポリシリコンをパターニングす
る）、及びその製造方法では、エミッタ電極としてのＮ
⁺型ポリシリコンをシリコン基板に全面にわたって堆積
を、ポリシリコン上にフォトレジストのパターニング
を、ドライエッチングによるポリシリコンのパターニン
グを行う。結果として、エミッタ直上にエミッタポリシ
リコンの厚さの段差が形成される。

【００１５】ところが、微細な寸法をフォトリソグラフ
ィ工程によってパターニングしようとした場合、平坦な
面に比較して凹凸がある場合は困難である。すなわち微
細な寸法を加工するには短い波長の光を用いる方が有利
であるが、短い波長の光は焦点深度が浅くなる。したが
って、表面の凹凸の段差が大きいほど微細化に適さな
い。

【００１６】そこでエミッタ直上部分の段差を大きくし
ない方法としてエミッタポリシリコンがエミッタ開口内
部だけ存在する構造（以下、この構造をプラグ構造と呼
ぶ）がある。この構造を実現する方法としては、２通り
の方法がある。

【００１７】プラグ構造を形成する第一の方法として、
エミッタポリシリコン堆積後、ドライエッチ法でエッチ
バックする方法がある。更にエミッタポリシリコンをパ
ターニングするためのフォトリソグラフィ工程が省略出
来るので価格面でも有利である。しかし、この形成方法
では大きな開口上に堆積したポリシリコンはエッチバッ
クの際に完全に除去されてしまうので特性をチェックで
きない。

【００１８】第二の方法としては、選択的結晶成長法に
よってポリシリコンを推積し、イオン注入法によってヒ
素を添加してエミッタポリシリコンを形成する。この形
成法であれば、真性ベース上の開口内だけにポリシリコ
ンが形成されるので上に述べたエミッタポリシリコンの
段差は無い。しかし、この方法では、回路内部で使われ
る製品としてのトランジスタのエミッタ寸法が数μｍの
レベルであるのに対して、製造段階で使用される特性を
チェックするための拡散チェックトランジスタのエミッ
タ寸法は１００μｍ角前後の大きさを必要とし、両者の
トランジスタ特性は必ずしも一致しない。その理由は、
エミッタの寸法が大きく異なると、微細な開口内部には
イオン注入時にヒ素がポリシリコンの底部迄、十分に添
加されないで、結果としてエミッタ不純物（ここではヒ
素）の拡散の様子が開口の寸法が異なると変わってしま
う。

【００１９】近年の高性能バイポーラトランジスタは、
その高速性を実現させるために、ベ−ス接合深さＸ_JB、
およびエミッタ接合深さＸ_JEが極めて浅くなっている。
例えば、アイトリップルＥインターナショナルエレクト
ロンデバイスミーティング（IEEE International Elect
ron Devices Meeting(IEDM)）１９８９ｐｐ．２２１
−２２４によれば、ベース深さ０．０９μｍと報告され
ている。エミッタを形成する方法としては通常、熱処理
を施す事でエミッタポリシリコンからヒ素やリンといっ
たＮ型不純物を単結晶ベース領域の表面から拡散させる
こと（以下「エミッタ押し込み」と呼ぶ）によりエミッ
タ領域を形成する。この拡散は単結晶ベースとエミッタ
ポリシリコンの界面の状態によって著しく影響される。
すなわち、ポリシリコン推積前には単結晶ベース表面に
１０オングストローム前後の厚さを有する自然酸化膜が
存在する。この自然酸化膜厚のウエハ毎のバラツキや同
一ウエハ面内における膜厚均一性がよくない。したがっ
て、エミッタ押し込み工程で、試しに１枚だけエミッタ
押し込みをして特性を測定し（以下測定するトランジス
タを「拡散チェックトランジスタ」と呼ぶ）、その結果
から同一ロットの残りのウエハをエミッタ押し込みする
という手法がとられる。

【００２０】ところが、先に説明した従来技術のエミッ
タポリシリコンを選択的に形成する方法ならば探針でき
る大きさ（例えば８０μｍ²以上）の領域にエミッタを
形成すれば、エミッタ押し込みの状況をモニターするた
めの測定が可能である。しかし、実際に回路内部で使用
される製品としてのトランジスタのエミッタの寸法は１
μｍ以下であるのに対してモニターするためのトランジ
スタは数１０μｍであるためにエミッタ不純物の拡散の
様子が異なる。従って拡散チェックトランジスタを測定
することで回路内部のトランジスタを推定する事は困難
である。両者で特性が異なる理由は、厳密には不明であ
るが、エミッタポリシリコンを取り囲む絶縁膜（例えば
シリコン窒化膜やシリコン酸化膜）とポリシリコンとの
熱膨張係数の違いに起因する応力の発生状況が異なるせ
いで拡散深さが異なると推定される。

【００２１】したがって、回路内部で使用するトランジ
スタと同一寸法のエミッタを有するトランジスタを拡散
チェックする必要がある。しかし、この場合には次に述
ベる、問題がある。

【００２２】すなわち第一の問題点は、途中工程でトラ
ンジスタ特性を測定することができない点である。

【００２３】その理由は、従来構造のトランジスタで
は、リソグラフィ工程とドライエッチングとの組み合わ
せによってエミッタポリシリコンをパターニングしない
と微細（１μｍ程度の寸法）なエミッタを有するトラン
ジスタのエミッタから探針可能な寸法（例えば１００μ
ｍ²以上）の電極パッドを形成できないためである。

【００２４】本発明の目的は、微細な寸法のエミッタ内
部にプラグ状に埋め込まれたエミッタポリシリコン構造
を有するバイポーラトランジスタのトランジスタ特性
を、エミッタ押し込み直後の段階で測定できる構造のト
ランジスタを作成することにある。

【００２５】

【課題を解決するための手段】これに対して、本発明で
はエミッタの寸法と同程度の寸法の溝を絶緑膜に形成
し、エミッタポリシリコンをこの溝に埋設させることで
外部に引き出すと共に、この引き出し部分をコレクタと
電気的に分離されている大面積のＮ型単結晶シリコン領
域に接続することにより、フォトリソグラフィ工程無し
で拡散チェックトランジスタを作製する。

【００２６】この方法によりエミッタポリシリコンを加
工するためのフォトリソグラフィ工程を省略できるので
低価格を実現するとともに、エミッタ直上の平坦性が改
善されるので配線加工の微細化が推進される。

【００２７】

【発明の実施の形態】次に、本発明の実施の形態として
第１の実施例について図面を参照して説明する。

【００２８】本実施例では、ｎｐｎ型バイポーラに関し
て説明をするが、ｐｎｐ型バイポーラにも本発明が、適
用可能なことは言うまでもない。

【００２９】図１（ａ）は本発明の半導体装置製造に使
用される拡散チェックトランジスタの第一の実施例の縦
断面図、図１（ｂ）はその平面図を示す。すなわち、エ
ミッタ押し込みをモニターするための拡散チェックトラ
ンジスタの縦断面図と平面図である。

【００３０】また、図２（ａ）は回路内部に使われる製
品としての微細エミッタ寸法のトランジスタの縦断面
図、図２（ｂ）はその平面図である。

【００３１】抵抗率が１０〜１５ΩｃｍのＰ^-型シリコ
ン基板１と、その上にＮ⁺型埋め込み層２と、更にその
上にシリコンコレクタ層３₁、３₂となっているＮ^-型シ
リコンエピタキシャル層３が形成されており、素子分離
のための絶縁物埋設トレンチ５が形成され、その下部に
はチャンネルストッパー用ｐ⁺型埋め込み層４を有す
る。

【００３２】Ｎ^-型シリコンエピタキシャル層３の表面
は、シリコン酸化膜６で覆われている。

【００３３】シリコン酸化膜６には、コレクタ領域を構
成するシリコンコレクタ層３₁の一部を露出し、ベース
形成のための開口１０１と、コレクタ引き出しを形成す
るために埋め込み層２に到達する開口２０１（以下コレ
クタ開口と略称する）とが形成されている。この図で
は、コレクタ開口２０１の横方向の寸法はモニターのた
めに針をあてることができる程度に十分大きくする（例
えば１００μｍ角）。

【００３４】シリコン酸化膜上、および開口１０１内部
のコレクタ領域を構成するシリコンコレクタ層上には、
Ｐ⁺型ベース電極用ポリシリコン膜７が、選択的に形成
されている。

【００３５】一方、シリコンコレクタ層３₁の露出した
部分には、開口１０１内部のｎ型単結晶シリコン上に、
ｐ型単結晶シリコン真性ベース領域９が、また、ｐ⁺型
ベース電極用ポリシリコン７の下面にはｐ⁺型ポリシリ
コン層１０が形成され、真性ベース領域９とｐ⁺型ポリ
シリコン層１０とは接続している。

【００３６】コレクタ開口２０１の側面には、Ｎ⁺型ポ
リシリコン層１２−ｂが形成されている。

【００３７】また、トレンチ５の外側にシリコンコレク
タ層３₁と隣接する他のシリコンコレクタ層３₂に設けら
れたエミッタ探針用開口３０１（１００μｍ角程度の寸
法があり、直接探針できる）の側面および真性ベース９
上にエミッタ電極用Ｎ⁺ポリシリコン１２−ａが存在す
る。

【００３８】図１（ｂ）には、更に別のベース探針用開
口４０１が設けられている（ベース探針用開口も１００
μｍ角程度の寸法があり、直接探針できる）。

【００３９】次に、本発明の第一の実施例の主要工程に
関して図面を参照して説明する。

【００４０】抵抗率が１０〜１５ΩｃｍのＰ^-型（１０
０）面方位のシリコン基板１に、数１００オングストロ
ームのシリコン酸化膜（図示せず）を通して、ヒ素をイ
オン注入する。注入条件としては、例えば、エネルギー
５０ｋＶ〜１２０ｋＶで、ドース量５Ｅ１５〜２Ｅ１６
ｃｍ^-2が適当である。次に、注入された際の損傷回復、
ヒ素の活性化、および押し込みのために、１０００℃〜
１１５０℃の温度で処理する。このようにしてＮ⁺型埋
め込み層２が形成される。

【００４１】次に、シリコン酸化膜を全面除去した後
に、通常の方法によってＮ^-型シリコンエピタキシャル
層３を形成する。成長温度は、９５０℃〜１０５０℃が
適当であり原料ガスは、ＳｉＨ₄またはＳｉＨ₂Ｃｌ₂を
用いる。ドーピングガスとしてＰＨ₃を用い、５Ｅ１５
〜２Ｅ１６ｃｍ^-3の不純物を含有し、厚さが０．８μｍ
〜１．３μｍが適当である。このようにして埋め込み層
上に、Ｎ^-型シリコンエピタキシャル層３を形成する。

【００４２】次に、素子分離のためのトレンチ５とｐ⁺
チャネルストッパー４を形成する。まず、エピタキシャ
ル層３の表面に２０ｎｍ〜５０ｎｍの熱酸化膜（図示せ
ず）を形成し、シリコン窒化膜（図示せず）を厚さ７０
ｎｍ〜１５０ｎｍ形成し、更に、シリコン酸化膜４００
ｎｍ（図示せず）を形成する。引き続きフォトリソグラ
フィによってフォトレジスト（図示せず）をパターニン
グして、ドライエッチングによりシリコン酸化膜、シリ
コン窒化膜、シリコン酸化膜の３層構造の一部を除去す
る。フォトレジストを除去後、最上層のシリコン酸化膜
をマスク材として、シリコン基板１に到達するトレンチ
分離用の溝を形成する。

【００４３】次に、ボロンをエネルギー１００ＫｅＶ、
ドーズ１Ｅ１３／ｃｍ^-2によるイオン注入、および活性
化の熱処理により、チャンネルストッパー用埋め込み層
４を形成する。次に、トレンチ溝内部の充填材として絶
緑物（ポリシリコンやシリコン酸化膜など）を堆積す
る。ここでは、ＢＰＳＧを堆積することとして説明を続
ける。ＢＰＳＧ（図示せず）を溝の幅（例えば０．８μ
ｍから１．５μｍ。ここでは、１．０μｍを例に説明）
の２倍程度の膜厚を堆積し、熱処理（例えば、１０００
℃、１時間）を施し、表面を平坦にする。

【００４４】絶縁膜のエッチバックと熱したリン酸によ
るシリコン窒化膜を除去、およびシリコン酸化膜のＨＦ
系液による除去を経てシリコンコレクタ層３₁の表面を
露出させる。これらのエッチバツクの条件は最終形状
が、ほぼ、平坦になるように選ばれている。

【００４５】次に、シリコンコレクタ層３₁の表面は、
シリコン酸化膜６で覆われる。その膜厚としては、５０
ｎｍ〜２００ｎｍが適当であり、ここでは、１００ｎｍ
である。

【００４６】次に、ポリシリコンを堆積する。ポリシリ
コンの厚さとしては、２００ｎｍ〜３５０ｎｍが適当で
あり、ここでは２５０ｎｍである。このポリシリコン
は、将来ベース電極用ポリシリコンとして使うのでボロ
ンをイオン注入（例えば３０ｋｅＶ，５Ｅ１５〜２Ｅ１
６ｃｍ^-2）し、活性化の熱処理を行う。

【００４７】次に、フォトレジストをパターニングした
後ドライエッチングにより不要なポリシリコンを除去す
る。こようにしてＰ⁺型ベース電極用ポリシリコン７が
形成される。

【００４８】引き続きシリコン窒化膜８をＬＰＣＶＤ法
によって約１５０ｎｍ堆積する（シリコン窒化膜の膜厚
は、１００ｎｍ〜２００ｎｍが適当である）。

【００４９】また、図３（ａ）と（ｂ）とは、同程度の
寸法であるかの様に描かれているが、実際には、横方向
の寸法が全く異なる。すなわち、同一図中でのトレンチ
５間の寸法は、図３（ａ）では、１００μｍ程度である
のに対して、図３（ｂ）では１０μｍ程度と小さい。

【００５０】この状態が図３（ａ）（特性チェックのた
めの拡散チェックトランジスタ）と図３（ｂ）（回路内
部で使う製品とする微細寸法のトランジスタ）である。

【００５１】次に、通常のフォトリソグラフイによっ
て、将来エミッタを形成する部分にフオトレジスト２０
（図４（ａ），（ｂ））に開口を形成する。引き続き異
方性ドライエッチングによりシリコン窒化膜を除去す
る。

【００５２】この状態が図４（ａ）（拡散チェックトラ
ンジスタ）と図４（ｂ）（製品とする微細寸法のトラン
ジスタ）である。

【００５３】この時ベース電極用ポリシリコン７で覆わ
れていない部分のシリコン酸化膜６（図４（ａ））の膜
厚が若干減少するが、シリコンコレクタ層３₁が露出し
ない限り問題とはならないので図面上は膜厚減少を無視
して描かれている。

【００５４】引き続きべ−ス電極用ポリシリコンをドラ
イエッチングで除去しフオトレジストを除去する。

【００５５】この状態が図５（ａ）（拡散チェックトラ
ンジスタ）と図５（ｂ）（製品とする微細寸法のトラン
ジスタ）である。

【００５６】更にＬＰＣＶＤ法によりシリコン窒化膜を
５０ｎｍ〜１００ｎｍ堆積する。ここで再び異方性ドラ
イエッチングによりこの開口の底の部分のシリコン窒化
膜を完全に除去する。この結果開口内部のベース電極用
ポリシリコン７の側面は、シリコン窒化膜８により被覆
される。

【００５７】この状態が図６（ａ）（拡散チェックトラ
ンジスタ）と、図６（ｂ）（製品の微細寸法のトランジ
スタ）である。

【００５８】次に、ＨＦ系のエッチング液によって開口
底面のシリコン酸化膜６をエッチングしてコレクタ領域
を構成するシリコンコレクタ層３₁の一部を露出し、ベ
ース形成のための開口１０１を形成する。シリコン酸化
膜６をエッチングして露出させるベース電極用ポリシリ
コン下面の寸法は、ベース電極用ポリシリコンの膜厚よ
り小さい寸法で充分である。例えば、１００ｎｍ〜２５
０ｎｍが適当であり、ここでは、２００ｎｍとした。

【００５９】この状態が図７（ａ）（拡散チェックトラ
ンジスタ）と図７（ｂ）（製品とする微細寸法のトラン
ジスタ）である。

【００６０】この時、拡散チェック用のトランジスタで
は、図７（ａ）で明らかなように、開口１０１の片側は
トレンチ５上に位置するように形成しておく。

【００６１】次に、従来技術と同様に選択的エピタキシ
ャル成長法によって真性ベースを形成する。成長条件と
してはＬＰＣＶＤ法、ガスソースＭＢＥ法なども可能で
あるが、ここではＵＨＶ／ＣＶＤ法を例として説明す
る。

【００６２】Ｓｉ₂ Ｈ₆ 流量３ｓｃｃｍ、温度６０５
℃、が条件の一例である。

【００６３】この時、シリコンコレクタ層３₁の露出し
た部分にはｐ型単結晶シリコンベース領域９が形成され
る。同時に、ベース電極用ポリシリコン７のせり出し部
分の下面からコレクタ領域を構成するシリコンコレクタ
層３₁に向かってＰ型のポリシリコン層１０が形成され
る。これらベース領域９とポリシリコン層１０とは、互
いに接触する迄成長を続け、製品となるトランジスタは
開口１０４を示すまでになる。

【００６４】引き続き、ＬＰＣＶＤによるシリコン酸化
膜の推積、および異方性ドライエッチングを行うことに
よりシリコン酸化膜１１の側壁を形成し、拡散トランジ
スタでは開口１０１を、製品では開口１０２を示す状態
になる。この状態が図８（ａ）（拡散チェックトランジ
スタ）と図８（ｂ）（製品とする微細寸法のトランジス
タ）である。

【００６５】引き続きフォトリソグラフィとドライエッ
チングとによって、コレクタ探針用開口２０１、およ
び、エミッタ探針用開口３０１を形成する。この際、ト
レンチ５上で、エミッタ開口１０１とエミッタ探針用開
口３０１とは少なくともオーバーラップする様にしてお
く。この理由は、後工程でｎ⁺型ポリシリコンを埋設す
る溝がエミッタ開口１０１とエミッタ探針用開口３０１
とで接続されている必要があるためである。この時、オ
ーバーラップ部分のトレンチ埋設絶緑物は若干へこむ。

【００６６】この状態が図９（ａ）（拡散チェックトラ
ンジスタの縦断面図）と図９（ｂ）（拡散チェックトラ
ンジスタの平面図）および図１０（回路内に使用される
トランジスタ）である。

【００６７】更にｎ型不純物（たとえば、リンやヒ素）
を添加したポリシリコン１２をＬＰＣＶＤ法によって堆
積する。ここでは、リンを約５Ｅ２０ｃｍ^-3添加した。
ポリシリコンの膜厚は、エミッタ開口１０１の寸法の
１．５倍から２倍程度が適当であり、６００ｎｍから１
０００ｎｍが適している。ここでは、８０００ｎｍとし
た。

【００６８】この状態が図１１（ａ）（拡散チェックト
ランジスタ）と図１１（ｂ）（製品とする微細寸法のト
ランジスタ）である。

【００６９】引き続き、ポリシリコンのエッチバックを
行い、更に、フォトリソグラフィ工程とドライエッチン
グによりベース探針用開口４０１を形成し、この開口内
部では、ベース電極用ポリシリコンが露出する。

【００７０】次に、エミッタ押し込みのための熱処理を
行いシリコン酸化膜１１の側壁で囲まれたベース領域９
に、単結晶シリコンによるＮ型エミッタ領域１３が形成
される。

【００７１】この様にして、図１（ａ），（ｂ）に示す
第一の実施例の拡散チェックトランジスタが形成され
る。

【００７２】図１（ａ）のトランジスタの探針用開口２
０１、３０１、４０１は全て、直接探針できるほどに大
きな寸法を有するとともに、エミッタ領域１３は、１μ
ｍ以下例えば０．２から０．６μｍという、微細な寸法
であり、回路内部と同一寸法を実現している。この段階
で、エミッタの形成状態を直接測定し、エミッタ押し込
みが不足の時は追加の押し込みをする。

【００７３】引き続き絶緑膜（例えばシリコン酸化膜）
によって表面を覆い製品とするトランジスタ（図２
（ａ））に対しエミッタ、ベース、およびコレクタ電極
用ポリシリコンに達するコンタクトを開口し、アルミニ
ウム系合金をスパッタした後フォトリソグラフィと異方
性ドライエッチングを行いアルミニウム系のエミッタ電
極、ベース電極、およびコレクタ電極を形成する。

【００７４】ここで、従来技術に比べて本発明によっ
て、特性がどの程度改善されたかを述べると、これら一
連の工程によって、エミッタ電極用ポリシリコンの加工
用フォトリソグラフィ工程無しで、しかも回路で使用す
るトランジスタと同一寸法のエミッタを有するトランジ
スタを拡散工程の途中で特性確認することができたこと
になる。

【００７５】

【実施例】次に、本発明の第二の実施例につき図面を参
照して説明する。

【００７６】図１２は、本発明の第二の実施例の測定用
拡散チェックトランジスタの縦断面図である。

【００７７】基本的には、第一の実施例と同じであり、
異なる点はベース部分だけである。すなわち、選択的エ
ピタキシャル成長によるベースがｐ型ＳｉＧｅ合金（例
えば全体が一様にＧｅ濃度１０％であり、下からボロン
濃度が無添加状態で１００オングストロームの層、７Ｅ
１８ｃｍ^-3のボロン添加領域が４００オングストローム
の層）、更に将来エミッタを拡散によって形成するため
のシリコン層（ボロンは無添加で厚さは例えば２００オ
ングストローム）の順番からなる積層膜である。この積
層膜が真性ベース層２９である。当然、同時に形成され
る多結晶層３０のＧｅ、ボロンの添加もこれを反映して
変化する。

【００７８】第二の実施例の優れた点は、電流増幅率ｈ
ＦＥを向上しやすい点であるとともに、格子不整合から
なるコレクタベース接合のリーク電流の影響を受けやす
いので、この発明の様に拡散途中でのモニターの重要性
が高い。

【００７９】次に第三の実施例を図１３に示す。

【００８０】本実施例では、真性ベースを拡散法によっ
て形成している。すなわち、ベース電極用ポリシリコン
３７は、絶緑膜（例えば、シリコン窒化膜）３８に覆わ
れている。シリコンコレクタ３に接しているベース電極
用ポリシリコン３７からボロンが拡散されて形成された
グラフトベース３９がある。イオン注入法によって形成
された、真性ベース４０がある。絶緑膜（例えばシリコ
ン酸化膜）４１で囲まれた領域内の真性ベース上にエミ
ッタ電極用ポリシリコン１２からｎ型不純物の拡散によ
って形成されたエミッタ領域４２がある。

【００８１】本実施例の優れた点を次に述ベる。第一、
第二の実施例では、真性ベース９、、および２９の側面
のうち、トレンチ５の上に位置する部分は絶緑膜（例え
ばシリコン酸化膜１１によって被覆されている。しか
し、この被覆が不十分であると側面部分にもエミッタ電
極用ポリシリコン１２が接触してしまう。その場合真性
ベースの側面からもｎ型不純物の拡散が起きることにな
る。結果として、側面に形成されてしまったエミッタ領
域がシリコンコレクタと接してしまい、トランジスタと
して動作しないことになる危険がある。これに対して、
本実施例ではベース、およびエミッタは順次シリコンコ
レクタ３に拡散されていくのでエミッタ領域とシリコン
コレクタとがショートする危険がない。

【００８２】次に、本発明の第四の実施例について図１
４を参照して説明する。

【００８３】本実施例では、エミッタ開口１０１とエミ
ッタ探針用開口３０１とが、２本以上の溝で接続されて
いる。本実施例の長所は、両者の接続部が増えたことで
抵抗が低減されるので、電圧降下の影響を排除できる。

【００８４】

【発明の効果】以上説明したように本発明によれば、エ
ミッタ電極用ポリシリコンの加工用フォトリソグラフィ
工程無しで、しかも回路で使用するトランジスタと同一
寸法のエミッタを有するトランジスタを拡散工程の途中
で特性確認することができうる効果がある。

【図面の簡単な説明】

【図１】（ａ）は本発明の半導体製造方法で使用される
測定用拡散チェックトランジスタの第１の実施例の縦断
面図（ｂ）はその平面図である。

【図２】（ａ）は本発明の半導体装置の第１の実施例の
縦断面図、（ｂ）はその平面図である。

【図３】第１の実施例の半導体装置製造の主要工程の断
面図で、ベース電極用ポリシリコン７とシリコン窒素膜
８形成迄の工程結果を示し、（ａ）は拡散チェックトラ
ンジスタの縦断面図、（ｂ）は製品の縦断面図である。

【図４】第１の実施例の半導体装置製造の主要工程の断
面図で、フォトレジストをパターニングし、開口１０１
を明け、シリコン窒素膜８不要部分の除去の工程結果を
示し、（ａ）は拡散チェックトランジスタの縦断面図、
（ｂ）は製品の縦断面図である。

【図５】第１の実施例の半導体装置製造の主要工程の断
面図で、フォトレジスタを除去し、ベース電極用ポリシ
リコン７の不要部分の除去工程結果を示し、（ａ）は拡
散チェックトランジスタの縦断面図、（ｂ）は製品の縦
断面図である。

【図６】第１の実施例の半導体装置製造の主要工程の断
面図でベース電極用ポリシリコン７の側面被覆と開口底
部のシリコン窒化膜除去迄の工程結果を示し、（ａ）は
拡散チェックトランジスタの縦断面図、（ｂ）は製品の
縦断面図である。

【図７】第１の実施例の半導体装置製造の主要工程の断
面図で、開口１０１を該当部分のシリコン酸化膜除去に
より完成した工程結果を示し、（ａ）は拡散チェックト
ランジスタの縦断面図、（ｂ）は製品の縦断面図であ
る。

【図８】第１の実施例の半導体装置製造の主要工程の断
面図でベース電極用ポリシリコン７とポリシリコン１０
との完成とシリコン酸化膜１１の側壁作成工程結果を示
し、（ａ）は拡散チェックトランジスタの縦断面図、
（ｂ）は製品の縦断面図である。

【図９】第１の実施例の半導体装置製造の主要工程の断
面図で、開口２０１と３０１の作成工程結果を示し、
（ａ）は拡散チェックトランジスタの縦断面図、（ｂ）
はその平面図である。

【図１０】第１の実施例の半導体装置製造の主要工程の
断面図で、製品の開口２０２の作成工程の結果を示す縦
断面図である。

【図１１】第１の実施例の半導体装置製造の主要工程の
断面図で、Ｎ⁺型ポリシリコン１２堆積工程結果を示
し、（ａ）は拡散チェックトランジスタの縦断面図、
（ｂ）は製品の縦断面図である。

【図１２】本発明半導体装置製造方法に使用される拡散
チェックトランジスタの第２の実施例の断面図である。

【図１３】本発明半導体装置製造方法に使用される拡散
チェックトランジスタの第３の実施例の断面図である。

【図１４】本発明半導体装置製造方法に使用される拡散
チェックトランジスタの第４の実施例の平面図である。

【図１５】従来技術による半導体装置製造の工程を示す
縦断面図である。

【図１６】従来技術による半導体装置の断面図である。

【符号の説明】

１Ｐ^-型シリコン基板２Ｎ⁺型埋め込み層３コレクタ用Ｎ^-型シリコンエピタキシャル層３₁ シリコンコレクタ層３₂ シリコンコレクタ層４チャネルストッパー用Ｐ⁺層５絶緑物埋設トレンチ６シリコン酸化膜７Ｐ⁺型ベース電極用ポリシリコン膜８絶緑膜９シリコン真性ベース膜１０ポリシリコン１１シリコン酸化膜１２Ｎ⁺型ポリシリコン１２ａＮ⁺型エミッタ電極用ポリシリコン１２ｂＮ⁺型コレクタ電極用ポリシリコン１３単結晶エミッタ領域１４ＬＯＣＯＳシリコン酸化膜１５Ｎ⁺型コレクタ引き出し１６Ｎ型単結晶エミッタ領域１７シリコン酸化膜１８ａエミッタ電極１８ｂベース電極１８ｃコレクタ電極２０フォトレジスト２９無添加単結晶ＳｉＧｅ膜・ｐ型単結晶ＳｉＧｅ
膜から成る真性ベース層３０無添加多結晶ＳｉＧｅ膜・ｐ型多結晶ＳｉＧｅ
膜・無添加多結晶Ｓｉ膜から成る層３７Ｐ⁺型ベース電極用ポリシリコン膜３８絶縁膜３９グラフトベース４０シリコン真性ベース膜４１シリコン酸化膜４２単結晶エミッタ領域１００シリコン基体１０１エミッタ開口１０２開口１０３エミッタ開口１０４開口２０１コレクタ探針用開口３０１エミッタ探針用開口４０１ベース探針用開口

Claims

(57)【特許請求の範囲】

【請求項１】他の領域と絶縁物によって電気的に絶縁
された第１の導電型の第１の単結晶領域（３₁）をコレ
クタとし、第１の単結晶領域（３₁）の上に、第２の導
電型の第３の単結晶領域（９）を真正ベースとし、第３
の単結晶領域（９）上に第１の導電型の第４の単結晶
（１３）をエミッタとする測定用の拡散チェックトラン
ジスタにおいて、第１の単結晶領域（３₁）に探針接触可能な第１の開口
（２０１）を有し、第１の単結晶領域に接し、第１の単結晶領域と電気的に
絶縁された第２の単結晶領域（３₂）に探針接触可能な
第２の開口（３０１）を有し、第１の開口の側面の上部と、第２の開口の側面の上部と
第４の単結晶領域（１３）と第２の開口とを結ぶ溝の内
部とに、それぞれ拡散トランジスタの測定探針接触用電
極として第１の導電型の第１の多結晶シリコン（１２−
ｂ，１２ａ）を有し、前記第１および第２の開口の測定探針接触用電極を直接
探針することによる電気的特性の測定結果に基づく、第
１の導電型の第１の多結晶シリコンからの第１の導電型
の不純物の拡散によって、第２の導電型の第３の単結晶
領域（９）の表面に形成される第１の導電型の第４の単
結晶領域（１３）のエミッタ押し込みが所定量に調整さ
れることを特徴とする測定用拡散チェックトランジス
タ。
【請求項２】前記第１の導電型単結晶領域（３₁）内
に第１の導電型の第１の多結晶シリコン（１２）によっ
て埋設されたベース探針用の第３の開口（４０１）を前
記拡散チェックトランジスタ上に有する請求項１記載の
測定用拡散チェックトランジスタ。
【請求項３】前記第２の導電型の第３の単結晶領域
（９）がボロン無添加のＳｉＧｅ合金層と、ボロン添加
のＳｉＧｅ合金層と、ボロン無添加のＳｉ層との多層膜
からなる請求項１または２に記載の測定用拡散チェック
トランジスタ。
【請求項４】前記第１、第２および第３の単結晶領域
を埋設する多結晶シリコン（１２ａ，１２ｂ，１２）
が、同時に形成される請求項１乃至３のいずれか一項に
記載の測定用拡散チェックトランジスタ。