JP3163591B2 - Wiring structure formation method - Google Patents
Wiring structure formation methodInfo
- Publication number
- JP3163591B2 JP3163591B2 JP29935292A JP29935292A JP3163591B2 JP 3163591 B2 JP3163591 B2 JP 3163591B2 JP 29935292 A JP29935292 A JP 29935292A JP 29935292 A JP29935292 A JP 29935292A JP 3163591 B2 JP3163591 B2 JP 3163591B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- groove
- layer
- wiring structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、基板上に溝を形成して
いる絶縁膜が形成され、その絶縁膜の溝内にそれを埋め
るように配線層が形成されている構成を有する配線構体
を形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure having a structure in which an insulating film forming a groove is formed on a substrate, and a wiring layer is formed so as to fill the groove in the insulating film. To a method of forming
【0002】[0002]
【従来の技術】従来、図7〜図9を伴って次に述べる配
線構体形成法が提案されている。2. Description of the Related Art Hitherto, a wiring structure forming method described below with reference to FIGS. 7 to 9 has been proposed.
【0003】すなわち、例えば半導体でなる基板1を予
め用意する(図7A)。That is, a substrate 1 made of, for example, a semiconductor is prepared in advance (FIG. 7A).
【0004】そして、その基板1上に、ポリイミド、シ
リコン酸化物、シリコン窒化物などでなる絶縁膜2を形
成する(図7B)。Then, an insulating film 2 made of polyimide, silicon oxide, silicon nitride or the like is formed on the substrate 1 (FIG. 7B).
【0005】次に、絶縁膜2上に、例えばフォトレジス
トでなり、且つ図9に示すような、形成せんとする配線
層に対応している平面パタ―ンを有する窓3aを有する
マスク層3を、フォトリソグラフィ法によって形成する
(図7C)。この場合、形成せんとする配線層、従っ
て、マスク層3の窓3aが、絶縁膜2の厚さをdとする
とき、W1 ≧2dで表される幅W1 を有するものとす
る。Next, a mask layer 3 made of, for example, a photoresist and having a window 3a having a plane pattern corresponding to a wiring layer to be formed as shown in FIG. Is formed by a photolithography method (FIG. 7C). In this case, the wiring layer to be formed, that is, the window 3 a of the mask layer 3 has a width W 1 represented by W 1 ≧ 2d, where d is the thickness of the insulating film 2.
【0006】次に、絶縁膜2に対するマスク層3をマス
クとするエッチング処理によって、絶縁膜2に、マスク
層3の窓3aに対応している平面パタ―ンを有する、従
って、上述したW1 ≧2dで表される幅W1 を有する溝
2aを、基板1に達する深さに形成する(図7D)。[0006] Next, by etching of the mask of the mask layer 3 to the insulating film 2, the insulating film 2, the planar pattern corresponds to the window 3a of the mask layer 3 - having emissions, therefore, W 1 mentioned above the grooves 2a having a width W 1 represented by ≧ 2d, formed to a depth reaching the substrate 1 (Fig. 7D).
【0007】次に、絶縁膜2上から、マスク層3を除去
する(図7E)。Next, the mask layer 3 is removed from the insulating film 2 (FIG. 7E).
【0008】次に、基板1上に、基板1の上面の絶縁膜
2の溝2aに臨む領域、絶縁膜2の溝2aの内側面、及
び絶縁膜2の上面に連続延長し、且つ絶縁膜2の厚さd
に比し十分薄い厚さt1 を有する電導体層4を、スパッ
タリング法によって、爾後鍍金用電極層として用いられ
且つ配線層の一部となるものとして形成する(図8
F)。この場合、電導体層4は、それが絶縁膜2の厚さ
dに比し十分薄い厚さt1に形成されるため、基板1の
上面の絶縁膜2の溝2aに臨む領域、絶縁膜2の溝2a
の内面、及び絶縁膜2の上面による面に沿って、厚さt
1 を保って、延長している。Next, on the substrate 1, the region extending to the groove 2 a of the insulating film 2 on the upper surface of the substrate 1, the inner side surface of the groove 2 a of the insulating film 2, and the upper surface of the insulating film 2 are continuously extended. 2 thickness d
The conductor layer 4 having a sufficiently small thickness t 1 compared to, by sputtering, formed as a part of is used as a subsequent plating electrode layer and a wiring layer (Fig. 8
F). In this case, since the conductor layer 4 is formed to have a thickness t 1 that is sufficiently smaller than the thickness d of the insulating film 2, the region facing the groove 2 a of the insulating film 2 on the upper surface of the substrate 1, the insulating film 2 grooves 2a
Along the plane defined by the inner surface of the
While maintaining the 1, it has been extended.
【0009】次に、電導体層4上に、例えば金でなる他
の電導体層5を、電導体層4を鍍金用電極層として用い
た鍍金法によって、(d−t1 )で表される厚さととほ
ぼ同じ厚さt2 に、爾後配線層本体になるものとして形
成し、よって、電導体層4及び5によるt=(t2 +t
1 )、従って、絶縁膜2の厚さdとほぼ同じ厚さtを有
する電導体層積層体6を形成する(図8G)。この場
合、絶縁膜2の溝2aがW1 ≧2dで表される幅W1 を
有し、電導体層5を(d−t1 )で表される厚さとほぼ
同じ厚さt2 に形成するので、電導体層5は、絶縁膜2
の上面と溝2aの内面とのなす角部に対応する位置の表
面がまるみを帯びているが、電導体層4の上面に沿っ
て、厚さt2 を保って延長し、よって、電導体層積層体
6は、絶縁膜2の上面と溝2aの内面とのなす角部に対
応する位置の表面がまるみを帯びているが、基板1の上
面の絶縁膜2の溝2aに臨む領域、絶縁膜2の溝2aの
内面、及び絶縁膜2の上面による連続した面に沿って、
厚さt(=t2 +t1 )を保って延長し、また、このた
め、絶縁膜2の溝2aに臨む領域において、基板1側で
(W1 −2t)で表される幅とほぼ等しい幅W2 を有
し、基板1側とは反対側で幅W2 よりもわずかに広い幅
W2 ′を有する溝6aを形成している。Next, another conductive layer 5 made of, for example, gold is formed on the conductive layer 4 by a plating method using the conductive layer 4 as an electrode layer for plating, and is represented by (dt- 1 ). Is formed to have a thickness t 2 substantially equal to the thickness of the wiring layer main body, so that t = (t 2 + t) by the conductor layers 4 and 5.
1 ) Therefore, a conductor layer laminate 6 having a thickness t substantially equal to the thickness d of the insulating film 2 is formed (FIG. 8G). In this case, has a width W 1 of the groove 2a of the insulating film 2 is represented by W 1 ≧ 2d, formed approximately the same thickness t 2 and thickness represented the conductor layer 5 at (d-t 1) Therefore, the conductor layer 5 is made of the insulating film 2
Although the upper surface and the surface of the position corresponding to the angle portion of the inner surface of the groove 2a of rounded, along the upper surface of the conductor layer 4, and extend keeping the thickness t 2, therefore, conductor The layer stack 6 has a rounded surface at a position corresponding to a corner formed between the upper surface of the insulating film 2 and the inner surface of the groove 2a, but has a region facing the groove 2a of the insulating film 2 on the upper surface of the substrate 1. Along the inner surface of the groove 2a of the insulating film 2 and the continuous surface formed by the upper surface of the insulating film 2,
The length is extended while maintaining the thickness t (= t 2 + t 1 ). Therefore, in the region facing the groove 2 a of the insulating film 2, the width on the substrate 1 side is substantially equal to (W 1 -2t). It has a width W 2, to form a groove 6a having a width slightly wider W 2 'than the width W 2 at the side opposite to the substrate 1 side.
【0010】次に、電導体層積層体6上に、例えばフォ
トレジストでなり且つ溝6aだけを全く埋めている平面
パタ―ンを有するマスク層7を、比較的厚い厚さに形成
する(図8H)。Next, a relatively thick mask layer 7 made of, for example, a photoresist and having a plane pattern completely filling only the groove 6a is formed on the conductor layer laminate 6 (FIG. 1). 8H).
【0011】次に、電導体積層体6に対するマスク層7
をマスクとするイオンミリングを、絶縁膜2上において
基板1に達するまで行うことによって、電導体層積層体
6から、絶縁膜2内の溝2a内にそれを埋めるように延
長している配線層8を形成し、よって、基板1上に溝2
aを形成している絶縁膜2が形成され、その絶縁膜2の
溝2a内にそれを埋めるように配線層8が形成されてい
る構成を有する配線構体9を形成する(図8I)。この
場合、マスク層7は、その厚さが薄くなって、配線層8
上に残っている。Next, a mask layer 7 for the conductor laminate 6 is formed.
Milling is performed on the insulating film 2 until the substrate 1 is reached, so that the wiring layer extending from the conductor layer stack 6 to fill the groove 2a in the insulating film 2 is filled. 8 and thus the groove 2 on the substrate 1
Then, a wiring structure 9 having a configuration in which the insulating film 2 forming a is formed, and the wiring layer 8 is formed so as to fill the groove 2a of the insulating film 2 is formed (FIG. 8I). In this case, the thickness of the mask layer 7 is reduced, and
Remains on top.
【0012】次に、配線層8上から、マスク層7を除去
する(図8J)。Next, the mask layer 7 is removed from above the wiring layer 8 (FIG. 8J).
【0013】以上が、従来提案されている配線構体形成
法である。The above is the method of forming a wiring structure that has been conventionally proposed.
【0014】図7〜図9に示す従来の配線構体形成法に
よれば、基板1上に溝2aを形成している絶縁膜2が形
成され、その絶縁膜2の溝2a内にそれを埋めるように
配線層8が形成されている構成を有する配線構体9を、
容易に形成することができ、そして、この場合、配線構
体9を構成している配線層8を、絶縁膜2とほぼ同じ上
面高さを有するものとして形成することができる。According to the conventional wiring structure forming method shown in FIGS. 7 to 9, the insulating film 2 forming the groove 2a is formed on the substrate 1, and the insulating film 2 is buried in the groove 2a of the insulating film 2. Wiring structure 9 having a configuration in which wiring layer 8 is formed as described above,
It can be easily formed, and in this case, the wiring layer 8 constituting the wiring structure 9 can be formed to have substantially the same upper surface height as the insulating film 2.
【0015】このため、いま形成した配線構体9上に、
他の絶縁膜を介して、他の配線層を延長形成して、多層
配線構体を形成する場合、他の配線層を延長形成する他
の絶縁膜を、平坦な上面を有するものとして形成するこ
とができ、よって、他の配線層を、間断のおそれ少なく
形成することができる。For this reason, on the wiring structure 9 just formed,
When forming a multilayer wiring structure by extending another wiring layer through another insulating film, forming another insulating film extending and forming the other wiring layer as having a flat upper surface. Therefore, another wiring layer can be formed with less risk of interruption.
【0016】[0016]
【発明が解決しようとする課題】図7〜図9で上述した
従来の配線構体形成法の場合、配線構体9の配線層8
を、電導体層積層体6から、それに対する、電導体層積
層体6の溝6aだけを全く埋めているマスク層7をマス
クとするイオンミリングによって、絶縁膜2の厚さdの
2倍以上の幅W1 を有するものとして形成することがで
きるが、この場合、電導体層積層体6の溝6aが、上述
したように基板1側で(W1 −2t)とほぼひとしい幅
W2 を有し、基板1側とは反対側で幅W2 よりもわずか
に広い幅W2′を有し、従って、上広がりに形成されて
いるため、配線層8が、幅方向の側部において、突部1
0を残して形成されるおそれを有し、このため、配線層
8が、その全域に亘って絶縁膜2の上面と同じ高さを有
する平坦な上面を有するものとして形成されないおそれ
を有し、よって、上述においては、配線構体9上に、他
の絶縁膜を介して、他の配線層を、間断のおそれ少なく
形成することができると述べたが、その実、他の配線層
が間断して形成されるおそれを有する、という欠点を有
していた。In the case of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9, the wiring layer 8 of the wiring structure 9 is formed.
From the conductor layer stack 6 by ion milling using the mask layer 7 as a mask that completely fills only the grooves 6a of the conductor layer stack 6, with the thickness d of the insulating film 2 being twice or more. of can be formed as having a width W 1, in this case, the groove 6a of the conductive layer stack 6, the substrate 1 side as described above the (W 1 -2t) and approximately equal width W 2 And has a width W 2 ′ slightly larger than the width W 2 on the side opposite to the substrate 1 side, and is therefore formed to expand upward, so that the wiring layer 8 Projection 1
0, so that the wiring layer 8 may not be formed as having a flat upper surface having the same height as the upper surface of the insulating film 2 over the entire area, Therefore, in the above description, it has been described that another wiring layer can be formed on the wiring structure 9 with another insulating film interposed therebetween with less risk of interruption, but in fact, the other wiring layer is interrupted. There was a drawback that it might be formed.
【0017】よって、本発明は、上述した欠点のない、
新規な配線構体形成法を提案せんとするものである。Thus, the present invention is free of the above-mentioned disadvantages,
It is intended to propose a new wiring structure forming method.
【0018】[0018]
【課題を解決するための手段】本発明による配線構体形
成法は、(i)基板上に、絶縁膜を形成する工程と、
(ii)その絶縁膜に、その厚さの2倍以下の幅を有す
る溝の多数が上記絶縁膜の厚さの2倍以下の間隔を保っ
て配列されている構成を有する第1の溝列を形成する工
程と、(iii)上記基板上に、多数の第1の電導体
が、上記第1の溝列を構成している多数の溝内をそれぞ
れ埋めて配列されている構成を有する第1の電導体列を
形成する工程と、(iv)上記基板上から、上記絶縁膜
を、上記第1の電導体列を形成している領域において除
去することによって、上記基板上に、上記第1の電導体
列の多数の第1の電導体の外側面をそれぞれ内面とする
多数の第2の溝が配列されている構成を有する第2の溝
列を形成する工程と、(v)上記基板上に、上記多数の
第2の電導体が、上記第2の溝列を構成している多数の
第2の溝内をそれぞれ埋込めて配列されている構成を有
する第2の電導体列を形成し、よって、上記第1及び第
2の電導体列による配線層を形成する工程とを有する。According to the present invention, there is provided a method for forming a wiring structure, comprising the steps of (i) forming an insulating film on a substrate;
(Ii) a first groove row having a configuration in which a large number of grooves having a width of not more than twice the thickness thereof are arranged in the insulating film at intervals of not more than twice the thickness of the insulating film; And (iii) a plurality of first conductors having a configuration in which a plurality of first conductors are arranged on the substrate so as to fill the respective grooves constituting the first groove row. (Iv) removing the insulating film from the substrate in the region where the first conductor row is formed, thereby forming the first conductor row on the substrate. Forming a second groove row having a configuration in which a plurality of second grooves each having an outer surface of each of the plurality of first conductors of one conductor row as an inner surface are arranged; On the substrate, the plurality of second conductors are respectively arranged in the plurality of second grooves constituting the second groove row. A second conductor columns having a configuration that is arranged with great buried formed, thus, a step of forming a wiring layer according to the first and second conductor columns.
【0019】[0019]
【作用・効果】本発明による配線構体形成法によれば、
図7〜図9で上述した従来の配線構体形成法の場合と同
様に、基板上に溝を形成している絶縁膜が形成され、そ
の絶縁膜の溝内にそれを埋めるように、配線層が形成さ
れている構成を有する配線構体を、容易に形成すること
ができ、そして、この場合、配線構体を構成している配
線層を、絶縁膜とほぼ同じ上面高さを有するものとして
形成することができる。According to the wiring structure forming method of the present invention,
As in the case of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9, an insulating film forming a groove is formed on a substrate, and a wiring layer is formed so as to fill the groove in the insulating film. Can easily be formed, and in this case, the wiring layer forming the wiring structure is formed as having approximately the same top surface height as the insulating film. be able to.
【0020】このため、図7〜図9で前述した従来の配
線構体形成法の場合と同様に、いま形成した配線構体上
に、他の絶縁膜を介して、他の配線層を延長形成し、多
層配線構体を形成する場合、他の配線層を延長形成する
他の絶縁膜を、平坦な上面を有するものとして形成する
ことができ、よって、他の配線層を、間断のおそれ少な
く形成することができる。For this reason, as in the case of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9, another wiring layer is formed by extension through another insulating film on the wiring structure just formed. In the case of forming a multi-layer wiring structure, another insulating film extending from another wiring layer can be formed as having a flat upper surface, so that another wiring layer is formed with less risk of interruption. be able to.
【0021】しかしながら、本発明による配線構体形成
法の場合、配線層を、幅方向の側部を含む全域に亘っ
て、絶縁膜の上面と同じ高さを有する平坦な上面を有す
るものとして、容易に形成することができ、よって、配
線構体上に、他の絶縁膜を介して、他の配線層を、ほと
んど間断のおそれなしに形成することができる。However, in the case of the wiring structure forming method according to the present invention, the wiring layer is easily formed as having a flat upper surface having the same height as the upper surface of the insulating film over the entire region including the side portions in the width direction. Therefore, another wiring layer can be formed on the wiring structure via another insulating film with almost no risk of interruption.
【0022】[0022]
【実施例1】次に、図1〜図5を伴って、本発明による
配線構体形成法の第1の実施例を述べよう。Embodiment 1 Next, a first embodiment of a method for forming a wiring structure according to the present invention will be described with reference to FIGS.
【0023】図1〜図5において、図7〜図9との対応
部分には同一符号を付して示す。13In FIGS. 1 to 5, parts corresponding to those in FIGS. 7 to 9 are denoted by the same reference numerals. 13
【0024】図1〜図5に示す本発明による配線構体形
成法は、次に述べる順次の工程をとって、図7〜図9で
前述した従来の配線構体形成法の場合と同様に、基板上
に溝を形成している絶縁膜が形成され、その絶縁膜の溝
内にそれを埋めるように配線層が形成されている構成を
有する配線構体を形成する。The method for forming a wiring structure according to the present invention shown in FIGS. 1 to 5 takes the following sequential steps and performs the same steps as the conventional wiring structure forming method described above with reference to FIGS. A wiring structure having a structure in which an insulating film having a groove formed thereon is formed and a wiring layer is formed so as to fill the groove in the insulating film.
【0025】すなわち、図7〜図9で前述した従来の配
線構体形成法の場合と同様に、同様の基板1を予め用意
する(図1A)。That is, the same substrate 1 is prepared in advance as in the case of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9 (FIG. 1A).
【0026】そして、その基板1上に、図7〜図9で前
述した従来の配線構体形成法の場合と同様に、同様の絶
縁膜2を形成する(図1B)。Then, the same insulating film 2 is formed on the substrate 1 as in the case of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9 (FIG. 1B).
【0027】次に、絶縁膜2上に、例えばフォトレジス
トでなり、且つ図4Aまたは図4Bもしくは図4Cに示
すような、形成せんとする配線層に対応している平面パ
タ―ンを有する領域において、絶縁膜2の厚さをdとす
るときH1 ≦2dで表される幅H1 を有する窓13bの
多数が、S1 ≦2dで表される間隔S1 を保って順次配
列されている構成を有する窓列13cを有するマスク層
13を、フォトリソグラフィ法によって形成する(図1
C)。なお、マスク層13の窓列13cの各窓13b
は、図4Aに示す場合、、形成せんとする配線層の長さ
方向にだけ長く延長し、図4Bに示す場合、形成せんと
する配線層の長さ方向及び幅方向の双方に長く延長し、
図4Cに示す場合、形成せんとする配線層の長さ方向及
び幅方向に間断して延長しているものとして形成されて
いる。Next, a region having a planar pattern made of, for example, a photoresist and corresponding to a wiring layer to be formed, as shown in FIG. 4A, FIG. 4B or FIG. in the thickness of the insulating film 2 multiple window 13b having a width H 1 represented by H 1 ≦ 2d when the d is, are sequentially arranged at a distance S 1 represented by S 1 ≦ 2d Layer 13 having a window row 13c having a suitable configuration is formed by photolithography (FIG. 1).
C). Each window 13b of the window row 13c of the mask layer 13
4A, it is extended only in the length direction of the wiring layer to be formed in the case of FIG. 4A, and is extended in both the length direction and the width direction of the wiring layer to be formed in the case of FIG. 4B. ,
In the case shown in FIG. 4C, the wiring layer is formed so as to be interrupted and extended in the length direction and the width direction of the wiring layer to be formed.
【0028】次に、絶縁膜2に対するマスク層13をマ
スクとするエッチング処理によって、絶縁膜2に、マス
ク層13の窓列13cに対応している溝列2c、従っ
て、上述したH1 ≦2dで表される幅H1 を有する溝2
bの多数が上述したS1 ≦2dで表される間隔S1 を保
って順次配列されている構成を有する溝列2cを、基板
1に達する深さに形成する(図1D)。Next, by etching of the mask of the mask layer 13 to the insulating film 2, the insulating film 2, groove array 2c that correspond to the window column 13c of the mask layer 13, therefore, H 1 ≦ 2d described above groove 2 having a width H 1 represented in
Numerous b is a groove array 2c having a configuration that is sequentially arranged at a distance S 1 represented by S 1 ≦ 2d described above, to a depth reaching the substrate 1 (Fig. 1D).
【0029】次に、基板1上に、基板1の上面の絶縁膜
2の溝列2cの各溝2b及びマスク層13の窓列13c
の各窓13bに臨む領域、絶縁膜2の溝列2cの各溝2
bの内面及びマスク層13の窓列13cの各窓13bの
内面、及びマスク層13の上面に連続延長し、且つ絶縁
膜2の厚さdに比し十分薄い厚さt1 を有する電導体層
4を、図7〜図9で前述した従来の配線構体形成法の場
合と同様に、スパッタリング法によって、爾後鍍金用電
極層として用いられ且つ配線層の一部になるものとし
て、形成する(図1E)。この場合、電導体層4は、そ
れが絶縁膜2の厚さdに比し十分薄い厚さt1 に形成さ
れているため、基板1の上面の絶縁膜2の溝列2cの各
溝2b及びマスク層13の窓列13cの各窓13bに臨
む領域、絶縁膜2の溝列2cの各溝2bの内面及びマス
ク層13の窓列13cの各窓13bの内面、及びマスク
層13の上面による面に沿って、厚さt1 を保って、延
長している。Next, on the substrate 1, each groove 2b of the groove array 2c of the insulating film 2 on the upper surface of the substrate 1 and the window array 13c of the mask layer 13 are formed.
Of each of the grooves 2 in the groove row 2c of the insulating film 2 facing the respective windows 13b
b of the inner surface and the inner surface of each window 13b of the window columns 13c of the mask layer 13, and continuously extend to the upper surface of the mask layer 13, and conductors having a sufficiently small thickness t 1 compared to the thickness d of the insulating film 2 The layer 4 is formed by sputtering, as in the case of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9, so as to be used as an electrode layer for plating and to be a part of the wiring layer ( (FIG. 1E). In this case, since the conductor layer 4 is formed to have a thickness t 1 that is sufficiently smaller than the thickness d of the insulating film 2, each groove 2 b of the groove row 2 c of the insulating film 2 on the upper surface of the substrate 1 is formed. A region facing each window 13b of the window array 13c of the mask layer 13, an inner surface of each groove 2b of the groove array 2c of the insulating film 2, an inner surface of each window 13b of the window array 13c of the mask layer 13, and an upper surface of the mask layer 13 Along the plane defined by, while maintaining the thickness t 1 .
【0030】次に、電導体層4上に、他の電導体層5
を、電導体層4を鍍金用電極層として用いた鍍金法によ
って、t2 ≧(H1 −2t1 )/2で表される厚さt2
に、爾後配線層本体になるものとして、形成し、よっ
て、電導体層4及び5による電導体層積層体6を形成す
る(図2F)。この場合、絶縁膜2の溝列2cの各溝2
bがH1 ≦2dで表される幅H1 を有し、電導体層5を
t2 ≧(H1 −2t1 )/2で表される厚さt2 に形成
するので、電導体層5は、電導体層4と共働して、絶縁
膜2の溝列2cの各溝2b及びマスク層13の窓列13
cの各窓13bを全く埋めているものとして形成され、
よって、電導体層積層体6は、マスク層13の上面上に
厚さ(t1 +t2 )を保って延長しているが、絶縁膜2
の溝列2cの各溝2b及びマスク層13の窓列13cの
各窓13bを連続的に全く埋めているものとして形成さ
れている。Next, another conductor layer 5 is formed on the conductor layer 4.
By a plating method using the conductor layer 4 as a plating electrode layer, a thickness t 2 represented by t 2 ≧ (H 1 −2t 1 ) / 2.
Then, the conductor layer is formed so as to become the wiring layer main body, so that the conductor layer laminate 6 including the conductor layers 4 and 5 is formed (FIG. 2F). In this case, each groove 2 of the groove row 2c of the insulating film 2
b has a width H 1 represented by H 1 ≦ 2d, and the conductor layer 5 is formed to have a thickness t 2 represented by t 2 ≧ (H 1 −2t 1 ) / 2. 5 cooperate with the conductor layer 4 and each groove 2b of the groove array 2c of the insulating film 2 and the window array 13 of the mask layer 13.
c is formed as completely filling each window 13b,
Therefore, the conductor layer laminate 6 extends on the upper surface of the mask layer 13 while maintaining the thickness (t 1 + t 2 ).
The grooves 2b of the groove row 2c and the windows 13b of the window row 13c of the mask layer 13 are continuously and completely filled.
【0031】次に、電導体層積層体6及びマスク層13
に対するイオンミリングを、絶縁膜2上において基板1
に達し、絶縁膜2の溝列2cの各溝2b内において絶縁
膜2の上面高さに対応する高さ位置に達するまで行うこ
とによって、電導体層積層体6から、多数の電導体11
aが絶縁膜2の溝列2cの多数の溝2b内をそれぞれ埋
めて配列されている構成を有する電導体列11を形成す
る(図2G)。Next, the conductor layer laminate 6 and the mask layer 13
Milling of the substrate 1 on the insulating film 2
From the conductor layer stack 6 to a large number of conductors 11 in each groove 2b of the groove row 2c of the insulation film 2 until the height position corresponding to the height of the upper surface of the insulation film 2 is reached.
The conductor row 11 having a configuration in which “a” is arranged so as to fill each of the plurality of grooves 2b of the groove row 2c of the insulating film 2 is formed (FIG. 2G).
【0032】次に、絶縁膜2上に、図5Aまたは図5B
もしくは図5Cに示すように、例えばフォトレジストで
なり且つ電導体列11を形成している領域を外部に臨ま
せている、図7〜図9で前述した従来の配線構体形成法
の場合の図7Cに示す工程で形成したと同様の、幅W1
を有する窓3aを有するマスク層3を形成する(図2
H)。Next, FIG. 5A or FIG.
Alternatively, as shown in FIG. 5C, a diagram of the conventional wiring structure forming method described above with reference to FIGS. 7 to 9, which is made of, for example, a photoresist and exposes a region where the conductor row 11 is formed, to the outside. The width W 1 is the same as that formed in the step shown in FIG. 7C.
Of the mask layer 3 having the window 3a having
H).
【0033】次に、絶縁膜2に対するマスク層3をマス
クとするドライエッチング処理を可とするエッチング処
理によって、絶縁膜2を、マスク層3の窓3aに臨む領
域において除去することによって、絶縁膜2に、図7〜
図9で前述した従来の配線構体形成法の場合の図7Dに
示す工程で形成したと同様の幅W1 を有する溝2aが形
成され、そして、基板1上に、溝2a内に臨む領域にお
いて、電導体列11の多数の電導体11aの外側面を内
面とする多数の溝12bが配列されている構成を有する
溝列12を形成している構成を得る(図2I)。この場
合、溝列12の各溝12bは、前述したS1 ≦2dで表
される間隔S1 と等しい幅H2 を有し、また、多数の溝
12bは、前述したH1 ≦2dで表される幅H1 と等し
い間隔S2 を保って順次配列されている。Next, the insulating film 2 is removed in a region facing the window 3a of the mask layer 3 by an etching process that allows dry etching using the mask layer 3 as a mask. 2, FIG.
Grooves 2a having a width W 1 of the same as formed in the step shown in FIG. 7D of the conventional wiring structure forming method described above in FIG. 9 is formed and, on the substrate 1, in the region facing the groove 2a Then, a configuration is obtained in which a groove row 12 having a configuration in which a large number of grooves 12b having an outer surface of a large number of conductors 11a as an inner surface is arranged (FIG. 2I). Table In this case, the grooves 12b of the groove array 12 has a spacing S 1 and equal to the width H 2 represented by S 1 ≦ 2d described above, also, a number of grooves 12b are H 1 ≦ 2d described above are successively arranged while maintaining a width H 1 equal spacing S 2 being.
【0034】 次に、絶縁膜2上から、マスク層3を除去
する(図2J)。[0034] Next, the mask layer 3 is removed from the insulating film 2.
(FIG. 2J).
【0035】次に、基板1上に、基板1の上面の溝列1
2cの各溝12bに臨む領域、溝列12cの各溝12b
の内面、及び絶縁膜2の上面に連続延長し且つ絶縁膜2
の厚さdに比し十分薄い厚さt1 ′を有する電導体層
4′を、図1Eに示す工程で電導体層4を形成した場合
と同様に、スパッタリング法によって、爾後鍍金用電極
層として用いられ且つ配線層の一部になるものとして、
形成する(図3K)。この場合、電導体層4′は、それ
が絶縁膜2の厚さdに比し十分薄い厚さt1 ′に形成さ
れているため、基板1の溝列12cの各溝12bに臨む
領域、溝列12cの各溝12bの内面、及び絶縁膜2の
上面による面に沿って、厚さt1 ′を保って、延長して
いる。Next, a groove row 1 on the upper surface of the substrate 1 is formed on the substrate 1.
Area facing each groove 12b of 2c, each groove 12b of groove row 12c
Of the insulating film 2 and the upper surface of the insulating film 2
Of the 'conductor layer 4 having a' thin enough thickness t 1 compared to the thickness d, as in the case of forming the conductor layer 4 in the step shown in FIG. 1E, by sputtering, subsequent plating electrode layer And used as a part of the wiring layer,
(FIG. 3K). In this case, since the conductor layer 4 ′ is formed to have a sufficiently small thickness t 1 ′ as compared with the thickness d of the insulating film 2, a region facing each groove 12 b of the groove row 12 c of the substrate 1, inner surfaces of the groove 12b of the groove array 12c, and along the surface by the upper surface of the insulating film 2, while maintaining the thickness t 1 ', is extended.
【0036】次に、電導体層4′上に、他の電導体層
5′を、図1Fに示す工程で電導体層5を形成した場合
と同様に、電導体層4′を鍍金用電極層として用いた鍍
金法によって、t2 ′≧(H2 −2t1 ′)/2で表さ
れる厚さt2 ′に、爾後配線層本体になるものとして、
形成し、よって、電導体層4′及び5′による電導体層
積層体6′を形成する(図3L)。この場合、溝列12
cの各溝12bがH2 ≦2dで表される幅H2 を有し、
電導体層5′をt2 ′≧(H2 −2t1 ′)/2で表さ
れる厚さt2 ′に形成するので、電導体層5′は、電導
体層4′と共働して、溝列12cの各溝12bを全く埋
めているものとして形成され、よって、電導体層積層体
6′は、絶縁膜2の上面上に厚さ(t1 ′+t2 ′)を
保って延長しているが、溝列12cの各溝12bを全く
埋めているものとして形成されている。Next, another conductive layer 5 'is formed on the conductive layer 4' in the same manner as the case where the conductive layer 5 is formed in the step shown in FIG. According to the plating method used as the layer, the thickness t 2 ′ represented by t 2 ′ ≧ (H 2 −2t 1 ′) / 2,
Thus, a conductor layer laminate 6 'is formed by the conductor layers 4' and 5 '(FIG. 3L). In this case, the groove row 12
c each groove 12b has a width H 2 represented by H 2 ≦ 2d,
Since forming 'a t 2' conductor layer 5 ≧ (H 2 -2t 1 ') / 2 the thickness t 2 represented by', conductor layer 5 'is conductor layer 4' cooperating with Therefore, the conductor layer laminate 6 ′ is formed so as to completely fill each groove 12 b of the groove row 12 c, so that the thickness (t 1 ′ + t 2 ′) is maintained on the upper surface of the insulating film 2. Although it is extended, it is formed as completely filling each groove 12b of the groove row 12c.
【0037】次に、電導体層積層体6′に対するイオン
ミリングを、絶縁膜2上において基板1に達し、溝列1
2cの各溝12b内において絶縁膜2の上面高さに対す
る高さ位置に達するまで行うことによって、電導体層積
層体6′から、多数の電導体11a′が溝列12cの多
数の溝12b内にそれぞれ埋めて配列されている構成を
有する電導体列11′を形成し、よって、電導体列11
及び11′による配線層8を形成する(図3M)。Next, ion milling of the conductor layer laminate 6 ′ is performed on the insulating film 2 to reach the substrate 1,
By performing the process until reaching the height position with respect to the upper surface height of the insulating film 2 in each groove 12b of 2c, a large number of conductors 11a 'are removed from the large number of grooves 12b of the groove row 12c from the conductor layer laminate 6'. To form a conductor row 11 'having a configuration arranged so as to be buried in each of the conductor rows 11'
And 11 'are formed (FIG. 3M).
【0038】以上が、本発明による配線構体形成法の第
1の実施例である。The above is the first embodiment of the wiring structure forming method according to the present invention.
【0039】図1〜図5に示す本発明による配線構体形
成法によれば、図7〜図9で上述した従来の配線構体形
成法の場合と同様に、基板1上に溝2aを形成している
絶縁膜2が形成され、その絶縁膜2の溝2a内にそれを
埋めるように配線層8が形成されている構成を有する配
線構体9を、容易に形成することができ、そして、この
場合、配線構体9を構成している配線層8を、絶縁膜2
とほぼ同じ上面高さを有するものとして形成することが
できる。According to the wiring structure forming method of the present invention shown in FIGS. 1 to 5, the groove 2a is formed on the substrate 1 in the same manner as in the conventional wiring structure forming method described above with reference to FIGS. A wiring structure 9 having a structure in which the insulating film 2 is formed and the wiring layer 8 is formed so as to fill the groove 2a of the insulating film 2 can be easily formed. In this case, the wiring layer 8 forming the wiring structure 9 is
It can be formed as having the same upper surface height as.
【0040】このため、図7〜図9で前述した従来の配
線構体形成法の場合と同様に、いま形成した配線構体9
上に、他の絶縁膜を介して、他の配線層を延長形成し、
多層配線構体を形成する場合、他の配線層を延長形成す
る他の絶縁膜を、平坦な上面を有するものとして形成す
ることができ、よって、他の配線層を、間断のおそれ少
なく形成することができる。For this reason, as in the case of the conventional wiring structure forming method described above with reference to FIGS.
On top, another wiring layer is extended through another insulating film,
In the case of forming a multilayer wiring structure, another insulating film extending from another wiring layer can be formed as having a flat upper surface, and therefore, the other wiring layer can be formed with less risk of interruption. Can be.
【0041】しかしながら、図1〜図5に示す本発明に
よる配線構体形成法の場合、配線層8を、幅方向の側部
を含む全域に亘って、絶縁膜2の上面と同じ高さを有す
る平坦な上面を有するものとして、容易に形成すること
ができ、よって、配線構体9上に、他の絶縁膜を介し
て、他の配線層を、ほとんど間断のおそれなしに形成す
ることができる。However, in the case of the wiring structure forming method according to the present invention shown in FIGS. 1 to 5, the wiring layer 8 has the same height as the upper surface of the insulating film 2 over the entire region including the width direction side portions. It can be easily formed as having a flat upper surface, so that another wiring layer can be formed on the wiring structure 9 via another insulating film with almost no risk of interruption.
【0042】[0042]
【実施例2】次に、図6を伴って、本発明による配線構
体形成法の第2の実施例を述べよう。Embodiment 2 Next, a second embodiment of the method for forming a wiring structure according to the present invention will be described with reference to FIG.
【0043】図6において、図1〜図5との対応部分に
は同一符号付して示す。In FIG. 6, parts corresponding to those in FIGS. 1 to 5 are denoted by the same reference numerals.
【0044】本発明による配線構体形成法の第2の実施
例は、次に述べる順次の工程をとって、図1〜図5で上
述した本発明による配線構体形成法の第1の実施例で形
成されると同様の配線構体を形成する。The second embodiment of the wiring structure forming method according to the present invention is the same as the first embodiment of the wiring structure forming method according to the present invention described above with reference to FIGS. A similar wiring structure is formed as it is formed.
【0045】すなわち、図1〜図5で上述した本発明に
よる配線構体形成法の第1の実施例における図1A〜D
で上述したと同様の順次の工程をとって、図6Aに示す
ように、図10で得られたと同様の、基板1上に絶縁膜
2が形成され、そして、その絶縁膜2に、幅H1 (≦2
d)を有する多数の溝2bが、間隔S1 (≦2d)を保
って配列されている構成を有する溝列2cが、マスク層
13を用いたエッチング処理によって形成されている構
成を得る。1A to 1D in the first embodiment of the wiring structure forming method according to the present invention described above with reference to FIGS.
6A, an insulating film 2 is formed on the substrate 1 similar to that obtained in FIG. 10, and the insulating film 2 has a width H as shown in FIG. 6A. 1 (≦ 2
A groove row 2c having a configuration in which a large number of grooves 2b having d) are arranged with an interval S 1 (≦ 2d) is obtained by an etching process using the mask layer 13.
【0046】次に、図6Bに示すように、絶縁膜2上か
ら、マスク層13を除去する。Next, as shown in FIG. 6B, the mask layer 13 is removed from the insulating film 2.
【0047】次に、図6Cに示すように、図1〜図5で
上述した本発明による配線構体形成法の第1の実施例に
おける図1Eで上述した工程に準じて、基板1の絶縁膜
2の溝列2cの各溝2bに臨む領域、溝列2cの各溝2
bの内面、及び絶縁膜2の上面上に連続延長している、
図1Eで上述したと同様の電導体層4を形成する。Next, as shown in FIG. 6C, the insulating film of the substrate 1 is formed according to the steps described above with reference to FIG. 1E in the first embodiment of the wiring structure forming method according to the present invention described above with reference to FIGS. Area facing each groove 2b of the second groove row 2c, each groove 2 of the groove row 2c
b, and continuously extends on the upper surface of the insulating film 2.
A conductor layer 4 similar to that described above with reference to FIG. 1E is formed.
【0048】次に、図6Dに示すように、図2Fで上述
した工程に準じて、電導体層5上に、図2Fで上述した
と同様の電導体層5を形成する。Next, as shown in FIG. 6D, a conductive layer 5 similar to that described with reference to FIG. 2F is formed on the conductive layer 5 in accordance with the process described above with reference to FIG. 2F.
【0049】次に、図6Eに示すように、図1〜図5で
上述した本発明による配線構体形成法の第1の実施例に
おける図2Gで上述した工程に準じて、電導体層積層体
6から、イオンミリングによって、図2Gで上述したと
同様の電導体列11を形成する。Next, as shown in FIG. 6E, according to the steps described above with reference to FIG. 2G in the first embodiment of the wiring structure forming method according to the present invention described above with reference to FIGS. From 6, a conductor row 11 similar to that described above with reference to FIG. 2G is formed by ion milling.
【0050】以下、図1〜図5で上述した本発明による
配線構体形成法の第1の実施例における図2H〜J、及
び図3L〜Mで上述したと同様の工程を順次とって、図
3Mで上述したと同様の、同様に配線層8を形成してい
る同様の配線構体9を形成する。Hereinafter, in the first embodiment of the wiring structure forming method according to the present invention described above with reference to FIGS. 1 to 5, steps similar to those described above with reference to FIGS. In 3M, a similar wiring structure 9 similar to that described above and similarly forming the wiring layer 8 is formed.
【0051】以上が、本発明による配線構体形成法の第
2の実施例である。The above is the second embodiment of the wiring structure forming method according to the present invention.
【0052】このような本発明による配線構体形成法の
第2の実施例によれば、電導体層積層体6を、図1〜図
5で上述した本発明による配線構体形成法の第1の実施
例の場合、マスク層13を除去せず形成したのに代え、
マスク層13を除去せずに形成していることを除いて、
図1〜図5で上述した本発明による配線構体形成法の第
1の実施例と同様であるので、詳細説明は省略するが、
図1〜図5で上述した本発明による配線構体形成法の第
1の実施例の場合と同様の優れた作用効果が得られるこ
とは明らかである。According to the second embodiment of the wiring structure forming method according to the present invention, the conductor layer laminate 6 is formed by the first method of the wiring structure forming method according to the present invention described above with reference to FIGS. In the case of the embodiment, instead of forming the mask layer 13 without removing it,
Except that the mask layer 13 is formed without being removed,
Since the wiring structure forming method according to the first embodiment of the present invention described above with reference to FIGS.
It is apparent that the same excellent operational effects as those of the first embodiment of the wiring structure forming method according to the present invention described above with reference to FIGS.
【0053】なお、上述においては、本発明による配線
構体形成法に関し、2つの実施例を述べたに留まり、本
発明の精神を脱することなしに、種々の変型、変更をな
し得るであろう。In the above description, the wiring structure forming method according to the present invention has been described only with reference to the two embodiments, and various modifications and changes may be made without departing from the spirit of the present invention. .
【図1】本発明による配線構体形成法の第1の実施例を
示す、順次の工程における略線的断面図である。FIG. 1 is a schematic sectional view showing sequential steps in a first embodiment of a method for forming a wiring structure according to the present invention.
【図2】本発明による配線構体形成法の第1の実施例を
示す、図1に示す順次の工程に続く、順次の工程におけ
る略線的断面図である。FIG. 2 is a schematic cross-sectional view showing a first embodiment of a wiring structure forming method according to the present invention, which is a sequential step following the sequential step shown in FIG.
【図3】本発明による配線構体形成法の第1の実施例を
示す、図2に示す順次の工程に続く、順次の工程におけ
る略線的断面図である。FIG. 3 is a schematic cross-sectional view showing a first embodiment of the wiring structure forming method according to the present invention, which is a sequential step following the sequential step shown in FIG. 2;
【図4】本発明による配線構体形成法の第1の実施例に
おける、図1Cの工程で形成されるマスク層の略線的平
面図の実施例である。FIG. 4 is an example of a schematic plan view of a mask layer formed in the step of FIG. 1C in the first example of the wiring structure forming method according to the present invention.
【図5】本発明による配線構体形成法の第1の実施例に
おける、図1Hの工程で形成されるマスク層の略線的平
面図の実施例である。FIG. 5 is an example of a schematic plan view of a mask layer formed in the step of FIG. 1H in the first example of the wiring structure forming method according to the present invention.
【図6】本発明による配線構体形成法の第2の実施例を
示す、順次の工程における略線的断面図である。FIG. 6 is a schematic sectional view showing sequential steps in a second embodiment of the wiring structure forming method according to the present invention.
【図7】従来の配線構体形成法を示す、順次の工程にお
ける略線的断面図である。FIG. 7 is a schematic cross-sectional view showing sequential steps in a conventional wiring structure forming method.
【図8】従来の配線構体形成法を示す、図7に示す順次
の工程に続く、順次の工程における略線的断面図であ
る。FIG. 8 is a schematic cross-sectional view showing a conventional wiring structure forming method in a sequential step following the sequential step shown in FIG. 7;
【図9】従来の配線構体形成法における、図7Cの工程
で形成されるマスク層の略線的平面図である。FIG. 9 is a schematic plan view of a mask layer formed in the step of FIG. 7C in a conventional wiring structure forming method.
1 基板 2 絶縁膜 2a 絶縁膜2に形成している溝 2b 溝列2cを構成している多数の溝 2c 絶縁膜2に形成された溝列 3 マスク層 3a マスク層3の窓 4、4′ 電導体層 5、5′ 電導体層 6、6′ 電導体層積層体 7 マスク層 8 配線層 9 配線構体 11、11′ 電導体列 11a、11a′ 電導体列を構成している多数の電導
体 13 マスク層 13b 窓列13cを構成している多数の窓 13c マスク層13の窓列Reference Signs List 1 substrate 2 insulating film 2a groove 2b formed in insulating film 2 many grooves forming groove line 2c 2c groove line formed in insulating film 2 3 mask layer 3a window of mask layer 3 4, 4 ' Conductor layer 5, 5 'Conductor layer 6, 6' Conductor layer laminate 7 Mask layer 8 Wiring layer 9 Wiring structure 11, 11 'Conductor row 11a, 11a' Many conductors forming the conductor row Conductor 13 mask layer 13b many windows 13c constituting window row 13c window row of mask layer 13
Claims (1)
数が上記絶縁膜の厚さの2倍以下の間隔を保って配列さ
れている構成を有する第1の溝列を形成する工程と、 上記基板上に、多数の第1の電導体が上記第1の溝列を
構成している多数の溝内をそれぞれ埋めて配列されてい
る構成を有する第1の電導体列を形成する工程と、 上記基板上から、上記絶縁膜を、上記第1の電導体列を
形成している領域において除去することによって、上記
基板上に、上記第1の電導体列の多数の第1の電導体の
外側面をそれぞれ内面とする多数の第2の溝が配列され
ている構成を有する第2の溝列を形成する工程と、 上記基板上に、上記多数の第2の電導体が上記第2の溝
列を構成している多数の第2の溝内をそれぞれ埋込めて
配列されている構成を有する第2の電導体列を形成し、
よって、上記第1及び第2の電導体列による配線層を形
成する工程とを有することを特徴とする配線構体形成
法。A step of forming an insulating film on a substrate, wherein a plurality of grooves having a width of not more than twice the thickness of the insulating film have an interval of not more than twice the thickness of the insulating film. Forming a first groove row having a configuration that is arranged while being held; and, on the substrate, a plurality of first conductors are respectively formed in the plurality of grooves forming the first groove row. Forming a first conductor row having a configuration that is buried and arranged, and removing the insulating film from the substrate in a region where the first conductor row is formed, A second groove row having a configuration in which a large number of second grooves each having an outside surface of each of the large number of first conductors of the first conductor row as an inner surface is formed on the substrate. A plurality of second conductors on the substrate, wherein the plurality of second conductors constitute the second groove row. Forming a second conductor columns having a configuration that is arranged with great filled in the grooves, respectively,
Forming a wiring layer using the first and second conductor rows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29935292A JP3163591B2 (en) | 1992-10-12 | 1992-10-12 | Wiring structure formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29935292A JP3163591B2 (en) | 1992-10-12 | 1992-10-12 | Wiring structure formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06124947A JPH06124947A (en) | 1994-05-06 |
| JP3163591B2 true JP3163591B2 (en) | 2001-05-08 |
Family
ID=17871450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29935292A Expired - Fee Related JP3163591B2 (en) | 1992-10-12 | 1992-10-12 | Wiring structure formation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163591B2 (en) |
-
1992
- 1992-10-12 JP JP29935292A patent/JP3163591B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06124947A (en) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116360B2 (en) | Method for forming self-aligned contact hole and semiconductor device | |
| JPH05136132A (en) | Method for reducing step difference in multi-layer structure of semiconductor element and semiconductor element having multi-layer step reducing dummy layer | |
| JP3163591B2 (en) | Wiring structure formation method | |
| US5258328A (en) | Method of forming multilayered wiring structure of semiconductor device | |
| JPS63240045A (en) | Semiconductor device | |
| JP2924088B2 (en) | Semiconductor device | |
| JPH0496270A (en) | Manufacture of semiconductor device | |
| JPS63260054A (en) | Semiconductor integrated circuit device | |
| JPS613431A (en) | Semiconductor device with multilayer interconnection and manufacture thereof | |
| JPH05226475A (en) | Method for manufacturing semiconductor device | |
| JPH0856024A (en) | Method of manufacturing integrated circuit | |
| JP3435317B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JPH01274453A (en) | Semiconductor device and manufacture thereof | |
| JP2901367B2 (en) | Semiconductor memory device | |
| JPS60177689A (en) | superconducting circuit device | |
| US20090079086A1 (en) | Semiconductor Device | |
| JPS6347952A (en) | Semiconductor device | |
| JPH07101735B2 (en) | Method of manufacturing image sensor | |
| JPH05304268A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1041299A (en) | Manufacturing semiconductor device | |
| JPS63100750A (en) | Semiconductor device | |
| JPH05343546A (en) | Semiconductor integrated circuit | |
| JPH03185728A (en) | Manufacture of semiconductor device | |
| JPH06104400A (en) | Method for manufacturing semiconductor device | |
| JPH01175246A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |