JP3178855B2 - Semiconductor element - Google Patents
Semiconductor elementInfo
- Publication number
- JP3178855B2 JP3178855B2 JP09740391A JP9740391A JP3178855B2 JP 3178855 B2 JP3178855 B2 JP 3178855B2 JP 09740391 A JP09740391 A JP 09740391A JP 9740391 A JP9740391 A JP 9740391A JP 3178855 B2 JP3178855 B2 JP 3178855B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- channel
- drain
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置における出
力回路部、特にその保護回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output circuit in a semiconductor device, and more particularly to a protection circuit for the output circuit.
【0002】[0002]
【従来の技術】半導体デバイスにおいては、外部よりの
静電気等によるノイズから内部素子の破壊を保護する為
に、保護用素子を入力、出力部に設けている。従来のそ
れを図3にダイオードクランプ方式の保護回路(等価回
路)及び図4に素子構成を示す。外部から出力パットに
高電圧がかかった場合、即ち、図4における出力部ドレ
イン2,3に高電圧が印加され、出力部MOS Tr
(MOSトランジスタ)のゲート電極5の間のゲート酸
化膜に高電圧が印加される。しかしながら2,3のドレ
イン部で各々のダイオード耐圧で印加電圧はクランプさ
れ、その耐圧分のみの電圧がゲート膜に印加されること
になる。又、電圧はクランプされるが、各ドレインより
GND、電源へ流れ込む電流が発生する。2. Description of the Related Art In a semiconductor device, a protection element is provided in an input / output section in order to protect the internal element from damage caused by external static electricity or the like. FIG. 3 shows a conventional diode-clamp protection circuit (equivalent circuit), and FIG. 4 shows an element configuration. When a high voltage is applied to the output pad from the outside, that is, a high voltage is applied to the output drains 2 and 3 in FIG.
A high voltage is applied to a gate oxide film between gate electrodes 5 of (MOS transistors). However, the applied voltage is clamped by the respective diode withstand voltages at the two or three drain portions, and only the voltage corresponding to the withstand voltage is applied to the gate film. Further, although the voltage is clamped, a current flows from each drain to GND and the power supply.
【0003】このクランプされた電圧及び電流と出力素
子の耐性により、出力素子を保護している。The output element is protected by the clamped voltage and current and the resistance of the output element.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、前述の
構成では素子の微細化に伴い、出力素子の耐性は弱くな
る。即ち、ゲート酸化膜厚100Åの素子では、クラン
プ電圧を約10V以下に制御する必要があるが、微細T
rにおいては、Hot Electron耐性を得る
為、LDD構造、DDD構造として、逆にドレイン耐圧
が向上してしまう。この為、前述の効果を得るのが困難
となる。However, in the above-described configuration, the resistance of the output element is reduced as the element is miniaturized. That is, in a device having a gate oxide film thickness of 100 °, it is necessary to control the clamp voltage to about 10 V or less.
In the case of r, in order to obtain Hot Electron resistance, the LDD structure and the DDD structure, on the contrary, the drain breakdown voltage is improved. Therefore, it is difficult to obtain the above-described effects.
【0005】この発明は以上述べた、微細Trで構成さ
れる出力部の保護を実施した保護素子を提供することを
目的とする。An object of the present invention is to provide a protection element which protects an output section composed of a fine Tr as described above.
【0006】[0006]
【課題を解決するための手段】前述の課題解決のために
本発明では、半導体デバイスの出力素子において、外部
よりのノイズによる破壊及び劣化を防止する為に、出力
素子と出力パット間にダミーとなるTr構造を有する素
子と、その一方の出力に近い第2のドレイン部におい
て、出力素子の主なる機能となる第1のドレイン部よ
り、接合耐圧が低い接合を設けるようにしたものであ
る。In order to solve the above-mentioned problems, according to the present invention, a dummy element is provided between an output element and an output pad to prevent destruction and deterioration due to external noise in an output element of a semiconductor device. And a junction having a lower withstand voltage than the first drain, which is a main function of the output element, is provided in the element having the Tr structure and the second drain near one of the outputs.
【0007】[0007]
【作用】前述のように本発明は、出力素子と出力パット
の間に、ダミーゲート電極と、出力Trのドレイン耐圧
より低い耐圧を有するドレイン部を設けたので、微細出
力Trの破壊及び電子注入によるリーク等の劣化を防止
出来る。As described above, according to the present invention, the dummy gate electrode and the drain portion having a withstand voltage lower than the drain withstand voltage of the output Tr are provided between the output element and the output pad. Degradation due to leakage and the like can be prevented.
【0008】[0008]
【実施例】図1は本発明の出力素子及び保護素子の実施
例の構造図であり、図5はその等価回路である。出力素
子のNチャンネルトランジスタは、主にそのソース部
6、第1のドレイン部7及びゲート部14より構成さ
れ、Pチャンネルトランジスタはそのソース部11、第
1のドレイン部10、ゲート部17より構成され、それ
らの出力PAD側に各々、8,9の第2ドレイン部と1
5,16のダミーゲート電極部を設けたものである。
又、これら各々7,8,15及び9,16,10は同電
位を得る為にメタル配線で出力PADへ接続される。
(図1の構成図では省略)又出力トランジスタの各々の
第2のドレイン8,9は、各々の第1のドレイン7,1
0よりその接合耐圧を低い耐圧で形成されたドレイン部
より構成される。FIG. 1 is a structural view of an embodiment of an output element and a protection element according to the present invention, and FIG. 5 is an equivalent circuit thereof. The N-channel transistor of the output element is mainly composed of the source part 6, the first drain part 7 and the gate part 14, and the P-channel transistor is composed of the source part 11, the first drain part 10 and the gate part 17. And their output PAD sides respectively have 8, 9 second drain sections and 1
5 and 16 dummy gate electrode portions are provided.
Also, these 7, 8, 15 and 9, 16, 10 are connected to the output PAD by metal wiring to obtain the same potential.
(Omitted in the configuration diagram of FIG. 1) Also, each second drain 8, 9 of the output transistor is connected to each first drain 7, 1
The drain portion is formed with a junction breakdown voltage lower than zero.
【0009】外部から半導体デバイスに入り込む静電気
等の高電圧は、出力部の第2のドレイン8,9により、
電圧がクランプされ、その電流はGND、もしくは電源
へ流れ込む。その為に出力機能を有するトランジスタ部
への印加電圧及び電流は制御されたものとなり、出力素
子の破壊、劣化を防止できる。又、15,16の各々の
ダミー用ゲート電極は、各々の第2のドレイン電圧を低
下させる為に設けたものである。各々の接合耐圧はその
接する半導体の不純物濃度及び該当接合の不純物濃度,
接合の深さ,接合表面近傍の不純物プロファイルにて設
定可能であり、ゲート電極と該当接合で形成される場合
は、即ち、図2にて示すA部は最も低い接合耐圧を示
す。又、この接合耐圧は半導体デバイスにおける電圧動
作範囲の上限迄低く設定すれば良い。The high voltage such as static electricity that enters the semiconductor device from the outside is generated by the second drains 8 and 9 of the output unit.
The voltage is clamped and the current flows to GND or the power supply. Therefore, the applied voltage and current to the transistor portion having the output function are controlled, and the destruction and deterioration of the output element can be prevented. Further, each of the dummy gate electrodes 15 and 16 is provided to reduce the second drain voltage. The breakdown voltage of each junction is determined by the impurity concentration of the semiconductor in contact with it and the impurity concentration of the corresponding junction,
It can be set by the junction depth and the impurity profile in the vicinity of the junction surface. When formed by the gate electrode and the corresponding junction, that is, the portion A shown in FIG. 2 has the lowest junction breakdown voltage. The junction withstand voltage may be set as low as the upper limit of the voltage operation range in the semiconductor device.
【0010】[0010]
【発明の効果】以上説明したように、本発明は出力素子
と出力パットの間に、ダミーゲート電極と、出力Trの
ドレイン耐圧より低い耐圧を有るドレイン部を設けたの
で、微細出力Trの破壊及び電子注入によるリーク等の
劣化を防止出来る。As described above, according to the present invention, a dummy gate electrode and a drain portion having a withstand voltage lower than the drain withstand voltage of the output Tr are provided between the output element and the output pad. Further, it is possible to prevent deterioration such as leakage due to electron injection.
【図1】本発明の実施例の構成図FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図2】接合部説明図FIG. 2 is an explanatory view of a joint.
【図3】従来の出力部等価回路図FIG. 3 is an equivalent circuit diagram of a conventional output unit.
【図4】従来の出力回路部構成図FIG. 4 is a configuration diagram of a conventional output circuit unit.
【図5】本発明の実施例の等価回路図FIG. 5 is an equivalent circuit diagram of the embodiment of the present invention.
8 Nチャンネル出力トランジスタ第2ドレイン部 9 Pチャンネル出力トランジスタ第2ドレイン部 15 Nチャンネル出力トランジスタダミー電極 17 Pチャンネル出力トランジスタダミー電極 8 N-channel output transistor second drain section 9 P-channel output transistor second drain section 15 N-channel output transistor dummy electrode 17 P-channel output transistor dummy electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 (58)調査した分野(Int.Cl.7,DB名) H01L 27/06 H01L 27/08 H01L 27/088 - 27/092 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 identification code FI H01L 29/78 (58) Investigated field (Int.Cl. 7 , DB name) H01L 27/06 H01L 27/08 H01L 27/088 -27/092
Claims (3)
第1出力トランジスタを有する半導体素子において、 前記第1出力トランジスタの第1ドレインに接続された
第1ソースと、前記第1ドレインの耐圧よりも低い耐圧
を有し、かつ前記出力端子に接続された第2ドレイン
と、前記第1ソース及び前記第2ドレインに接続された
第1ゲートとを備えた第1保護トランジスタを有するこ
とを特徴とする半導体素子。1. A semiconductor device having a first output transistor connected between a first potential and an output terminal, wherein: a first source connected to a first drain of the first output transistor; A first protection transistor having a withstand voltage lower than the withstand voltage of the first protection transistor and having a second drain connected to the output terminal, and a first gate connected to the first source and the second drain. A semiconductor element characterized by the above-mentioned.
ランジスタと、 前記第2出力トランジスタの第3ドレインに接続された
第2ソースと、前記第3ドレインの耐圧よりも低い耐圧
を有し、かつ前記出力端子に接続された第4ドレイン
と、前記第2ソース及び第4ドレインに接続されたゲー
トとを備えた第2保護トランジスタとを有することを特
徴とする請求項1記載の半導体素子。2. The semiconductor device according to claim 1, wherein: a second output transistor connected between a second potential and the output terminal; and a second source connected to a third drain of the second output transistor. And a fourth protection transistor having a breakdown voltage lower than the breakdown voltage of the third drain, and having a fourth drain connected to the output terminal, and a gate connected to the second source and the fourth drain. 2. The semiconductor device according to claim 1, comprising:
Pチャンネル型出力トランジスタと、接地電位と前記出
力端子との間に接続されたNチャンネル型出力トランジ
スタと、前記Pチャンネル型出力トランジスタと前記出
力端子との間に接続されたPチャンネル型保護トランジ
スタと、前記Nチャンネル型出力トランジスタと前記出
力端子との間に接続されたNチャンネル型保護トランジ
スタとを有する半導体素子において、 前記Pチャンネル型及びNチャンネル型保護トランジス
タは、前記Pチャンネル型出力トランジスタが形成され
た第1領域と前記Nチャンネル型出力トランジスタが形
成された第2領域との間の第3領域に形成されており、 前記Pチャンネル型保護トランジスタのソース領域は、
前記Pチャンネル型出力トランジスタのドレイン領域と
同一の領域であり、 前記Nチャンネル型保護トランジスタのソース領域は、
前記Nチャンネル型出力トランジスタのドレイン領域と
同一の領域であり、配線によって、 前記Pチャンネル型及びNチャンネル型
出力トランジスタの各々の前記ドレイン領域は前記出力
端子に接続されていることを特徴とする半導体素子。3. A P-channel output transistor connected between a power supply potential and an output terminal, an N-channel output transistor connected between a ground potential and the output terminal, and the P-channel output transistor. And a N-channel protection transistor connected between the N-channel output transistor and the output terminal, wherein the P-channel protection transistor is connected between the P-channel protection transistor and the output terminal. type and N-channel type protective transistor is formed in the third region between the P-channel type output second region where the transistor is the N-channel output transistor and the first region formed is formed, the The source region of the P-channel type protection transistor is
The source region of the N-channel protection transistor is the same region as the drain region of the P-channel output transistor.
Semiconductor wherein a same region and the drain region of the N-channel type output transistor, a wiring, the drain region of each of the P-channel and N-channel output transistor, characterized in that connected to the output terminal element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09740391A JP3178855B2 (en) | 1991-04-26 | 1991-04-26 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09740391A JP3178855B2 (en) | 1991-04-26 | 1991-04-26 | Semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326759A JPH04326759A (en) | 1992-11-16 |
| JP3178855B2 true JP3178855B2 (en) | 2001-06-25 |
Family
ID=14191547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09740391A Expired - Fee Related JP3178855B2 (en) | 1991-04-26 | 1991-04-26 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178855B2 (en) |
-
1991
- 1991-04-26 JP JP09740391A patent/JP3178855B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326759A (en) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617283A (en) | Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps | |
| JP3164065B2 (en) | Semiconductor device | |
| JPH0888323A (en) | Semiconductor integrated circuit device | |
| TW368686B (en) | Semiconductor device | |
| US5128823A (en) | Power semiconductor apparatus | |
| US5942931A (en) | Circuit for protecting an IC from noise | |
| JPH0653497A (en) | Semiconductor device equipped with i/o protective circuit | |
| US6091592A (en) | Protective circuit and electric circuit using the protective circuit | |
| JP3178855B2 (en) | Semiconductor element | |
| JPH0290669A (en) | Semiconductor integrated circuit device | |
| US5276371A (en) | Output buffer having high resistance against electrostatic breakdown | |
| JP4285792B2 (en) | Electrostatic breakdown protection circuit in semiconductor integrated circuit device | |
| JP3355651B2 (en) | Electrostatic protection circuit and semiconductor device | |
| JPS6360547B2 (en) | ||
| KR920702025A (en) | Overvoltage Protection Circuit for MOS Devices | |
| JPH0763075B2 (en) | Semiconductor integrated circuit device | |
| JP2752680B2 (en) | Overvoltage absorption circuit of semiconductor integrated circuit device | |
| JPS62169470A (en) | Semiconductor integrated circuit device | |
| JPH0669429A (en) | Semiconductor circuit | |
| JP4368014B2 (en) | Schmidt circuit | |
| JPH0532908B2 (en) | ||
| JP3455001B2 (en) | Semiconductor device | |
| JP3166698B2 (en) | Semiconductor integrated circuit | |
| JPH0468576A (en) | Semiconductor device | |
| JPS61248549A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
| LAPS | Cancellation because of no payment of annual fees |