JP3198453B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3198453B2 JP3198453B2 JP31182394A JP31182394A JP3198453B2 JP 3198453 B2 JP3198453 B2 JP 3198453B2 JP 31182394 A JP31182394 A JP 31182394A JP 31182394 A JP31182394 A JP 31182394A JP 3198453 B2 JP3198453 B2 JP 3198453B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- metal oxide
- wiring
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関する。更に詳しくは、この発明は、金属酸
化物を用いた半導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same. More specifically, the present invention relates to a semiconductor device using a metal oxide and a method for manufacturing the same.
【0002】[0002]
【従来の技術】純粋な金属酸化物の場合、3から4eV
と大きいバンドギャップを有するので絶縁体としての性
質を示す。しかし、酸素欠陥が存在すると、ドナー準位
が生じ、n型の半導体導電性を示す。金属酸化物は、上
記のように大きいバンドギャップを有するので、電流を
流すための適当なキャリアを酸素欠陥によって生じさせ
れば、高耐圧特性を示すダイオードとしての利用が期待
される。2. Description of the Related Art In the case of pure metal oxide, 3 to 4 eV
And has a large band gap, and thus exhibits properties as an insulator. However, when an oxygen vacancy exists, a donor level is generated, and the semiconductor shows n-type semiconductor conductivity. Since a metal oxide has a large band gap as described above, it can be expected to be used as a diode having high withstand voltage characteristics if an appropriate carrier for flowing a current is generated by an oxygen defect.
【0003】金属酸化物をチャネルとして利用する半導
体装置として、第11回強誘電体応用会議講演予稿集p
27−p28に示されているもの(文献1)が挙げられ
る。即ち、この文献1では酸化マグネシウム(MgO)
上にレーザーアブレーション法によって形成したチタン
酸ストロンチウム(SrTiO3 )をチャネルに用いた
薄膜トランジスタにおいて、ニオブ(Nb)をオーミッ
クメタルとして用い、オーミック形成領域にアルゴン
(Ar)イオンの注入を行なって酸素欠陥を作りキャリ
アを形成している。得られた半導体装置の特性は、ゲー
ト幅20μmに対し、100nAの電流が得られている
程度である。As a semiconductor device using a metal oxide as a channel, the 11th ferroelectric application conference lecture proceedings, p.
27-p28 (Reference 1). That is, in this document 1, magnesium oxide (MgO)
In a thin film transistor using strontium titanate (SrTiO 3 ) as a channel formed thereon by a laser ablation method, niobium (Nb) is used as an ohmic metal, and argon (Ar) ions are implanted into an ohmic formation region to remove oxygen defects. Making a forming career. The characteristics of the obtained semiconductor device are such that a current of 100 nA is obtained for a gate width of 20 μm.
【0004】また、金属酸化物を用いた半導体装置のう
ち、金属酸化物の絶縁特性と高誘電率特性を用いた半導
体装置としての利用は、例えば、日経マイクロデバイ
ス、p111〜p116、1992年1月号(文献2)
及び特開平5−267565号公報(文献3)にも示さ
れている。即ち、文献2では、Si基板上にマグネトロ
ンスパッタで形成したBa0.5 Sr0.5 TiO3 を用
い、金属酸化物の高温の熱工程を受ける下側の電極に熱
工程による劣化の少ないPt/Taを用い、上側の電極
にTiNを用いたDRAM用のキャパシタが記載されて
いる。一方、文献3では、誘電体にゾルゲル法で形成し
たBa0.7 Sr0.3 TiO3 を用い、その下側の電極に
Pt/Ti、上側の電極にPtを用いたキャパシタが記
載されている。Further, among semiconductor devices using metal oxides, utilization as semiconductor devices using the insulating properties and high dielectric constant properties of metal oxides is described in, for example, Nikkei Microdevices, p111-p116, January 1992. Monthly issue (Reference 2)
And Japanese Patent Application Laid-Open No. 5-267565 (Document 3). That is, in Reference 2, Ba 0.5 Sr 0.5 TiO 3 formed by magnetron sputtering on a Si substrate is used, and Pt / Ta, which is less deteriorated by the heat process, is used for the lower electrode that receives the high-temperature heat process of the metal oxide. A capacitor for DRAM using TiN for the upper electrode is described. On the other hand, Literature 3 describes a capacitor using Ba 0.7 Sr 0.3 TiO 3 formed by a sol-gel method for a dielectric, using Pt / Ti for the lower electrode and Pt for the upper electrode.
【0005】また文献2では、500℃以上で熱処理を
施すと、Pt/Ti電極に反応が生じ、信頼性の低下を
生じることも報告されている。[0005] Further, Document 2 reports that when heat treatment is performed at 500 ° C. or higher, a reaction occurs in the Pt / Ti electrode, resulting in a decrease in reliability.
【0006】[0006]
【発明が解決しようとする課題】金属酸化物をチャネル
とした薄膜トランジスタとして使用している文献1で
は、電極とコンタクトする部分にArイオン注入を行な
って酸素欠陥を形成することによりn+層を形成してい
るが、チャネルのSrTiO3 には、充分な酸素欠陥、
すなわちキャリアが形成されていないので、実用的な電
流が流れないと考えられる。In Document 1, which uses a metal oxide as a thin film transistor as a channel, an n + layer is formed by implanting Ar ions into a portion in contact with an electrode to form an oxygen defect. However, the channel SrTiO 3 has sufficient oxygen vacancies,
That is, it is considered that no practical current flows because no carrier is formed.
【0007】また、この文献1のデバイスは、金属電極
が金属酸化物膜の両端にある横型構造であり、電流が流
れる方向の金属酸化物の距離が長く、電流が流れ難い構
造である。実際、この例での金属酸化物膜の通過電流
は、ゲート幅20μmに対して、100nA程度であ
り、デバイスとして実用的な電流(〜mA)は、得られ
ていない。The device of Document 1 has a horizontal structure in which metal electrodes are provided at both ends of a metal oxide film. The distance between the metal oxides in the direction in which current flows is long, and current does not easily flow. In fact, the current passing through the metal oxide film in this example is about 100 nA for a gate width of 20 μm, and a practical current (〜mA) as a device has not been obtained.
【0008】金属酸化物を高誘電体として用いた半導体
装置の従来例、即ち文献2及び3では、キャパシタとし
て用いる場合、金属酸化物の高誘電率特性を利用するの
で、リーク電流の存在によって、例えば、DRAMのメ
モリーに蓄積されている電荷が消失し、キャパシタとし
ての特性を劣化させる。このために、文献2のように、
ペロブスカイト型の結晶化を促進するため650℃での
スパッタ成膜や、文献3のように700℃以上の高温の
酸素処理等によって結晶化を促進し、金属酸化物のリー
ク電流を現象させる工夫を行なっている。In the conventional example of a semiconductor device using a metal oxide as a high dielectric, that is, in References 2 and 3, when used as a capacitor, the high dielectric constant characteristics of the metal oxide are used. For example, the electric charge stored in the memory of the DRAM disappears, and the characteristics as a capacitor deteriorate. For this reason, as in Reference 2,
In order to promote perovskite-type crystallization, a method of promoting crystallization by sputtering at 650 ° C. or a high-temperature oxygen treatment at 700 ° C. or more as described in Reference 3 to reduce the leakage current of the metal oxide. I do.
【0009】しかしながら、高温でのスパッタ成膜や、
高温の酸素中焼成が必要なために、低温での処理が必要
なSiやGaAs等の半導体素子とのプロセス温度の整
合が取れない。このために、文献2のように、Pt/T
aを電極に採用したり、FETを先に作り込む従来の工
程では、ICの多層配線がキャパシタの上下電極として
使用できるのにもかかわらず、文献3では、FET作製
工程より以前にキャパシタをつくりこむため、キャパシ
タ用の電極を別工程でつくる必要が生じている。このよ
うな電極や工程の大幅な変化は、電極材料への悪影響
(信頼性の低下)や、製造コストの大幅な増加をもたら
す。However, high-temperature sputter deposition,
Since high-temperature baking in oxygen is necessary, the process temperature cannot be matched with a semiconductor element such as Si or GaAs that requires low-temperature processing. For this reason, as described in Reference 2, Pt / T
In the conventional process in which a is used as an electrode or an FET is first formed, the multilayer wiring of the IC can be used as the upper and lower electrodes of the capacitor. For this reason, it is necessary to form an electrode for a capacitor in a separate process. Such a significant change in the electrodes and processes causes an adverse effect on the electrode material (reduced reliability) and a significant increase in manufacturing cost.
【0010】このように、従来の技術では、金属酸化物
を半導体材料として利用する場合、金属酸化物に充分な
酸素欠陥が簡単には形成されず、電流を制御通過できる
半導体層としての特性を利用することが困難であり、そ
のオーミック接触電極の形成においても、あえてArイ
オンの注入を行ないn+ 層を形成するなど、工程が複雑
になる問題があった。As described above, in the conventional technology, when a metal oxide is used as a semiconductor material, sufficient oxygen vacancies are not easily formed in the metal oxide, and the characteristics of the semiconductor layer capable of controlling and passing a current are reduced. It is difficult to use such an ohmic contact electrode, and the formation of the ohmic contact electrode has a problem that the process becomes complicated, such as the purpose of implanting Ar ions to form an n + layer.
【0011】また、金属酸化物を高誘電率の絶縁体とし
て利用する場合、高温処理が必要なため、SiやGaA
s等の半導体基板上に形成する場合、電極や、製造工程
の変更が必要になり、信頼性の低下や、製造コストの増
加をもたらす問題があった。従って、この発明は、充分
な酸素欠陥を形成して実用的な電流(〜mA)が流せる
金属酸化物を利用した、ダイオード並びにキャパシタと
して動作する半導体装置を提供することを目的とする。When a metal oxide is used as an insulator having a high dielectric constant, a high-temperature treatment is required.
When the electrodes are formed on a semiconductor substrate such as s, there is a problem that the electrodes and the manufacturing process need to be changed, resulting in a decrease in reliability and an increase in manufacturing cost. Accordingly, an object of the present invention is to provide a semiconductor device that operates as a diode and a capacitor, using a metal oxide that can supply a practical current (up to mA) by forming a sufficient oxygen defect.
【0012】[0012]
【課題を解決するための手段】かくしてこの発明によれ
ば、半導体基板上に、酸素欠陥を有する金属酸化物膜と
ショットキィ接触を形成する金属により構成された任意
の形状の下層配線と、前記下層配線の上に形成された前
記金属酸化物膜と、酸素との親和力が前記金属酸化物膜
に含まれる金属より大きい金属より構成され、前記金属
酸化物膜上に形成された上層配線とをもつ縦型構造を備
えると共に、前記金属酸化物膜が、前記下層配線上に塗
布された金属のアルコキシドからなる前駆体溶液を、空
気中300℃〜500℃の範囲で行う焼成による加水分
解を利用したゾルゲル法により形成されたものであるこ
とを特徴とする半導体装置が提供される。Means for Solving the Problems Thus, according to the present invention, on a semiconductor substrate, and the lower wiring of any shape made of a metal which forms a metal oxide film and a Schottky contact having an oxygen defect, the Before formed on the lower wiring
A serial metal oxide film, affinity for oxygen is formed larger than a metal of a metal contained in the metal oxide film, said metal
Bei a vertical structure with the upper layer wiring and formed on the oxide film on the
And the metal oxide film is coated on the lower wiring.
The precursor solution consisting of the metal alkoxide
Water content by baking performed in the range of 300 ° C to 500 ° C in air
It must be formed by the sol-gel method using the solution.
And a semiconductor device characterized by the following.
【0013】更に、この発明によれば、(1)半導体基
板上に、酸素欠陥を有する金属酸化物膜とショットキィ
接触を形成する金属により構成された任意の形状の下層
配線を形成する工程と、 (2)(a)前記金属酸化物膜を構成する金属のアルコ
キシドからなる前駆体溶液を下層配線上へ塗布する工
程、 (b)次いで、得られた塗膜を、空気中300℃〜50
0℃の範囲で行う焼成による加水分解を利用したゾルゲ
ル法に付す工程により前記金属酸化物膜を形成する工程
と、 (3)酸素との親和力が前記金属酸化物膜に含まれる金
属より大きい金属より構成される上層配線を形成する工
程とからなることを特徴とする縦型構造を備えた半導体
装置の製造方法 が提供される。この発明に使用できる半
導体基板としては、特に限定されず、シリコン、GaA
s等が挙げられる。この半導体基板上には下層配線が配
設されるが、その前に窒化シリコン、酸化シリコン等の
絶縁膜を形成しておいてもよい。絶縁膜を半導体基板上
に形成することにより、基板上に形成された他の半導体
装置との製造工程の整合性を良好にすることができる。
絶縁膜の厚さは、300〜5000Åである。Further, according to the present invention, (1) a semiconductor substrate
Metal oxide film with oxygen vacancies and Schottky
Lower layer of any shape composed of metal forming contact
Forming a wiring; (2) (a) a metal alcohol forming the metal oxide film;
A process for applying a precursor solution consisting of oxide on the lower wiring
Degree, then (b), the resulting coating film, 300 ° C. in air 50
Solge using hydrolysis by calcination performed at 0 ° C
Forming the metal oxide film by a step of subjecting to a metallization method
And (3) gold contained in the metal oxide film having an affinity for oxygen.
For forming upper layer wiring composed of metal larger than
Semiconductor having a vertical structure characterized by comprising:
A method for manufacturing a device is provided. The semiconductor substrate that can be used in the present invention is not particularly limited, and silicon, GaAs
s and the like. Although a lower wiring is provided on the semiconductor substrate, an insulating film such as silicon nitride or silicon oxide may be formed before the lower wiring. By forming the insulating film over the semiconductor substrate, it is possible to improve the consistency of a manufacturing process with another semiconductor device formed over the substrate.
The thickness of the insulating film is 300 to 5000 °.
【0014】次に、この発明に使用できる下層配線は、
後に説明する金属酸化物膜を構成する金属とショットキ
ィ接触を形成する金属からなる。下層配線に使用できる
金属としては、例えば、白金、チタン、タングステン等
が挙げられ、このうち、白金が好ましい。下層配線の厚
さは500〜20000Åであり、更に6000〜10
000Åであることが好ましい。ここで、500Åより
小さいと配線が高抵抗化して好ましくなく、20000
Åより大きいと電極エッジの段差が大きくなりすぎるの
で好ましくない。また、下層配線は必ずしも1層からな
る必要はなく、2層以上であってもよい。例えば、2層
からなる場合は、チタン/白金、アルミニウム/白金等
の積層体が挙げられる。このうち、チタン/白金からな
る積層体が半導体基板及び金属酸化物膜との密着力を考
慮すると好ましく、厚さはチタン層が500〜1000
Åであり、白金層が500〜2000Åである。なお、
下層配線は金属酸化物膜と接する上部表面に白金層が形
成されていることが好ましい。これは、白金層が酸化さ
れにくく、金属酸化物膜とある程度の密着力があるため
である。下層配線の形成方法は、特に限定されず、スパ
ッタ法、真空蒸着法等が挙げられ、所望の形状にするた
めにフォトリソグラフ法により成形してもよい。Next, the lower wiring that can be used in the present invention is as follows:
It is made of a metal that forms a Schottky contact with a metal constituting a metal oxide film described later. Examples of the metal that can be used for the lower layer wiring include platinum, titanium, and tungsten. Of these, platinum is preferable. The thickness of the lower wiring is 500 to 20,000 °, and
Preferably, it is 2,000 °. Here, if the angle is smaller than 500 °, the wiring becomes high in resistance, which is not preferable.
If it is larger than Å, the step at the electrode edge becomes too large, which is not preferable. Further, the lower layer wiring does not necessarily need to be formed of one layer, and may be formed of two or more layers. For example, in the case of a two-layer structure, a laminate of titanium / platinum, aluminum / platinum, or the like may be used. Among them, a laminate made of titanium / platinum is preferable in consideration of the adhesion between the semiconductor substrate and the metal oxide film.
白金, and the platinum layer is 500-2000Å. In addition,
It is preferable that a platinum layer is formed on the upper surface of the lower wiring in contact with the metal oxide film. This is because the platinum layer is hardly oxidized and has a certain degree of adhesion to the metal oxide film. The method for forming the lower wiring is not particularly limited, and examples thereof include a sputtering method and a vacuum evaporation method. The lower wiring may be formed by a photolithographic method to obtain a desired shape.
【0015】次に、上記上層配線の上には、酸素欠陥を
有する金属酸化物膜が形成される。この発明に使用でき
る金属酸化物としては、例えば、Bax Sr1-x TiO
3 (0≦x≦0.7)、SrTiO3 、BaMgF4 、
LiNbO3 、LiTaO3、CaBi4 Ti4 O15、
KNbO3 、NaNbO3 等の高誘電率材料が挙げられ
る。このうち、Bax Sr1-x TiO3 (0<x≦0.
7、特に0.5<x≦0.7)が好ましい。また、金属
酸化物層の厚さは1000〜3000Åであり、更に2
000〜2500Åであることが好ましい。ここで、1
000Åより小さいと破壊耐圧が著しく小さくなるので
好ましくなく、3000Åより大きいと形成時にストレ
スによりクラックが生じるので好ましくない。金属酸化
物膜の形成方法は、ゾルゲル法が好ましい。この方法
は、金属酸化物を構成する金属のアルコキシドからなる
前駆体溶液を、例えばスピンコート等により塗布し、3
00〜500℃の低温で焼成することにより金属酸化物
膜を形成する方法である。焼成温度が300℃より低い
場合、金属酸化物膜の結晶化が十分ではなく、500℃
より高い場合、半導体装置の製造工程自体を変更する必
要があり、また新たな配線材料の選択が必要となり、信
頼性の低下及び製造コストを増加させるので好ましくな
い。このような形成条件では完全な結晶状態(ペロブス
カイト構造)とならないが、比誘電率が20〜30のも
のを得ることができる。この値は、SiNに比べて4〜
6倍の比誘電率であり、絶縁体を金属で挟んだ構造のM
IM(メタル/絶縁体/メタル)キャパシタ材料として
使用することができる。また、金属酸化物膜は、所望の
形状にするためにフォトリソグラフ法により成形しても
よい。Next, a metal oxide film having oxygen defects is formed on the upper wiring. Examples of the metal oxide that can be used in the present invention include Ba x Sr 1-x TiO
3 (0 ≦ x ≦ 0.7), SrTiO 3 , BaMgF 4 ,
LiNbO 3 , LiTaO 3 , CaBi 4 Ti 4 O 15 ,
High dielectric constant materials such as KNbO 3 and NaNbO 3 can be used. Among them, Ba x Sr 1-x TiO 3 (0 <x ≦ 0.
7, especially 0.5 <x ≦ 0.7). Further, the thickness of the metal oxide layer is 1000 to 3000 °, and 2
It is preferably from 2,000 to 2500 °. Where 1
If it is smaller than 000 °, the breakdown voltage becomes extremely small, and if it is larger than 3000 °, cracks are generated due to stress at the time of formation. As a method for forming the metal oxide film, a sol-gel method is preferable. In this method, a precursor solution composed of an alkoxide of a metal constituting a metal oxide is applied by, for example, spin coating or the like, and 3
This is a method of forming a metal oxide film by firing at a low temperature of 00 to 500 ° C. When the firing temperature is lower than 300 ° C., the crystallization of the metal oxide film is not sufficient,
If it is higher, it is necessary to change the manufacturing process itself of the semiconductor device, and it is necessary to select a new wiring material, which undesirably decreases reliability and increases manufacturing cost. Under such forming conditions, a perfect crystal state (perovskite structure) is not obtained, but a material having a relative dielectric constant of 20 to 30 can be obtained. This value is 4 to 4 compared to SiN.
M with a dielectric constant of 6 times and a structure in which an insulator is sandwiched between metals
It can be used as IM (metal / insulator / metal) capacitor material. Further, the metal oxide film may be formed by a photolithographic method in order to obtain a desired shape.
【0016】次に、金属酸化物膜の上には上層配線が形
成される。この発明に使用できる上層配線は、上記で説
明した金属酸化物膜を構成する金属より酸素に対する親
和力の大きい金属からなる。上層配線に使用できる金属
としては、例えば、チタン、白金、金、アルミニウム等
が挙げられ、このうち、チタンが好ましい。上層配線の
厚さは500Å〜10μmであり、更に2〜10μmで
あることが好ましい。ここで、500Åより小さいと高
抵抗化し好ましくなく、10μmより大きいと製作が困
難なので好ましくない。また、上層配線は必ずしも1層
からなる必要はなく、2層以上であってもよい。例え
ば、2層からなる場合は、チタン/金、白金/金等の積
層体が挙げられ、3層からなる場合は、チタン/白金/
金、タングステン/白金/金等の積層体が挙げられる。
このうち、チタン/金、チタン/白金/金からなる積層
体が半導体基板及び金属酸化物膜との密着力を考慮する
と好ましく、厚さは2層の場合、チタン層が500〜1
000Åであり、金層が2〜10μmであり、一方3層
の場合、チタン層が500〜1000Åであり、白金層
が1000〜2000Åであり、金層が2〜10μmで
ある。なお、上層配線は金属酸化物膜と接する下部表面
にチタン層が形成されていることが好ましい。これは、
チタン層が金属酸化物膜の表面から酸素を奪うことによ
り酸化チタンを形成し、金属酸化物膜表面に高濃度の酸
素欠乏層を形成し、オーミック接触を形成することがで
きるからである。上層配線の形成方法は、特に限定され
ず、スパッタ法、真空蒸着法等が挙げられ、所望の形状
にするためにフォトリソグラフ法により成形してもよ
い。Next, an upper wiring is formed on the metal oxide film. The upper wiring that can be used in the present invention is made of a metal having a higher affinity for oxygen than the metal constituting the metal oxide film described above. Examples of the metal that can be used for the upper wiring include titanium, platinum, gold, aluminum, and the like. Of these, titanium is preferable. The thickness of the upper layer wiring is 500 ° to 10 μm, and preferably 2 to 10 μm. Here, if the angle is smaller than 500 °, the resistance is increased, which is not preferable. Further, the upper layer wiring does not necessarily have to be formed of one layer, and may be formed of two or more layers. For example, when it is composed of two layers, a laminate of titanium / gold, platinum / gold, etc. is mentioned. When it is composed of three layers, it is titanium / platinum /
Laminated bodies of gold, tungsten / platinum / gold and the like can be mentioned.
Among these, a laminated body composed of titanium / gold or titanium / platinum / gold is preferable in consideration of the adhesive force between the semiconductor substrate and the metal oxide film.
000 °, the gold layer is 2-10 μm, while in the case of three layers, the titanium layer is 500-1000 °, the platinum layer is 1000-2000 °, and the gold layer is 2-10 μm. Preferably, the upper wiring has a titanium layer formed on a lower surface in contact with the metal oxide film. this is,
This is because the titanium layer can form titanium oxide by removing oxygen from the surface of the metal oxide film, form a high-concentration oxygen-deficient layer on the surface of the metal oxide film, and form an ohmic contact. The method for forming the upper wiring is not particularly limited, and examples thereof include a sputtering method and a vacuum evaporation method, and the upper wiring may be formed by a photolithographic method in order to obtain a desired shape.
【0017】この発明の縦型構造を有する半導体装置
は、キャパシタ、ダイオード、バイパスコンデンサ等に
使用することができる。例えば、下層配線が、上層配線
と相対的に一定のDC負バイアスを絶縁を破壊しない範
囲で印加することによりキャパシタとして使用すること
ができる。一定のDC負バイアスに固定して、金属酸化
物膜を流れる電流を抑制すると、金属酸化物膜は絶縁体
としての特性を示し、ロスの小さいキャパシタとして動
作する。なお、一定のDC負バイアスは、−0.5〜−
10Vが好ましい。−10Vより大きいと絶縁が破壊さ
れる恐れがあるので好ましくなく、−0.5Vより小さ
いと回路に制約が多いので好ましくない。The semiconductor device having a vertical structure according to the present invention can be used for capacitors, diodes, bypass capacitors and the like. For example, a lower layer wiring can be used as a capacitor by applying a DC negative bias relatively constant to the upper layer wiring within a range that does not destroy insulation. When the current flowing through the metal oxide film is suppressed while being fixed at a fixed DC negative bias, the metal oxide film exhibits characteristics as an insulator and operates as a capacitor with small loss. Note that the constant DC negative bias is -0.5 to-
10V is preferred. If the voltage is higher than -10 V, the insulation may be broken, which is not preferable. If the voltage is lower than -0.5 V, there are many restrictions on the circuit, which is not preferable.
【0018】また、上記では、簡単のため、1つの半導
体装置のみを例として説明したが、2つ以上の半導体装
置を同時に形成してもよく、他の半導体装置と組み合わ
せてもよい。In the above description, for simplicity, only one semiconductor device has been described as an example. However, two or more semiconductor devices may be simultaneously formed, or may be combined with another semiconductor device.
【0019】[0019]
【作用】この発明の半導体装置は、半導体基板上に、金
属酸化物とショットキィ接触を形成する金属により構成
された任意の形状の下層配線と、酸素欠陥を有する金属
酸化物膜を挟んで、酸素との親和力が該金属酸化物膜に
含まれる金属より大きい金属より構成される任意の形状
の上層配線をもつ縦型構造を特徴とするので、半導体基
板上に高耐圧の素子を形成することができ、基板上に形
成されたその他の能動素子とともに動作させることがで
き集積回路の高性能化が図られる。According to the semiconductor device of the present invention, an arbitrary-shaped lower-layer wiring made of a metal forming a Schottky contact with a metal oxide and a metal oxide film having an oxygen defect are provided on a semiconductor substrate. Since a vertical structure having an upper wiring having an arbitrary shape composed of a metal having an affinity for oxygen larger than that of the metal contained in the metal oxide film is characterized, a high breakdown voltage element is formed on a semiconductor substrate. Thus, the integrated circuit can be operated together with other active elements formed on the substrate, and the performance of the integrated circuit can be improved.
【0020】また、下層配線が、金属酸化物膜と接する
上部表面に白金層を有し、上層配線が、金属酸化物膜と
接する下部表面にチタン層を有してなるので、下部配線
と金属酸化物膜間ではショットキィ接触が、上部配線と
金属酸化物膜間ではオーミック接触が形成される。ま
た、金属酸化物膜の上下配線の金属を変えることで、縦
方向に実用的な電流密度1〜10A/cm2 の電流を流
すことができる半導体装置が提供される。Further, the lower wiring has a platinum layer on the upper surface in contact with the metal oxide film, and the upper wiring has a titanium layer on the lower surface in contact with the metal oxide film. A Schottky contact is formed between the oxide films, and an ohmic contact is formed between the upper wiring and the metal oxide film. Further, by changing the metal of the upper and lower wirings of the metal oxide film, a semiconductor device capable of flowing a current having a practical current density of 1 to 10 A / cm 2 in the vertical direction is provided.
【0021】更に、下層配線が、チタン/白金の積層体
からなり、上層配線が、チタン/金又はチタン/白金/
金の積層体からなるので、更に特性の良好な半導体装置
が得られる。また、金属酸化物が、バリウムチタン酸ス
トロンチウム(Bax Sr1-x TiO3 ;0≦x≦0.
7)であるので、従来のSiN等の絶縁物を使用したも
のと比べて比誘電率が向上した半導体装置が得られる。Further, the lower wiring is made of a laminate of titanium / platinum, and the upper wiring is made of titanium / gold or titanium / platinum / titanium.
Since it is made of a gold laminate, a semiconductor device having better characteristics can be obtained. The metal oxide is strontium barium titanate (Ba x Sr 1-x TiO 3 ; 0 ≦ x ≦ 0.
7), a semiconductor device having an improved relative dielectric constant as compared with a conventional device using an insulator such as SiN can be obtained.
【0022】更に、半導体基板と下層配線の間に、窒化
シリコン又は酸化シリコンが挟まれてなることにより、
半導体基板上の他の半導体装置とのプロセス整合が良好
となる。また、半導体装置が、ダイオードとして使用さ
れるので、高耐圧のダイオードが得られる。Further, since silicon nitride or silicon oxide is interposed between the semiconductor substrate and the lower wiring,
The process matching with another semiconductor device on the semiconductor substrate is improved. Further, since the semiconductor device is used as a diode, a diode with a high breakdown voltage can be obtained.
【0023】更に、下層配線が、上層配線と相対的に一
定のDC負バイアスを絶縁を破壊しない範囲で印加して
キャパシタとして使用するので、金属酸化物膜の絶縁体
としての特性が示され、ロスの少ないキャパシタが得ら
れる。また、一定のDC負バイアスが、−0.5V〜−
10Vであるので、更にロスの少ないキャパシタが得ら
れる。Further, since the lower wiring is used as a capacitor by applying a constant DC negative bias relatively to the upper wiring within a range that does not destroy the insulation, the characteristics of the metal oxide film as an insulator are shown. A capacitor with low loss can be obtained. In addition, a constant DC negative bias is −0.5V to −0.5V.
Since the voltage is 10 V, a capacitor with less loss can be obtained.
【0024】更に、回路内に、同じ工程で作製したダイ
オードとキャパシタが構成素子として含まれてなるの
で、キャパシタとダイオードが同一の工程で形成され
る。また、金属酸化物膜が、金属酸化物膜を構成する金
属のアルコキシドからなる前駆体溶液を下層配線上へ塗
布し、次いで焼成を空気中300℃〜500℃の範囲で
行なうことからなる加水分解を利用したゾルゲル法によ
り形成されてなるので、十分な通過電流(1〜10A/
cm2 )を奏する酸素欠陥状態が維持される。Furthermore, since the diode and the capacitor manufactured in the same process are included as constituent elements in the circuit, the capacitor and the diode are formed in the same process. Further, the metal oxide film is formed by applying a precursor solution comprising an alkoxide of a metal constituting the metal oxide film onto the lower wiring, and then performing calcination in air at a temperature of 300 ° C. to 500 ° C. Formed by a sol-gel method using a
cm 2 ) is maintained.
【0025】[0025]
【実施例】以下、この発明を実施例をもとに説明する
が、この発明は実施例に限定されるものではない。 実施例1 図1に示す半導体装置を形成した。なお、図1(a)は
平面図、(b)は断面図を表す。図1中1は白金からな
る下層配線、2はバリウムチタン酸ストロンチウム(B
ax Sr1-x TiO3 ,x=0.5又は0.7)からな
る金属酸化物膜、3はチタンからなる上層配線、4はG
aAsからなる絶縁性半導体基板を示している。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments, but the present invention is not limited to the embodiments. Example 1 The semiconductor device shown in FIG. 1 was formed. 1A is a plan view, and FIG. 1B is a cross-sectional view. In FIG. 1, 1 is a lower layer wiring made of platinum, and 2 is strontium barium titanate (B
a x Sr 1-x TiO 3 , x = 0.5 or 0.7), 3 is an upper wiring made of titanium, 4 is G
1 shows an insulating semiconductor substrate made of aAs.
【0026】まず、絶縁性半導体基板4上にレジストを
スピンコート法により塗布し、フォトリソグラフィ法に
よりレジストに110μm×150μmの矩形のスペー
スパターンを形成した。この基板4上にチタンをスパッ
タ法により厚さ2500Åで堆積し、リフトオフにより
110μm×150μmの矩形の下層配線1のパターン
を形成した。First, a resist was applied on the insulating semiconductor substrate 4 by spin coating, and a rectangular space pattern of 110 μm × 150 μm was formed on the resist by photolithography. Titanium was deposited to a thickness of 2500 ° on the substrate 4 by a sputtering method, and a pattern of a 110 μm × 150 μm rectangular lower wiring 1 was formed by lift-off.
【0027】次に、この基板4上に後にバリウムチタン
酸ストロンチウム(Bax Sr1-xTiO3 x=0.5
又は0.7)となる金属アルコキシドからなる前駆体溶
液を、スピンコート法により厚さ2000Åに塗布し
た。この後、空気中で150℃、15分間乾燥させ、続
いて空気中で500℃、1時間の焼成を行い金属酸化物
膜2を形成した。次いで、金属酸化物膜2上にレジスト
をスピンコート法により塗布し、エッチングにより下層
配線1を一部露出させ、コンタクト用のホールを形成す
ると共に、不要な部分の金属酸化物膜を取り去った。な
お、エッチャントは5%バッファーフッ酸:塩酸:純水
(1:1:2)溶液とし、この溶液に15秒浸すことに
よりエッチングを行った。Next, strontium barium titanate (Ba x Sr 1 -x TiO 3 x = 0.5) is formed on the substrate 4.
Alternatively, a precursor solution composed of a metal alkoxide to be 0.7) was applied to a thickness of 2000 ° by spin coating. Thereafter, the substrate was dried in air at 150 ° C. for 15 minutes, and subsequently baked in air at 500 ° C. for 1 hour to form a metal oxide film 2. Next, a resist was applied on the metal oxide film 2 by a spin coating method, a part of the lower wiring 1 was exposed by etching, a hole for contact was formed, and an unnecessary portion of the metal oxide film was removed. The etchant was a 5% buffered hydrofluoric acid: hydrochloric acid: pure water (1: 1: 2) solution, and was etched by immersing it in this solution for 15 seconds.
【0028】次に、上記基板4上にレジストをスピンコ
ート法により塗布し、フォトリソグラフィ法によりレジ
ストにスペースパターンを形成した。この基板4上に白
金をスパッタ法により厚さ2μmで堆積し、リフトオフ
により上層配線3のパターンを形成することにより図1
に示す如き半導体装置を形成した。なお、下層配線1と
上層配線3が金属酸化物膜2を介して接している面積は
100μm×100μmであった。Next, a resist was applied on the substrate 4 by spin coating, and a space pattern was formed on the resist by photolithography. By depositing platinum on the substrate 4 to a thickness of 2 μm by a sputtering method and forming a pattern of the upper wiring 3 by lift-off, FIG.
The semiconductor device as shown in FIG. The area where the lower wiring 1 and the upper wiring 3 were in contact with each other via the metal oxide film 2 was 100 μm × 100 μm.
【0029】実施例2 図5に示す半導体装置を図2〜4に基づいて形成した。
なお、図2〜5において(a)は平面図、図2(b)は
断面図を示している。図2〜5中1〜4は図1と同じで
あり、5はチタン層、6は白金層、7は金層、8はSi
Nからなる絶縁膜を示している。Example 2 The semiconductor device shown in FIG. 5 was formed based on FIGS.
2A to 5A are plan views, and FIG. 2B is a cross-sectional view. 2 to 5, 1 to 4 are the same as in FIG. 1, 5 is a titanium layer, 6 is a platinum layer, 7 is a gold layer, and 8 is Si.
2 shows an insulating film made of N.
【0030】まず、絶縁性半導体基板4上にSiNから
なる絶縁膜8を厚さ2000ÅでPCVD法により形成
した。次に、実施例1と同様にして、110μm×15
0μmのレジストからなる矩形のスペースパターンを形
成し、スパッタ法によりチタン層5を500Å、白金層
6を2000Åこの順で堆積し、リフトオフにより11
0μm×150μmの矩形の下層配線1のパターンを形
成した(図2(a)及び(b)参照)。First, an insulating film 8 made of SiN was formed on the insulating semiconductor substrate 4 at a thickness of 2000 ° by the PCVD method. Next, 110 μm × 15
A rectangular space pattern made of a 0 μm resist is formed, a titanium layer 5 is deposited in a thickness of 500 ° by a sputtering method, and a platinum layer 6 is deposited in a thickness of 2000 ° in this order.
A pattern of a rectangular lower-layer wiring 1 of 0 μm × 150 μm was formed (see FIGS. 2A and 2B).
【0031】次に、実施例1と同様にして、金属酸化物
膜2を下層配線1上に形成した。なお、xは0.7とし
た(図3(a)及び(b)参照)。次に、実施例1と同
様にして、レジストからなるパターンを形成し、スパッ
タ法によりチタン層5を500Å、金層7を2μmこの
順で堆積し、リフトオフにより上層配線3のパターンを
形成した(図4(a)及び(b)参照)。Next, a metal oxide film 2 was formed on the lower wiring 1 in the same manner as in Example 1. Note that x was set to 0.7 (see FIGS. 3A and 3B). Next, a pattern made of a resist was formed in the same manner as in Example 1, a titanium layer 5 was deposited at 500 ° by a sputtering method, a gold layer 7 was deposited in this order of 2 μm, and a pattern of the upper wiring 3 was formed by lift-off ( 4 (a) and (b).
【0032】この後レジストを取り除くことにより、図
5に示す如き半導体装置を得た。なお、下層配線1と上
層配線3が金属酸化物膜2を介して接している面積は1
00μm×100μmであった。図6は、図5の構成に
おいて、焼成を500℃で1時間行なった厚み2000
ÅのBa0.7 Sr0.3 TiO3 を金属酸化物膜2に用い
た半導体装置の下層配線1に与える電圧と、下層配線か
ら上層配線3に半導体装置を流れる電流の関係を示すグ
ラフである。Thereafter, the resist was removed to obtain a semiconductor device as shown in FIG. The area where the lower wiring 1 and the upper wiring 3 are in contact via the metal oxide film 2 is 1
It was 00 μm × 100 μm. FIG. 6 shows the structure of FIG.
4 is a graph showing the relationship between the voltage applied to the lower wiring 1 of the semiconductor device using Ba 0.7 Sr 0.3 TiO 3 for the metal oxide film 2 and the current flowing through the semiconductor device from the lower wiring to the upper wiring 3.
【0033】図6から明らかなように、下層配線に−1
0V印加しても、電流はほとんど流れず、良好なダイオ
ード特性を示している。また、下層配線に、−10V以
下の範囲で長時間電圧を印加した場合、高誘電体に流れ
る電流が増加し、絶縁破壊に到った。 実施例3 図7に示す半導体装置を、上層配線3の形成において、
チタン層5と金層7の間に厚さ100Åの白金層6を形
成すること、絶縁膜8をSiO2 にすること以外は、実
施例2と同様の工程を繰り返すことにより形成した。As apparent from FIG. 6, -1 is applied to the lower wiring.
Even when 0 V is applied, almost no current flows, indicating good diode characteristics. Further, when a voltage was applied to the lower wiring for a long time in the range of −10 V or less, the current flowing through the high dielectric increased, resulting in dielectric breakdown. Example 3 The semiconductor device shown in FIG.
It was formed by repeating the same steps as in Example 2 except that a platinum layer 6 having a thickness of 100 ° was formed between the titanium layer 5 and the gold layer 7 and that the insulating film 8 was made of SiO 2 .
【0034】図8は、図7の構成において、焼成を30
0℃で1時間行なった厚み2000ÅのBa0.5 Sr
0.5 TiO3 を金属酸化物膜2に用いた半導体装置の、
下層配線1に与える電圧と、下層配線1から上層配線3
に半導体装置を流れる規格化電流の関係を示す。図8で
は、上層配線3の寸法を、20μm×10μm〜200
μm×200μmまで、変化させている。FIG. 8 shows the structure of FIG.
Ba 0.5 Sr with thickness of 2000 ° C. performed at 0 ° C. for 1 hour
In a semiconductor device using 0.5 TiO 3 for the metal oxide film 2,
The voltage applied to the lower wiring 1 and the lower wiring 1 to the upper wiring 3
2 shows the relationship of the normalized current flowing through the semiconductor device. In FIG. 8, the dimensions of the upper wiring 3 are set to 20 μm × 10 μm to 200 μm.
It is changed to μm × 200 μm.
【0035】図8から明らかなように、順方向電流は、
上層配線3の面積に依存していることが判る。また、−
8〜−10Vまで下層電極にDCバイアスを印加して
も、ほとんど逆方向電流は流れず、+2〜3VのDCバ
イアスを印加すると、実用レベルの順方向電流(約1A
/cm2 )が流れる。このことは、この発明によって得
られる半導体装置が、逆耐圧の高いダイオードとして動
作することを示している。更に、下層電極に印加される
DCバイアスを−2Vに固定すると、電流が10 -6〜1
0-4A/cm2 に抑制され、良好なリーク特性を示す。As is apparent from FIG. 8, the forward current is
It can be seen that it depends on the area of the upper wiring 3. Also,-
Apply DC bias to the lower electrode from 8 to -10V
Almost no reverse current flows, and a +2 to 3 V DC
When a bias is applied, a practical level of forward current (about 1 A)
/ CmTwo) Flows. This is achieved by the present invention.
Semiconductor device operates as a diode with a high reverse breakdown voltage
It shows that it works. In addition, applied to the lower electrode
When the DC bias is fixed at -2 V, the current becomes 10 -6~ 1
0-FourA / cmTwoAnd shows good leak characteristics.
【0036】実施例4 図9は、この発明の半導体装置を、キャパシタとして用
いる際の回路構成の一例を示す。なお、図9中Aは、下
層配線1、金属酸化物膜2及び上層配線3からなるこの
発明の半導体装置である。下層配線1に、−5V印加し
た際の1〜15GHzの比誘電率は、Ba0.7 Sr0.3
TiO3 の場合が30、Ba0.5 Sr0.5 TiO3 の場
合が25、SrTiO3 の場合が20であった。これら
高誘電体金属酸化物で本来得られる比誘電率(100〜
300)は得られていないが、SiNが5.6,SiO
2 が4であることに比べると、これらの金属酸化物で作
ったキャパシタは、4〜7倍の容量を示すことが判っ
た。従って、同じ厚みのSiNやSiO2 を使う場合、
キャパシタ面積を1/4〜1/7に縮小することが可能
である。Embodiment 4 FIG. 9 shows an example of a circuit configuration when the semiconductor device of the present invention is used as a capacitor. A in FIG. 9 is a semiconductor device of the present invention including a lower wiring 1, a metal oxide film 2, and an upper wiring 3. The relative dielectric constant of 1 to 15 GHz when -5 V is applied to the lower wiring 1 is Ba 0.7 Sr 0.3
The case of TiO 3 was 30, the case of Ba 0.5 Sr 0.5 TiO 3 was 25, and the case of SrTiO 3 was 20. The relative dielectric constant (100 to 100) originally obtained with these high dielectric metal oxides
300) was not obtained, but SiN was 5.6, SiO
Compared to 2 being 4, capacitors made of these metal oxides were found to exhibit 4-7 times the capacitance. Therefore, when using SiN or SiO 2 of the same thickness,
The capacitor area can be reduced to 1/4 to 1/7.
【0037】実施例5 図10は、この発明の半導体装置を同一基板上でダイオ
ード及びキャパシタとして使用する場合の回路構成の一
例を示している。同じデバイス構造でも、キャパシタと
ダイオードを一度に作りこむことが可能で、プロセスの
簡略化が可能になる。Embodiment 5 FIG. 10 shows an example of a circuit configuration when the semiconductor device of the present invention is used as a diode and a capacitor on the same substrate. Even with the same device structure, the capacitor and the diode can be formed at once, and the process can be simplified.
【0038】[0038]
【発明の効果】この発明の半導体装置は、半導体基板上
に、金属酸化物とショットキィ接触を形成する金属によ
り構成された任意の形状の下層配線と、酸素欠陥を有す
る金属酸化物膜を挟んで、酸素との親和力が該金属酸化
物膜に含まれる金属より大きい金属より構成される任意
の形状の上層配線をもつ縦型構造を特徴とするので、半
導体基板上に高耐圧の素子を形成することができ、基板
上に形成されたその他の能動素子とともに動作させるこ
とができ集積回路の高性能化を図ることができる。According to the semiconductor device of the present invention, an arbitrary-shaped lower wiring made of a metal forming a Schottky contact with a metal oxide and a metal oxide film having an oxygen defect are sandwiched on a semiconductor substrate. Since the vertical structure having an upper wiring having an arbitrary shape composed of a metal having an affinity for oxygen larger than the metal contained in the metal oxide film is characterized, a high breakdown voltage element is formed on a semiconductor substrate. And can be operated together with other active elements formed on the substrate, so that the performance of the integrated circuit can be improved.
【0039】また、下層配線が、金属酸化物膜と接する
上部表面に白金層を有し、上層配線が、金属酸化物膜と
接する下部表面にチタン層を有してなるので、下部配線
と金属酸化物膜間ではショットキィ接触を、上部配線と
金属酸化物膜間ではオーミック接触を形成することがで
きる。また、金属酸化物膜の上下配線の金属を変えるこ
とで、縦方向に実用的な電流密度1〜10A/cm2 の
電流を流すことができる半導体装置を提供できる。Also, the lower wiring has a platinum layer on the upper surface in contact with the metal oxide film, and the upper wiring has a titanium layer on the lower surface in contact with the metal oxide film. A Schottky contact can be formed between the oxide films, and an ohmic contact can be formed between the upper wiring and the metal oxide film. Further, by changing the metal of the upper and lower wirings of the metal oxide film, it is possible to provide a semiconductor device capable of flowing a current having a practical current density of 1 to 10 A / cm 2 in the vertical direction.
【0040】更に、下層配線が、チタン/白金の積層体
からなり、上層配線が、チタン/金又はチタン/白金/
金の積層体からなるので、更に特性の良好な半導体装置
を得ることができる。また、金属酸化物が、バリウムチ
タン酸ストロンチウム(Bax Sr1-x TiO3 ;0≦
x≦0.7)であるので、従来のSiN等の絶縁物を使
用したものと比べて比誘電率が向上した半導体装置を得
ることができる。Further, the lower wiring is made of a laminate of titanium / platinum, and the upper wiring is made of titanium / gold or titanium / platinum / titanium.
Since it is made of a gold laminate, a semiconductor device having better characteristics can be obtained. Further, when the metal oxide is strontium barium titanate (Ba x Sr 1 -x TiO 3 ; 0 ≦
x ≦ 0.7), it is possible to obtain a semiconductor device having an improved relative dielectric constant as compared with a conventional device using an insulator such as SiN.
【0041】更に、半導体基板と下層配線の間に、窒化
シリコン又は酸化シリコンが挟まれてなることにより、
半導体基板上の他の半導体装置とのプロセス整合が良好
となる。また、半導体装置が、ダイオードとして使用さ
れるので、高耐圧のダイオードが得られる。Further, since silicon nitride or silicon oxide is interposed between the semiconductor substrate and the lower wiring,
The process matching with another semiconductor device on the semiconductor substrate is improved. Further, since the semiconductor device is used as a diode, a diode with a high breakdown voltage can be obtained.
【0042】更に、下層配線が、上層配線と相対的に一
定のDC負バイアスを絶縁を破壊しない範囲で印加して
キャパシタとして使用するので、金属酸化物膜の絶縁体
としての特性が示され、ロスの少ないキャパシタを得る
ことができる。また、一定のDC負バイアスが、−0.
5V〜−10Vであるので、更にロスの少ないキャパシ
タを得ることができる。Further, since the lower wiring is used as a capacitor by applying a DC negative bias relatively constant to the upper wiring within a range that does not destroy the insulation, the characteristics of the metal oxide film as an insulator are shown. A capacitor with low loss can be obtained. In addition, the constant DC negative bias is −0.
Since the voltage is 5 V to -10 V, a capacitor with less loss can be obtained.
【0043】更に、回路内に、同じ工程で作製したダイ
オードとキャパシタが構成素子として含まれてなるの
で、キャパシタとダイオードが同一の工程で形成するこ
とができる。また、金属酸化物膜が、金属酸化物膜を構
成する金属のアルコキシドからなる前駆体溶液を下層配
線上へ塗布し、次いで焼成を空気中300℃〜500℃
の範囲で行なうことからなる加水分解を利用したゾルゲ
ル法により形成されてなるので、十分な通過電流(1〜
10A/cm2 )を奏する酸素欠陥状態を維持すること
ができる。また、焼成を低温で行うことができるので、
半導体基板上に形成される他の半導体装置の製造工程を
大幅に変更することはなく、信頼性の低下を生じさせる
電極材料の選択も不要である。従って、信頼性の低下の
問題や、製造コストは増加しない。Furthermore, since the diode and the capacitor manufactured in the same process are included in the circuit as constituent elements, the capacitor and the diode can be formed in the same process. Further, a metal oxide film is applied with a precursor solution comprising an alkoxide of a metal constituting the metal oxide film on the lower wiring, and then fired in air at 300 ° C to 500 ° C.
Formed by a sol-gel method utilizing hydrolysis, which is performed in the range of
An oxygen vacancy state of 10 A / cm 2 ) can be maintained. Also, since firing can be performed at a low temperature,
The manufacturing process of other semiconductor devices formed on the semiconductor substrate is not significantly changed, and there is no need to select an electrode material that causes a reduction in reliability. Therefore, there is no problem of reliability deterioration and no increase in manufacturing cost.
【図1】この発明の半導体装置の概略平面図及び断面図
である。FIG. 1 is a schematic plan view and a cross-sectional view of a semiconductor device according to the present invention.
【図2】この発明の半導体装置の製造工程の概略平面図
及び断面図である。FIG. 2 is a schematic plan view and a cross-sectional view of a manufacturing process of the semiconductor device of the present invention.
【図3】この発明の半導体装置の製造工程の概略平面図
及び断面図である。FIG. 3 is a schematic plan view and a cross-sectional view of a manufacturing process of the semiconductor device of the present invention.
【図4】この発明の半導体装置の製造工程の概略平面図
及び断面図である。FIG. 4 is a schematic plan view and a cross-sectional view of a manufacturing process of the semiconductor device of the present invention.
【図5】この発明の半導体装置の概略平面図及び断面図
である。FIG. 5 is a schematic plan view and a cross-sectional view of a semiconductor device of the present invention.
【図6】この発明の半導体装置の電流と下層配線への印
加電圧との関係を示すグラフである。FIG. 6 is a graph showing the relationship between the current of the semiconductor device of the present invention and the voltage applied to the lower wiring.
【図7】この発明の半導体装置の概略平面図及び断面図
である。FIG. 7 is a schematic plan view and a cross-sectional view of the semiconductor device of the present invention.
【図8】この発明の半導体装置の電流と下層配線への印
加電圧との関係を示すグラフである。FIG. 8 is a graph showing a relationship between a current of the semiconductor device of the present invention and a voltage applied to a lower wiring.
【図9】この発明の半導体装置をキャパシタとして使用
した場合の回路構成図である。FIG. 9 is a circuit configuration diagram when the semiconductor device of the present invention is used as a capacitor.
【図10】この発明の半導体装置を同一基板上でダイオ
ード及びキャパシタとして使用した場合の回路構成図で
ある。FIG. 10 is a circuit configuration diagram when the semiconductor device of the present invention is used as a diode and a capacitor on the same substrate.
1 下層配線 2 金属酸化物膜 3 上層配線 4 半導体基板 5 チタン層 6 白金層 7 金層 8 絶縁膜 A 半導体装置 DESCRIPTION OF SYMBOLS 1 Lower wiring 2 Metal oxide film 3 Upper wiring 4 Semiconductor substrate 5 Titanium layer 6 Platinum layer 7 Gold layer 8 Insulating film A Semiconductor device
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−299584(JP,A) 特開 平5−267565(JP,A) 特開 平4−221848(JP,A) 特開 平4−167554(JP,A) 特開 平6−188366(JP,A) 特開 昭56−79423(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 H01L 29/861 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-299584 (JP, A) JP-A-5-267565 (JP, A) JP-A-4-221848 (JP, A) JP-A-4,221 167554 (JP, A) JP-A-6-188366 (JP, A) JP-A-56-79423 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/04 H01L 21 / 822 H01L 29/861
Claims (7)
酸化物膜とショットキィ接触を形成する金属により構成
された任意の形状の下層配線と、前記下層配線の上に形
成された前記金属酸化物膜と、酸素との親和力が前記金
属酸化物膜に含まれる金属より大きい金属より構成さ
れ、前記金属酸化物膜上に形成された上層配線とをもつ
縦型構造を備えると共に、前記金属酸化物膜が、前記下
層配線上に塗布された金属のアルコキシドからなる前駆
体溶液を、空気中300℃〜500℃の範囲で行う焼成
による加水分解を利用したゾルゲル法により形成された
ものであることを特徴とする半導体装置。1. A lower wiring having an arbitrary shape formed of a metal which forms a Schottky contact with a metal oxide film having an oxygen defect on a semiconductor substrate, and a lower wiring formed on the lower wiring.
And the metal oxide film was made, affinity for oxygen is formed larger than a metal of a metal contained in the gold <br/> genus oxide film, an upper layer wiring formed on the metal oxide film Having a vertical structure having the metal oxide film,
Precursor consisting of metal alkoxide applied on layer wiring
Baking the body solution in the range of 300 to 500 ° C in air
Formed by sol-gel method utilizing hydrolysis by
A semiconductor device, which is a semiconductor device.
する上部表面に白金層を有し、前記上層配線が、前記金
属酸化物膜と接する下部表面にチタン層を有してなる請
求項1記載の半導体装置。Wherein said lower layer wiring has a platinum layer on the surface in contact with the metal oxide film, the upper layer wiring, have a titanium layer on the lower surface in contact with the gold <br/> genus oxide film 2. The semiconductor device according to claim 1, wherein:
ストロンチウム(BaxSr1-xTiO3:0≦x≦0.
7)である請求項1又は2記載の半導体装置。3. The method according to claim 1, wherein the metal oxide film is made of barium strontium titanate (Ba x Sr 1 -x TiO 3 : 0 ≦ x ≦ 0.
3. The semiconductor device according to claim 1, wherein
れ、半導体装置の前記上層配線、前記金属酸化物膜及び
前記下層配線が、ダイオードの上層配線、金属酸化物膜
及び下層配線と対応する請求項1〜3いずれか1つに記
載の半導体装置。 4. A semiconductor device, wherein the semiconductor device is used as a diode, and the upper wiring, the metal oxide film, and
The lower wiring is an upper wiring of a diode, a metal oxide film.
And a semiconductor device according to any one claims 1 to 3 that corresponds with the lower wiring.
れ、半導体装置の前記上層配線、前記金属酸化物膜及び
前記下層配線が、キャパシタの上層配線、金属酸化物膜
及び下層配線と対応し、前記キャパシタの下層配線が、
絶縁を破壊しない範囲で前記キャパシタの上層配線と相
対的に一定のDC負バイアスを印加される請求項1〜4
のいずれか1つに記載の半導体装置。5. The method according to claim 1, wherein the semiconductor device is used as a capacitor.
The upper wiring of the semiconductor device, the metal oxide film and
The lower wiring is an upper wiring of a capacitor, a metal oxide film
Corresponding to the lower wiring and the lower wiring of the capacitor,
As long as the insulation is not destroyed,
5. A method according to claim 1 , wherein a constant negative DC bias is applied.
The semiconductor device according to any one of the above.
−10Vである請求項5に記載の半導体装置。6. A constant DC negative bias is between -0.5V and
The semiconductor device according to claim 5, wherein the voltage is -10V.
る金属酸化物膜とショットキィ接触を形成する金属によ
り構成された任意の形状の下層配線を形成する工程と、 (2)(a)前記金属酸化物膜を構成する金属のアルコ
キシドからなる前駆体溶液を下層配線上へ塗布する工
程、 (b)次いで、得られた塗膜を、空気中300℃〜50
0℃の範囲で行う焼成による加水分解を利用したゾルゲ
ル法に付す工程により前記金属酸化物膜を形成する工程
と、 (3)酸素との親和力が前記金属酸化物膜に含まれる金
属より大きい金属より構成される上層配線を形成する工
程とからなることを特徴とする縦型構造を備えた半導体
装置の製造方法。 7. A semiconductor substrate having an oxygen defect.
Metal that forms a Schottky contact with the metal oxide film
Ri forming a lower layer wiring of any shape configured, the metal constituting the (2) (a) the metal oxide film Arco
A process for applying a precursor solution consisting of oxide on the lower wiring
Degree, then (b), the resulting coating film, 300 ° C. in air 50
Solge using hydrolysis by calcination performed at 0 ° C
Forming the metal oxide film by a step of subjecting to a metallization method
And (3) gold contained in the metal oxide film having an affinity for oxygen.
For forming upper layer wiring composed of metal larger than
Semiconductor having a vertical structure characterized by comprising:
Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31182394A JP3198453B2 (en) | 1994-12-15 | 1994-12-15 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31182394A JP3198453B2 (en) | 1994-12-15 | 1994-12-15 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167693A JPH08167693A (en) | 1996-06-25 |
| JP3198453B2 true JP3198453B2 (en) | 2001-08-13 |
Family
ID=18021835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31182394A Expired - Fee Related JP3198453B2 (en) | 1994-12-15 | 1994-12-15 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198453B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| CN107578994B (en) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | Metal contact to group IV semiconductors by insertion of an interfacial atomic monolayer |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| DE112017005855T5 (en) | 2016-11-18 | 2019-08-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
-
1994
- 1994-12-15 JP JP31182394A patent/JP3198453B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08167693A (en) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777248B1 (en) | Dielectric element and manufacturing method therefor | |
| JPH04221848A (en) | Manufacturing method of semiconductor device | |
| JP2004522314A (en) | Integrated circuit device including layered superlattice material using interface buffer layer | |
| US5440174A (en) | Plurality of passive elements in a semiconductor integrated circuit and semiconductor integrated circuit in which passive elements are arranged | |
| WO1998001904A1 (en) | Semiconductor memory and method for manufacturing the same | |
| JP3198453B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5453347A (en) | Method for constructing ferroelectric capacitors on integrated circuit substrates | |
| JPH11307736A (en) | Method for manufacturing semiconductor memory device | |
| JPH0878636A (en) | Method of manufacturing semiconductor device having capacitor | |
| JPH10144867A (en) | Thin film capacitors | |
| JP3232661B2 (en) | Semiconductor storage device | |
| JPH11233734A (en) | Semiconductor memory device and method of manufacturing the same | |
| JP3127086B2 (en) | Semiconductor memory device | |
| JPH0624222B2 (en) | Method of manufacturing thin film capacitor | |
| JP3120568B2 (en) | Thin film capacitors | |
| JPH10173139A (en) | Method for manufacturing semiconductor device | |
| JP2004349394A (en) | Method for manufacturing thin film high dielectric capacitor | |
| JP2001189422A (en) | Method of manufacturing thin-film capacitor | |
| US7332760B2 (en) | Ferroelectric material for ferroelectric devices | |
| JPH10256085A (en) | Variable capacitance element, driving method thereof, and manufacturing method thereof | |
| JP3172665B2 (en) | Dielectric thin film capacitor element and method of manufacturing the same | |
| KR0179804B1 (en) | Method of manufacturing semiconductor capacitor | |
| JPH0778727A (en) | Thin film capacitors | |
| JPH09246082A (en) | Capacitance element and method of manufacturing | |
| JP2003045745A (en) | Thin film capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |