JP3198561B2 - Manufacturing method of multilayer wiring - Google Patents
Manufacturing method of multilayer wiringInfo
- Publication number
- JP3198561B2 JP3198561B2 JP28577291A JP28577291A JP3198561B2 JP 3198561 B2 JP3198561 B2 JP 3198561B2 JP 28577291 A JP28577291 A JP 28577291A JP 28577291 A JP28577291 A JP 28577291A JP 3198561 B2 JP3198561 B2 JP 3198561B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tungsten
- interlayer insulating
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000011229 interlayer Substances 0.000 claims description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 29
- 229910052721 tungsten Inorganic materials 0.000 claims description 29
- 239000010937 tungsten Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 7
- 239000007864 aqueous solution Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 230000002378 acidificating effect Effects 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 3
- 241000282994 Cervidae Species 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910001507 metal halide Inorganic materials 0.000 claims description 2
- 150000005309 metal halides Chemical class 0.000 claims description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims 1
- 239000012670 alkaline solution Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は多層配線の製造方法に関
し、特に配線層間をつなぐ開口部を金属で埋め込んで平
坦化した多層配線の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a multilayer wiring, and more particularly, to a method of manufacturing a multilayer wiring in which an opening connecting between wiring layers is buried with metal and flattened.
【０００２】[0002]
【従来の技術】半導体装置の高集積化に伴ない配線の微
細化，多層化が進んできている。そのため、配線層間を
つなぐ層間絶縁膜に設けられた開口部（以後ビアホー
ル）も微細化され、急峻な形状が用いられ、１．０μｍ
□以下の深い穴が形成される。2. Description of the Related Art With the increase in the degree of integration of semiconductor devices, miniaturization and multi-layering of wiring have been progressing. Therefore, an opening (hereinafter referred to as a via hole) provided in an interlayer insulating film connecting the wiring layers is also miniaturized, a steep shape is used, and a 1.0 μm
The following deep holes are formed.
【０００３】このように微細なビアホールにおいては、
上層配線としてＡｌ合金をスパッタリング法により被着
する従来の技術ではビアホール内はシャドーイングのた
め被覆性が著しく悪化し、図３に示すように断線により
歩留を低下させ、また、たとえ電気的導通がとれても耐
エレクトロマイグレーション等の信頼性が著しく低下す
るという問題がある。In such a fine via hole,
In the conventional technique in which an Al alloy is deposited as the upper layer wiring by sputtering, the coverage inside the via hole is significantly deteriorated due to shadowing, and as shown in FIG. Even if it is removed, there is a problem that the reliability such as electromigration resistance is significantly reduced.
【０００４】そこで、このビアホール内に減圧化学気相
成長により選択的にタングステンを成長させ、埋め込む
ことが行なわれている。ところがこのタングステンの選
択成長では原料ガスとして六弗化タングステン（Ｗ
Ｆ6 ）が用いられるため、アルミニウムの表面に抵抗の
高いアルミニウムの弗化物が形成され、ビアホールの接
続抵抗が増大してしまうという問題がある。そこでこの
問題を解決するために図４に示すようにアルミニウム合
金の上層に高融点金属あるいはその化合物を被着し、そ
の上に選択的にタングステンを成長させることが提案さ
れている。（例えば、特公平２−２８２５３がある。）Therefore, tungsten is selectively grown and buried in the via hole by low pressure chemical vapor deposition. However, in this selective growth of tungsten, tungsten hexafluoride (W
Since F 6 ) is used, there is a problem in that aluminum fluoride having high resistance is formed on the surface of aluminum, and the connection resistance of the via hole increases. In order to solve this problem, it has been proposed to apply a high melting point metal or a compound thereof to an upper layer of an aluminum alloy as shown in FIG. 4 and selectively grow tungsten thereon. (For example, there is Japanese Patent Publication No. 2-28253.)
【発明が解決しようとする課題】この従来の多層配線の
製造方法では下層配線に達するビアホール部を層間絶縁
膜に形成する際、フォトレジスト膜をマスクとし、ＣＦ
4 あるいはＣＨＦ3 等のガスを用いたリアクティブイオ
ンエッチング法により層間絶縁膜をエッチングしてお
り、その後のフォトレジスト膜の除去は、リアクティブ
イオンエッチングによりフォトレジスト膜の表面が硬化
しているため有機系の溶液では除去できず、そのため酸
素ガスを用いたプラズマにより除去していた。しかし、
この酸素プラズマにより層間絶縁膜の表面がさらされる
ため何らかのダメージを受ける。このダメージの詳細は
明らかになっていないが、このダメージにより、自由電
子の供給が増大しビアホール内に化学気相成長法により
選択的に金属を成長しようとする際、層間絶縁膜の表面
にも金属が成長しやすく選択成長がくずれるという問題
を有している。選択成長がくずれて層間絶縁膜上に成長
したタングステン粒（図４の３７）により配線間で短絡
してしまったり、タングステン粒の上に第２の配線が形
成された場合信頼性上の問題が発生する。In this conventional method for manufacturing a multilayer wiring, when a via hole reaching the lower wiring is formed in an interlayer insulating film, a photoresist film is used as a mask and CF is formed.
4 or has etching the interlayer insulating film by a reactive ion etching using CHF 3 or the like gas, subsequent removal of the photoresist film, the surface of the photoresist film is hardened by reactive ion etching It cannot be removed by an organic solution, and therefore, it has been removed by plasma using oxygen gas. But,
Since the surface of the interlayer insulating film is exposed by the oxygen plasma, some damage is caused. Although the details of this damage have not been clarified, the damage increases the supply of free electrons, and when the metal is selectively grown in the via hole by the chemical vapor deposition method, the surface of the interlayer insulating film is also removed. There is a problem that metal is easily grown and selective growth is lost. If the selective growth is disturbed and the tungsten grains (37 in FIG. 4) grown on the interlayer insulating film cause a short circuit between the wirings, or if the second wiring is formed on the tungsten grains, there is a problem in reliability. appear.
【０００５】さらにこの問題を解決するために酸素プラ
ズマによるフォトレジスト膜除去の時間を短かくし、リ
アクティブイオンエッチング法により硬化した表面のみ
を酸素のプラズマにより除去し、残りのフォトレジスト
膜は有機系の溶液により除去する方法を用いた場合ビア
ホールに露出した第１の配線の表面にＣＦ4 あるいはＣ
ＨＦ3 等によるリアクティブイオンエッチングの際付着
した炭素系の付着物が除去しきれず残っているため、化
学気相成長法により金属の選択成長が阻害されてしまう
という別の問題がある。In order to further solve this problem, the time for removing the photoresist film by oxygen plasma is shortened, only the surface hardened by reactive ion etching is removed by oxygen plasma, and the remaining photoresist film is made of an organic type. CF 4 or C on the surface of the first wiring exposed to the via hole when using the method of removing a solution of
Another problem is that the selective growth of metal is inhibited by chemical vapor deposition because the carbon-based deposits deposited during reactive ion etching with HF 3 or the like cannot be completely removed and remain.
【０００６】本発明の目的は、配線層間をつなぐ層間絶
縁膜に設けた開口部を高融点金属で埋め込んだ多層配線
の製造方法において、開口部の第１層配線上に形成され
た酸化物や不純物を容易に除去でき、かつ層間絶縁膜上
に金属が付着することがなく、選択性良く微細開口部を
埋込むことができ信頼性が優れた多層配線を歩留良く形
成できる多層配線の製造方法を提供することにある。An object of the present invention is to provide a method of manufacturing a multilayer wiring in which an opening provided in an interlayer insulating film connecting between wiring layers is buried with a high melting point metal. Manufacture of multi-layer wiring capable of easily removing impurities, having no metal adhering to the interlayer insulating film, filling the fine opening with high selectivity, and forming a multi-layer wiring with excellent reliability and high yield. It is to provide a method.
【０００７】[0007]
【課題を解決するための手段】本発明の多層配線の製造
方法は、第１の配線の少なくとも表面をタングステンあ
るいはタングステンを主成分とする合金で形成する工程
と、しかる後に前記第１の配線上に層間絶縁膜を形成す
る工程と、しかる後に前記層間絶縁膜の所望の位置にフ
ォトレジスト膜をマスクとして前記第１の配線に達する
開口部をドライエッチング法により形成する工程と、し
かる後に酸素によるリアクティブイオンエッチングによ
り前記フォトレジスト膜の表面を除去する工程と、しか
る後に前記フォトレジスト膜の残りを有機系の溶液によ
り除去する工程と、しかる後に前記層間絶縁膜に形成し
た前記開口部に露出した前記第１の配線の表面の前記タ
ングステンあるいはタングステンを主成分とする合金の
表面に形成されたタングステンの酸化膜を酸性あるいは
アルカリ性水溶液により除去する工程と、しかる後に金
属ハロゲン化物ガスによる化学気相成長法により、前記
第１の配線に達する前記層間絶縁膜に形成した開口部内
に選択的に金属を成長する工程とを含むことを特徴とし
て構成される。According to the method for manufacturing a multilayer wiring of the present invention, at least the surface of the first wiring is coated with tungsten.
Rui forming an alloy mainly containing tungsten, forming an interlayer insulating film on the first wiring Thereafter, the photoresist film at a desired position of the interlayer insulating film thereafter as a mask forming by dry etching an opening reaching the first wiring, the teeth
Removing the surface of the photoresist film by reactive ion etching with oxygen after mowing, deer
A step of the rest of the photoresist film is removed with a solution of an organic after that, formed in the interlayer insulating film thereafter
The touch on the surface of the first wiring exposed in the opening.
Of tungsten or tungsten-based alloys
The tungsten oxide film formed on the surface is made acidic or
A step of removing with an alkaline aqueous solution, and thereafter , a metal is selectively grown in an opening formed in the interlayer insulating film reaching the first wiring by a chemical vapor deposition method using a metal halide gas. And the step of performing
【０００８】[0008]
【作用】前述した本発明の多層配線の製造方法では層間
絶縁膜に設けた開口部に露出した第１の配線の表面は酸
素ガスを用いたリアクティブイオンエッチングにより炭
素系の付着物が除去され、さらに硬化したフォトレジス
ト膜の表面層が除去されるため、残りのフォトレジスト
膜は有機系の溶液により除去でき、層間絶縁膜の表面が
酸素プラズマにさらされることは無い。According to the above-described method for manufacturing a multilayer wiring of the present invention, carbon-based deposits are removed from the surface of the first wiring exposed in the opening provided in the interlayer insulating film by reactive ion etching using oxygen gas. Since the surface layer of the further cured photoresist film is removed, the remaining photoresist film can be removed by an organic solution, and the surface of the interlayer insulating film is not exposed to oxygen plasma.
【０００９】[0009]
【実施例】次に本発明について図面を参照にして説明す
る。図１は本発明の一実施例を説明するために工程順に
示した多層配線の主要工程断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of main steps of a multilayer wiring shown in order of steps for explaining an embodiment of the present invention.
【００１０】まず、表面がシリコン酸化膜２で覆われた
シリコン基板１上に下からアルミニウム合金３とＴｉＷ
４の積層構造にて第１の配線を形成する（図１
（ａ））。First, an aluminum alloy 3 and TiW are placed from below on a silicon substrate 1 whose surface is covered with a silicon oxide film 2.
The first wiring is formed with the laminated structure of FIG.
(A)).
【００１１】次に層間絶縁膜としてプラズマを用いた化
学気相成長により、シリコン酸化膜５（以後プラズマ酸
化膜）を０．５〜２．０μｍの厚さに成長した後（図１
（ｂ））通常のフォトリソグラフィ技術を用い、フォト
レジスト膜６をマスクとして、ＣＦ4 またはＣＨＦ3 と
Ｏ2 の混合ガスを用いたリアクティブイオンエッチング
法によりプラズマ酸化膜５の所望の位置にＴｉＷ４に達
する開口部を形成する（図１（ｃ））。Next, after a silicon oxide film 5 (hereinafter referred to as a plasma oxide film) is grown to a thickness of 0.5 to 2.0 μm by chemical vapor deposition using plasma as an interlayer insulating film (FIG. 1).
(B) Using a conventional photolithography technique, using the photoresist film 6 as a mask, reactive ion etching using CF 4 or a mixed gas of CHF 3 and O 2 to form TiW 4 at a desired position on the plasma oxide film 5 Is formed (FIG. 1C).
【００１２】次に酸素ガスを用いたリアクティブイオン
エッチング法によりシリコン基板１の表面をエッチング
する。このエッチングは、フォトレジスト膜６が全部除
去される前に終了させる（図１（ｄ））。Next, the surface of the silicon substrate 1 is etched by a reactive ion etching method using oxygen gas. This etching is completed before the entire photoresist film 6 is removed (FIG. 1D).
【００１３】その後、有機系の溶液により残りのフォト
レジスト膜６を除去し（図１（ｅ））、プラズマ酸化膜
５に設けた開口部に露出したＴｉＷ４の表面に形成され
た酸化膜層をアンモニアや塩酸等の水溶液で除去した
後、六弗化タングステンＷＦ6 及びシラン（ＳｉＨ4 ）
ガスを用いた減圧化学気相成長法によりＴｉＷ４上に選
択的にタングステン７を０．５〜２．０μｍの厚さに成
長させ、プラズマ酸化膜５の開口部を埋め込む（図１
（ｆ））。Thereafter, the remaining photoresist film 6 is removed with an organic solution (FIG. 1E), and the oxide film layer formed on the surface of the TiW 4 exposed at the opening provided in the plasma oxide film 5 is removed. After removal with an aqueous solution of ammonia or hydrochloric acid, tungsten hexafluoride WF 6 and silane (SiH 4 )
Tungsten 7 is selectively grown to a thickness of 0.5 to 2.0 μm on TiW 4 by a reduced pressure chemical vapor deposition method using a gas, and the opening of plasma oxide film 5 is buried (FIG. 1).
(F)).
【００１４】このタングステン７の成長条件としては、
成長温度２００〜３００℃，圧力０．１Ｔｏｒｒ以下、
ＳｉＨ4 の流量がＷＦ6 の流量よりも少ないことが望ま
しい。The conditions for growing the tungsten 7 are as follows:
Growth temperature 200-300 ° C, pressure 0.1 Torr or less,
It is desirable that the flow rate of SiH 4 be lower than the flow rate of WF 6 .
【００１５】続いてアルミニウム合金８をスパッタリン
グにより被着した後、パターニングして第２の配線を形
成し、アルミニウム２層配線を完成する（図１
（ｇ））。Subsequently, after an aluminum alloy 8 is deposited by sputtering, patterning is performed to form a second wiring, thereby completing a two-layer aluminum wiring (FIG. 1).
(G)).
【００１６】図２は本発明の他の実施例を説明するため
に工程順に示した多層配線の主要工程断面図である。FIG. 2 is a cross-sectional view of main steps of a multi-layer wiring shown in the order of steps for explaining another embodiment of the present invention.
【００１７】まず、シリコン酸化膜１２で表面が覆われ
たシリコン基板１１上にタングステン１３により第１の
配線を形成した後、プラズマ酸化膜１４により層間絶縁
膜を形成する（図２（ａ））。First, after a first wiring is formed with tungsten 13 on a silicon substrate 11 whose surface is covered with a silicon oxide film 12, an interlayer insulating film is formed with a plasma oxide film 14 (FIG. 2A). .
【００１８】次に第１の実施例同様フォトレジスト膜１
５をマスクとし、ＣＨＦ3 とＯ2 の混合ガスによるリア
クティブイオンエッチングにより、タングステン１３に
達する開口部をプラズマ酸化膜１４に形成した後続けて
同一のエッチングチャンバーにてＯ2 ガスのみでリアク
ティブイオンエッチングを行なう（図２（ｂ））。Next, as in the first embodiment, the photoresist film 1 is formed.
5 is used as a mask, an opening reaching the tungsten 13 is formed in the plasma oxide film 14 by reactive ion etching using a mixed gas of CHF 3 and O 2 , and then reactively using only O 2 gas in the same etching chamber. Ion etching is performed (FIG. 2B).
【００１９】続いて、有機系の溶液により残りのフォト
レジスト膜１５を除去した後（図２（ｃ））、第１の実
施例同様、プラズマ酸化膜１４の開口部に露出したタン
グステン１３の表面に形成された酸化膜を除去する前処
理（アンモニア，塩酸，硫酸等）を行なったあと、Ｓｉ
Ｈ4 とＷＦ6 を用いた減圧化学気相成長法によりタング
ステン１６をタングステン１３上に選択的に成長させ、
プラズマ酸化膜１４に設けた開口部を埋設する（図２
（ｄ））。Subsequently, after the remaining photoresist film 15 is removed with an organic solution (FIG. 2C), the surface of the tungsten 13 exposed at the opening of the plasma oxide film 14 as in the first embodiment. After performing a pretreatment (ammonia, hydrochloric acid, sulfuric acid, etc.) for removing the oxide film formed on
Tungsten 16 is selectively grown on tungsten 13 by a reduced pressure chemical vapor deposition method using H 4 and WF 6 ,
The opening provided in the plasma oxide film 14 is buried (FIG.
(D)).
【００２０】その後、タングステン１７をスパッタリン
グ法により被着した後、パターニングして、第２の配線
とし、タングステンの２層配線を完成する（図２
（ｅ））。Then, after tungsten 17 is deposited by sputtering, it is patterned and used as a second wiring to complete a two-layered wiring of tungsten (FIG. 2).
(E)).
【００２１】本実施例では、層間絶縁膜に開口部を設け
る工程とＯ2 ガスによるリアクティブイオンエッチを同
一チャンバーにて連続して行なうため、エッチング装置
を増加させることもなく、従来技術とほぼ同等の工程数
でできるという利点がある。これとは別に、２つのエッ
チングチャンバーを備えた、エッチング装置を用い、第
１のチャンバーで層間絶縁膜をエッチングし、次いて第
２のチャンバーでＯ2 ガスによるリアクティブイオンエ
ッチングを行なっても同様の効果が得られる。In this embodiment, since the step of providing an opening in the interlayer insulating film and the reactive ion etching with O 2 gas are continuously performed in the same chamber, the number of etching apparatuses is not increased, and almost the same as the prior art. There is an advantage that the same number of steps can be performed. Separately, the same applies to the case where an interlayer insulating film is etched in a first chamber using an etching apparatus having two etching chambers, and then reactive ion etching using an O 2 gas is performed in a second chamber. The effect of is obtained.
【００２２】[0022]
【発明の効果】以上説明したように本発明の多層配線の
製造方法では第１の配線の少なくとも表面を高融点金属
あるいはその化合物で形成し、その上に形成した層間絶
縁膜の所望の位置に、フォトレジスト膜をマスクとして
プラズマエッチング法により第１の配線に達するビアホ
ールを形成し、その後の酸素ガスによるリアクティブイ
オンエッチング法により、フォトレジスト膜の表面の硬
化した部分を除去するとともに、開口部内に露出した第
１の配線の表面への付着物が除去されるため、残りのフ
ォトレジスト膜を有機系の溶液で容易に除去でき、層間
絶縁膜に形成したビアホールに金属を選択的に成長させ
る際、第１の配線の露出した部分に形成された酸化膜層
を除去するだけで容易に金属が成長する。また本発明で
は、酸素のプラズマにより層間絶縁膜がさらされること
は無いため、層間絶縁膜にダメージが入ることは無く、
ほとんど層間絶縁膜に金属が成長することは無い。した
がって選択性良く微細ビアホールを埋め込むことがで
き、信頼性に優れた多層配線を容易に歩留良く形成でき
るという効果を有する。As described above, in the method for manufacturing a multilayer wiring according to the present invention, at least the surface of the first wiring is formed of a refractory metal or a compound thereof, and is formed at a desired position of the interlayer insulating film formed thereon. A via hole reaching the first wiring is formed by a plasma etching method using the photoresist film as a mask, and a hardened portion of the surface of the photoresist film is removed by a reactive ion etching method using oxygen gas. Since the deposits on the surface of the first wiring exposed to the substrate are removed, the remaining photoresist film can be easily removed with an organic solution, and the metal is selectively grown in the via hole formed in the interlayer insulating film. At this time, the metal grows easily only by removing the oxide film layer formed on the exposed portion of the first wiring. Further, in the present invention, since the interlayer insulating film is not exposed by the oxygen plasma, the interlayer insulating film is not damaged,
Almost no metal grows on the interlayer insulating film. Therefore, it is possible to bury a fine via hole with good selectivity, and it is possible to easily form a multilayer wiring having excellent reliability with good yield.
【００２３】本発明において酸素プラズマにより層間絶
縁膜がさらされることが無いのは層間絶縁膜のビアホー
ルをリアクティブイオンエッチング法によりエッチング
した後酸素ガスによるリアクティブイオンエッチング法
を行なうがリアクティブイオンエッチング法では、通常
のプラズマに比べ酸素イオンのエネルギーが大きいため
短時間でビアホール内に露出した第１の配線表面に付着
した炭素系付着物を除去できるためである。In the present invention, the reason why the interlayer insulating film is not exposed by the oxygen plasma is that the via holes in the interlayer insulating film are etched by the reactive ion etching method and then the reactive ion etching method using the oxygen gas is performed. This is because in the method, since the energy of oxygen ions is larger than that of ordinary plasma, carbon-based deposits attached to the surface of the first wiring exposed in the via hole can be removed in a short time.
【００２４】また、酸素のリアクティブイオンエッチン
グによりビアホール内に露出した第１の配線の表面は酸
化されるため、金属の選択成長をする前にこの酸化層を
除去することが望ましく、ビアホール内に露出した部分
がタングステン又はタングステンを主成分とする化合物
の場合、塩酸あるいは硫酸の酸性水溶液やアンモニア等
のアルカリ性水溶液でタングステン又はタングステンの
化合物をほとんどエッチングすることなくタングステン
の酸化膜のみを除去することが容易に可能である。Also, since the surface of the first wiring exposed in the via hole by reactive ion etching of oxygen is oxidized, it is desirable to remove this oxide layer before selective growth of metal. When the exposed portion is tungsten or a compound containing tungsten as a main component, it is possible to remove only the tungsten oxide film without substantially etching the tungsten or the tungsten compound with an acidic aqueous solution of hydrochloric acid or sulfuric acid or an alkaline aqueous solution such as ammonia. It is easily possible.
【００２５】図５にＷＦ6 とＳｉＨ4 ガスを用いた減圧
化学気相成長法により、ビアホール内に１．０μｍの厚
さのタングステンが選択成長する条件にてプラズマ酸化
膜上にタングステンを成長した後アルミニウム合金にて
配線間の短絡がチェックできるパターンを形成した時の
配線間隔と良品率の関係を示す。従来の技術では配線間
隔が１．０μｍでは５０％以上短絡してしまうが、本発
明では、配線間隔が０．８μｍで若干の不良が発生する
程度である。FIG. 5 shows that tungsten was grown on a plasma oxide film by a low pressure chemical vapor deposition method using WF 6 and SiH 4 gas under the condition that tungsten having a thickness of 1.0 μm was selectively grown in a via hole. The relationship between the wiring interval and the non-defective rate when a pattern that can check for short circuit between wirings is formed using an aluminum alloy later is shown. In the prior art, when the wiring interval is 1.0 μm, short-circuiting occurs by 50% or more, but in the present invention, when the wiring interval is 0.8 μm, a slight defect occurs.
【図１】本発明の一実施例を説明するために工程順に示
した多層配線の主要工程断面図ある。FIG. 1 is a cross-sectional view of main steps of a multilayer wiring shown in the order of steps for explaining an embodiment of the present invention.
【図２】本発明の他の実施例を説明するために工程順に
示した多層配線の主要工程断面図である。FIG. 2 is a cross-sectional view of main steps of a multilayer wiring shown in order of steps for explaining another embodiment of the present invention.
【図３】従来の多層配線の製造方法を説明するための図
で従来方法の一例により得られた多層配線の断面図であ
る。FIG. 3 is a diagram for explaining a conventional method for manufacturing a multilayer wiring, and is a cross-sectional view of a multilayer wiring obtained by an example of the conventional method.
【図４】従来の多層配線の製造方法を説明するための図
で改良された従来法の一例により得られた多層配線の断
面図である。FIG. 4 is a cross-sectional view of a multilayer wiring obtained by an example of a conventional method improved in a diagram for explaining a conventional method of manufacturing a multilayer wiring.
【図５】本発明の実施例および従来例により形成した第
２の配線の配線間隔と良品率の関係を示す図である。FIG. 5 is a diagram showing the relationship between the spacing between second wirings formed according to the example of the present invention and the conventional example and the yield rate.
１，１１，２１，３１ シリコン基板 ２，１２，２２，３２ シリコン酸化膜 ３，８，２３，２５，３３，３８ アルミニウム合金 ４ ＴｉＷ ５，１４，２４，３５ プラズマ酸化膜 ６，１５ フォトレジスト膜 ７，１３，１６，１７，３４，３６ タングステン ３７ タングステン粒 1,11,21,31 Silicon substrate 2,12,22,32 Silicon oxide film 3,8,23,25,33,38 Aluminum alloy 4 TiW 5,14,24,35 Plasma oxide film 6,15 Photoresist film 7, 13, 16, 17, 34, 36 Tungsten 37 Tungsten grain
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/302 H01L 21/3205 - 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/302 H01L 21/3205-21/3213 H01L 21/768
Claims (3)
口部を高融点金属で埋め込んだ多層配線の製造方法にお
いて、第１の配線の少なくとも表面をタングステンある
いはタングステンを主成分とする合金で形成する工程
と、しかる後に前記第１の配線上に層間絶縁膜を形成す
る工程と、しかる後に前記層間絶縁膜の所望の位置にフ
ォトレジスト膜をマスクとして前記第１の配線に達する
開口部をドライエッチング法により形成する工程と、し
かる後に酸素によるリアクティブイオンエッチングによ
り前記フォトレジスト膜の表面を除去する工程と、しか
る後に前記フォトレジスト膜の残りを有機系の溶液によ
り除去する工程と、しかる後に前記層間絶縁膜に形成し
た前記開口部に露出した前記第１の配線の表面の前記タ
ングステンあるいはタングステンを主成分とする合金の
表面に形成されたタングステンの酸化膜を酸性あるいは
アルカリ性水溶液により除去する工程と、しかる後に金
属ハロゲン化物ガスによる化学気相成長法により、前記
第１の配線に達する前記層間絶縁膜に形成した開口部内
に選択的に金属を成長する工程とを含むことを特徴とす
る多層配線の製造方法。In a method of manufacturing a multilayer wiring in which an opening provided in an interlayer insulating film connecting wiring layers is filled with a high melting point metal , at least the surface of the first wiring is made of tungsten.
There is a step of forming an alloy mainly containing tungsten, forming an interlayer insulating film on the first wiring Thereafter, the photoresist film at a desired position of the interlayer insulating film thereafter as a mask forming by dry etching an opening reaching the first wiring, the teeth
Removing the surface of the photoresist film by reactive ion etching with oxygen after mowing, deer
A step of the rest of the photoresist film is removed with a solution of an organic after that, formed in the interlayer insulating film thereafter
The touch on the surface of the first wiring exposed in the opening.
Of tungsten or tungsten-based alloys
The tungsten oxide film formed on the surface is made acidic or
A step of removing with an alkaline aqueous solution, and thereafter , a metal is selectively grown in an opening formed in the interlayer insulating film reaching the first wiring by a chemical vapor deposition method using a metal halide gas. A method of manufacturing a multilayer wiring.
液であることを特徴とする請求項１記載の多層配線の製
造方法。 2. A method for manufacturing a multilayer wiring according to claim 1, wherein said acidic aqueous solution is a hydrochloric or sulfuric acid aqueous solution.
液であることを特徴とする請求項１記載の多層配線の製
造方法。 3. A method for manufacturing a multilayer wiring according to claim 1, wherein said aqueous alkaline solution is aqueous ammonia.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28577291A JP3198561B2 (en) | 1991-10-31 | 1991-10-31 | Manufacturing method of multilayer wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28577291A JP3198561B2 (en) | 1991-10-31 | 1991-10-31 | Manufacturing method of multilayer wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129449A JPH05129449A (en) | 1993-05-25 |
| JP3198561B2 true JP3198561B2 (en) | 2001-08-13 |
Family
ID=17695864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28577291A Expired - Fee Related JP3198561B2 (en) | 1991-10-31 | 1991-10-31 | Manufacturing method of multilayer wiring |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198561B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156041A (en) * | 1999-11-26 | 2001-06-08 | Nec Corp | Semiconductor device manufacturing method and manufacturing apparatus |
| CN114999911A (en) * | 2022-05-24 | 2022-09-02 | 长鑫存储技术有限公司 | Semiconductor structure and forming method thereof |
-
1991
- 1991-10-31 JP JP28577291A patent/JP3198561B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129449A (en) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0517551B1 (en) | Method of forming a multilayer wiring structure on a semiconductor device | |
| JPH05206064A (en) | Method for manufacturing semiconductor device | |
| JPH05304213A (en) | Method for manufacturing semiconductor device | |
| KR100396236B1 (en) | Interconnect structure of semiconductor device and method for manufacturing same | |
| JPH06140372A (en) | Method for manufacturing semiconductor device | |
| JPH06318644A (en) | Forming method for plug for electrical connection | |
| JP3198561B2 (en) | Manufacturing method of multilayer wiring | |
| JP2985326B2 (en) | Method for manufacturing semiconductor device | |
| JPH07135188A (en) | Method for manufacturing semiconductor device | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JP2702010B2 (en) | Method for manufacturing semiconductor device | |
| JP3323264B2 (en) | Method for manufacturing semiconductor device | |
| JP3519641B2 (en) | Semiconductor device having gold wiring and method of manufacturing the same | |
| JP2998454B2 (en) | Method for manufacturing semiconductor device | |
| JP3208608B2 (en) | Wiring formation method | |
| JPH06244187A (en) | Manufacture of semiconductor device | |
| JPH10223753A (en) | Method of manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device | |
| KR100607753B1 (en) | Metal wiring layer formation method of a semiconductor device | |
| JP2783898B2 (en) | Method for manufacturing semiconductor device | |
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| JPH0344931A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0786209A (en) | Method for manufacturing semiconductor device | |
| JPH0582653A (en) | Manufacture of semiconductor device | |
| JPH09232424A (en) | Manufacture of semiconductor device | |
| JPH0684908A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| LAPS | Cancellation because of no payment of annual fees |