Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3199558B2 - Apparatus and method for averaging input signal - Google Patents
[go: Go Back, main page]

JP3199558B2 - Apparatus and method for averaging input signal - Google Patents

Apparatus and method for averaging input signal

Info

Publication number
JP3199558B2
JP3199558B2 JP04748394A JP4748394A JP3199558B2 JP 3199558 B2 JP3199558 B2 JP 3199558B2 JP 04748394 A JP04748394 A JP 04748394A JP 4748394 A JP4748394 A JP 4748394A JP 3199558 B2 JP3199558 B2 JP 3199558B2
Authority
JP
Japan
Prior art keywords
input signal
averaging
value
input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04748394A
Other languages
Japanese (ja)
Other versions
JPH07260508A (en
Inventor
康博 本沢
勇 中村
Original Assignee
旭化成マイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成マイクロシステム株式会社 filed Critical 旭化成マイクロシステム株式会社
Priority to JP04748394A priority Critical patent/JP3199558B2/en
Publication of JPH07260508A publication Critical patent/JPH07260508A/en
Application granted granted Critical
Publication of JP3199558B2 publication Critical patent/JP3199558B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、順次読み込まれる入力
信号を平均化するための入力信号の平均化装置およびそ
の平均化方法に関し、特に種々の歪を含有する信号を読
み取る回路において、歪成分の検出時に、ノイズ成分
(歪成分の中の時間的変動成分)の除去を行うための歪
データ平均化処理に好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input signal averaging device and an averaging method for averaging input signals which are sequentially read, and more particularly to a circuit for reading a signal containing various distortions. This is suitable for a distortion data averaging process for removing a noise component (a temporally varying component in the distortion component) at the time of detection of.

【0002】[0002]

【従来の技術】CCD(電荷結合素子)等の各種固体撮
像センサの読み取り回路において、センサ読み取り信号
の歪成分を検出し、検出された歪成分を用いて、そのセ
ンサ読み取り信号から歪成分の除去を行うことで、正確
な補正を行うためには、検出された歪成分の中から時間
的変動成分(ノイズ成分)を除去した後の定常的な歪成
分のみを取り出し、これを補正用の歪検出データとする
ことが必要である。そのために、従来から歪データを平
均化して、検出歪データ中から時間的変動分を取り除く
ことが行われており、この歪データ平均化処理を効率良
く行うことが要求されている。
2. Description of the Related Art In a reading circuit of various solid-state imaging sensors such as a CCD (Charge Coupled Device), a distortion component of a sensor read signal is detected, and the detected distortion component is used to remove the distortion component from the sensor read signal. In order to perform accurate correction by performing the above, only the steady distortion component after removing the temporal fluctuation component (noise component) from the detected distortion components is extracted, and this is used as the distortion for correction. It is necessary to use detection data. For this reason, strain data has conventionally been averaged to remove temporal fluctuations from the detected strain data, and it has been required to efficiently perform this strain data averaging process.

【0003】CCD読み取り回路を構成する歪データ平
均化回路の従来の代表的な構成例を図8に示す。図8に
おいて、信号Aは検出された歪データ(定常成分と変動
成分を含んだもの)、信号Bはラインメモリに格納され
たデータAを読み出したデータ、信号Cは1ライン検出
終了後に加算,乗算を行う平均化演算の結果及び、演算
中のデータ、および信号Dはラインメモリに格納された
データCを読み出したデータである。また、31は検出
歪データAを格納する第1のラインメモリ、33はライ
ンメモリ31から読み出した検出歪データBを画素ごと
に平均回数分加算して行き、その加算値を平均回数で除
算する等の演算を行う平均化演算回路、および32はデ
ータCを格納するための第2のラインメモリである。平
均化演算回路33は、第1のラインメモリ31の出力デ
ータBと第2のラインメモリ32の出力データDを加算
する加算器34、第2のラインメモリ32の出力データ
Dに平均回数(平均処理の回数)nの逆数1/n(=
G)を乗算する乗算器35、その1/nに当るデータG
を乗算器35に供給するROM(リードオンリメモリ)
36、および加算器34の出力データEと乗算器35の
出力データHのいずれか一方をデータCとして第2のラ
インメモリ32へ選択出力するセレクタ37を有する。
FIG. 8 shows a conventional typical configuration example of a distortion data averaging circuit constituting a CCD reading circuit. In FIG. 8, signal A is detected distortion data (including a steady component and a fluctuation component), signal B is data obtained by reading data A stored in a line memory, and signal C is added after one line is detected. The result of the averaging operation for performing the multiplication, the data during the operation, and the signal D are data obtained by reading the data C stored in the line memory. Reference numeral 31 denotes a first line memory for storing detected distortion data A, and reference numeral 33 denotes an average number of times of addition of the detected distortion data B read from the line memory 31 for each pixel, and divides the sum by the average number. An averaging operation circuit 32 for performing operations such as the above, and a second line memory 32 for storing data C. The averaging operation circuit 33 includes an adder 34 that adds the output data B of the first line memory 31 and the output data D of the second line memory 32, and an average number (average number) of the output data D of the second line memory 32. Reciprocal 1 / n of the number of processings) n (=
G), a multiplier 35 that multiplies the data G by 1 / n
(Read only memory) for supplying the multiplier to the multiplier 35
36, and a selector 37 for selectively outputting one of the output data E of the adder 34 and the output data H of the multiplier 35 to the second line memory 32 as data C.

【0004】図8の従来の回路構成の場合では、CCD
等のセンサ出力の1ライン分の歪検出を行い、検出歪デ
ータAを第1のラインメモリ31に格納していくという
動作を行うサイクル(1ライン分の検出サイクル)と、
第1のラインメモリ31の読み出しデータBとそれまで
の加算データを格納している第2のラインメモリ32の
読み出しデータDとの加算を加算器34で行い、その加
算結果を第2のラインメモリ32へ格納するという動作
を行うサイクル(平均化演算サイクル)とを図9に示す
ように直列的に行うことになる。この2つのサイクルを
繰り返して行き、平均回数分の和が求まった時点で、乗
算器35により平均回数nでその和を除算することによ
り、検出歪データの平均値が各画素毎に求まり、変動成
分を除去した歪データを得ることができる。このシーケ
ンスの詳細を図10に示す。
In the case of the conventional circuit configuration shown in FIG.
A cycle of detecting the distortion of one line of the sensor output and storing the detected distortion data A in the first line memory 31 (a detection cycle of one line);
The adder 34 performs addition of the read data B of the first line memory 31 and the read data D of the second line memory 32 which stores the added data up to that point. As shown in FIG. 9, the cycle of performing the operation of storing data in the memory 32 (averaging operation cycle) is performed in series. These two cycles are repeated, and when the sum of the average number is obtained, the sum is divided by the average number n by the multiplier 35, whereby the average value of the detected distortion data is obtained for each pixel. Strain data from which components have been removed can be obtained. FIG. 10 shows the details of this sequence.

【0005】図10の従来例のタイミングチャートは
(1),(2),(3)の順に時間的に連続した一連の
ものであるが、紙面の都合上それぞれ分離して図示して
ある。図10の(1)は検出データAを第1のラインメ
モリ31へ書き込む第1のサイクルである。図10の
(2)は第1のラインメモリ31と第2のラインメモリ
32の同じアドレスのデータ同志を加算器34で加算
し、その加算結果Eをセレクタ37を介して第2のライ
ンメモリ32へ書き込む第2のサイクルである。1ライ
ン目〜(n−1)ライン目までは、第1と第2のサイク
ルの動作を繰り返す(図9参照)。図10の(3)は第
2のラインメモリ32のデータDに1/nを乗算し、そ
の乗算結果を第2のラインメモリ32に書き込む第3の
サイクルである。このようにnライン目は1/nを乗算
することも行う。
The timing chart of the conventional example shown in FIG. 10 is a series of time series (1), (2), and (3) which are temporally continuous, but are separately illustrated for the sake of space. FIG. 10A shows a first cycle in which the detection data A is written to the first line memory 31. In FIG. 10B, the adder 34 adds the data of the same address in the first line memory 31 and the data of the same address in the second line memory 32, and adds the addition result E via the selector 37 to the second line memory 32. This is the second cycle of writing to the. The operations of the first and second cycles are repeated from the first line to the (n-1) th line (see FIG. 9). (3) in FIG. 10 is a third cycle in which the data D in the second line memory 32 is multiplied by 1 / n, and the multiplication result is written in the second line memory 32. As described above, the n-th line is also multiplied by 1 / n.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術では、上記の第1と第2の2つのサイク
ルは並行して行われていないので、平均化した歪データ
を最後の除算によって得るまでの時間が長くかかるとい
う欠点を持っている。また、検出データ格納用の第1の
ラインメモリ31と演算結果格納用の第2のラインメモ
リ32との、ラインメモリを合計2セット必要とすると
いう問題がある。
However, in the above-mentioned prior art, since the first and second cycles are not performed in parallel, the averaged distortion data is divided by the last division. It has the disadvantage that it takes a long time to get it. Further, there is a problem that a total of two sets of line memories are required, that is, a first line memory 31 for storing detection data and a second line memory 32 for storing calculation results.

【0007】さらに、第2のラインメモリ32には、検
出歪データの平均回数分の加算データを格納することが
必要なので、検出歪データ格納用の第1のラインメモリ
31に比べてビット数の多いものを必要とするという問
題がある。
Further, since it is necessary to store the additional data for the average number of times of the detected distortion data in the second line memory 32, the number of bits is smaller than that of the first line memory 31 for storing the detected distortion data. There is a problem that many things are required.

【0008】本発明は従来技術の上述のような点に鑑み
てなされたもので、その目的とするところは、検出歪デ
ータの中から時間的変動成分(ノイズ成分)を取り除く
ために行われる歪データの平均化処理を、その歪データ
検出と並行して行うことができ、しかも回路規模も小さ
くおさえて行うことのできるように図った入力信号の平
均化装置およびその平均化方法を提供することにある。
The present invention has been made in view of the above-mentioned points of the prior art, and an object of the present invention is to provide a method for removing a temporal variation component (noise component) from detected distortion data. To provide an input signal averaging apparatus and an averaging method capable of performing data averaging processing in parallel with the distortion data detection and performing the processing with a small circuit size. It is in.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明の入力信号の平均化装置は、順次読み込まれ
る入力信号を平均化する装置において、入力信号と記憶
値とを選択出力する入力選択手段と、該入力選択手段の
出力値に重み係数を乗算する乗算手段と、該乗算手段の
出力値を加算する加算手段と、該加算手段の出力値を記
憶する記憶手段とを有し前記入力選択手段は一定周期で
入力信号と前記記憶手段の記憶値を交互に選択して前記
乗算手段に出力し、前記乗算手段は入力信号が選択され
たときは前記入力選択手段の出力値に重み係数1/n
(nはその時点での入力信号の読み込み回数)を乗算し
て、記憶値が選択されたときは前記入力選択手段の出力
値に重み係数として(n−1)/nを乗算して前記加算
手段へ出力し、前記加算手段は前記乗算手段の一対の出
力値を加算して前記記憶手段へ出力することを特徴とす
る。
In order to achieve the above object, an input signal averaging device according to the present invention is a device for averaging sequentially read input signals, and selectively outputs an input signal and a stored value. Input selection means, multiplication means for multiplying an output value of the input selection means by a weighting factor, addition means for adding the output value of the multiplication means, and storage means for storing the output value of the addition means The input selection means alternately selects an input signal and a storage value of the storage means at a fixed period and outputs the selected signal to the multiplication means.When the input signal is selected, the multiplication means outputs the output value of the input selection means. Weighting factor 1 / n
(N is the number of times the input signal has been read at that time), and when a stored value is selected, the output value of the input selection means is multiplied by (n-1) / n as a weighting factor, and the addition is performed. Output means, and the addition means adds the pair of output values of the multiplication means and outputs the result to the storage means.

【0010】また、好ましくは本発明はその一形態とし
て、前記加算手段は前記乗算手段からシリアルに出力さ
れる一対の出力を加算するためのレジスタと加算器とか
ら構成されていることを特徴とすることができる。
Preferably, in one aspect of the present invention, the adding means comprises a register for adding a pair of outputs serially output from the multiplying means and an adder. can do.

【0011】また、好ましくは本発明は他の形態とし
て、前記記憶手段はラインメモリであり、前記入力選択
手段から選択出力される前記入力信号と前記記憶値はそ
れぞれラインデータであることを特徴とすることができ
る。
Preferably, in another aspect of the present invention, the storage means is a line memory, and the input signal selectively output from the input selection means and the storage value are line data. can do.

【0012】また、好ましくは本発明は他の形態とし
て、前記記憶手段はレジスタであり、前記入力選択手段
から選択出力される前記入力信号と前記記憶値はそれぞ
れ1点のデータであることを特徴とすることができる。
Preferably, in another aspect of the present invention, the storage means is a register, and the input signal and the storage value selected and output from the input selection means are each one-point data. It can be.

【0013】また、好ましくは本発明は他の形態とし
て、前記入力選択手段での前記入力信号の読み込み回数
のカウント値nに応じて前記重み係数1/n,(n−
1)/nを交互に発生する重み係数発生手段を前記乗算
手段は有し、さらに前記nの値があらかじめ定めた平均
化回数mに達するまで、前記入力選択手段、前記乗算手
段、前記加算手段および前記記憶手段の各処理を繰り返
し行わせて入力信号の平均化を実行させる制御手段を包
含していることを特徴とすることができる。
Preferably, in another aspect of the present invention, the weighting factors 1 / n, (n−n) are set according to a count value n of the number of times the input signal is read by the input selection means.
1) The multiplying means has weighting coefficient generating means for generating / n alternately, and further, the input selecting means, the multiplying means, and the adding means until the value of n reaches a predetermined averaging count m. And control means for causing each processing of the storage means to be repeatedly performed to average the input signal.

【0014】また、好ましくは本発明は他の形態とし
て、前記入力信号がラインスキャナからの信号であるこ
とを特徴とすることができる。
[0014] In another aspect of the present invention, preferably, the input signal is a signal from a line scanner.

【0015】また、好ましくは本発明は他の形態とし
て、前記入力信号が歪み信号であることを特徴とするこ
とができる。
[0015] In another aspect of the present invention, preferably, the input signal is a distortion signal.

【0016】また、好ましくは本発明は他の形態とし
て、前記入力信号の平均化装置は、種々の歪を含有する
信号を読み取る回路において、歪成分の検出時に、歪成
分中の時間的変動成分であるノイズ成分の除去を行うた
めの歪データ平均化処理を行うものであることを特徴と
することができる。
According to still another preferred embodiment of the present invention, the averaging device for an input signal includes a circuit for reading a signal containing various distortions. And a distortion data averaging process for removing a noise component.

【0017】更に、本発明の入力信号の平均化方法は、
順次読み込まれる入力信号を平均化する方法において、
一定周期で所定のビット長の入力信号と記憶手段の記憶
値とを交互に選択して出力するステップと、前記入力信
号が選択されたときは該入力信号に重み係数として1/
n(nはその時点での入力信号の読み込み回数)を乗算
して出力し、前記記憶値が選択されたときは該記憶値に
重み係数として(n−1)/nを乗算して出力するステ
ップと、前記重み係数1/nが乗算された値と前記重み
係数(n−1)/nが乗算された値とを加算するステッ
プと、前記加算の結果を前記記憶値として前記記憶手段
に格納するステップとを有し、前記各ステップを前記n
の値があらかじめ定めた所定数mに達するまで繰り返す
ことを特徴とする。
Further, the averaging method of the input signal according to the present invention comprises:
In a method of averaging input signals sequentially read,
Alternately selecting and outputting an input signal of a predetermined bit length and a storage value of the storage means in a fixed cycle, and, when the input signal is selected, 1 /
n (n is the number of readings of the input signal at that time) and outputs the result. When the stored value is selected, the stored value is multiplied by (n-1) / n as a weighting factor and output. Adding a value multiplied by the weighting factor 1 / n and a value multiplied by the weighting factor (n-1) / n; and storing the result of the addition as the storage value in the storage unit. And storing each of said steps as n
Is repeated until the value reaches a predetermined number m.

【0018】また、好ましくは本発明の方法は前記入力
信号および前記記憶値はラインデータまたは1点のデー
タ単位で取り扱われることを特徴とすることができる。
[0018] Preferably, the method of the present invention is characterized in that the input signal and the stored value are handled in line data or one point data unit.

【0019】[0019]

【作用】本発明では、入力信号と記憶値とを交互に選択
して入力し、該入力信号に重み係数として1/n(nは
その時点での入力信号の読み込み回数)を乗算し、該記
憶値に重み係数として(n−1)/nを乗算し、それら
の乗算結果を加算したものを上記記憶値として用いる処
理をnが所定回数mに達するまで繰り返すので、メモリ
容量を少く適正な回路規模で、かつ動作時間の無駄も無
く、歪データの検出と並行して平均歪データ等の平均化
データが得られる。
According to the present invention, an input signal and a stored value are alternately selected and input, and the input signal is multiplied by 1 / n (n is the number of readings of the input signal at that time) as a weighting factor. Since the process of multiplying the stored value by (n-1) / n as a weighting factor and adding the result of the multiplication and using the result as the stored value is repeated until n reaches a predetermined number m, the memory capacity is reduced and the memory capacity is reduced appropriately. Averaged data such as average distortion data can be obtained in parallel with the detection of distortion data on a circuit scale without wasting operation time.

【0020】[0020]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0021】(基本構成)図1は種々の歪を含有する入
力信号を平均化する平均化装置の本発明の基本構成を示
す。入力選択手段1は一定周期で入力信号(例えば検出
歪データ)Aと記憶手段4の記憶値(前回までの平均歪
データ)Mとを交互に選択して乗算手段2に出力する。
乗算手段2は入力信号Aが選択されたときは入力選択手
段1の出力値に平均化のための第1の重み係数1/n
(但し、nはその時点での入力信号の読み込み回数)を
乗算し、記憶値Mが選択されたときは入力選択手段1の
出力値に平均化のための第2の重み係数(n−1)/n
を乗算して、加算手段3に出力する。加算手段3は重み
付けされた入力信号と重み付けされた記憶値(即ち、前
回までの平均歪データ)とを加算して、平均歪データL
を得る。記憶手段4は加算手段3の出力値Lである各読
み込み回数での平均歪データを保持し、次回の平均化演
算時に前回までの平均歪データMを入力選択手段1に供
給し、かつ歪平均化終了後の平均歪データを保持する。
(Basic Configuration) FIG. 1 shows a basic configuration of the present invention of an averaging device for averaging an input signal containing various distortions. The input selection means 1 alternately selects an input signal (for example, detected distortion data) A and a storage value (average distortion data up to the previous time) M of the storage means 4 at a fixed period, and outputs the selected signal to the multiplication means 2.
When the input signal A is selected, the multiplying means 2 adds a first weighting factor 1 / n for averaging to the output value of the input selecting means 1.
(Where n is the number of readings of the input signal at that time), and when the stored value M is selected, the output value of the input selecting means 1 is added to the second weighting coefficient (n-1) for averaging. ) / N
And outputs the result to the adding means 3. The adding means 3 adds the weighted input signal and the weighted storage value (that is, the average distortion data up to the previous time) to obtain the average distortion data L.
Get. The storage means 4 holds the average distortion data at each read count, which is the output value L of the addition means 3, supplies the average distortion data M up to the previous time to the input selection means 1 at the next averaging operation, and The average strain data after the conversion is retained.

【0022】入力信号Aとしては通常ラインスキャナ
(不図示)からの映像信号、あるいは他の歪み信号が適
用される。入力信号Aおよび記憶値Bの読み込み回数n
に係わるデータの1回の読み込み単位は線データ、また
は1点のデータである。線データに対する平均化処理を
行うときは記憶手段4としてラインメモリを用い、1点
のデータに対する平均化処理を行うときは記憶手段4と
してレジスタを用いる。乗算手段2は乗算器と重み係数
発生手段とから構成できる。また、加算手段3は加算器
とレジスタにより構成できる。
As the input signal A, a video signal from a line scanner (not shown) or another distortion signal is usually applied. Number of readings n of input signal A and stored value B
Is a line data or a single point data. When averaging processing is performed on line data, a line memory is used as the storage unit 4. When averaging processing is performed on one point of data, a register is used as the storage unit 4. The multiplication means 2 can be composed of a multiplier and a weight coefficient generation means. Further, the adding means 3 can be constituted by an adder and a register.

【0023】図1から分るように、検出歪データAと、
記憶手段4に格納されている前回までの平均データMを
その時点での平均回数n(読み込み回数)に応じた重み
付けで加算していくという動作を平均回数だけ繰り返す
ことになる。ここで、 An …n回目の平均化動作時のAの値、 Mn …n回目の平均化動作時のMの値、 Ln …n回目の平均化動作時のLの値、 とし、n=1,2,3…,m(mは平均を行う回数)と
すると、上記の平均化動作は、次のような数式で表わさ
れる。
As can be seen from FIG. 1, the detected distortion data A and
The operation of adding the average data M stored in the storage means 4 up to the previous time with weighting according to the average number n (the number of readings) at that time is repeated by the average number of times. Here, the value of A n ... n-th averaging Operation A, M n ... n-th averaging operation when the values of M, L n ... n-th averaging operation when the values of L, a, Assuming that n = 1, 2, 3,..., m (m is the number of times of averaging), the above averaging operation is represented by the following equation.

【0024】1回目の平均(最初のデータをそのまま保
持)では、 A1 ×1+M1 ×0=A1 =L1 →M2 2回目の平均では、
In the first average (the first data is kept as it is), A 1 × 1 + M 1 × 0 = A 1 = L 1 → M 2 In the second average,

【0025】[0025]

【数1】 (Equation 1)

【0026】n回目の平均では、In the n-th average,

【0027】[0027]

【数2】 (Equation 2)

【0028】m回の平均後の最終結果は、The final result after averaging m times is

【0029】[0029]

【数3】 (Equation 3)

【0030】となる。このように、実際に平均を行いた
い回数m回だけ上記演算動作を繰り返せば、平均歪デー
タとしてLm が求められる。
## EQU1 ## In this way, if the above calculation operation is repeated m times, the number of times the user actually wants to perform averaging, L m is obtained as the average distortion data.

【0031】このような基本構成を用いて、例えば、C
CD読み取り回路等の歪データ平均化回路を構成する
と、記憶手段4として例えば1ライン分のラインメモリ
を持つだけで、歪検出動作と並行して平均化動作を行う
ことができる。従って、回路規模を小さくして(つまり
1セットのラインメモリだけ持てば良いので)、歪検出
後、即座に平均データを得ることができる。また、この
構成の場合、入力信号(検出歪データ)Aと、記憶手段
4のビット数を調整するだけで、平均回数、平均精度の
条件に合う平均化回路が構成できる。
Using such a basic structure, for example, C
If a distortion data averaging circuit such as a CD reading circuit is configured, the averaging operation can be performed in parallel with the distortion detection operation only by having a line memory for one line as the storage unit 4, for example. Therefore, it is possible to reduce the circuit scale (that is, it is sufficient to have only one set of line memories) and obtain average data immediately after distortion detection. Further, in the case of this configuration, an averaging circuit that satisfies the conditions of the average number of times and the average accuracy can be configured only by adjusting the input signal (detection distortion data) A and the number of bits of the storage unit 4.

【0032】例えば、平均回数が少なく、平均精度もそ
れほど要求されないような用途(ノイズ成分が検出歪デ
ータの数LSB分ある場合など)では、検出歪データの
ビット数と記憶手段4のビット数が同じでも実用上問題
のない程度の結果が得られる。
For example, in an application in which the average number of times is small and the average accuracy is not so required (for example, when the noise component is equal to the number LSB of the detected distortion data), the number of bits of the detected distortion data and the number of bits of the storage means 4 are reduced. Even at the same level, a practically acceptable result can be obtained.

【0033】このように、本発明によれば、回路規模、
動作時間について効率良く、歪データの定常成分だけを
検出することが可能になる。即ち、CCD読み取り回路
等の歪補正用の歪データを得る時に、検出歪データ及
び、それまでの平均歪データに重み付けをし、それらを
加算して平均歪データを求めるという動作を歪検出と並
行して行うので、変動成分を取り除いた歪データを得る
までの時間を短くし、かつ、回路規模を小さくすること
ができる。
As described above, according to the present invention, the circuit scale,
It is possible to efficiently detect only the steady component of the strain data with respect to the operation time. That is, when obtaining distortion data for distortion correction of a CCD reading circuit or the like, the operation of weighting the detected distortion data and the average distortion data up to that time and adding them to obtain the average distortion data is performed in parallel with the distortion detection. Therefore, the time required to obtain the distortion data from which the fluctuation component has been removed can be shortened, and the circuit scale can be reduced.

【0034】(第1実施例)次に、図2〜図5を用いて
本発明の第1実施例を説明する。本実施例は上記記憶手
段4としてラインメモリを使用した場合の例である。
(First Embodiment) Next, a first embodiment of the present invention will be described with reference to FIGS. This embodiment is an example in which a line memory is used as the storage unit 4.

【0035】図2は本発明の第1実施例の回路構成を示
す。図2において、11は図1の入力選択手段1に相当
するセレクタであり、一定周期で入力信号である検出歪
データAと記憶値であるラインメモリ20の出力(その
時点での平均データ)Mとを交互に選択し、乗算器12
へ出力する。
FIG. 2 shows a circuit configuration of the first embodiment of the present invention. In FIG. 2, reference numeral 11 denotes a selector corresponding to the input selecting means 1 shown in FIG. Are alternately selected, and the multiplier 12
Output to

【0036】乗算器12に入力する信号Bは上記Aまた
はMの選択出力であり、信号FはA,Bの選択に同期し
てセレクタ13を介して選択供給されるCまたはDの選
択出力である。Cは第1の重み係数1/n(nはその時
点での平均回数)、Dは第2の重み係数(n−1)/n
であり、これらの係数は読み取りアドレスEに応じてR
OM14から読み出される。アドレスEはその時点での
平均回数nを表わし、カウンタ15のカウント出力値で
ある。Eで示すその時点での平均回数nとGで示す最終
的に平均したい回数mとを大小比較器(コンパレータ)
16で比較し、nとmの大小比較結果であるHがn>m
を示すときに、コントロール回路(コントローラ)17
はカウンタ15をリセットする。Iはカウンタ15への
リセット信号およびカウントクロックである。コントロ
ール回路17はこの信号Iの他に、レジスタ19へのリ
セット信号Nとセレクタ11,13へのセレクトタイミ
ング信号とを出力する。これらセレクタ,ROM等の構
成要素13〜17は重み係数発生手段を構成し、さらに
乗算器12とともに図1の乗算手段2を構成する。
A signal B input to the multiplier 12 is a selection output of A or M, and a signal F is a selection output of C or D selectively supplied through the selector 13 in synchronization with the selection of A and B. is there. C is the first weighting factor 1 / n (n is the average number of times at that time), and D is the second weighting factor (n-1) / n
And these coefficients are R according to the read address E.
Read from OM14. The address E represents the average number n at that time, and is the count output value of the counter 15. A magnitude comparator (comparator) calculates the average number n at that point indicated by E and the final number m to be averaged indicated by G.
16 and H, which is the magnitude comparison result of n and m, is n> m
Indicates that the control circuit (controller) 17
Resets the counter 15. I is a reset signal to the counter 15 and a count clock. The control circuit 17 outputs a reset signal N to the register 19 and a select timing signal to the selectors 11 and 13 in addition to the signal I. The components 13 to 17 such as the selector and the ROM constitute a weighting coefficient generating means, and further constitute the multiplying means 2 of FIG.

【0037】乗算器12の出力J、すなわちA×C(=
A×1/n)またはM×D(=M×(n−1)/n)の
演算結果は順次加算器18に供給される。ここで、平均
化回路の動作クロックとして、データレートの何倍かの
速度のクロック(通常8倍もしくは16倍程度のもの)
を使用する。平均結果[(A×C)+(M×D)]の計
算を行うために、まず加算器18の後段のレジスタ19
をリセット信号Nでリセットして、このリセット解除
後、初めのクロックでこのときのKの値である(M×
D)をレジスタ19に保持し、次のクロックで、レジス
タ19の保持データL(=M×D)と乗算器12の出力
J(=A×C)を加算したもの[(A×C)+(M×
D)]をレジスタ19に保持する。このとき、レジスタ
19の出力LはL=(A×C)+(M×D)となる。
The output J of the multiplier 12, that is, A × C (=
The calculation results of A × 1 / n) or M × D (= M × (n−1) / n) are sequentially supplied to the adder 18. Here, as the operation clock of the averaging circuit, a clock of several times the data rate (usually about 8 or 16 times)
Use In order to calculate the average result [(A × C) + (M × D)], first, the register 19 at the subsequent stage of the adder 18 is used.
Is reset by the reset signal N, and after the reset is released, the value of K at this time is (M ×
D) is held in the register 19, and the data obtained by adding the data L (= M × D) held in the register 19 and the output J (= A × C) of the multiplier 12 at the next clock [(A × C) + (M ×
D)] is held in the register 19. At this time, the output L of the register 19 is L = (A × C) + (M × D).

【0038】このLの値をラインメモリ20に格納する
という動作を1ライン分行うと、その時点での平均デー
タが1ライン分得られる。この1ライン分の演算が終了
するとカウンタ15を1だけカウントアップさせる。な
お、上記加算器18とレジスタ19は図1の加算手段3
を構成し、ラインメモリ20は図1の記憶手段4に相当
する。
When the operation of storing the value of L in the line memory 20 for one line is performed, one line of average data at that time is obtained. When the calculation for one line is completed, the counter 15 is incremented by one. The adder 18 and the register 19 correspond to the adder 3 of FIG.
And the line memory 20 corresponds to the storage unit 4 in FIG.

【0039】以上の動作を最終的に平均したい回数mラ
イン分繰り返すと、大小比較器16の出力Hがコントロ
ール回路17に作用し、カウンタ15をリセットすると
ともに、この動作を終了させる。この時点で、最終的な
平均データが1ライン分、ラインメモリ20に格納され
ている。この平均データをインタフェース回路22を介
してディスプレイあるいはプリンタ等の出力手段で出力
表示することもできる。また、その平均データを歪補正
用の歪データとして利用することができる。
When the above operation is repeated for the number of lines to be finally averaged m times, the output H of the magnitude comparator 16 acts on the control circuit 17 to reset the counter 15 and terminate this operation. At this point, the final average data for one line is stored in the line memory 20. The average data can be output and displayed on an output means such as a display or a printer via the interface circuit 22. Further, the average data can be used as distortion data for distortion correction.

【0040】図3は図2の実施例回路の各信号の内容を
表わすタイミングチャートであり、図4は図2の回路で
1ライン分の検出と平均化演算が同時に実行される状態
を概念的に表わしている。
FIG. 3 is a timing chart showing the contents of each signal of the circuit of the embodiment shown in FIG. 2. FIG. 4 is a conceptual diagram showing a state in which detection and averaging operation for one line are simultaneously executed in the circuit of FIG. Is shown in

【0041】図5はラインスキャナ(不図示)の出力と
ラインメモリ20の格納データの対応関係を模式的に示
している。
FIG. 5 schematically shows the correspondence between the output of a line scanner (not shown) and the data stored in the line memory 20.

【0042】(1)ラインスキャナは1ライン中の画素
を1個づつ読取り、この読取りデータを画素毎にA/D
変換し、そのデジタルデータを次々と1画素づつ図2の
回路に入力する。
(1) The line scanner reads pixels in one line one by one, and reads the read data for each pixel in A / D.
After that, the digital data is input to the circuit of FIG. 2 one pixel at a time.

【0043】(2)図2の回路で上記1画素を平均化し
てラインメモリ20の所定アドレスに入れる。その間、
次の画素のA/D変換が行われている。
(2) The above-mentioned one pixel is averaged by the circuit shown in FIG. in the meantime,
A / D conversion of the next pixel is being performed.

【0044】(3)上記(1),(2)を1ライン分、
全てについて行う。
(3) The above (1) and (2) are equivalent to one line,
Do it all.

【0045】(4)上記(1)〜(3)までを各ライン
について行う。その時、フレームの同列の画像同志を次
々と平均すると、ラインスキャナの各画素毎に各々平均
化データが得られる。
(4) The above (1) to (3) are performed for each line. At this time, by averaging the images in the same column of the frame one after another, averaged data is obtained for each pixel of the line scanner.

【0046】(第2実施例)次に、図6および図7を参
照して本発明の第2実施例を説明する。本実施例は図1
の記憶手段4としてレジスタを使用した場合の例であ
る。
(Second Embodiment) Next, a second embodiment of the present invention will be described with reference to FIGS. This embodiment is shown in FIG.
This is an example in the case where a register is used as the storage means 4 of FIG.

【0047】図6は本発明の第2実施例の回路構成を示
す。11〜19は図2の第1実施例の構成要素と同様な
ので、その詳細な説明は省略する。21は図1の記憶手
段4に相当するレジスタ(第2レジスタ)である。図7
は図6の実施例回路の各信号の内容を表すタイミングチ
ャートである。
FIG. 6 shows a circuit configuration of a second embodiment of the present invention. Elements 11 to 19 are the same as those of the first embodiment shown in FIG. 2, and a detailed description thereof will be omitted. Reference numeral 21 denotes a register (second register) corresponding to the storage unit 4 in FIG. FIG.
7 is a timing chart showing the contents of each signal of the embodiment circuit of FIG.

【0048】図3と図7を参照することで分るように、
記憶手段として図2のようにラインメモリ20を用いる
ときは、前述のように線データ(ラインデータ)に対す
る平均化を行い、入力信号Aも線データであるが、本例
のようにレジスタ21を使用するときは1点のデータに
対する平均化を行い、入力信号Aも1点のデータであ
る。また、ラインメモリ20を用いるときは、前述のよ
うに、1ライン分のデータの入力が終るまで1/n,n
−1/nの係数は一定であるが、本例のようにレジスタ
21を使用するときはデータが入力される毎に1/n,
n−1/nの係数を変えて行く。即ち、ラインメモリの
使用時には1/n,n−1/nの更新は1ライン分が終
了してから行われるが、レジスタの使用時には1/n,
n−1/nの係数の値を入力データ毎に変えることとな
る。
As can be seen with reference to FIGS. 3 and 7,
When the line memory 20 is used as the storage means as shown in FIG. 2, averaging is performed on the line data (line data) as described above, and the input signal A is also line data. When used, one point of data is averaged, and the input signal A is also one point of data. Also, when the line memory 20 is used, as described above, 1 / n, n
Although the coefficient of −1 / n is constant, when the register 21 is used as in this example, each time data is input, 1 / n,
The coefficient of n-1 / n is changed. That is, when the line memory is used, 1 / n, n-1 / n is updated after one line is completed, but when the register is used, 1 / n, n-1 / n are updated.
The value of the coefficient of n-1 / n is changed for each input data.

【0049】歪データの検出と並行して歪データの平均
化処理を同時に行うという本発明の特有の効果は、一般
的に点データに対して適用した第2実施例の場合に比
べ、ラインデータに対して適用した第1実施例の場合の
方がより大きい。
The peculiar effect of the present invention that the averaging process of the distortion data is performed simultaneously with the detection of the distortion data is that the line data is generally different from that of the second embodiment applied to the point data. Is larger in the first embodiment applied to

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
余計なメモリを必要とせず、適正な回路規模で、かつ、
動作時間の無駄も無く、歪データの検出と並行して平均
歪データ等の平均化データを得ることができる。
As described above, according to the present invention,
Does not require extra memory, has an appropriate circuit size, and
Averaged data such as average distortion data can be obtained in parallel with the detection of distortion data without wasting operation time.

【0051】例えば、CCD読み取りのようなラインデ
ータ、例えば、1ラインに数千画素もあり、画素毎での
平均データを、平均回数分のライン数の処理終了後にす
ぐに得たい場合における平均化処理を行う時に、従来技
術に比べて、早く平均結果が得られる。つまり、ライン
データについて各画素ごとの歪データについての平均値
を求めているので、例えば1ラインが1000画素とす
れば、平均化演算後に、歪平均データが1000個一度
に得られる。一方、従来技術では、検出した歪データを
そのままラインメモリに書き込んでおり、平均化演算時
に、そのラインメモリから検出歪データCを読み出し
て、もう一つのラインメモリから前回までの加算データ
Dを読み出し、CとDの和を求めるという動作を歪デー
タ検出と並行しないで行っているので、本発明に比べ、
メモリを余計に必要とし、また、平均結果を得るまでに
余計な時間を必要とするという顕著な相違がある。ま
た、本発明では重み係数の乗算に際し、入力を切換使用
し、重み係数の乗算をシリアル演算させるようにしてい
るので、乗算器が1個ですむという利点もある。
For example, averaging in the case where line data such as CCD reading, for example, there are several thousand pixels in one line, and it is desired to obtain average data for each pixel immediately after processing of the average number of lines is completed When performing processing, an average result is obtained faster than in the prior art. That is, since the average value of the distortion data for each pixel is obtained for the line data, if one line has 1000 pixels, for example, after the averaging operation, 1000 distortion average data are obtained at a time. On the other hand, in the prior art, the detected distortion data is written to the line memory as it is, and at the time of the averaging operation, the detected distortion data C is read from the line memory, and the previous addition data D is read from the other line memory. , C and D are performed without paralleling the distortion data detection.
The significant difference is that it requires extra memory and extra time to get the average result. Further, in the present invention, when multiplying the weighting coefficient, the input is switched and used, and the multiplication of the weighting coefficient is performed serially. Therefore, there is an advantage that only one multiplier is required.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基本構成を示す機能ブロック図であ
る。
FIG. 1 is a functional block diagram showing a basic configuration of the present invention.

【図2】本発明の第1実施例の回路構成を示すブロック
図である。
FIG. 2 is a block diagram showing a circuit configuration of the first embodiment of the present invention.

【図3】図2の回路の信号の内容を示すタイミングチャ
ートである。
FIG. 3 is a timing chart showing the contents of signals of the circuit of FIG. 2;

【図4】図2の回路の主要な処理動作のタイミングを示
す概念図である。
FIG. 4 is a conceptual diagram showing timings of main processing operations of the circuit of FIG. 2;

【図5】図2のラインメモリとラインスキャナ、および
ラインスキャナ出力との関係を示す模式図である。
FIG. 5 is a schematic diagram showing the relationship between the line memory of FIG. 2, a line scanner, and the output of the line scanner.

【図6】本発明の第2実施例の回路構成を示すブロック
図である。
FIG. 6 is a block diagram showing a circuit configuration of a second embodiment of the present invention.

【図7】図6の回路の信号の内容を示すタイミングチャ
ートである。
FIG. 7 is a timing chart showing signal contents of the circuit of FIG. 6;

【図8】従来の平均化演算回路の構成の一例を示すブロ
ック図である。
FIG. 8 is a block diagram illustrating an example of a configuration of a conventional averaging operation circuit.

【図9】図8の回路の主要な処理動作のタイミングを示
す概念図である。
FIG. 9 is a conceptual diagram showing timings of main processing operations of the circuit of FIG.

【図10】図8の回路の信号の内容を示すタイミングチ
ャートである。
FIG. 10 is a timing chart showing the contents of signals of the circuit of FIG. 8;

【符号の説明】[Explanation of symbols]

1 入力選択手段 2 乗算手段 3 加算手段 4 記憶手段 11,13 セレクタ 12 乗算器 14 ROM 15 カウンタ 16 大小比較器 17 コントロール回路 18 加算器 19 レジスタ 20 ラインメモリ 21 レジスタ REFERENCE SIGNS LIST 1 input selection means 2 multiplication means 3 addition means 4 storage means 11, 13 selector 12 multiplier 14 ROM 15 counter 16 magnitude comparator 17 control circuit 18 adder 19 register 20 line memory 21 register

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 順次読み込まれる入力信号を平均化する
装置において、入力信号と記憶値とを選択出力する入力
選択手段と、該入力選択手段の出力値に重み係数を乗算
する乗算手段と、該乗算手段の出力値を加算する加算手
段と、該加算手段の出力値を記憶する記憶手段とを有
し、 前記入力選択手段は一定周期で入力信号と前記記憶手段
の記憶値を交互に選択して前記乗算手段に出力し、 前記乗算手段は入力信号が選択されたときは前記入力選
択手段の出力値に重み係数1/n(nはその時点での入
力信号の読み込み回数)を乗算して、記憶値が選択され
たときは前記入力選択手段の出力値に重み係数として
(n−1)/nを乗算して前記加算手段へ出力し、 前記加算手段は前記乗算手段の一対の出力値を加算して
前記記憶手段へ出力することを特徴とする入力信号の平
均化装置。
1. An apparatus for averaging input signals sequentially read, comprising: an input selecting means for selecting and outputting an input signal and a stored value; a multiplying means for multiplying an output value of the input selecting means by a weighting coefficient; An adder for adding an output value of the multiplier, and a storage for storing an output value of the adder, wherein the input selector alternately selects an input signal and a storage value of the storage in a fixed cycle. When the input signal is selected, the multiplication means multiplies the output value of the input selection means by a weighting factor 1 / n (n is the number of times the input signal is read at that time). When a stored value is selected, the output value of the input selection means is multiplied by (n-1) / n as a weighting factor and output to the addition means, and the addition means outputs a pair of output values of the multiplication means. And outputs the result to the storage means. And an input signal averaging device.
【請求項2】 前記加算手段は前記乗算手段からシリア
ルに出力される一対の出力を加算するためのレジスタと
加算器とから構成されていることを特徴とする請求項1
に記載の入力信号の平均化装置。
2. The apparatus according to claim 1, wherein said adding means comprises a register for adding a pair of outputs serially output from said multiplying means and an adder.
3. An averaging device for an input signal according to claim 1.
【請求項3】 前記記憶手段はラインメモリであり、前
記入力選択手段から選択出力される前記入力信号と前記
記憶値はそれぞれラインデータであることを特徴とする
請求項1または2に記載の入力信号の平均化装置。
3. The input device according to claim 1, wherein the storage unit is a line memory, and the input signal and the storage value selectively output from the input selection unit are line data. Signal averaging device.
【請求項4】 前記記憶手段はレジスタであり、前記入
力選択手段から選択出力される前記入力信号と前記記憶
値はそれぞれ1点のデータであることを特徴とする請求
項1または2に記載の入力信号の平均化装置。
4. The storage unit according to claim 1, wherein the storage unit is a register, and the input signal and the storage value selected and output from the input selection unit are each one-point data. Averaging device for input signal.
【請求項5】 前記入力選択手段での前記入力信号の読
み込み回数のカウント値nに応じて前記重み係数1/
n,(n−1)/nを交互に発生する重み係数発生手段
を前記乗算手段は有し、さらに前記nの値があらかじめ
定めた平均化回数mに達するまで、前記入力選択手段、
前記乗算手段、前記加算手段および前記記憶手段の各処
理を繰り返し行わせて入力信号の平均化を実行させる制
御手段を包含していることを特徴とする請求項1〜4の
いずれかに記載の入力信号の平均化装置。
5. The method according to claim 5, wherein the weighting factor is 1 / in accordance with a count value n of the number of times the input signal is read by the input selecting means.
The multiplying means has weight coefficient generating means for generating n, (n-1) / n alternately, and further comprises the input selecting means until the value of n reaches a predetermined averaging count m.
5. The control device according to claim 1, further comprising a control unit that executes the averaging of the input signal by repeatedly performing each process of the multiplication unit, the addition unit, and the storage unit. Averaging device for input signal.
【請求項6】 前記入力信号がラインスキャナからの信
号であることを特徴とする請求項1〜5のいずれかに記
載の入力信号の平均化装置。
6. The input signal averaging device according to claim 1, wherein the input signal is a signal from a line scanner.
【請求項7】 前記入力信号が歪み信号であることを特
徴とする請求項1〜6のいずれかに記載の入力信号の平
均化装置。
7. The input signal averaging apparatus according to claim 1, wherein the input signal is a distortion signal.
【請求項8】 前記入力信号の平均化装置は、種々の歪
を含有する信号を読み取る回路において、歪成分の検出
時に、歪成分中の時間的変動成分であるノイズ成分の除
去を行うための歪データ平均化処理を行うものであるこ
とを特徴とする請求項7に記載の入力信号の平均化装
置。
8. An input signal averaging device, comprising: a circuit for reading a signal containing various distortions, for removing a noise component which is a temporal variation component in the distortion component when detecting the distortion component. The input signal averaging apparatus according to claim 7, wherein the apparatus performs distortion data averaging processing.
【請求項9】 順次読み込まれる入力信号を平均化する
方法において、 一定周期で所定のビット長の入力信号と記憶手段の記憶
値とを交互に選択して出力するステップと、 前記入力信号が選択されたときは該入力信号に重み係数
として1/n(nはその時点での入力信号の読み込み回
数)を乗算して出力し、前記記憶値が選択されたときは
該記憶値に重み係数として(n−1)/nを乗算して出
力するステップと、 前記重み係数1/nが乗算された値と前記重み係数(n
−1)/nが乗算された値とを加算するステップと、 前記加算の結果を前記記憶値として前記記憶手段に格納
するステップとを有し、前記各ステップを前記nの値が
あらかじめ定めた所定数mに達するまで繰り返すことを
特徴とする入力信号の平均化方法。
9. A method of averaging sequentially read input signals, comprising: alternately selecting and outputting an input signal having a predetermined bit length and a storage value of a storage means in a constant cycle; and selecting the input signal. When the stored value is selected, the input signal is multiplied by 1 / n (n is the number of times of reading of the input signal at that time) and output. When the stored value is selected, the stored value is used as a weighting factor. Multiplying by (n-1) / n and outputting; multiplying by the weighting factor 1 / n and the weighting factor (n
-1) a step of adding a value multiplied by / n; and a step of storing the result of the addition in the storage means as the storage value, wherein each value is determined in advance by the value of n. An averaging method for an input signal, which is repeated until a predetermined number m is reached.
【請求項10】 前記入力信号および前記記憶値はライ
ンデータまたは1点のデータ単位で取り扱われることを
特徴とする請求項9に記載の入力信号の平均化方法。
10. The input signal averaging method according to claim 9, wherein the input signal and the stored value are handled in units of line data or one point of data.
JP04748394A 1994-03-17 1994-03-17 Apparatus and method for averaging input signal Expired - Lifetime JP3199558B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04748394A JP3199558B2 (en) 1994-03-17 1994-03-17 Apparatus and method for averaging input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04748394A JP3199558B2 (en) 1994-03-17 1994-03-17 Apparatus and method for averaging input signal

Publications (2)

Publication Number Publication Date
JPH07260508A JPH07260508A (en) 1995-10-13
JP3199558B2 true JP3199558B2 (en) 2001-08-20

Family

ID=12776381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04748394A Expired - Lifetime JP3199558B2 (en) 1994-03-17 1994-03-17 Apparatus and method for averaging input signal

Country Status (1)

Country Link
JP (1) JP3199558B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4728772B2 (en) * 2005-10-26 2011-07-20 日本電気株式会社 Delay profile generation circuit and method thereof, and receiver and program

Also Published As

Publication number Publication date
JPH07260508A (en) 1995-10-13

Similar Documents

Publication Publication Date Title
JP4772281B2 (en) Image processing apparatus and image processing method
JP2732820B2 (en) Digital gamma correction method and apparatus
KR950006042B1 (en) Video camera device using solid state image pickup device and its control method
JP2004266322A (en) Image processing apparatus and method, recording medium, and program
JP4922091B2 (en) Video signal processing device, video signal processing method, and display device
CN100550993C (en) hand shake correction device
JP3199558B2 (en) Apparatus and method for averaging input signal
JP2000194839A (en) Device for panning and scaling a screen with an image sensor
JP3161467B2 (en) Method for temporal interpolation of images and apparatus for implementing this method
JP3552996B2 (en) Gamma correction device
JPH0366873B2 (en)
US5561725A (en) Image processing method and apparatus
JP3949740B2 (en) Electronic zoom processing apparatus and electronic zoom processing method
JP2001357394A (en) Color unevenness correction data creation system and image display device
JPH05216984A (en) Parallel processing device
JP4422825B2 (en) Signal processing device
JP4424097B2 (en) Electronic zoom device
JP4604007B2 (en) Image data restoration device, imaging device, image data restoration method, and image data restoration program
JP3091563B2 (en) Non-linear converter
JP2577918B2 (en) Color masking circuit
JP3197724B2 (en) Video signal processing device
JPH06189160A (en) Digital gamma correcting device
JPH05304603A (en) Picture signal processor
JPH06268863A (en) Image data processing method and processing apparatus
JP2505906B2 (en) Document reader

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010508

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140615

Year of fee payment: 13

EXPY Cancellation because of completion of term