Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3199560B2 - Method of manufacturing field emitter array - Google Patents
[go: Go Back, main page]

JP3199560B2 - Method of manufacturing field emitter array - Google Patents

Method of manufacturing field emitter array

Info

Publication number
JP3199560B2
JP3199560B2 JP5776494A JP5776494A JP3199560B2 JP 3199560 B2 JP3199560 B2 JP 3199560B2 JP 5776494 A JP5776494 A JP 5776494A JP 5776494 A JP5776494 A JP 5776494A JP 3199560 B2 JP3199560 B2 JP 3199560B2
Authority
JP
Japan
Prior art keywords
diamond
field emitter
emitter array
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5776494A
Other languages
Japanese (ja)
Other versions
JPH07272618A (en
Inventor
聡 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP5776494A priority Critical patent/JP3199560B2/en
Publication of JPH07272618A publication Critical patent/JPH07272618A/en
Application granted granted Critical
Publication of JP3199560B2 publication Critical patent/JP3199560B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30457Diamond

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、フィールドエミッタ
アレイの製造方法に関し、さらに詳しくは、良好な電子
放出特性および安定性を有し、マイクロ真空管、ディス
プレイ、エレクトロンビーム描画装置、電子線プリンタ
ーなどの電子デバイスに好適である高性能なフィールド
エミッタアレイを、穿孔やエッチングなどの制御が困難
で、かつ煩雑な操作を行うことなく、簡便に製造するこ
とができるフィールドエミッタアレイの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field emitter array, and more particularly, to a method for manufacturing a micro vacuum tube, a display, an electron beam drawing apparatus, an electron beam printer, etc., having good electron emission characteristics and stability. The present invention relates to a method for manufacturing a field emitter array suitable for an electronic device, which can easily manufacture a high-performance field emitter array without difficult operations such as drilling and etching and without complicated operations.

【0002】[0002]

【従来の技術と発明が解決しようとする課題】電子分野
で多用されているフィールドエミッタアレイには、一般
に、電子放出特性および安定性に優れることが要求され
る。従来のフィールドエミッタアレイは、シリコン、モ
リブデン、SiC、SiN4 などにより形成されていた
が、耐酸化性、耐スパッタリング性、安定性等が充分で
ない上、長期間安定的に電子を放出することができない
という問題を有していた。
2. Description of the Related Art In general, a field emitter array frequently used in the field of electronics is required to have excellent electron emission characteristics and stability. Conventional FEA, silicon, molybdenum, SiC, had been formed by a SiN 4, oxidation resistance, sputtering resistance, on stability is not sufficient, to release the long-term stable electron Had the problem of not being able to do so.

【0003】このような事情の下、米国特許明細書第
4,943,720号において、スチール製棒状基材に
おける円錐形状に削られた尖端部にダイヤモンド薄膜を
被覆してなるエミッタが提案されている。しかし、この
場合、前記尖端部が鋭利でないので、電子の放出を効果
的に行い難いという問題がある。また、特開平4−67
527号公報において、p型半導体層にダイヤモンドを
用いた半導体電子放出素子が提案されている。これは、
電子放出の原理が通常の素子とは異なるアバランシェ増
幅により電子放出を行う素子である。しかし、この場
合、ダイヤモンド独特の結晶構造が有効に利用されてい
ないという問題がある。
Under these circumstances, US Pat. No. 4,943,720 proposes an emitter in which a conical-shaped point on a steel rod-shaped substrate is coated with a diamond thin film. I have. However, in this case, there is a problem that it is difficult to effectively emit electrons because the point is not sharp. Also, JP-A-4-67
No. 527 proposes a semiconductor electron-emitting device using diamond for a p-type semiconductor layer. this is,
This is an element that emits electrons by avalanche amplification, which is different from a normal element in the principle of electron emission. However, in this case, there is a problem that the crystal structure unique to diamond is not effectively used.

【0004】近時、前記問題を解決した高性能な電子放
出素子が提案されている。たとえば、特開平5−152
640号公報には、半導体ダイヤモンドをエミッタとし
て備え、良好な電子放出特性等を有する冷陰極エミッタ
素子が記載されている。この冷陰極エミッタ素子は、シ
リコン基板上に、ダイヤモンド薄膜を形成し、絶縁膜を
形成した後、その上にレジスト膜を被覆し、リソグラフ
ィーによってレジスト膜に微細孔をあけ、さらにその上
からエッチングをし、微細孔部のレジストおよび絶縁膜
を剥離除去することにより製造される。しかしながら、
この場合、穿孔やエッチングなどの制御が困難で煩雑な
操作を行う必要があり、製造工程が煩雑で複雑になり、
効率よく素子を得ることができないという問題がある。
また、アレイ化の方法についても述べられていない。
Recently, high-performance electron-emitting devices that solve the above-mentioned problems have been proposed. For example, Japanese Patent Application Laid-Open No. 5-152
Japanese Patent No. 640 discloses a cold cathode emitter element having semiconductor diamond as an emitter and having good electron emission characteristics and the like. In this cold cathode emitter element, a diamond thin film is formed on a silicon substrate, an insulating film is formed, a resist film is coated on the thin film, holes are formed in the resist film by lithography, and etching is performed from above. Then, it is manufactured by peeling and removing the resist and the insulating film in the fine holes. However,
In this case, it is necessary to perform complicated and complicated operations such as drilling and etching, and the manufacturing process becomes complicated and complicated.
There is a problem that an element cannot be obtained efficiently.
Also, there is no description about a method of forming an array.

【0005】この発明の目的は従来の技術が有する問題
点を解消することにある。この発明の一つの目的は、良
好な電子放出特性および安定性を有し、マイクロ真空
管、ディスプレイ、エレクトロンビーム描画装置、電子
線プリンターなどの電子デバイスに好適である高性能な
フィールドエミッタアレイを、穿孔やエッチングなどの
制御が困難で、かつ煩雑な操作を行うことなく、簡便に
製造することができる、高性能かつ性能の安定したフィ
ールドエミッタアレイの製造方法を提供することにあ
る。また、この発明の目的は、本願出願後に提出される
書類によっても明らかにすることができる。
An object of the present invention is to solve the problems of the prior art. One object of the present invention is to drill a high-performance field emitter array that has good electron emission characteristics and stability and is suitable for electronic devices such as micro vacuum tubes, displays, electron beam drawing apparatuses, and electron beam printers. It is an object of the present invention to provide a method for manufacturing a field emitter array with high performance and stable performance, which can be easily manufactured without performing complicated operations such as difficult control of etching and etching. Further, the object of the present invention can be clarified by documents submitted after filing the present application.

【0006】[0006]

【課題を解決するための手段】前記課題を解決するため
の本願発明は、基板上に、導電性を付与したダイヤモン
ドを形成した後、絶縁膜とレジストによるパターンとゲ
ート電極層とをこの順に形成する工程を少なくとも1回
行い、前記パターンを溶解除去することにより前記パタ
ーン上に形成された前記ゲート電極層を剥離除去し、露
出する前記絶縁膜を前記ダイヤモンドが露出するまで
解除去することを特徴とするフィールドエミッタアレイ
の製造方法である。
In order to solve the above-mentioned problems, the present invention is to form a conductive diamond on a substrate, and then form an insulating film, a resist pattern, and a gate electrode layer in this order. Performing at least once, dissolving and removing the pattern, thereby peeling and removing the gate electrode layer formed on the pattern, and dissolving the exposed insulating film until the diamond is exposed. This is a method for manufacturing a field emitter array.

【0007】以下に、この発明に係るフィールドエミッ
タアレイの製造方法につき詳細に説明する。
Hereinafter, a method for manufacturing a field emitter array according to the present invention will be described in detail.

【0008】この発明に係るフィールドエミッタアレイ
の製造方法は、1)基板上に導電性を付与したダイヤモ
ンドを形成する操作(以下「ダイヤモンド形成操作」と
称することがある。)と、2)前記ダイヤモンド形成操
作を行った基板上に、絶縁膜とレジストによるパターン
とゲート電極層とをこの順に形成する操作(以下「積層
操作」と称することがある。)と、3)前記パターンを
溶解除去することにより前記パターン上に形成された前
記ゲート電極層を剥離除去する操作(以下「ゲート電極
層剥離操作」と称することがある。)と、4)前記剥離
操作を行った基板上に露出する前記絶縁膜を前記ダイヤ
モンドが露出するまで溶解除去する操作(以下「絶縁膜
溶解操作」と称することがある。)とを有する。
The method for manufacturing a field emitter array according to the present invention includes: 1) an operation of forming diamond with conductivity on a substrate (hereinafter, sometimes referred to as a “diamond forming operation”); and 2) the diamond. Forming an insulating film, a resist pattern, and a gate electrode layer in this order on the substrate on which the forming operation has been performed (hereinafter, may be referred to as a “stacking operation”); and 3) dissolving and removing the pattern. (Hereinafter, also referred to as “gate electrode layer peeling operation”), and 4) the insulation exposed on the substrate on which the peeling operation has been performed. Put the membrane on the diamond
Operation of dissolving and removing until Mondo is exposed (hereinafter may be referred to as "insulating film dissolution operation".) And a.

【0009】以下、前記各操作につき説明する。Hereinafter, each operation will be described.

【0010】1)ダイヤモンド形成操作 このダイヤモンド形成操作においては、基板上に導電性
を付与したダイヤモンドを形成する。
1) Diamond forming operation In this diamond forming operation, diamond with conductivity is formed on a substrate.

【0011】−基板− 前記基板としては、通常、半導体用基板として用いるこ
とができる基板であれば、その材質、種類、比抵抗、大
きさ、形状等につき特に制限はなく、この発明の目的を
害しない範囲内において適宜選択することができる。
-Substrate-The substrate is not particularly limited in terms of its material, type, specific resistance, size, shape, etc., as long as it can be used as a substrate for semiconductors. It can be appropriately selected within a range that does not harm.

【0012】前記材質としては、たとえばSi、Ga−
As、SiC、SiO2 、Si34 、SrTiO3
MgO、アルミナ、AlN、セラミックス、サファイ
ヤ、超硬合金などを挙げることができる。これらは一種
単独で用いてもよく、あるいは二種以上を組み合わせて
用いてもよい。
As the material, for example, Si, Ga-
As, SiC, SiO 2 , Si 3 N 4 , SrTiO 3 ,
Examples include MgO, alumina, AlN, ceramics, sapphire, and cemented carbide. These may be used alone or in combination of two or more.

【0013】これらの中でもSi、SiC、SiO2
Si34 などが好ましい。これらを用いると、基板と
ダイヤモンドとの密着性が良好である点で有利である。
Among these, Si, SiC, SiO 2 ,
Si 3 N 4 and the like are preferable. The use of these is advantageous in that the adhesion between the substrate and diamond is good.

【0014】前記種類としては、P型でも、あるいはN
型でもよい。
The type may be P-type or N-type.
It may be a type.

【0015】前記基板の好適例としては、p+ シリコン
ウエハー(p型シリコンウエハーとも称される。)、石
英(SiO2 )などを挙げることができる。
Preferred examples of the substrate include a p + silicon wafer (also referred to as a p-type silicon wafer) and quartz (SiO 2 ).

【0016】前記基板を電極として用いる場合、前記比
抵抗としては、通常103 Ω・cm以下であり、好まし
くは10-2Ω・cm以下である。また、ダイヤモンドそ
のものを電極として用いる場合は、前記基板は絶縁物が
好ましく、その比抵抗としては、通常103 Ω・cm以
上であり、好ましくは105 Ω・cm以上である。
When the substrate is used as an electrode, the specific resistance is usually 10 3 Ω · cm or less, preferably 10 −2 Ω · cm or less. When diamond itself is used as an electrode, the substrate is preferably an insulator, and its specific resistance is usually 10 3 Ω · cm or more, preferably 10 5 Ω · cm or more.

【0017】−導電性を付与したダイヤモンドの形成− 前記導電性を付与したダイヤモンドとしては、たとえば
電気的特性として比抵抗が通常103 Ω・cm以下であ
り、好ましくは102 Ω・cmであるダイヤモンドを挙
げることができ、また概括的に形容すると、導電性を有
するダイヤモンドである限り特に制限がないと言える。
この導電性を付与したダイヤモンドとして、たとえば特
定のドーパントに依存しないで導電性を示すダイヤモン
ド、あるいはダイヤモンド結晶中にドーパント等の不純
物を含有する半導体ダイヤモンドを挙げることができ
る。また。前記比抵抗が10-6Ω・cm以下の金属的な
ダイヤモンドでもよい。
-Formation of diamond provided with conductivity- The diamond provided with conductivity has, for example, a specific resistance of usually 10 3 Ω · cm or less, preferably 10 2 Ω · cm as electrical characteristics. Diamond can be mentioned, and in general, it can be said that there is no particular limitation as long as the diamond has conductivity.
Examples of the diamond imparted with conductivity include diamond exhibiting conductivity without depending on a specific dopant, and semiconductor diamond containing impurities such as a dopant in a diamond crystal. Also. The metallic diamond having the specific resistance of 10 −6 Ω · cm or less may be used.

【0018】前記導電性を示すダイヤモンドとしては、
意図的にドーパントを添加しないで合成したダイヤモン
ドであって格子欠陥に基づく導電性を示すダイヤモンド
を挙げることができる。この場合、前記導電性を示すダ
イヤモンドの比抵抗としては、104 Ω・cm以下が好
ましい。前記比抵抗が104 Ω・cmを越えるとエミッ
タとしての放出電流値が十分でないことがある。
As the diamond exhibiting the conductivity,
A diamond synthesized without intentionally adding a dopant and exhibiting conductivity based on lattice defects can be given. In this case, the specific resistance of the conductive diamond is preferably 10 4 Ω · cm or less. If the specific resistance exceeds 10 4 Ω · cm, the emission current value of the emitter may not be sufficient.

【0019】前記半導体ダイヤモンドとしては、p型半
導体ダイヤモンドおよびn型半導体ダイヤモンド等を挙
げることができる。
Examples of the semiconductor diamond include a p-type semiconductor diamond and an n-type semiconductor diamond.

【0020】前記p型半導体ダイヤモンドは、結晶中に
p型ドーパントを含有するダイヤモンドである。前記p
型ドーパントとしては、たとえばホウ素などを挙げるこ
とができる。ダイヤモンド中にホウ素をドーピングする
には、ホウ素源としてB23 、ホウ酸およびB26
などのホウ素化合物などを使用することができる。これ
らホウ素源の中でも、ホウ素、ならびにB23 、およ
びB26 などのホウ素化合物が好ましい。これらはド
ーピングする際に、その一種を単独で使用することもで
きるし、またその二種以上を併用することもできる。
The p-type semiconductor diamond is a diamond containing a p-type dopant in the crystal. The p
Examples of the type dopant include boron and the like. To dope boron into diamond, B 2 O 3 , boric acid and B 2 H 6 are used as boron sources.
Boron compounds such as can be used. Among these boron sources, boron and boron compounds such as B 2 O 3 and B 2 H 6 are preferred. When doping, one of these can be used alone, or two or more of them can be used in combination.

【0021】前記p型ドーパントのダイヤモンド中の含
有量としては、通常5〜10,000ppmであり、好
ましくは10〜5,000ppmである。前記含有量
が、前記範囲外であると、ダイヤモンドが半導体的性質
を示さないことがある。一方、前記範囲内であればその
ようなことはなく、10〜5,000ppmであると、
ダイヤモンドの結晶性の点で有利である。
The content of the p-type dopant in diamond is usually 5 to 10,000 ppm, preferably 10 to 5,000 ppm. If the content is outside the above range, diamond may not show semiconductor properties. On the other hand, if it is within the above range, there is no such case, and if it is 10 to 5,000 ppm,
This is advantageous in terms of diamond crystallinity.

【0022】前記p型半導体ダイヤモンドの比抵抗とし
ては、通常103 Ω・cm以下であり、場合により10
-6〜102 Ω・cmが好ましいこともあり、特に、絶縁
性基板を用い、ダイヤモンドを電極として用いる場合に
は、10-6〜10-2Ω・cmが好ましいこともある。
The resistivity of the p-type semiconductor diamond is usually 10 3 Ω · cm or less.
-6 to 10 sometimes 2 Omega · cm is preferred, in particular, using an insulating substrate, in the case of using the diamond as an electrode may also be preferable 10 -6 ~10 -2 Ω · cm.

【0023】前記n型半導体ダイヤモンドは、結晶中に
n型ドーパントを含有するダイヤモンドである。前記n
型ドーパントとしては、たとえばリン、ナトリウムなど
を挙げることができる。これらの中でも、リンが好まし
い。ダイヤモンド中にリンをドーピングするには、リン
酸、P25 、PH3 などのリン化合物、好ましくはP
25 、PH3 などのリン化合物を使用することができ
る。これらリン化合物は一種単独で使用することもでき
るし、またその二種以上を併用することもできる。また
n型半導体ダイヤモンド中に含まれるn型ドーパントは
一種例えばリンのみであってもよいし、異なる種類のド
ーパンであってもよい。
The n-type semiconductor diamond is a diamond containing an n-type dopant in the crystal. The n
Examples of the type dopant include phosphorus and sodium. Of these, phosphorus is preferred. To dope phosphorus into diamond, a phosphorus compound such as phosphoric acid, P 2 O 5 , PH 3 , preferably P
Phosphorus compounds such as 2 O 5 and PH 3 can be used. These phosphorus compounds can be used alone or in combination of two or more. The n-type dopant contained in the n-type semiconductor diamond may be one kind, for example, only phosphorus, or may be a different kind of dopant.

【0024】前記n型ドーパントのダイヤモンド中の含
有量としては、通常5〜10,000ppmであり、好
ましくは10〜5,000ppmである。前記含有量
が、前記範囲外であると、ダイヤモンドが半導体的性質
を示さないことがある。一方、前記範囲内であればその
ようなことはなく、10〜5,000ppmであると、
ダイヤモンドの結晶性の点で有利である。
The content of the n-type dopant in diamond is usually 5 to 10,000 ppm, preferably 10 to 5,000 ppm. If the content is outside the above range, diamond may not show semiconductor properties. On the other hand, if it is within the above range, there is no such case, and if it is 10 to 5,000 ppm,
This is advantageous in terms of diamond crystallinity.

【0025】前記n型半導体ダイヤモンドの比抵抗とし
ては、通常103 Ω・cm以下であり、場合により10
-6〜102 Ω・cmが好ましいこともあり、特に、絶縁
性基板を用い、ダイヤモンドを電極として用いる場合に
は、10-6〜10-2Ω・cmが好ましい。
The specific resistance of the n-type semiconductor diamond is usually 10 3 Ω · cm or less.
-6 to 10 sometimes 2 Omega · cm is preferred, in particular, using an insulating substrate, in the case of using the diamond as an electrode is preferably 10 -6 ~10 -2 Ω · cm.

【0026】この発明においては、前記基板上に、前記
p型もしくはn型半導体ダイヤモンドの単層を形成して
もよく、または、前記p型半導体ダイヤモンドの層と前
記n型半導体ダイヤモンドの層との複数層を形成しても
よい。
In the present invention, a single layer of the p-type or n-type semiconductor diamond may be formed on the substrate, or a single layer of the p-type semiconductor diamond and the layer of the n-type semiconductor diamond may be formed. Multiple layers may be formed.

【0027】p型もしくはn型半導体ダイヤモンドの単
層であれ、p型半導体ダイヤモンドの層と前記n型半導
体ダイヤモンドの層との複数層であれ、前記基板に最初
に形成する前記p型もしくはn型半導体ダイヤモンドの
厚みは、通常0.1〜10μmであり、好ましくは0.
5〜5μmである。前記厚みが、前記範囲外であるとフ
ィールドエミッタアレイの電子放出特性が十分でないこ
とがある。一方、0.1〜10μmであるとそのような
ことはなく、0.5〜5μmであると、良好な電子放出
特性を有するフィールドエミッタアレイを製造すること
ができる点で有利である。
The p-type or n-type semiconductor layer first formed on the substrate, whether it is a single layer of a p-type or n-type semiconductor diamond or a plurality of layers of a p-type semiconductor diamond layer and the n-type semiconductor diamond layer The thickness of the semiconductor diamond is usually 0.1 to 10 μm, preferably 0.1 to 10 μm.
5 to 5 μm. If the thickness is outside the range, the electron emission characteristics of the field emitter array may not be sufficient. On the other hand, when the thickness is 0.1 to 10 μm, such a phenomenon does not occur. When the thickness is 0.5 to 5 μm, it is advantageous in that a field emitter array having good electron emission characteristics can be manufactured.

【0028】前記複数層の場合、n型半導体ダイヤモン
ドの層とp型半導体ダイヤモンドの層との組み合わせは
特に制限はなく、前記基板上に前記p型半導体ダイヤモ
ンドとn型半導体ダイヤモンドとを交互に形成してなる
複数層とすることができる。たとえば、前記基板上にp
型半導体ダイヤモンドとn型半導体ダイヤモンドとをこ
の順もしくはその逆の順に1層づつ形成してなる2層と
してもよく、または、さらにその上にp型半導体ダイヤ
モンドもしくはn型半導体ダイヤモンドを形成してなる
3層としてもよい。さらに4層以上であってもよい。前
記層数としては、通常2〜6層であり、2〜4層が好ま
しい。第2層目以降のダイヤモンドの厚みとしては、通
常10Å〜10μmであり、好ましくは100Å〜1μ
mである。前記厚みが10μmを越えてもそれに見合う
効果がなく、一方、10Å未満であると、多層化するメ
リットがないことがある。また、前記層数が前記範囲外
であると、フィールドエミッタアレイの電子放出特性が
十分でないことがある。一方、前記範囲内であるとその
ようなことはなく、特に2〜4層であると良好な電子放
出特性を有するフィールドエミッタアレイを製造するこ
とができる点で有利である。
In the case of the plurality of layers, the combination of the n-type semiconductor diamond layer and the p-type semiconductor diamond layer is not particularly limited, and the p-type semiconductor diamond and the n-type semiconductor diamond are alternately formed on the substrate. And a plurality of layers. For example, p
It is also possible to form two layers of a type semiconductor diamond and an n-type semiconductor diamond one by one in this order or vice versa, or to further form a p-type semiconductor diamond or an n-type semiconductor diamond thereon. Three layers may be used. Further, four or more layers may be provided. The number of layers is usually 2 to 6 layers, preferably 2 to 4 layers. The thickness of the second and subsequent diamond layers is usually 10 to 10 μm, preferably 100 to 1 μm.
m. If the thickness exceeds 10 μm, there is no effect corresponding thereto, while if it is less than 10 °, there may be no merit of multilayering. If the number of layers is out of the range, the electron emission characteristics of the field emitter array may not be sufficient. On the other hand, this is not the case when it is within the above range, and it is particularly advantageous to use two to four layers, since a field emitter array having good electron emission characteristics can be manufactured.

【0029】また、この発明においては、前記基板上に
形成される導電性の付与されたダイヤモンド、たとえば
p型半導体ダイヤモンドは、膜状ではなくて粒子状であ
ってもよい。このp型半導体ダイヤモンドの粒子を形成
する場合には、前記基板の材質としては、Siが好まし
く、好適な具体例としてはp+ 型シリコンウエハ、n+
型シリコンウエハを挙げることができる。この場合、基
板とダイヤモンドとの密着性、電子放出特性等に優れる
フィールドエミッタアレイを製造することができるなど
の点で有利である。
In the present invention, the diamond having conductivity provided on the substrate, for example, a p-type semiconductor diamond, may be in the form of particles instead of a film. In the case of forming the particles of the p-type semiconductor diamond, Si is preferable as the material of the substrate, and preferable examples are p + -type silicon wafer and n +
Mold silicon wafer. This is advantageous in that a field emitter array having excellent adhesion between the substrate and diamond, electron emission characteristics, and the like can be manufactured.

【0030】前記導電性の付与されたダイヤモンドの粒
子の平均粒径としては、たとえば通常0.1〜10μm
であり、好ましくは0.5〜5μmである。前記平均粒
径が前記範囲外であると、フィールドエミッタアレイの
電子放出特性が十分でないことがある。一方、前記範囲
内であればそのようなことはなく、0.1〜10μmで
あると十分な電子放出特性を有するフィールドエミッタ
アレイを製造することができる。
The average particle diameter of the conductive diamond particles is, for example, usually 0.1 to 10 μm.
And preferably 0.5 to 5 μm. If the average particle size is outside the above range, the electron emission characteristics of the field emitter array may not be sufficient. On the other hand, this is not the case within the above range, and if it is 0.1 to 10 μm, a field emitter array having sufficient electron emission characteristics can be manufactured.

【0031】前記導電性の付与されたダイヤモンドは、
通常、前記基板上の全表面に形成するが、目的に応じて
前記基板上の一部にのみ形成してもよい。
The diamond provided with conductivity is:
Usually, it is formed on the entire surface of the substrate, but may be formed only on a part of the substrate depending on the purpose.

【0032】前記導電性の付与されたダイヤモンドの形
成は、たとえばそれ自体公知の半導体ダイヤモンドの形
成方法により行うことができる。具体的には、それ自体
公知の気相合成法により、ドーパントガスと炭素源ガス
とを用いて行うことができる。
The formation of the diamond with conductivity can be performed by, for example, a known method of forming a semiconductor diamond. Specifically, it can be carried out by a known gas phase synthesis method using a dopant gas and a carbon source gas.

【0033】前記気相合成法としては、たとえばCVD
法、PVD法、PCVD法またはこれらを組み合わせた
方法などを挙げることができる。これらの中でも、通
常、EACVD法を含めた各種の熱フィラメント法、熱
プラズマ法を含めた各種の直流プラズマCVD法、熱プ
ラズマ法を含めたマイクロ波プラズマCVD法等が好ま
しく、特にマイクロ波プラズマCVD法が好ましい。マ
イクロ波プラズマCVD法の場合、経済的かつ簡便に導
電性を付与したダイヤモンドの形成を行うことができる
点で有利である。前記ドーパントガスは、たとえば固体
ドーパントを加熱し、水素プラズマガスと反応させるこ
とにより得ることができる。
As the above-mentioned vapor phase synthesis method, for example, CVD
, PVD, PCVD or a combination thereof. Among them, usually, various hot filament methods including EACVD method, various direct current plasma CVD methods including thermal plasma method, microwave plasma CVD methods including thermal plasma method, and the like are preferable, and particularly, microwave plasma CVD method. The method is preferred. The microwave plasma CVD method is advantageous in that diamond with conductivity can be formed economically and easily. The dopant gas can be obtained, for example, by heating a solid dopant and reacting it with a hydrogen plasma gas.

【0034】前記固体ドーパントとしては、n型ドーパ
ントとp型ドーパントとを挙げることができる。
[0034] Examples of the solid dopant include an n-type dopant and a p-type dopant.

【0035】前記n型ドーパントおよびp型ドーパント
については前述した通りである。
The n-type dopant and the p-type dopant are as described above.

【0036】前記固体ドーパントの加熱は、前記固体ド
ーパントの種類に応じて適宜にその温度が決定される。
前記温度は、通常、室内から固体ドーパントの沸点ま
で、好ましくは室温から固体ドーパントの融点までの範
囲から適宜に決定される。
The temperature of the solid dopant is appropriately determined according to the type of the solid dopant.
The temperature is appropriately determined usually from the room to the boiling point of the solid dopant, preferably from room temperature to the melting point of the solid dopant.

【0037】前記温度環境下に水素ガスを供給すると、
前記水素ガスは、プラズマ化し、水素プラスマガスとな
り、前記固体ドーパントと反応する。その結果、ドーパ
ントガスが生成される。
When hydrogen gas is supplied under the temperature environment,
The hydrogen gas is turned into plasma, becomes a hydrogen plasma gas, and reacts with the solid dopant. As a result, a dopant gas is generated.

【0038】前記水素ガスの供給量は、反応器の大きさ
により異なるので一概に規定することはできないが、通
常1〜1,000sccmである。
The supply amount of the hydrogen gas varies depending on the size of the reactor and cannot be specified unconditionally, but is usually from 1 to 1,000 sccm.

【0039】こうして得られたドーパントガスを炭素プ
ラズマと混合し、所定の条件下で反応させることによ
り、基板上に導電性の付与されたダイヤモンドを形成す
ることができる。
The thus obtained dopant gas is mixed with carbon plasma and reacted under predetermined conditions, whereby diamond with conductivity can be formed on the substrate.

【0040】前記炭素プラズマは、それ自体公知の方法
により炭素源ガスを励起することにより得ることができ
る。
The carbon plasma can be obtained by exciting a carbon source gas by a method known per se.

【0041】前記炭素源ガスとしては、たとえばメタ
ン、エタン、プロパン、ブタン等のパラフィン系炭化水
素;エチレン、プロピレン、ブチレン等のオレフィン系
炭化水素;アセチレン、アリレン等のアセチレン系炭化
水素;ブタジエン、アレン等のジオレフィン系炭化水
素;シクロプロパン、シクロブタン、シクロペンタン、
シクロヘキサン等の脂環式炭化水素;シクロブタジエ
ン、ベンゼン、トルエン、キシレン、ナフタレン等の芳
香族炭化水素;アセトン、ジエチルケトン、ベンゾフェ
ノン等のケトン類;メタノール、エタノール等のアルコ
ール類;この外の含酸素炭化水素;トリメチルアミン、
トリエチルアミン等のアミン類;この外の含窒素炭化水
素;炭酸ガス、一酸化炭素、過酸化炭素などを挙げるこ
とができる。
Examples of the carbon source gas include paraffinic hydrocarbons such as methane, ethane, propane and butane; olefinic hydrocarbons such as ethylene, propylene and butylene; acetylenic hydrocarbons such as acetylene and allylene; butadiene and allene Diolefin hydrocarbons such as cyclopropane, cyclobutane, cyclopentane,
Alicyclic hydrocarbons such as cyclohexane; aromatic hydrocarbons such as cyclobutadiene, benzene, toluene, xylene and naphthalene; ketones such as acetone, diethyl ketone and benzophenone; alcohols such as methanol and ethanol; Hydrocarbon; trimethylamine,
Amines such as triethylamine; other nitrogen-containing hydrocarbons; carbon dioxide, carbon monoxide, and carbon peroxide.

【0042】これらの中でも、メタン、エタン、プロパ
ン等のパラフィン系炭化水素、エタノール、メタノール
等のアルコール類、アセトン、ベンゾフェノン等のケト
ン類、トリメチルアミン、トリエチルアミン等のアミン
類、炭酸ガス、一酸化炭素などが好ましく、特に一酸化
炭素、メタンが好ましい。なお、これらは一種単独で用
いてもよく、二種以上を混合して用いてもよい。
Among them, paraffinic hydrocarbons such as methane, ethane, and propane; alcohols such as ethanol and methanol; ketones such as acetone and benzophenone; amines such as trimethylamine and triethylamine; carbon dioxide; Are preferable, and carbon monoxide and methane are particularly preferable. These may be used alone or in a combination of two or more.

【0043】前記炭素源ガスは、水素等の活性ガスや、
ヘリウム、アルゴン、ネオン、キセノン、窒素等の不活
性ガスのキャリヤーガスと混合して用いてもよい。
The carbon source gas may be an active gas such as hydrogen,
It may be used by mixing with a carrier gas of an inert gas such as helium, argon, neon, xenon, and nitrogen.

【0044】キャリヤーガスと炭素源ガスとの混合ガス
とを使用する場合、前記炭素源ガスがメタンガス(CH
4 )であるときには、メタンガスの含有量は、5モル%
未満であるのが好ましい。
When a mixed gas of a carrier gas and a carbon source gas is used, the carbon source gas is methane gas (CH
4 ) When methane gas content is 5 mol%
It is preferably less than.

【0045】また、前記炭素源ガスとして一酸化炭素を
用いる場合、前記キャリヤーガスとしては水素ガスを用
いるのが好ましい。この一酸化炭素と水素ガスとを組み
合わせた混合ガスを用いると、導電性の付与されたダイ
ヤモンドの成長速度を高めることができる点で有利であ
る。たとえば、同一条件では、メタンと水素ガスとを組
み合わせた原料ガスの場合の2〜10倍の導電性の付与
されたダイヤモンドの成長速度が得られることがある。
When carbon monoxide is used as the carbon source gas, it is preferable to use hydrogen gas as the carrier gas. The use of a mixed gas of carbon monoxide and hydrogen gas is advantageous in that the growth rate of diamond with conductivity can be increased. For example, under the same conditions, a growth rate of diamond with conductivity that is 2 to 10 times that of a source gas obtained by combining methane and hydrogen gas may be obtained.

【0046】なお、前記一酸化炭素としては、特に制限
がなく、たとえば石炭、コークス等と空気または水蒸気
を熱時反応させて得られる発生炉ガスや水性ガスを十分
に精製したものを用いることができる。また、前記水素
ガスとしては、特に制限がなく、たとえば石油類のガス
化、天然ガス、水性ガス等の変成、水の電解、鉄と水蒸
気との反応、石炭の完全ガス化等により得られるものを
十分に精製したものを用いることができる。
The carbon monoxide is not particularly limited. For example, it is possible to use a product obtained by sufficiently reacting a furnace gas or a water gas obtained by hot-reacting coal or coke with air or steam. it can. The hydrogen gas is not particularly limited, and may be obtained by gasification of petroleum, conversion of natural gas, water gas, etc., electrolysis of water, reaction between iron and steam, complete gasification of coal, and the like. Can be used.

【0047】前記水素ガスと一酸化炭素とを組み合わせ
て使用する場合、前記一酸化炭素ガスの含有量は、通常
1〜80モル%であり、好ましくは5〜60モル%であ
り、特に10〜60モル%が好ましい。前記一酸化炭素
ガスの含有量が、1モル%よりも少ないと、薄膜状の導
電性の付与されたダイヤモンドの成長速度が十分に得ら
れないことがある。また、80モル%を越えると堆積す
る導電性の付与されたダイヤモンド中のダイヤモンド成
分の純度が低下することがある。一方、前記範囲内であ
ればそのようなことはなく、5〜60モル%であれば、
合成速度や結晶性が良好である点で有利である。
When the hydrogen gas and carbon monoxide are used in combination, the content of the carbon monoxide gas is usually 1 to 80 mol%, preferably 5 to 60 mol%, and more preferably 10 to 60 mol%. 60 mol% is preferred. If the content of the carbon monoxide gas is less than 1 mol%, a sufficient growth rate of a thin film-like conductive diamond may not be obtained. On the other hand, if it exceeds 80 mol%, the purity of the diamond component in the deposited diamond with conductivity may decrease. On the other hand, if it is within the above range, such a case does not occur.
This is advantageous in that the synthesis rate and crystallinity are good.

【0048】前記所定の条件としては、圧力、温度、時
間等を挙げることができる。
The predetermined conditions include pressure, temperature, time and the like.

【0049】前記圧力としては、通常10-6〜103
orrであり、好ましくは1〜760Torrであり、
特に1〜500Torrが好ましい。前記圧力が前記範
囲外であると、導電性の付与されたダイヤモンドの形成
速度が十分でないことがある。一方、前記範囲内であれ
ば、そのようなことはなく、1〜760Torrである
と、導電性の付与されたダイヤモンドの形成速度が大き
くて好ましく、1〜500Torrの場合、各種プラズ
マCVD法において放電の安定性の点で有利である。
The pressure is usually 10 −6 to 10 3 T
orr, preferably 1 to 760 Torr,
Particularly, 1 to 500 Torr is preferable. If the pressure is outside the above range, the formation rate of diamond with conductivity may not be sufficient. On the other hand, if it is within the above range, such a case does not occur. When the pressure is 1 to 760 Torr, the formation rate of the diamond to which conductivity is given is large, which is preferable. Is advantageous in terms of stability.

【0050】前記温度としては、通常、基板の表面温度
を基準にし、通常、室温〜1,200℃、好ましくは室
温〜1,100℃である。前記温度が前記範囲外である
と、導電性の付与されたダイヤモンドの形成を十分行う
ことができないことがある。一方、前記温度が前記範囲
内にあると、そのようなことはなく、室温〜1,100
℃であると、結晶性であり導電性の付与されたダイヤモ
ンドを、エッチングを生じることなく高速で形成するこ
とができる点で有利である。
The temperature is usually room temperature to 1,200 ° C., preferably room temperature to 1,100 ° C., based on the surface temperature of the substrate. If the temperature is outside the above range, diamond with conductivity may not be sufficiently formed. On the other hand, when the temperature is within the above range, such a case does not occur and the temperature is from room temperature to 1,100
C is advantageous in that diamond having crystallinity and conductivity can be formed at high speed without etching.

【0051】前記反応時間としては、特に限定はなく、
所望の膜厚の導電性の付与されたダイヤモンドが得られ
るように、適宜に選択することができる。通常は、10
分〜200時間である。
The reaction time is not particularly limited.
It can be appropriately selected so as to obtain a diamond having a desired thickness and conductivity. Usually 10
Minutes to 200 hours.

【0052】2)積層操作 この積層操作においては、前記ダイヤモンド形成操作を
行った基板上に、絶縁膜とレジストによるパターンとゲ
ート電極層とをこの順に形成する。
2) Lamination Operation In this lamination operation, an insulating film, a resist pattern, and a gate electrode layer are formed in this order on the substrate on which the diamond forming operation has been performed.

【0053】−絶縁膜の形成− 前記絶縁膜は、絶縁性材料により構成される膜である。
前記絶縁性材料としては、たとえばSiO2 、Hf O
2 、ZrO2 、Si34 、ポリイミド、アルミナ、Y
23 などを挙げることができる。これらの中でも、S
iO2 、Hf O2が好ましい。これらの場合、耐電圧の
点で有利である。これらは、一種単独で用いて前記絶縁
膜を形成してもよく、二種以上併用して前記絶縁膜を形
成してもよい。なお、この発明においては、市販されて
いるこれらの塗料を用いることもできる。
-Formation of Insulating Film- The insulating film is a film made of an insulating material.
As the insulating material, for example, SiO 2 , Hf O
2 , ZrO 2 , Si 3 N 4 , polyimide, alumina, Y
2 O 3 and the like can be mentioned. Among these, S
iO 2 and Hf O 2 are preferred. These cases are advantageous in terms of withstand voltage. These may be used alone to form the insulating film, or two or more of them may be used in combination to form the insulating film. In the present invention, these commercially available paints can also be used.

【0054】前記絶縁膜は、ピンホール等の存在しない
膜であることが好ましい。ピンホール等が存在すると、
エミッタとして動作しないことがある。
The insulating film is preferably a film having no pinholes or the like. When pinholes exist,
May not work as an emitter.

【0055】前記絶縁膜の比抵抗としては、通常103
Ω・cmよりも大きく、好ましくは104 Ω・cm以上
である。前記比抵抗が前記範囲外であるとエミッタ素子
の寿命が短くなったり、高電圧を印加した際に、エミッ
タ素子がショートして絶縁破壊し易くなることがある。
一方、前記範囲内であればそのようなことはなく、10
4 Ω・cm以上であると薄くても耐電性があるので製造
上有利である。
The specific resistance of the insulating film is usually 10 3
It is larger than Ω · cm, preferably 10 4 Ω · cm or more. If the specific resistance is out of the above range, the life of the emitter element may be shortened, or the emitter element may be short-circuited and easily broken down when a high voltage is applied.
On the other hand, there is no such a case within the above range, and 10
When it is 4 Ω · cm or more, it is advantageous in manufacturing because it has electrical resistance even if it is thin.

【0056】前記絶縁膜の厚みとしては、基板を平坦化
するのに十分な厚みであれば特に制限はないが、通常
1,000Å以上であり、好ましくは0.1〜10μm
であり、特に0.2〜5μmが好ましい。前記厚みが
1,000Å未満であると、絶縁破壊を起こしやすくな
ることがある。一方、前記範囲内であるとそのようなこ
とはなく、10μm以下であると、エミッタへ印加する
ことができる電界が大きくとることができ、0.2〜5
μmであると、さらに耐絶縁破壊や印加電界の大きさの
点で有利である。
The thickness of the insulating film is not particularly limited as long as it is a thickness sufficient to flatten the substrate, but is usually 1,000 ° or more, preferably 0.1 to 10 μm.
And particularly preferably 0.2 to 5 μm. If the thickness is less than 1,000 °, dielectric breakdown may easily occur. On the other hand, if the thickness is within the above range, such a situation does not occur.
If it is μm, it is more advantageous in terms of dielectric breakdown resistance and the magnitude of an applied electric field.

【0057】前記絶縁膜の耐電圧性としては、通常10
5 V/m以上であり、好ましくは106 V/m以上であ
り、特に107 V/m以上が好ましい。前記耐電圧性が
前記範囲未満であると、絶縁破壊を起こし易くなる。一
方、前記範囲内であるとそのようなことはなく、107
V/m以上であるとエミッタに高電圧を印加することが
できるので電流値を大きくとることができる点で有利で
ある。
The withstand voltage of the insulating film is usually 10
5 V / m or more, preferably 10 6 V / m or more, particularly preferably 10 7 V / m or more. If the withstand voltage is less than the above range, dielectric breakdown is likely to occur. On the other hand, if it is within the above range, such a phenomenon does not occur and 10 7
When it is V / m or more, a high voltage can be applied to the emitter, which is advantageous in that the current value can be increased.

【0058】前記絶縁膜は、それ自体公知の方法により
形成することができる。たとえば、前記絶縁性材料を、
塗布法により前記基板上に塗布し、乾燥することによ
り、あるいは蒸着法により前記基板上に蒸着することに
より、形成することができる。以上により、図7に示す
ように、基板2の表面に形成されたダイヤモンド3上に
絶縁膜4を形成することができる。
The insulating film can be formed by a method known per se. For example, the insulating material is
It can be formed by coating on the substrate by a coating method and drying, or by vapor deposition on the substrate by a vapor deposition method. As described above, the insulating film 4 can be formed on the diamond 3 formed on the surface of the substrate 2 as shown in FIG.

【0059】−レジストによるパターンの形成− 前記レジストによるパターンの形成を行うには、それ自
体公知のリソグラフィー技術を用いることができる。具
体的には、前記ダイヤモンド形成操作を行った基板上に
レジストを塗布し、乾燥する。次に、所望の形状のパタ
ーンあるいはその逆パターンの遮光部を有するフォトプ
レートを介して、紫外線等の光を前記塗布したレジスト
に露光する。そして、露光部分あるいは未露光部分を現
像液、リンス液、溶剤等を用いて除去することにより、
レジストによる所望のパターンを前記基板上に選択的に
形成することができる。
-Formation of Pattern with Resist- To form a pattern with the resist, a lithography technique known per se can be used. Specifically, a resist is applied on the substrate on which the diamond forming operation has been performed, and dried. Next, the applied resist is exposed to light such as ultraviolet rays through a photoplate having a light-shielding portion having a pattern of a desired shape or a pattern reverse thereto. Then, by removing the exposed or unexposed portions using a developing solution, a rinsing solution, a solvent, or the like,
A desired pattern made of a resist can be selectively formed on the substrate.

【0060】前記レジストとしては、たとえばフォトレ
ジストの他、電子線やX線用のレジストを挙げることが
できる。
Examples of the resist include, for example, resists for electron beams and X-rays in addition to photoresists.

【0061】前記フォトレジストとしては、ポジ型フォ
トレジストまたはネガ型フォトレジストを挙げることが
できる。これらのレジストは一般に用いられているもの
の外、各種公知の樹脂系やゴム系のフォトレジストを用
いることができる。
Examples of the photoresist include a positive photoresist and a negative photoresist. As these resists, various known resin-based or rubber-based photoresists can be used in addition to those generally used.

【0062】前記ポジ型フォトレジストの市販品として
は、東京応化工業(株)製のOFPR−2やOFPR−
800等を挙げることができる。また、前記ネガ型フォ
トレジストの市販品としては、例えば、富士薬品工業
(株)製のLMR−33や東京応化工業(株)製のOM
R−83、OMR−85等を挙げることができる。
Commercially available positive photoresists include OFPR-2 and OFPR- manufactured by Tokyo Ohka Kogyo Co., Ltd.
800 and the like. Commercially available negative photoresists include, for example, LMR-33 manufactured by Fuji Pharma Co., Ltd. and OM manufactured by Tokyo Ohka Kogyo Co., Ltd.
R-83, OMR-85 and the like can be mentioned.

【0063】前記レジストの塗布は、たとえばスプレ
ー、スピンナー、デイッピング、刷毛塗り等の方法を用
いて行うことができる。これらの中でも、スピンナーを
用いて行うのが好ましい。この場合、操作が簡便で、均
一な塗布を行うことができる点で有利である。
The application of the resist can be carried out by using, for example, a method such as spraying, spinner, dipping, or brushing. Among these, it is preferable to use a spinner. This case is advantageous in that the operation is simple and uniform coating can be performed.

【0064】塗布する前記レジストの厚みとしては、特
に制限はないが、通常0.1〜10μmであり、好まし
くは0.5〜5μmであり、特に0.5〜3μmが好ま
しい。前記厚みが前記範囲外であると所望のパターンが
得られにくいことがある。一方、前記範囲内にあるとそ
のようなことはなく、0.5〜5μmであると、リフト
オフの際、容易にその表面に形成されたゲート電極層を
剥離除去することができ、特に0.5〜3μmである
と、露光時間の短縮や解像度の点で有利である。
The thickness of the resist to be applied is not particularly limited, but is usually 0.1 to 10 μm, preferably 0.5 to 5 μm, and particularly preferably 0.5 to 3 μm. If the thickness is out of the range, a desired pattern may not be easily obtained. On the other hand, when the thickness is within the above range, such a phenomenon does not occur. When the thickness is 0.5 to 5 μm, the gate electrode layer formed on the surface can be easily peeled off at the time of lift-off. When it is 5 to 3 μm, it is advantageous in terms of shortening the exposure time and resolution.

【0065】前記露光の方式としては、たとえばコンタ
クト露光方式、プロキシミティー露光方式、プロジェク
ション露光方式等を挙げることができる。これらは、そ
の目的に応じて適宜に選択することができる。
Examples of the exposure system include a contact exposure system, a proximity exposure system, and a projection exposure system. These can be appropriately selected according to the purpose.

【0066】前記現像液、リンス液、溶剤等について
は、特に制限はなく、それ自体公知のものを用いること
ができ、市販品を用いてもよい。
The developer, rinsing solution, solvent and the like are not particularly limited, and those known per se can be used, and commercially available products may be used.

【0067】前記パターンとしては、その形状、大き
さ、数、間隔等につき特に制限はなく、目的に応じて適
宜に選択することができる。
The pattern is not particularly limited in its shape, size, number, interval, etc., and can be appropriately selected according to the purpose.

【0068】前記形状としては、たとえば真円、楕円等
の円形、正三角形、正方形、帯状等の長方形、六角形等
の多角形などを挙げることができる。これらの中でも、
円形や正方形、帯状などが好ましい。これらの場合、前
記パターンの形状と同じ形状にゲート電極を容易に剥離
除去することができる点で有利である。
Examples of the shape include a circle such as a perfect circle and an ellipse, a rectangle such as an equilateral triangle, a square, and a band, and a polygon such as a hexagon. Among these,
A circle, square, band, or the like is preferable. These cases are advantageous in that the gate electrode can be easily peeled and removed in the same shape as the pattern.

【0069】前記大きさとしては、その径が通常0.5
μm〜10mmであり、好ましくは1μm〜1mmであ
る。前記径とは、円形のパターンについては、直径また
は長径を意味し、多角形のパターンについては、その中
心を通る径の内、最大の径を意味する。また、帯状の場
合は線幅を意味する。前記大きさが前記範囲外である
と、フィールドエミッタアレイの形成が困難になること
がある。一方、前記範囲内であればそのようなことはな
く、1μm〜1mmであると、リフトオフを容易に行う
ことができ、フィールドエミッタアレイの形成の点で有
利である。
As the size, the diameter is usually 0.5
It is 10 μm to 10 mm, preferably 1 μm to 1 mm. The diameter means a diameter or a long diameter for a circular pattern, and means the largest diameter among diameters passing through the center of a polygonal pattern. In the case of a band, it means a line width. If the size is outside the range, it may be difficult to form a field emitter array. On the other hand, this is not the case within the above range, and when it is 1 μm to 1 mm, lift-off can be easily performed, which is advantageous in forming a field emitter array.

【0070】前記数としては、前記基板の大きさ等に応
じて適宜に選択することができるが、通常2個以上であ
り、好ましくは4個以上である。前記数が1個である
と、その1個が不良であるとエミッタとして動作しなく
なることがある。一方、前記範囲内であればそのような
ことはなく、4個以上であると、その中の幾つかが不良
であっても、残りのエミッタが動作するので、全体とし
てエミッタとしての機能を喪失する可能性を少なくする
ことができる点で有利である。
The number can be appropriately selected according to the size of the substrate and the like, but is usually 2 or more, preferably 4 or more. If the number is one, if one of them is defective, it may not operate as an emitter. On the other hand, if it is within the above range, there is no such problem. If the number is four or more, even if some of them are defective, the remaining emitters operate, so that the function as an emitter is lost as a whole. This is advantageous in that the possibility of doing so can be reduced.

【0071】前記間隔は、隣接する前記パターン同士の
間隔を意味し、前記基板の大きさ等に応じて適宜に選択
することができるが、通常0.5μm〜10mmであ
り、好ましくは1μm〜1mmである。前記間隔が1μ
m未満であると、エミッタ間の分離ができなくなり、1
0mmを越えてもそれに見合う効果が得られず、しかも
パッケージングの際に大きすぎて不都合となることがあ
る。一方、前記範囲内であればそのようなことはなく、
1μm〜1mmであると、プロセス上フィールドエミッ
タアレイの製造が容易であるという点で有利である。
The interval means an interval between adjacent patterns and can be appropriately selected according to the size of the substrate and the like, but is usually 0.5 μm to 10 mm, preferably 1 μm to 1 mm. It is. The interval is 1μ
If it is less than m, separation between the emitters cannot be performed, and 1
Even if it exceeds 0 mm, the effect corresponding thereto cannot be obtained, and it may be too large for packaging. On the other hand, if it is within the above range, there is no such thing,
When it is 1 μm to 1 mm, it is advantageous in that the field emitter array is easily manufactured in the process.

【0072】以上により、図6に示す通り、ダイヤモン
ド3と絶縁膜4とがこの順に形成された基板2における
前記絶縁膜4上に、さらにレジストによるパターン6を
形成することができる。
As described above, as shown in FIG. 6, a pattern 6 of a resist can be further formed on the insulating film 4 on the substrate 2 on which the diamond 3 and the insulating film 4 are formed in this order.

【0073】−ゲート電極層の形成− 前記ゲート電極層は、通常ゲート電極を構成する材料を
用い、それ自体公知の成膜法により形成することができ
る。
-Formation of Gate Electrode Layer- The gate electrode layer can be formed by a film forming method known per se, usually using a material constituting a gate electrode.

【0074】前記ゲート電極を構成する材料としては、
たとえばAl、Au、Pt、Ti、Cr、Mo、Wなど
を挙げることができる。これらの中でもW、Mo、Al
が好ましい。これらを用いると、電子放出特性の良好な
フィールドエミッタアレイを得ることができるので有利
である。
As a material constituting the gate electrode,
For example, Al, Au, Pt, Ti, Cr, Mo, W and the like can be mentioned. Among these, W, Mo, Al
Is preferred. Use of these is advantageous because a field emitter array having good electron emission characteristics can be obtained.

【0075】前記成膜法としては、たとえばスパッタリ
ング成膜法、真空蒸着法、イオンプレーティング法、プ
ラズマCVD法などを挙げることができる。これらの中
でも、スパッタリング成膜法が好ましい。これらによる
と、簡便な操作で、容易にゲート電極層を形成すること
ができる点で好ましい。
Examples of the film forming method include a sputtering film forming method, a vacuum evaporation method, an ion plating method, and a plasma CVD method. Among these, the sputtering film forming method is preferable. These are preferred in that the gate electrode layer can be easily formed by a simple operation.

【0076】前記ゲート電極層の厚みとしては、通常5
00Å〜100μmであり、好ましくは1,000Å〜
10μmであり、特に3,000Å〜5μmが好まし
い。前記厚みが、前記範囲外であると、ゲート電極層を
形成した効果が充分でないことがある。一方、前記範囲
内であるとそのようなことはなく、1,000Å以上で
あると、均一でピンホールのない膜を合成することがで
きる点で、5μm以下であると簡単にかつ完全にリフト
オフを行うことができる点で有利である。
The thickness of the gate electrode layer is usually 5
00Å-100 μm, preferably 1,000Å
10 μm, and particularly preferably 3,000 ° to 5 μm. If the thickness is outside the above range, the effect of forming the gate electrode layer may not be sufficient. On the other hand, if the thickness is within the above range, such a phenomenon does not occur. If the thickness is 1,000 ° or more, a uniform and pinhole-free film can be synthesized. Can be advantageously performed.

【0077】以上により、図5に示す通り、ダイヤモン
ド3と絶縁膜4とレジストによるパターン6とがこの順
に形成された基板2における前記絶縁膜4およびレジス
トによるパターン6上にゲート電極層5を形成すること
ができる。
As described above, as shown in FIG. 5, the gate electrode layer 5 is formed on the insulating film 4 and the resist pattern 6 on the substrate 2 on which the diamond 3, the insulating film 4 and the resist pattern 6 are formed in this order. can do.

【0078】3)ゲート電極層剥離操作 このゲート電極層剥離操作においては、前記積層操作に
おいて形成したパターンを溶解除去することにより前記
パターン上に形成された前記ゲート電極層を剥離除去す
る。
3) Gate electrode layer peeling operation In this gate electrode layer peeling operation, the pattern formed in the laminating operation is dissolved and removed to peel off the gate electrode layer formed on the pattern.

【0079】前記パターンの剥離除去は、適宜に選択し
たパターン溶解液を用いて行うことができる。前記パタ
ーン溶解液としては、たとえば前記レジストの溶解液を
好適に挙げることができる。前記レジストの溶解液とし
ては市販品を用いてもよい。
The peeling of the pattern can be carried out using an appropriately selected pattern solution. As the pattern dissolving solution, for example, a dissolving solution for the resist can be suitably mentioned. A commercially available product may be used as the resist solution.

【0080】前記パターン溶解液は、前記ゲート電極層
における、その下に形成されている前記パターンの周側
面部上の部分にのみ存在する微細な孔から内部に浸入
し、前記パターンを溶解する。前記パターンを溶解する
と、その表面に形成された前記ゲート電極層が容易に基
板から剥離する。
The pattern dissolving solution penetrates through the fine holes existing only in the portion of the gate electrode layer on the peripheral side surface of the pattern formed therebelow to dissolve the pattern. When the pattern is dissolved, the gate electrode layer formed on the surface is easily separated from the substrate.

【0081】以上により、図4に示す通り、図5におけ
るレジストによるパターン6およびその表面に形成され
たゲート電極層5を除去することができ、前記レジスト
によるパターン6と同じ形状、大きさの絶縁膜4を露出
させることができる。
As described above, as shown in FIG. 4, the resist pattern 6 in FIG. 5 and the gate electrode layer 5 formed on the surface thereof can be removed. The film 4 can be exposed.

【0082】4)絶縁膜溶解操作 この絶縁膜溶解操作においては、前記ゲート電極層剥離
操作を行った基板上に露出する前記絶縁膜を前記ダイヤ
モンドが露出するまで溶解除去する。
4) Insulating Film Dissolving Operation In this insulating film dissolving operation, the insulating film exposed on the substrate on which the gate electrode layer peeling operation was performed is removed by the diamond
Dissolve and remove until the mond is exposed .

【0083】前記溶解除去は、たとえばSiO2 の場
合、バッファーフッ酸、HF水溶液を用いることができ
る。これらの中でも、バッファーフッ酸が好ましい。こ
れらの場合、短時間で前記絶縁膜を溶解することがで
き、取り扱いが容易である点で有利である。
For the dissolution and removal, for example, in the case of SiO 2 , buffered hydrofluoric acid or an aqueous HF solution can be used. Among these, buffered hydrofluoric acid is preferred. In these cases, the insulating film can be dissolved in a short time, which is advantageous in that the handling is easy.

【0084】前記溶解除去の時間としては、前記絶縁膜
の厚み、前記パターンの大きさ等に応じて適宜に選択す
ることができる。なお、ダイヤモンドが露出した時点で
溶解除去操作を終了するように時間を設定するのがよ
い。
The time for the dissolution and removal can be appropriately selected according to the thickness of the insulating film, the size of the pattern, and the like. The time is preferably set so that the dissolving and removing operation is completed when the diamond is exposed.

【0085】以上により、図1に示す通り、図4におい
て、表面に露出した絶縁膜4を溶解し、その下に形成さ
れているダイヤモンド2を表面に露出させ、二極構造の
フィールドエミッタアレイ1を製造することができる。
このフィールドエミッタアレイ1を上から見ると、図2
に示すように、ゲート電極層3における所定の箇所に形
成された前記レジストによるパターン6と同じ形状の開
口部からダイヤモンド3が露出した状態になっている。
As described above, as shown in FIG. 1, in FIG. 4, the insulating film 4 exposed on the surface is dissolved, the diamond 2 formed thereunder is exposed on the surface, and the field emitter array 1 having a bipolar structure is formed. Can be manufactured.
When this field emitter array 1 is viewed from above, FIG.
As shown in the figure, the diamond 3 is exposed from an opening having the same shape as the resist pattern 6 formed at a predetermined position in the gate electrode layer 3.

【0086】この発明においては、前記積層操作を2回
以上行って、多層構造のフィールドエミッタアレイを形
成することができる。この場合、2回目以後はレジスト
による前記パターンの形成の工程を省略することができ
る。その後、レジストを溶解することにより、前記パタ
ーン上に積層した全ての絶縁膜及びゲート電極層を除去
することができる。
In the present invention, the above-mentioned laminating operation can be performed twice or more to form a field emitter array having a multilayer structure. In this case, after the second time, the step of forming the pattern using the resist can be omitted. Thereafter, by dissolving the resist, all of the insulating film and the gate electrode layer laminated on the pattern can be removed.

【0087】前記積層操作または前記工程が1回である
場合には、図1に示すような二極構造のフィールドエミ
ッタアレイを製造することができ、2回である場合に
は、図3に示すような三極構造のフィールドエミッタア
レイを製造することができる。したがって、前記積層操
作または前記工程をn回行えば、(n+1)極構造のフ
ィールドエミッタアレイを製造することができる。
When the laminating operation or the process is performed once, a field emitter array having a bipolar structure as shown in FIG. 1 can be manufactured. When the laminating operation or the process is performed twice, as shown in FIG. A field emitter array having such a three-pole structure can be manufactured. Therefore, if the lamination operation or the process is performed n times, a field emitter array having an (n + 1) pole structure can be manufactured.

【0088】前記積層操作または前記工程の回数として
は、通常1〜10であり、好ましくは1〜5であり、特
に1〜3が好ましい。前記回数が前記範囲外であると、
効率よくフィールドエミッタアレイを製造することがで
きないことがある。前記回数が3回以内で最大四極構造
までのフィールドエミッタアレイは実用上便利である。
前記回数は、目的とするフィールドエミッタアレイのタ
イプにより適宜決定することができる。
The number of times of the laminating operation or the step is usually 1 to 10, preferably 1 to 5, and particularly preferably 1 to 3. When the number of times is out of the range,
In some cases, the field emitter array cannot be manufactured efficiently. A field emitter array in which the number of times is three or less and up to a quadrupole structure is practically convenient.
The number of times can be appropriately determined depending on the type of the target field emitter array.

【0089】以上により、高性能なフィールドエミッタ
アレイを穿孔やエッチング等の制御が困難な操作を行う
ことなく、容易にかつ簡便に、しかも効率よく製造する
ことができる。得られるフィールドエミッタアレイは、
高い電子放出特性を有し、耐酸化性、耐スパッタリング
性、安定性が充分であり、長期間安定的に電子を放出す
ることができる。したがって、ディスプレイ、エレクト
ロンビーム描画装置、マイクロ真空管、電子線プリンタ
ー等の電子デバイス分野をはじめとする広い分野で好適
に用いることができる。
As described above, a high-performance field emitter array can be easily, simply, and efficiently manufactured without performing difficult operations such as drilling and etching. The resulting field emitter array is
It has high electron emission characteristics, has sufficient oxidation resistance, sputtering resistance, and stability, and can stably emit electrons for a long period of time. Therefore, it can be suitably used in a wide field including an electronic device field such as a display, an electron beam drawing apparatus, a micro vacuum tube, and an electron beam printer.

【0090】[0090]

【実施例】以下に、この発明に係るフィールドエミッタ
アレイの製造方法の実施例および比較例について説明す
る。この発明は、これらにより何ら制限されるものでは
ない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments and comparative examples of a method for manufacturing a field emitter array according to the present invention will be described below. The present invention is not limited by these.

【0091】(実施例1) 1)ダイヤモンド形成操作 基板として、12mm角のp型シリコンウエハーを用い
た。マイクロ波プラズマCVD法(2.45GHz)に
より、原料ガスとしてCO/H2 を各々10/90sc
cmの流量で使用し、ドーパントとしてp型ドーパント
であるB26を用い、原料ガスにおける炭素に対する
ホウ素の割合が1000ppmとなるようにし、反応圧
力が40Torr、基板温度が900℃の条件下で2時
間反応させることによりp型ダイヤモンドの層を前記基
板上に形成した。
(Example 1) 1) Diamond forming operation A 12 mm square p-type silicon wafer was used as a substrate. By microwave plasma CVD (2.45 GHz), CO / H 2 is used as a source gas at 10/90 sc each.
cm 2, using a p-type dopant, B 2 H 6 , as a dopant so that the ratio of boron to carbon in the source gas becomes 1000 ppm, under the conditions of a reaction pressure of 40 Torr and a substrate temperature of 900 ° C. By reacting for 2 hours, a layer of p-type diamond was formed on the substrate.

【0092】2)積層操作 前記ダイヤモンド形成操作を行った基板におけるp型半
導体ダイヤモンドの層上に、SiO2 の塗料(東京応化
工業(株)製、OCD type−7)を塗布し乾燥す
ることにより、厚み0.6μmのSiO2 による絶縁膜
を形成した。
2) Laminating Operation A coating of SiO 2 (OCD type-7, manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied on the p-type semiconductor diamond layer on the substrate on which the diamond forming operation has been performed, and dried. Then, an insulating film made of SiO 2 having a thickness of 0.6 μm was formed.

【0093】次に、ポジ型フォトレジスト(東京応化工
業(株)製、OFPR−800)を前記絶縁膜上に、ス
ピンコーターを用いて厚みが約1μmになるように塗布
し、この塗布面を85℃で30分間かけてプリベークし
た。その後、前記塗布面の上に、直径5μmの円形の遮
光部を15μm間隔で100×100個有するフォトマ
スクを配置し、レジストアライナー(キャノン販売
(株)製:PLA−501FA)を用いて前記塗布面を
3秒間露光(13mW/cm2 )した。露光後、東京応
化工業(株)製の現像液NMD−3で60秒間現像し、
純水によりリンスし、露光した部分の前記ポジ型フォト
レジストを除去し、135℃で30分間前記基板を加熱
し、レジストによるパターンを形成した。
Next, a positive photoresist (OFPR-800, manufactured by Tokyo Ohka Kogyo Co., Ltd.) was applied on the insulating film to a thickness of about 1 μm using a spin coater. Prebaking was performed at 85 ° C. for 30 minutes. Thereafter, a photomask having 100 × 100 circular light-shielding portions having a diameter of 5 μm at intervals of 15 μm is arranged on the application surface, and the coating is performed using a resist aligner (PLA-501FA manufactured by Canon Sales Co., Ltd.). The surface was exposed (13 mW / cm 2 ) for 3 seconds. After the exposure, development was performed for 60 seconds with a developer NMD-3 manufactured by Tokyo Ohka Kogyo Co., Ltd.
After rinsing with pure water, the exposed portion of the positive photoresist was removed, and the substrate was heated at 135 ° C. for 30 minutes to form a resist pattern.

【0094】その後、前記レジストによるパターンおよ
び露出する前記絶縁膜上に、スパッタリング成膜法によ
り、厚みが5,000Åのタングステンによるゲート電
極層を形成した。
Thereafter, a gate electrode layer made of tungsten having a thickness of 5,000.degree. Was formed by sputtering on the pattern made of the resist and the exposed insulating film.

【0095】3)ゲート電極層剥離操作 前記レジストによるパターンを専用の剥離液を用いて、
溶解し、これに伴い、前記パターン上に形成された前記
ゲート電極層を剥離除去した。
3) Stripping operation of the gate electrode layer The resist pattern was formed using a dedicated stripper.
After dissolution, the gate electrode layer formed on the pattern was peeled off.

【0096】4)絶縁膜溶解操作 前記ゲート電極層剥離操作を経た基板上に、バッファー
フッ酸を接触させ、露出する前記絶縁膜を溶解し、除去
した。
4) Dissolution operation of insulating film The buffered hydrofluoric acid was brought into contact with the substrate after the gate electrode layer peeling operation, and the exposed insulating film was dissolved and removed.

【0097】以上のようにして、フィールドエミッタア
レイを製造し、得られたフィールドエミッタアレイにつ
き、その特性を以下のようにして評価した。フィールド
エミッタアレイにおける基板とゲート電極層との間に、
ゲート電極層側が正となるようにして+300Vを印加
した。その結果、5mAの電流が得られた。
The field emitter array was manufactured as described above, and the characteristics of the obtained field emitter array were evaluated as follows. Between the substrate and the gate electrode layer in the field emitter array,
+300 V was applied such that the gate electrode layer side became positive. As a result, a current of 5 mA was obtained.

【0098】(実施例2)前記実施例1において、ドー
パントとしてp型ドーパントであるB26 を用い、原
料ガスにおける炭素に対するホウ素の割合が1,000
ppmとなるようにしたのに代えて、ドーパントとして
n型ドーパントであるPH3 を用い、原料ガスにおける
炭素に対するリンの割合が100ppmとなるようにし
てダイヤモンド形成を2時間行った後に、続けて、ドー
パントとしてp型ドーパントであるB26 を用い、原
料ガスにおける炭素に対するホウ素の割合が1,000
ppmとなるようにしてダイヤモンド形成を15分間行
った外は実施例1と同様にしてフィールドエミッタアレ
イを製造し、得られたフィールドエミッタアレイにつき
同様の評価を行った。その結果、15mAの電流が得ら
れた。
Example 2 In Example 1, the p-type dopant B 2 H 6 was used as the dopant, and the ratio of boron to carbon in the source gas was 1,000.
Instead of having been set to be ppm, the formation of diamond was performed for 2 hours by using PH 3 which is an n-type dopant as a dopant, and the ratio of phosphorus to carbon in the raw material gas was set to 100 ppm. B 2 H 6 which is a p-type dopant is used as a dopant, and the ratio of boron to carbon in the raw material gas is 1,000.
A field emitter array was manufactured in the same manner as in Example 1 except that the diamond formation was performed at 15 ppm for 15 minutes, and the same evaluation was performed on the obtained field emitter array. As a result, a current of 15 mA was obtained.

【0099】(比較例1)実施例1において、ダイヤモ
ンド形成操作を行わなかった外は、実施例1と同様にし
てフィールドエミッタアレイを製造し、得られたフィー
ルドエミッタアレイにつき同様の評価を行った。その結
果、わずかに10-9Å以下の電流が得られただけであっ
た。
Comparative Example 1 A field emitter array was manufactured in the same manner as in Example 1 except that the diamond forming operation was not performed, and the same evaluation was performed on the obtained field emitter array. . As a result, a current of only 10 −9 Å or less was obtained.

【0100】(比較例2)アレイ化を行わずにエミッタ
を1個ずつ製造した外は、実施例1と同様にして行っ
た。得られたエミッタのぶどまりは50%程度であっ
た。また、約半分については、エミッションがノイズレ
ベル以下であった。エミッションの観察されたものの電
流値は、約0.6mAであった。
(Comparative Example 2) The same operation as in Example 1 was performed except that one emitter was manufactured without forming an array. The resulting emitter buzz was about 50%. In addition, about half, the emission was below the noise level. The current value of the observed emission was about 0.6 mA.

【0101】[0101]

【発明の効果】この発明は、良好な電子放出特性および
安定性を有し、マイクロ真空管、ディスプレイ、エレク
トロンビーム描画装置、電子線プリンターなどの電子デ
バイスに好適である高性能なフィールドエミッタアレイ
を、穿孔やエッチングなどの制御が困難で煩雑な操作を
行うことなく、簡便に製造することができるフィールド
エミッタアレイの製造方法を提供することができる。
The present invention provides a high-performance field emitter array having good electron emission characteristics and stability and suitable for electronic devices such as a micro vacuum tube, a display, an electron beam drawing apparatus, and an electron beam printer. It is possible to provide a method for manufacturing a field emitter array which can be easily manufactured without performing complicated operations such as difficult control of perforation and etching.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、この発明に係るフィールドエミッタア
レイの製造方法により製造した二極構造のフィールドエ
ミッタアレイの一例を示す断面概略説明図である。
FIG. 1 is a schematic sectional view showing an example of a bipolar field emitter array manufactured by a method of manufacturing a field emitter array according to the present invention.

【図2】図2は、図1に示す二極構造のフィールドエミ
ッタアレイを上から見た概略説明図である。
FIG. 2 is a schematic explanatory view of the field emitter array having the bipolar structure shown in FIG. 1 as viewed from above.

【図3】図3は、この発明に係るフィールドエミッタア
レイの製造方法により製造した三極構造のフィールドエ
ミッタアレイの一例を示す断面概略説明図である。
FIG. 3 is a schematic sectional view showing an example of a field emitter array having a three-pole structure manufactured by the method for manufacturing a field emitter array according to the present invention.

【図4】図4は、フォトレジストによるパターンを溶解
除去することにより前記パターン上に形成された前記ゲ
ート電極層を剥離除去した状態の一例を示す断面概略説
明図である。
FIG. 4 is a schematic cross-sectional view showing an example of a state in which a pattern made of a photoresist is dissolved and removed to peel off and remove the gate electrode layer formed on the pattern.

【図5】図5は、基板上に、ダイヤモンドと絶縁膜とフ
ォトレジストによるパターンとゲート電極層とをこの順
に形成した状態の一例を示す断面概略説明図である。
FIG. 5 is a schematic cross-sectional view showing an example of a state in which a pattern made of diamond, an insulating film, a photoresist, and a gate electrode layer are formed in this order on a substrate.

【図6】図6は、基板上に、ダイヤモンドと絶縁膜とフ
ォトレジストによるパターンとをこの順に形成した状態
の一例を示す断面概略説明図である。
FIG. 6 is a schematic cross-sectional explanatory view showing an example of a state in which a diamond, an insulating film, and a pattern made of a photoresist are formed in this order on a substrate.

【図7】図7は、基板上に、ダイヤモンドと絶縁膜とを
この順に形成した状態の一例を示す断面概略説明図であ
る。
FIG. 7 is a schematic sectional view showing an example of a state in which diamond and an insulating film are formed in this order on a substrate.

【符合の説明】[Description of sign]

1・・・フィールドエミッタアレイ、2・・・基板、3
・・・ダイヤモンド、4・・・絶縁膜、5・・・ゲート
電極層、6・・・フォトレジストによるパターン、
DESCRIPTION OF SYMBOLS 1 ... Field emitter array, 2 ... Substrate, 3
... diamond, 4 ... insulating film, 5 ... gate electrode layer, 6 ... pattern by photoresist,

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に、導電性を付与したダイヤモン
ドを形成した後、絶縁膜とレジストによるパターンとゲ
ート電極層とをこの順に形成する工程を少なくとも1回
行い、前記パターンを溶解除去することにより前記パタ
ーン上に形成された前記ゲート電極層を剥離除去し、露
出する前記絶縁膜を前記ダイヤモンドが露出するまで
解除去することを特徴とするフィールドエミッタアレイ
の製造方法。
After forming diamond with conductivity on a substrate, a step of forming a pattern of an insulating film, a resist, and a gate electrode layer in this order is performed at least once, and the pattern is dissolved and removed. And removing the gate electrode layer formed on the pattern by stripping and removing the exposed insulating film until the diamond is exposed .
【請求項2】 基板上に、導電性を付与したダイヤモン
ドを形成した後、絶縁膜とレジストによるパターンとゲ
ート電極層とをこの順に形成し、かつ、前記パターンを
溶解除去することにより前記パターン上に形成された前
記ゲート電極層を剥離除去する工程を少なくとも1回行
い、露出する前記絶縁膜を前記ダイヤモンドが露出する
まで溶解除去することを特徴とするフィールドエミッタ
アレイの製造方法。
2. After forming diamond with conductivity on a substrate, a pattern of an insulating film and a resist and a gate electrode layer are formed in this order, and the pattern is dissolved and removed to form a pattern on the pattern. Performing the step of peeling and removing the gate electrode layer formed at least once to expose the insulating film to which the diamond is exposed.
A method for manufacturing a field emitter array, wherein the field emitter array is dissolved and removed.
【請求項3】 前記ダイヤモンドが、p型もしくはn型
ダイヤモンドの単層またはp型ダイヤモンド層とn型ダ
イヤモンド層とを有する複数層である前記請求項1また
は2に記載のフィールドエミッタアレイの製造方法。
3. The method according to claim 1, wherein said diamond is a single layer of p-type or n-type diamond or a plurality of layers having a p-type diamond layer and an n-type diamond layer. .
【請求項4】 前記ダイヤモンドが、平均粒径が0.1
〜10μmのp型ダイヤモンドの粒子である前記請求項
1または2に記載のフィールドエミッタアレイの製造方
法。
4. The method according to claim 1, wherein the diamond has an average particle size of 0.1.
3. The method for manufacturing a field emitter array according to claim 1, wherein the particles are p-type diamond particles of 10 to 10 [mu] m.
【請求項5】 前記フィールドエミッタアレイが、2個
以上のエミッタを有する前記請求項1〜4のいずれか
に記載のフィールドエミッタアレイの製造方法。
Wherein said field emitter array, any of the preceding claims having two or more emitters 1
13. The method for manufacturing a field emitter array according to any one of the above items .
JP5776494A 1994-03-28 1994-03-28 Method of manufacturing field emitter array Expired - Fee Related JP3199560B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5776494A JP3199560B2 (en) 1994-03-28 1994-03-28 Method of manufacturing field emitter array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5776494A JP3199560B2 (en) 1994-03-28 1994-03-28 Method of manufacturing field emitter array

Publications (2)

Publication Number Publication Date
JPH07272618A JPH07272618A (en) 1995-10-20
JP3199560B2 true JP3199560B2 (en) 2001-08-20

Family

ID=13064954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5776494A Expired - Fee Related JP3199560B2 (en) 1994-03-28 1994-03-28 Method of manufacturing field emitter array

Country Status (1)

Country Link
JP (1) JP3199560B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284272B1 (en) * 1996-03-27 2001-04-02 모리시타 요이찌 Electron-emitting device and manufacturing method thereof
JPH10125215A (en) * 1996-10-18 1998-05-15 Nec Corp Field emission thin film cold cathode, and display device using it
KR100434555B1 (en) * 1997-10-20 2004-07-16 삼성전자주식회사 Display using diamond film field emitter
JP3614377B2 (en) * 2000-08-25 2005-01-26 日本電気株式会社 Method of manufacturing field electron emission device and field electron emission device manufactured thereby
JP2010020946A (en) * 2008-07-09 2010-01-28 Sumitomo Electric Ind Ltd Diamond electron source
AT525593B1 (en) * 2021-10-22 2024-07-15 Carboncompetence Gmbh Apparatus and method for producing doped diamond layers

Also Published As

Publication number Publication date
JPH07272618A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
US6062931A (en) Carbon nanotube emitter with triode structure
US8637118B2 (en) Method of production of graphene
US7687981B2 (en) Method for controlled density growth of carbon nanotubes
US20190228970A1 (en) Diamond like carbon layer formed by an electron beam plasma process
KR101042962B1 (en) Hot cathode electron emission vacuum channel transistor, diode and method for manufacturing vacuum channel transistor thereof
JP5686944B2 (en) Method for high temperature deposition of amorphous carbon layers
KR101105249B1 (en) Graphene pattern formation method using imprint technique
US20050244325A1 (en) Carbon nanotube, electron emission source including the same, electron emission device including the electron emission source,and method of manufacturing the electron emission device
JP2012031000A (en) Grain-arranged diamond film, and method for production thereof
JP3199560B2 (en) Method of manufacturing field emitter array
RU2391738C2 (en) Structure and method for manufacturing of field emission elements with carbon nanotubes used as cathodes
CN101556889A (en) Method for manufacturing electron emission source of surface-conduction electron-emitter flat panel display
US5779514A (en) Technique to fabricate chimney-shaped emitters for field-emission devices
JP2009059804A (en) Semiconductor device manufacturing method and hard mask
JP2023532335A (en) Methods for producing high density carbon films for hardmasks and other patterning applications
JP3233707B2 (en) Selective diamond formation
JP4312352B2 (en) Electron emission device
JPH0765701A (en) Method for manufacturing electron-emitting device and emitter for electron-emitting device
JP7710236B2 (en) Field emission device and its manufacturing method
KR101945528B1 (en) Method for manufacturing a high-definition field emission device and the field emission device
JPH0529608A (en) Method for manufacturing diamond FET having MIS structure
JPH08190856A (en) Manufacture of field emission cold cathode
JP3212410B2 (en) Selective diamond formation
RU2194329C2 (en) Method for producing addressed autoemission cathode and display structure built around it
JP3649313B2 (en) Method for producing carbon-based material-coated cold cathode and cold cathode

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010511

LAPS Cancellation because of no payment of annual fees