JP3199722B2 - Bridge type drive circuit and magnetic disk drive using the same - Google Patents
Bridge type drive circuit and magnetic disk drive using the sameInfo
- Publication number
- JP3199722B2 JP3199722B2 JP27039990A JP27039990A JP3199722B2 JP 3199722 B2 JP3199722 B2 JP 3199722B2 JP 27039990 A JP27039990 A JP 27039990A JP 27039990 A JP27039990 A JP 27039990A JP 3199722 B2 JP3199722 B2 JP 3199722B2
- Authority
- JP
- Japan
- Prior art keywords
- active element
- bridge
- drive circuit
- current
- type drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Control Of Linear Motors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインダクタンス負荷を駆動するブリッジ型駆
動回路およびそれを用いた磁気ディスク装置に係り、特
に磁気ヘッド駆動回路を小型・低消費電力化するのに好
適なブリッジ型駆動回路ならびにこれを用いた磁気ディ
スク装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bridge-type drive circuit for driving an inductance load and a magnetic disk drive using the same, and in particular, to reduce the size and power consumption of a magnetic head drive circuit. The present invention relates to a bridge type driving circuit suitable for the above and a magnetic disk device using the same.
インダクタンス負荷に電流を供給する場合の低消費電
力駆動の一般的手法としてはPWM駆動法があり、これに
関する公知例として見城尚志著“マイコンエッジのサー
ボ・パワーエレクトロニクス”総合電子出版社(1989
年)第135頁から第141頁において論じてある。第12図は
従来のPWM駆動法を説明するための回路図で、上記公知
例の例えば図5.13に相当するものである。このような回
路は、その形状からHブリッジ回路と呼ばれる。Tr1とT
r3はHブリッジ型駆動回路の上アームトランジスタ、Tr
2とTr4は下アームトランジスタと呼ばれる。ここでは、
Tr1からTr4の4つをNPNトランジスタで構成した例であ
る。D01からD04はダイオード、Mはモータ等のインダク
タンス負荷である。本駆動回路で負荷電流ILとして、図
中の矢印方向の正電流を供給する場合、Tr2とTr3をオ
フ、Tr4をオンとし、Tr2をオン・オフ駆動(PWM駆動)
する。すると、Tr1がオンの時には電源VDDHからTr1⇒M
⇒Tr4と電流が増加しながら流れ、Tr1がオフのときには
D02⇒M⇒Tr4と還流電流(または回生電流)が減少しな
がら流れる。すなわち、Tr1がオンのデューテイ比を制
御することにより負荷電流ILの電流平均値を制御するこ
とが可能である。負の負荷電流ILを制御するにはTr1とT
r4をオフ、Tr2をオン、Tr3をオン・オフ駆動(PWM駆
動)させればよい。As a general method of low power consumption driving when supplying current to an inductance load, there is a PWM driving method, and as a well-known example of this, Naoki Mishiro, “Servo power electronics of microcomputer edge”, Sogo Denshi Shuppan (1989)
Year) on pages 135-141. FIG. 12 is a circuit diagram for explaining a conventional PWM driving method, and corresponds to, for example, FIG. Such a circuit is called an H-bridge circuit because of its shape. Tr 1 and T
r 3 is the upper arm transistor of the H-bridge type drive circuit, Tr
2 and Tr 4 are called lower arm transistors. here,
From Tr 1 which is an example in which the four Tr 4 in NPN transistor. D01 to D04 are diodes, and M is an inductance load of a motor or the like. As the load current I L in the driving circuit, when supplying positive current direction of the arrow in the figure, clear Tr 2 and Tr 3, and Tr 4 are turned on, the Tr 2 on-off drives (PWM driving)
I do. Then, when Tr 1 is turned on, Tr 1 ⇒ M from the power supply V DDH
⇒ When current increases while Tr 4 flows, and Tr 1 is off
D 02 ⇒M⇒Tr 4 and the return current (or regenerative current) flow while decreasing. That is, it is possible to control the current average value of the load current I L by Tr 1 controls the duty ratio of on. Tr 1 and T to control negative load current I L
r 4 may be turned off, Tr 2 may be turned on, and Tr 3 may be turned on / off (PWM drive).
一方、上アームトランジスタのTr1やTr3をオン・オフ
駆動(PWM駆動)しないで連続的にオンさせ、連続的に
電流を流して駆動する方法をリニア駆動と呼ぶ。リニア
駆動の場合には各トランジスタの主要動作領域は、エミ
ッタ・コレクタ間電圧とコレクタ電流が共にゼロ近辺で
ない線形領域にある。このためトランジスタの該エミッ
タ・コレクタ間電圧と該コレクタ電流の積に相当する消
費電力が大きい。PWM駆動では各トランジスタはエミッ
タ・コレクタ間に電圧があまりかからない飽和状態(オ
ン状態)か、コレクタ電流が流れない遮断状態(オフ状
態)で使用するため消費電力が小さい。従ってリニア駆
動はPWM駆動に比べ、トランジスタで消費される電力が
大きいという問題がある。On the other hand, a method in which Tr 1 and Tr 3 of the upper arm transistor are continuously turned on without performing on / off driving (PWM driving), and the current is continuously supplied for driving is referred to as linear driving. In the case of linear driving, the main operating region of each transistor is in a linear region in which both the emitter-collector voltage and the collector current are not near zero. Therefore, power consumption corresponding to the product of the emitter-collector voltage of the transistor and the collector current is large. In the PWM drive, each transistor is used in a saturated state (on state) in which a small voltage is not applied between the emitter and the collector, or in a cutoff state (off state) in which the collector current does not flow, so that the power consumption is small. Therefore, there is a problem in that the linear drive consumes more power in the transistor than the PWM drive.
さてここで磁気ディスク装置では磁気ヘッドを移動す
るためのボイスコイルモータの駆動を行なう。このボイ
スコイルモータがインダクタンス負荷を形成し、これを
出来るだけ低消費電力で駆動したいという要請がある。
磁気ヘッドの制御においては、磁気ヘッドをまず目標ト
ラックの位置まで高速に移動するシーク期間がある。つ
いで目標トラックに移動後に磁気ヘッドを押すバネの反
発力と釣り合うトルクを発生させ、磁気ヘッドを目標ト
ラック上に固定してこれをフォローするフォロイング期
間がある。シーク期間には磁気ヘッドを高速に移動する
ため、ボイスコイルモータに大電流を供給する。3.5イ
ンチ磁気ディスクの典型的な一例では、約1A程度の電流
を供給する。フォロイング期間には、目標トラック上を
フォローするだけでよいので、小電流を供給する。同様
の典型的な一例では約100mA程度を供給する。ディスク
上に記憶されたデータの読み取りは主にフォロイング期
間に行なわれる。シーク期間には、磁気ヘッドを目標ト
ラックへ到達させるために必要な現在のトラック位置等
の、サーボデータの読み取りが行なわれる。Now, in the magnetic disk drive, the voice coil motor for moving the magnetic head is driven. There is a demand that this voice coil motor forms an inductance load and that it be driven with as low power consumption as possible.
In the control of the magnetic head, there is a seek period in which the magnetic head is first moved to the position of the target track at high speed. Next, there is a following period in which a torque is generated in proportion to the repulsive force of a spring pressing the magnetic head after moving to the target track, and the magnetic head is fixed on the target track and follows this. During the seek period, a large current is supplied to the voice coil motor to move the magnetic head at high speed. In a typical example of a 3.5-inch magnetic disk, a current of about 1 A is supplied. During the following period, a small current is supplied because it is only necessary to follow the target track. A similar typical example supplies about 100 mA. Reading of data stored on the disk is mainly performed during the following period. During the seek period, servo data such as the current track position required for the magnetic head to reach the target track is read.
上記の磁気ディスク装置の駆動の特徴の1つは、大電
流の駆動(シーク期間)と、小電流の駆動(フォロイン
グ期間)が、混在して行なわれることである。One of the characteristics of the drive of the magnetic disk device is that the drive of a large current (seek period) and the drive of a small current (following period) are performed in a mixed manner.
上記従来のPWM駆動の場合には負荷電流ILは高周波電
流成分を含むのこぎり波となる。このとき負荷電流の小
さいフォロイング期間にも電流駆動能力の大きな第1の
能動素子を用いて平均負荷電流を設定する。このため、
パルス状の負荷電流のピーク値が大きくなり、輻射性雑
音が増大すると言う欠点が有った。これが磁気ヘッドへ
取り込まれる。このため磁気ヘッドによる上記のデータ
や上記のサーボモータの読み取りが正常に行えないとい
う問題があった。Load current I L in the case of the conventional PWM driving becomes sawtooth wave including a high frequency current component. At this time, the average load current is set using the first active element having a large current driving capability even during the following period in which the load current is small. For this reason,
There is a drawback that the peak value of the pulse-like load current increases and radiated noise increases. This is taken into the magnetic head. For this reason, there is a problem that the above-mentioned data and the above-mentioned servomotor cannot be read normally by the magnetic head.
また負荷電流のピーク値が大きいので、その分PWM駆
動のデューティ比を十分小さくする必要が有る。このた
めフォロイング期間の平均負荷電流を一定に保つための
制御性が悪いという欠点が有った。Further, since the peak value of the load current is large, the duty ratio of the PWM drive needs to be sufficiently reduced accordingly. For this reason, there is a disadvantage that the controllability for keeping the average load current constant during the following period is poor.
このため従来、ボイスコイルモータの駆動には雑音が
小さいリニア駆動を用いる必要があった。従って駆動用
トランジスタで消費される電力の低減を図ることができ
ないという問題があった。Therefore, conventionally, it has been necessary to use a linear drive with low noise for driving the voice coil motor. Therefore, there is a problem that the power consumed by the driving transistor cannot be reduced.
リニア駆動における消費電力の大きさは、上記の例で
は、フォロイング期間では負荷電流ILが100mAと小さい
のに負荷であるボイスコイルモータの抵抗が10Ω程度と
小さい。このためボイスコイルモータではおおよそ1V程
度の電圧しか消費されない。従って電源電圧の大部分が
能動素子に印加され、このためフォロイング期間におい
て十分低消費電力化できなかった。その結果上記例の駆
動回路では消費電力が1W以上必要であった。Amount of power consumption in a linear drive, in the above example, the track-following period the load current I L the resistance of the voice coil motor is as small as about 10Ω, which is the load to 100mA and small. For this reason, only about 1 V is consumed by the voice coil motor. Therefore, most of the power supply voltage is applied to the active element, and it has not been possible to sufficiently reduce power consumption during the following period. As a result, the drive circuit of the above example required power consumption of 1 W or more.
ここで上記の駆動回路やサーボ回路を1つの集積回路
(1チップ)の上に集積したいという要請がある。しか
し一般に集積回路では消費電力を高高1W以下に押さえな
いと、強制冷却等の装置が必要になり、通常の小型機器
には適用できないという問題がある。従って上記のリニ
ア駆動を用いた駆動回路では、上記の回路をワンチップ
化することが難しいという問題があった。Here, there is a demand to integrate the above-described drive circuit and servo circuit on one integrated circuit (one chip). However, in general, if the power consumption of the integrated circuit is not suppressed to 1 W or less, a device such as forced cooling is required, and there is a problem that it cannot be applied to ordinary small devices. Therefore, in the drive circuit using the linear drive, there is a problem that it is difficult to integrate the circuit into one chip.
本発明は上記事情に鑑みてなされたもので、その目的
とするところは、低消費電力で低雑音のPWM駆動を用い
たブリッジ型駆動回路およびそれを用いた磁気ディスク
装置を提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a bridge-type drive circuit using low-power-consumption, low-noise PWM drive and a magnetic disk device using the same. .
上記目的を達成するための本発明の手段は、第1の動
作電位点(VDDH)と第2の動作電位点(GND)との間に
直列接続された第1の能動素子(MUL)と第2の能動素
子(MDL)と、 上記第1の動作電位点(VDDH)と上記第2の動作電位
点(GND)との間に直列接続された第3の能動素子
(MUR)と第4の能動素子(MDR)と、 上記第1の能動素子(MUL)と上記第2の能動素子(M
DL)との共通接続点に接続された第1の端子と、 上記第3の能動素子(MUR)と上記第4の能動素子(M
DR)との共通接続点に接続された第2の端子とを具備
し、 上記第1の端子と上記第2の端子との間に負荷
(LVCM)を接続することにより、第1の期間において、
上記第1の能動素子(MUL)と上記第4の能動素子
(MDR)とを導通することによって上記第1の動作電位
点(VDDH)と上記第2の動作電位点(GND)との間に上
記第1の能動素子(MUL)、上記負荷(LVCM)および上
記第4の能動素子(MDR)の経路を介して電流を流すよ
うに構成したブリッジ型駆動回路であって、 上記第1の能動素子(MUL)と並列に上記第1の動作
電位点(VDDH)と上記第1の端子との間に上記第1の能
動素子(MUL)より実質的に電流供給能力の小さい第5
の能動素子(MULX)を接続せしめ、 第2の期間において、上記第1の能動素子(MUL)を
非導通、上記第4の能動素子(MDR)および上記第5の
能動素子(MULX)を導通とすることによって上記第1の
動作電位点(VDDH)と上記第2の動作電位点(GND)と
の間に上記第5の能動素子(MULX)、上記負荷(LVCM)
および上記第4の能動素子(MDR)の経路を介して電流
を流すように構成したことを特徴とするブリッジ型駆動
回路およびこれを用いた磁気ディスク装置とすることで
ある。(第1図参照)。Means of the present invention for achieving the above object include a first active element (M UL ) connected in series between a first operating potential point (V DDH ) and a second operating potential point (GND). , A second active element (M DL ), and a third active element (M UR ) connected in series between the first operating potential point (V DDH ) and the second operating potential point (GND). ), A fourth active element (M DR ), the first active element (M UL ), and the second active element (M DR ).
DL ), a first terminal connected to a common connection point with the third active element (M UR ), and a fourth terminal (M UR ).
DR ), a second terminal connected to a common connection point with the first terminal and the second terminal, and by connecting a load (L VCM ) between the first terminal and the second terminal, the first period At
By conducting the first active element (M UL ) and the fourth active element (M DR ), the first operating potential point (V DDH ) and the second operating potential point (GND) can be set. A bridge-type drive circuit configured to flow a current through a path of the first active element (M UL ), the load (L VCM ), and the fourth active element (M DR ) , the first active element (M UL) from the first operating potential point in parallel (V DDH) and the said first active element between a first terminal (M UL) from essentially zero current 5th with small supply capacity
In the second period, the first active element (M UL ) is non-conductive, the fourth active element (M DR ) and the fifth active element (M ULX ) are connected in the second period. ULX ), the fifth active element (M ULX ) and the load (L VCM ) are connected between the first operating potential point (V DDH ) and the second operating potential point (GND). )
And a bridge-type drive circuit characterized in that a current flows through the path of the fourth active element ( MDR ), and a magnetic disk device using the same. (See FIG. 1).
上記第1の期間においては、電流供給能力の大きな第
1の能動素子によって負荷に大きな電流が供給されるこ
とができる。従って、例えば、磁気ディスク装置におい
て、磁気ヘッドを目標トラックの位置まで移動するまで
のシーク期間を短縮することができる。In the first period, a large current can be supplied to the load by the first active element having a large current supply capability. Therefore, for example, in a magnetic disk drive, the seek period until the magnetic head moves to the position of the target track can be shortened.
第2の期間においては、電流供給能力の小さい第5の
能動素子によって小さな電流が負荷に供給される。従っ
て、例えば磁気ディスク装置における第2の期間、すな
わち負荷に小さな電流を供給することによって磁気ヘッ
ドを目標トラック上に固定しフォローするフォローイン
グ期間において、電流供給能力の小さい第5の能動素子
によって負荷が駆動できる。In the second period, a small current is supplied to the load by the fifth active element having a small current supply capability. Therefore, for example, in the second period of the magnetic disk device, that is, in the following period in which the magnetic head is fixed on the target track by supplying a small current to the load, the fifth active element having a small current supply capability loads the magnetic head. Can be driven.
従って、負荷電流のピーク値を小さくでき、その分PW
M駆動のデューテイ比を大きくできる。その結果フォロ
イング期間の平均負荷電流を一定に保つための制御性が
向上できる。またこの方法では負荷電流のピーク値が小
さい分、輻射性雑音が大幅に減少できる効果が有る。こ
れにより磁気ディスク装置のボイスコイル駆動回路にお
いて、低消費電力のPWM駆動回路を用いることができる
という効果がある。また低消費電力化により、上記駆動
回路の集積回路化が容易になる効果がある。Therefore, the peak value of the load current can be reduced, and the PW
The duty ratio of M drive can be increased. As a result, controllability for keeping the average load current constant during the following period can be improved. In addition, this method has an effect that the radiated noise can be significantly reduced because the peak value of the load current is small. This has the effect that a low power consumption PWM drive circuit can be used in the voice coil drive circuit of the magnetic disk drive. In addition, the reduction in power consumption has an effect that the drive circuit can be easily integrated.
以下、本発明の実施例を図面により詳細に説明する。
第1図は本発明の第1の実施例の駆動回路図である。V
DDHは出力回路の電源電圧、LVCMはボイスコイルモータ
のインダクタンス、RVCMはLVCMと直列に存在する抵抗成
分でボイスコイルモータの寄生抵抗成分と負荷電流検出
用のセンス抵抗の合計、IVCMは負荷(LVCMおよびRVCM)
に流れる負荷電流である。磁気ヘッドの制御は目標トラ
ックに磁気ヘッドを移動させるシーク期間と目標トラッ
クに磁気ヘッドが移動後、磁気ヘッドを押すバネの反発
力と釣り合うトルクを発生させ、磁気ヘッドを目標トラ
ックに固定するフォロイング期間からなる。MUL,MUR,M
DR,MDLはシーク期間にLVCMに電流を供給するためのNチ
ャネルMOSトランジスタ、MULXとMURXはフォロイング期
間にLVCMに電流を供給するためのNチャネルMOSトラン
ジスタである。従来例の第12図にあった還流電流用のダ
イオードD01からD04はここではMOSトランジスタのドレ
インボディ間ダイオードで代用させている。本実施例で
はトランジスタの消費電力低減のため従来の磁気ディス
ク装置のボイスコイルモータ駆動回路で使用されていた
リニア駆動方式の代わりに、フォロイング時の駆動にPW
M駆動を用いた。PWMの欠点である雑音防止のため、シー
ク時に使用するMOSトランジスタMUL,MURより1桁程度小
さいフォロイング用MOSトランジスタMULX,MURXを設け
た。MULX(MURX)はシーク用のMOSトランジスタMUL(M
UR)に比べ電流駆動能力が約1桁小さいため、フォロイ
ング時のPWM駆動をMUL(MUR)で行った場合に比べ負荷
電流の最大値が小さくなる。このため、PWM駆動により
磁気ヘッドに飛び込む放射性雑音の大きさを小さくする
ことが可能である。また、所望の平均負荷電流IVCM(
mean)を得るためのPWM駆動のオンデューテイはMULX(M
URX)を用いた方が大きくなるため、IVCMの脈流が小さ
く、精度の良い電流制御が行えるという利点がある。ま
た、MUL(MUR)に比べMULX(MURX)の方が入力容量が小
さいことからMOSトランジスタのゲート駆動電力が小さ
くてすむという利点もある。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a drive circuit diagram of a first embodiment of the present invention. V
DDH is the power supply voltage of the output circuit, L VCM is the inductance of the voice coil motor, R VCM is the resistance component existing in series with the L VCM, and is the sum of the parasitic resistance component of the voice coil motor and the sense resistor for load current detection, I VCM Is the load (L VCM and R VCM )
Is the load current flowing through The control of the magnetic head consists of a seek period during which the magnetic head is moved to the target track and a following period during which the magnetic head is moved to the target track, generating a torque that balances the repulsive force of the spring pressing the magnetic head, and fixing the magnetic head to the target track. Consists of M UL , M UR , M
DR and M DL are N-channel MOS transistors for supplying current to L VCM during a seek period, and M ULX and M URX are N-channel MOS transistors for supplying current to L VCM during a following period. D 04 from the diode D 01 for circulating current that was in FIG. 12 of the prior art is to substitute the drain-body diode of the MOS transistor in this case. In the present embodiment, instead of the linear drive system used in the voice coil motor drive circuit of the conventional magnetic disk drive to reduce the power consumption of the transistor, the PW
M drive was used. In order to prevent noise, which is a disadvantage of PWM, MOS transistors M ULX and M URX for following are provided about one digit smaller than MOS transistors M UL and M UR used for seeking. M ULX (M URX ) is a MOS transistor M UL (M
Since the current drive capability is about one digit smaller than that of ( UR ), the maximum value of the load current is smaller than that of the case where the PWM drive at the time of following is performed by MUL ( MUR ). For this reason, it is possible to reduce the magnitude of the radiated noise that enters the magnetic head by the PWM drive. Also, the desired average load current I VCM (
mean ), the on-duty of PWM drive is M ULX (M
Using URX ) has the advantage that the pulsating current of the I VCM is small and that accurate current control can be performed. In addition, since M ULX (M URX ) has a smaller input capacity than M UL (M UR ), there is an advantage that the gate drive power of the MOS transistor can be reduced.
フォロイング期間におけるPWM駆動は下記の方法によ
り行える。正のIVCMを得るためにはMULXをPWM駆動す
る。すなわち、MULXとMDRをオン状態にし、MULとMURとM
DLとMURXをオフ状態にし、MULX⇒LVCM,RVCM⇒MDRという
経路で負荷に電流を供給し、目標負荷電流以上に達した
場合にはMULXをオフ状態にし、MDL⇒LVCM,RVCM⇒MDRと
いう還流電流モードに切り替える。負荷電流が目標値以
下に達した場合には再びMULXをオン状態にする。ここ
で、MULXをオフにしたときMDLをオフのままにした場合
でもMDLのドレイン・ボディ間が順バイアスされるため
負荷電流を供給できるが、負荷電流の減衰時定数を小さ
くするためMULXをオフにしたときはMDLをオンにしMDLで
の電圧降下を低減することも可能である。逆向きのフォ
ロイング負荷電流を供給するにはMURXをPWM駆動する。
フォロイング時の電流駆動は磁気ヘッドを押すばねと釣
り合う逆方向のトルクを発生することが目的であるた
め、供給する負荷電流の向きは1方向だけでも良い。こ
の場合にはフォロイング用のMOSトランジスタMURXは不
要となる。磁気ディスク装置の場合、負荷に供給する電
流レベルが2種類であるため駆動素子を2つ並列に設け
たが、もしも駆動電流レベルを3種類とする場合にはM
ULとMURと並列にさらに駆動素子を追加することも可能
である。PWM driving during the following period can be performed by the following method. To obtain a positive I VCM , drive MULX by PWM. That is, the M ULX and M DR in the ON state, M UL and M UR and M
Turn off DL and M URX , supply current to the load through the path of M ULX ⇒ L VCM , R VCM ⇒ M DR , and when the load exceeds the target load current, turn off M ULX and turn M DL ⇒ L VCM, switch to return current modes R VCM ⇒M DR. When the load current has reached the target value or less, the MULX is turned on again. Here, even if M DL is turned off when M ULX is turned off, the load current can be supplied because the drain-body of M DL is forward-biased, but the decay time constant of the load current is reduced. when you turn off M ULX it is also possible to reduce the voltage drop across the M DL turn on the M DL. MURX is PWM driven to supply reverse following load current.
Since the purpose of current driving at the time of following is to generate a torque in the opposite direction balanced with the spring pressing the magnetic head, the direction of the load current to be supplied may be only one direction. In this case, the MOS transistor MURX for following becomes unnecessary. In the case of a magnetic disk device, two drive elements are provided in parallel because there are two types of current levels to be supplied to the load.
Further drive elements can be added in parallel with the UL and MUR .
第2図は本発明の第1の実施例でシーク期間にPWM駆
動する場合のタイムチャートである。シーク期間はもと
もと電流レベルが大きいため一般にリニア駆動の場合で
も電源電圧はほとんど負荷にかかり、消費電力の損失は
少ない。このため、PWM駆動したときにもトランジスタ
の消費電力を低減させる効果は小さい。しかし、上アー
ムトランジスタとしてNチャネルMOSトランジスタを使
用した場合、リニア駆動では目標電流を得るための追随
速度を速くするためにゲートを昇圧を強力なチャージポ
ンプ回路で行う必要があり、またこのチャージポンプの
クロックによる雑音がサーボデータの読み取りに影響を
与えないようにする必要があるという問題がある。これ
に対しPWM駆動では、ゲートの昇圧をブートストラップ
法を用いて容易に行えるという利点がある。FIG. 2 is a time chart in the case of performing a PWM drive during a seek period in the first embodiment of the present invention. Since the current level is originally large during the seek period, the power supply voltage is generally almost applied to the load even in the case of the linear drive, and the loss of power consumption is small. For this reason, the effect of reducing the power consumption of the transistor even when PWM driving is performed is small. However, when an N-channel MOS transistor is used as the upper arm transistor, it is necessary to boost the gate with a powerful charge pump circuit in order to increase the follow-up speed for obtaining the target current in the linear drive. There is a problem that it is necessary to prevent the noise caused by the clock from affecting the reading of the servo data. On the other hand, the PWM drive has an advantage that the boosting of the gate can be easily performed by using the bootstrap method.
シーク期間でのIVCMの平均電流は本実施例では1A以上
と高いため、このオン・オフ動作による雑音を低減する
ことは困難である。リニア駆動によるアナログサーボ方
式の場合には上記の雑音発生がないため、シーク期間に
サーボデータの読み取りを常時行う。しかしボイスコイ
ルモータをPWM駆動した場合にはシーク期間に磁気ヘッ
ドに大きい放射性雑音が入射し正常なサーボデータの読
み取りは困難になる。このため本実施例ではサーボデー
タの読み取りを間歇的に行うセクタサーボ方式の特徴
と、オン・オフ動作を間歇的に行うPWM駆動の特徴を融
合した新たなデータ読み取り方式を提供する。セクタサ
ーボ方式では磁気ディスクの所定の箇所にトラック信号
が書かれてあり、その情報を1サーボ周期ごとに読み取
りデジタルサーボする方式である。このため、PWM駆動
での電流スイッチのタイミングをこのサーボデータ読み
取りのタイミングとは別のときに行うことにより、たと
えボイスコイルモータから発せられる高い放射性雑音が
あってもサーボデータの読み取りには影響を与えない。
このため正常なシークを行えるという利点がある。サー
ボ周期を200μs、PWMの周期を50μsとした場合を例に
取り具体的に述べると以下のようになる。サーボ周期の
最初の25μsをサーボデータの読み取り期間に設定し、
PWM周期の最初の25μsを電源から負荷電流を供給しな
い期間(還流電流モードのみ生じる期間)に設定する。
そして、PWM周期の後半の25μsを電源から負荷電流を
供給しうる期間、すなわち、能動素子のスイッチングが
生じる可能性のある期間に設定すると、サーボデータの
読み込みの期間には決して能動素子のスイッチングが行
われない。このため、能動素子のスイッチングによる雑
音がサーボデータの読み込みに悪影響を与えることがな
くなる。なお、PWMの周波数はサーボ周波数より高く
し、PWM駆動による機械系との共振を防ぐことが望まし
い。Since the average current of the I VCM during the seek period is as high as 1 A or more in this embodiment, it is difficult to reduce the noise due to the on / off operation. In the case of the analog servo system using the linear drive, since the above-mentioned noise does not occur, the servo data is always read during the seek period. However, when the voice coil motor is driven by PWM, large radiated noise enters the magnetic head during the seek period, and it becomes difficult to read the normal servo data. For this reason, the present embodiment provides a new data reading method that combines the features of the sector servo method of intermittently reading servo data with the features of PWM drive that performs on / off operations intermittently. In the sector servo method, a track signal is written at a predetermined position on a magnetic disk, and the information is read every servo cycle to perform digital servo. For this reason, by performing the timing of the current switch in the PWM drive at a time different from the timing of reading the servo data, even if there is high radiated noise generated from the voice coil motor, the reading of the servo data is not affected. Do not give.
Therefore, there is an advantage that a normal seek can be performed. Taking the case where the servo cycle is 200 μs and the PWM cycle is 50 μs as an example, the following is specifically described. Set the first 25μs of the servo cycle to the servo data reading period,
The first 25 μs of the PWM cycle is set to a period in which the load current is not supplied from the power supply (a period in which only the return current mode occurs).
If the latter 25 μs of the PWM cycle is set to a period during which the load current can be supplied from the power supply, that is, a period during which switching of the active element may occur, switching of the active element will never occur during the period of reading servo data. Not done. Therefore, noise due to switching of the active element does not adversely affect the reading of servo data. It is desirable that the PWM frequency be higher than the servo frequency to prevent resonance with the mechanical system due to the PWM drive.
シーク期間におけるPWM駆動を第1図を用いて以下に
説明する。正のIVCMを得るためにはMULをPWM駆動すれば
良い。すなわち、MULとMDRをオン状態にし、MULXとMUR
とMDLとMURXをオフ状態にし、MUL⇒LVCM⇒MDRという経
路で負荷に電流を供給し、目標負荷電流以上に達した場
合にはMULをオフ状態にし、MDL⇒LVCM⇒MDRという還流
電流モードに切り替え負荷電流を供給する。負荷電流が
目標値以下に達した場合には再びMULをオン状態にす
る。ここで、MULをオフにしたときMDLをオフのままにし
た場合でもMDLのドレイン・ボディ間が順バイアスされ
るため負荷電流を供給できるがMDLのドレイン・ボディ
間ダイオードでの電圧降下に比べ、MDLをオン状態にし
た場合の電圧降下の方が小さくできるため消費電力低減
のためにはMULとMDLは逆位相でPWM駆動することが望ま
しい。なおこの時、MULとMDLが同時にオン状態となると
VDDHから貫通電流が流れるためそのタイミングには注意
を要する。逆向きの負荷電流を供給するにはMURをPWM駆
動する。ここでフォロイング用のMOSトランジスタMULX
とMURXはオン抵抗が小さくなくても良いためゲート電圧
はVDDH以上に昇圧する必要がなかった。しかしシーク用
のMOSトランジスタMULとMURとしてNチャネルMOSトラン
ジスタを用いた場合には、ブートストラップまたはチャ
ージポンプ等の手法により電源電圧VDDHに比べゲート電
圧を昇圧して駆動するとオン抵抗が小さくなる効果があ
る。The PWM drive during the seek period will be described below with reference to FIG. To obtain a positive I VCM may be PWM driven M UL. That is, the M UL and M DR in the ON state, M ULX and M UR
, M DL and M URX are turned off, the current is supplied to the load through the path of M UL ⇒ L VCM ⇒ M DR , and when the load current exceeds the target load current, M UL is turned off and M DL ⇒ L supplying a switching load current return current mode of VCM ⇒M DR. When the load current has reached the target value or less, the MUL is turned on again. Here, the voltage at the drain-body diode between the can supply M DL load current for the drain-body M DL even if you leave off the M DL is forward biased when off the M UL Since the voltage drop when the MDL is turned on can be smaller than the voltage drop, it is desirable to drive the MUL and the MDL in opposite phases by PWM to reduce power consumption. At this time, if MUL and MDL are turned on at the same time,
Care must be taken for the timing of through current flowing from VDDH . To supply a load current in the opposite direction, MUR is driven by PWM. Here, MOS transistor M ULX for following
The gate voltage does not need to be raised to VDDH or higher because the ON resistance of the MURX does not need to be small. However, when N-channel MOS transistors are used as the seek MOS transistors M UL and M UR , the on-resistance is reduced when the gate voltage is boosted and driven compared to the power supply voltage V DDH by a method such as bootstrap or charge pump. There is an effect.
電流スイッチのタイミングをサーボデータ読み取りの
タイミングとは別のときに行うという考え方は特にPWM
駆動で重要となるが通常のリニアアンプによる駆動の場
合でもサーボモータ読み取りのタイミングには負荷への
供給電流を変化させないか、または変化させる場合でも
急激な変化をさせない駆動を行うことはシーク時期にお
ける低雑音サーボ法として望ましい。The concept of performing the current switch timing at a different time from the servo data reading timing is especially
It is important in driving, but even in the case of driving with a normal linear amplifier, the drive current that does not change the supply current to the load at the servo motor reading timing, or even if it changes it, it is not possible to perform the drive that does not make a sudden change during the seek time Desirable as a low noise servo method.
第3図は本発明の第1の実施例の詳細駆動回路図で、
第4図はその駆動表である。第3図では左側のアーム駆
動回路のみを示してある。右端のLVCMが負荷であり、そ
の右側に図と同様の回路を対称的に設ける(本実施例で
は負方向のフォロイング回路は設けてない。)R1,R2,R4
はMOSトランジスタのドレイン電流の変化率を低減する
ためのゲート抵抗である。ALはMDLをオン・オフするた
めの電圧端子、BLはMULをオンするため電圧端子であ
る。CLはMULのゲートを電源電圧VDDH以上に昇圧するた
めのチャージポンプ回路用クロック入力端子、DLはMULX
をオン・オフするための電圧端子である。C1はMULのゲ
ートを電源電圧VDDH以上に昇圧するためのブートストラ
ップ用のキャパシタである。本回路ではMULのゲート昇
圧のためチャージポンプ回路とブートストラップ回路を
併用しているがどちらか1つを使用するだけでも良い。FIG. 3 is a detailed drive circuit diagram of the first embodiment of the present invention.
FIG. 4 is the driving table. FIG. 3 shows only the left arm drive circuit. The load at the right end LVCM is provided, and a circuit similar to that shown in the figure is provided symmetrically on the right side of the load (in the present embodiment, a negative-direction following circuit is not provided). R 1 , R 2 , R 4
Is a gate resistance for reducing the change rate of the drain current of the MOS transistor. A L is a voltage terminal for turning on / off the M DL , and B L is a voltage terminal for turning on the M UL . C L is a clock input terminal for the charge pump circuit for boosting the gate of M UL to the power supply voltage V DDH or higher, and D L is M ULX
This is a voltage terminal for turning on and off. C 1 is the bootstrap capacitor for boosting the gate of M UL over the power supply voltage V DDH. You may only use one either has a combination of a charge pump circuit and the bootstrap circuit for the gate boosting of M UL in this circuit.
第5図は本発明の第1の実施例のブロック回路図であ
る。VCMはボイスコイルモータである。従来の磁気ディ
スク装置では目標トラックデータと現在の磁気ヘッドで
検出したサーボ情報を基にデジタル演算を行い、目標速
度を決定し、それをアナログ信号に変え、さらに必要に
応じ機械系の振動防止のためのノッチフィルタを通した
後の信号をリニアアンプに入力して駆動していた。これ
に対し本発明のボイスコイルモータ駆動回路ではデジタ
ル信号をそのまま信号パルス幅に変換し駆動を行うこと
ができるため、デジタル演算回路の計算結果をアナログ
信号に変換せずにPWM型ボイスコイル駆動回路に接続で
きるため部品点数を低減できるという利点がある。ま
た、本発明によるとVCMドライバ回路の低消費電力化が
可能となるため、サーボ用に使用するマイクロプロセッ
サまたはデジタルシグナルプロセッサからなるデジタル
演算回路をドライバ回路とワンチップ化することも可能
となる。このため、駆動ボードの小型化が図れるという
効果がある。FIG. 5 is a block circuit diagram of the first embodiment of the present invention. VCM is a voice coil motor. Conventional magnetic disk drives perform digital calculations based on target track data and servo information detected by the current magnetic head, determine the target speed, convert it to an analog signal, and, if necessary, prevent mechanical vibration. The signal after passing through a notch filter is input to a linear amplifier for driving. On the other hand, the voice coil motor drive circuit of the present invention can convert a digital signal into a signal pulse width as it is and drive the same, so that the calculation result of the digital operation circuit is not converted to an analog signal and the PWM voice coil drive circuit is not used. Therefore, there is an advantage that the number of parts can be reduced. Further, according to the present invention, the power consumption of the VCM driver circuit can be reduced, so that a digital arithmetic circuit including a microprocessor or a digital signal processor used for servo can be integrated with the driver circuit on one chip. Therefore, there is an effect that the drive board can be downsized.
第6図は本発明の第1の実施例のPWM駆動回路に第5
図のブロック図で示したように直接デジタル信号が入力
がされないで、従来の如くアナログで入力される場合の
インターフェース回路である。VINはボイスコイルモー
タに流す目標電流値に対応する制御入力電圧、Vref0は
実際にボイスコイルモータに流れている電流値または磁
気ヘッドが存在する位置信号波形にのこぎり波を重畳さ
せた基準電圧である。VINとVref0の大小関係をコンパレ
ータ3で比較し、この結果により負荷に流す電流をパル
ス幅変調する。Vref1は正方向の負荷電流をシークモー
ドにするかフォロイングモードにするかの判定をコンパ
レータ1で行うための基準電圧、Vref2は正方向電流の
フォロイングモードにするか負方向電流のシークモード
にするかの判定をコンパレータ2で行うための基準電圧
である。前記パルス幅変調により得られる電圧は制御モ
ードにより第3図の入力端子AL,BL,CL,DL,AR,BR,CRに印
加する。第6図の入力Zには、サーボモータの読み込み
期間に“L"状態となる信号を印加する。これにより第2
図で述べたようにシーク時の急激な負荷電流変化を防止
可能となる。FIG. 6 shows a fifth embodiment of the PWM drive circuit according to the first embodiment of the present invention.
This is an interface circuit in the case where a digital signal is not directly input as shown in the block diagram of FIG. V IN is the control input voltage corresponding to the target current value flowing through the voice coil motor, V ref0 is the current value actually flowing through the voice coil motor or a reference voltage obtained by superimposing a sawtooth wave on the position signal waveform where the magnetic head exists. It is. The magnitude relationship between V IN and V ref0 is compared by the comparator 3, and based on the result, the current flowing to the load is pulse width modulated. V ref1 is a reference voltage for the comparator 1 to determine whether the load current in the positive direction is set to the seek mode or the following mode, and V ref2 is set to the following mode for the positive current or the seek of the negative current. This is a reference voltage for the comparator 2 to determine whether to set the mode. The voltage obtained by the pulse width modulation is applied to the input terminals A L , B L , C L , D L , A R , B R , and C R in FIG. 3 in a control mode. A signal which becomes "L" during the read period of the servomotor is applied to the input Z in FIG. This allows the second
As described in the figure, it is possible to prevent a sudden change in load current at the time of seeking.
第7図は本発明の第1の実施例の駆動回路をさらに低
雑音化するためのブロック回路図である。本実施例では
負荷のLVCMに流れる高周波成分を低減するためにLVCMと
並列にハイパスフィルタを設け磁気ヘッドに飛び込む放
射性雑音の原因となる高周波電流成分が負荷に流れない
ようにしてある。FIG. 7 is a block circuit diagram for further reducing the noise of the driving circuit according to the first embodiment of the present invention. In this embodiment, a high-pass filter is provided in parallel with the LVCM in order to reduce the high-frequency component flowing through the LVCM of the load, so that a high-frequency current component that causes radiated noise jumping into the magnetic head does not flow into the load.
第8図は本発明の第2の実施例の駆動回路である。本
実施例では第1図のフォロイング用のNチャネルMOSト
ランジスタMULX,MURXをPチャネルMOSトランジスタ
MULY,MURYで構成したことが異なるだけで実質的には第
1の実施例と同じである。ここで、MULYとMURYの電流駆
動能力は各々MULとMURに比べ小さく設計するということ
は第1の実施例と同じである。FIG. 8 shows a driving circuit according to a second embodiment of the present invention. In this embodiment, the N-channel MOS transistors M ULX and M URX for following shown in FIG.
It is substantially the same as the first embodiment, except that it is configured with M ULY and M URY . Here, the current driving capability of the M ULy and M URY is that each be designed small compared to M UL and M UR is the same as the first embodiment.
第9図は本発明の第3の実施例の駆動回路である。本
実施例では、第1の実施例のMULXをMUL1とMUL2という2
素子で構成し、MURXをMUR1とMUR2という2素子で構成し
た場合の実施例を示してある。MUL1とMUL2(MUR1と
MUR2)のオン・オフのタイミングをずらすことにより負
荷に流れる電流をなまらし高周波電流成分が流れにくく
することが可能となり、雑音の低減が可能となる。な
お、本実施例ではフォロイング用のトランジスタを2分
割した場合を示したが、さらに3分割しオン・オフのタ
イミングをずらすことも可能である。また、同様にシー
ク用のMOSトランジスタであるMUL,MURのゲートを2分割
以上にし、個個のトランジスタを遅延させて駆動させた
場合にはシーク時の雑音低減が図れる。FIG. 9 shows a driving circuit according to a third embodiment of the present invention. In this embodiment, the M ULX the first embodiment in that M UL1 and M UL2 2
Composed of elements, there is shown an embodiment in which the M URX was composed of two elements that M UR1 and M UR2. M UL1 and M UL2 (M UR1
By shifting the ON / OFF timing of M UR2 ), the current flowing to the load can be smoothed, and the high-frequency current component can be made difficult to flow, and noise can be reduced. In this embodiment, the case where the transistor for following is divided into two is shown, but it is also possible to further divide the transistor into three and shift the ON / OFF timing. Similarly, if the gates of the seek MOS transistors M UL and M UR are divided into two or more parts and the individual transistors are driven with a delay, noise during seek can be reduced.
第10図は本発明の第3の実施例の詳細駆動回路図であ
る。本発明の第3図と同様に左側のアーム駆動回路のみ
を示してあるが、同様の回路を右側のアームにも設け
る。R1,R2,R4,R5はMOSトランジスタのドレイン電流の変
化率を低減するためのゲート抵抗である。R4とR5の抵抗
を変えることによりMUL1とMUL2のスイッチング速度を変
えフォロイング時におけるPWM電流の高周波成分を低減
可能となる。AL,BL,CL,DL等は第3図と同じ役割をす
る。FIG. 10 is a detailed drive circuit diagram of the third embodiment of the present invention. Although only the left arm drive circuit is shown as in FIG. 3 of the present invention, a similar circuit is provided for the right arm. R 1 , R 2 , R 4 and R 5 are gate resistors for reducing the rate of change of the drain current of the MOS transistor. Becomes possible to reduce a high frequency component of the PWM current in the track-following change the switching speed of the M UL1 and M UL2 by varying the resistance of R 4 and R 5. A L , B L , C L , D L and the like play the same role as in FIG.
第11図は本発明の第4の実施例である。本実施例では
シーク用の上アーム用MOSトランジスタMUL,MURをPチャ
ネルMOSトランジスタで構成した場合を示してある。こ
こで、フォロイング用の上アーム用MOSトランジスタM
ULYとMURYの電流駆動能力は各々MULとMURに比べ小さく
設計するということは第1の実施例等と同じである。本
実施例の場合にはゲート電圧を電源電圧以上に昇圧する
必要がないため下記のような低消費電力化に有効な回生
電流駆動が容易に行えるという利点がある。すなわち、
シーク期間における正のIVCMを得るためにはMULをPWM駆
動すれば良い。すなわち、MULとMDRをオン状態にし、M
ULXとMURXとMURとMDLをオフ状態にし、MUL⇒LVCM⇒MDR
という経路で負荷に電流を供給し、目標負荷電流以上に
達した場合にはMULとMDRをオフ状態にし、つぎに、MUR
とMDLをオンし、MDL⇒LVCM⇒MURという回生電流モード
に切り替える。そして、負荷電流が目標値以下に達した
場合には再びMURとMDLをオフし、MULとMDRをオン状態に
する。ここで、回生電流モードではLVCMに蓄積されたエ
ネルギが電源に戻されるため低消費電力化が図れる。こ
こで、回生モードでMURとMDLをオンさせる目的はこれら
の素子での消費電力を低減するためであり、オフのまま
でもMURとMDLのドレイン・ソース間のダイオードを介し
て電流を流すことは可能である。FIG. 11 shows a fourth embodiment of the present invention. In this embodiment, a case is shown in which the upper arm MOS transistors M UL and M UR for seeking are configured by P-channel MOS transistors. Here, the upper arm MOS transistor M for following
The current driving capability of ULY and M URY are each that is designed smaller than in the M UL and M UR is the same as the first embodiment and the like. In the case of the present embodiment, it is not necessary to boost the gate voltage to a level higher than the power supply voltage, so that there is an advantage that the following regenerative current driving effective for reducing power consumption can be easily performed. That is,
To obtain a positive I VCM in the seek period may be PWM driven M UL. That is, MUL and MDR are turned on, and MUL and MDR are turned on.
Turn off ULX , M URX , M UR, and M DL , and set M UL ⇒L VCM ⇒M DR
The current is supplied to the load through the path, and when the load reaches or exceeds the target load current, MUL and MDR are turned off, and then MUR
And turns on the M DL, switched to the regenerative current mode that M DL ⇒L VCM ⇒M UR. When the load current has reached the target value or less, MUR and MDL are turned off again, and MUL and MDR are turned on. Here, power consumption can be reduced because the energy stored in L VCM is returned to the power source by the regenerative current mode. Here, the purpose of turning on M UR and M DL in the regenerative mode is to reduce the power consumption of these elements, and the current flows through the diode between the drain and source of M UR and M DL even when it is off. It is possible to shed.
本発明によれば、低雑音駆動が必要な磁気ディスク装
置のボイスコイルモータ駆動にPWM駆動を導入できるた
め低消費電力駆動が可能となるという効果がある。ま
た、また、これによりサーボ回路と駆動回路を1チップ
化することが可能となり駆動回路の小型化が図れるとい
う効果がある。According to the present invention, the PWM drive can be introduced into the voice coil motor drive of the magnetic disk device that requires low noise drive, so that there is an effect that low power consumption drive becomes possible. In addition, this makes it possible to integrate the servo circuit and the drive circuit into one chip, which has the effect of reducing the size of the drive circuit.
第1図は本発明の第1の実施例の駆動回路図、第2は本
発明の第1の実施例の駆動回路図で、シーク期間でのPW
M駆動法とサーボモータの読み込み時期を示すタイムチ
ャート、第3図は本発明の第1の実施例の詳細駆動回路
図で第4図はその駆動表、第5図は本発明の第1の実施
例のブロック回路図、第6図は本発明の第1の実施例の
出力回路の入力をアナログ信号とした場合のインタフェ
ース用ロジック回路図、第7図は本発明の第1の実施例
の駆動回路をさらに低雑音化するためのブロック回路
図、第8図は本発明の第2の実施例の駆動回路図、第9
図は本発明の第3の実施例の駆動回路図、第10図は本発
明の第3の実施例の詳細駆動回路図、第11図は本発明の
第4の実施例の駆動回路図、第12図は従来のPWM駆動回
路図である。 MUR,MUL……NチャネルMOSトランジスタまたはPチャネ
ルMOSトランジスタ、MDR,MDL,MURX,MULX,MUL1,MUL2,M
UR1,MUR2,M1〜M4,M7,M8……NチャネルMOSトランジス
タ、MURY,MULY,M5,M6……PチャネルMOSトランジスタ、
Tr1〜Tr4……NPNトランジスタ、D1〜D11,D01〜D04……
ダイオード、R1〜R5……抵抗、RVCM……ボイスコイルモ
ータと直列の抵抗(寄生抵抗を含む)、LVCM……ボイス
コイルモータのインダクタ、AL,BL,CL,DL,AR,BR,CR……
出力回路の入力端子、Z……サーボデータの読み込み期
間に“L"状態となる入力端子、VIN……入力電圧、VDDH
……電源電圧、Vref0,Vref1,Vref2……基準電圧、VCM…
…ボイスコイルモータ、1〜3……コンパレータ、4〜
6……トランスファーゲート、7〜14……インバータ、
15〜24……AND回路、25,26……OR回路、27〜30……遅延
回路。FIG. 1 is a drive circuit diagram of a first embodiment of the present invention, and FIG. 2 is a drive circuit diagram of a first embodiment of the present invention.
FIG. 3 is a detailed drive circuit diagram of the first embodiment of the present invention, FIG. 4 is a drive table thereof, and FIG. 5 is a first embodiment of the present invention. FIG. 6 is a block circuit diagram of the embodiment, FIG. 6 is a logic circuit diagram for an interface when an input of the output circuit of the first embodiment of the present invention is an analog signal, and FIG. 7 is a diagram of the first embodiment of the present invention. FIG. 8 is a block circuit diagram for further reducing noise of the driving circuit, FIG. 8 is a driving circuit diagram of the second embodiment of the present invention, and FIG.
FIG. 10 is a drive circuit diagram of a third embodiment of the present invention, FIG. 10 is a detailed drive circuit diagram of a third embodiment of the present invention, FIG. 11 is a drive circuit diagram of a fourth embodiment of the present invention, FIG. 12 is a diagram of a conventional PWM drive circuit. M UR , M UL ... N-channel MOS transistor or P-channel MOS transistor, M DR , M DL , M URX , M ULX , M UL1 , M UL2 , M
UR1, M UR2, M 1 ~M 4, M 7, M 8 ...... N -channel MOS transistor, M URY, M ULY, M 5, M 6 ...... P -channel MOS transistor,
Tr 1 to Tr 4 …… NPN transistors, D 1 to D 11 , D 01 to D 04 ……
Diode, R 1 to R 5 … Resistance, R VCM …… Resistance (including parasitic resistance) in series with the voice coil motor, L VCM …… Voice coil motor inductor, A L , B L , C L , D L , A R , B R , C R ……
Input terminal of output circuit, Z: Input terminal that goes to “L” state during servo data reading period, VIN: Input voltage, V DDH
…… Power supply voltage, V ref0 , V ref1 , V ref2 …… Reference voltage, VCM…
… Voice coil motors, 1 to 3 …… comparators, 4 to
6 Transfer gate, 7-14 Inverter
15-24… AND circuit, 25,26… OR circuit, 27-30 …… Delay circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 功 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 森川 正敏 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭50−52528(JP,A) 実開 昭55−35893(JP,U) (58)調査した分野(Int.Cl.7,DB名) H02K 5/00,5/05 H02K 5/28 - 5/44 H02K 6/00 - 6/24 H02K 7/00,7/05 H02K 7/36 - 7/66 H02M 7/42 - 7/98 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Isao Yoshida, Inventor 1-280, Higashi Koikekubo, Kokubunji City, Tokyo Inside the Central Research Laboratory of Hitachi, Ltd. Central Research Laboratory (56) References JP-A-50-52528 (JP, A) JP-A-55-35893 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H02K 5/00 , 5/05 H02K 5/28-5/44 H02K 6/00-6/24 H02K 7 / 00,7 / 05 H02K 7/36-7/66 H02M 7/42-7/98
Claims (17)
間に直列接続された第1の能動素子と第2の能動素子
と、 上記第1の動作電位点と上記第2の動作電位点との間に
直列接続された第3の能動素子と第4の能動素子と、 上記第1の能動素子と上記第2の能動素子との共通接続
点に接続された第1の端子と、 上記第3の能動素子と上記第4の能動素子との共通接続
点に接続された第2の端子とを具備し、 上記第1の端子と上記第2の端子との間に負荷を接続す
ることにより、第1の期間において、上記第1の能動素
子と上記第4の能動素子とを導通することによって上記
第1の動作電位点と上記第2の動作電位点との間に上記
第1の能動素子、上記負荷および上記第4の能動素子の
経路を介して電流を流すように構成したブリッジ型駆動
回路であって、 上記第1の能動素子と並列に上記第1の動作電位点と上
記第1の端子との間に上記第1の能動素子より実質的に
電流供給能力の小さい第5の能動素子を接続せしめ、 第2の期間において、上記第1の能動素子を非導通、上
記第4の能動素子および上記第5の能動素子を導通とす
ることによって上記第1の動作電位点と上記第2の動作
電位点との間に上記第5の能動素子、上記負荷および上
記第4の能動素子の経路を介して電流を流すように構成
したことを特徴とするブリッジ型駆動回路。A first active element and a second active element connected in series between a first operating potential point and a second operating potential point; the first operating potential point and the second active potential point; A third active element and a fourth active element connected in series between the first active element and the second active element, and a first active element connected to a common connection point between the first active element and the second active element. And a second terminal connected to a common connection point between the third active element and the fourth active element. A load is placed between the first terminal and the second terminal. Is connected between the first operating potential point and the second operating potential point by conducting the first active element and the fourth active element in the first period. A bridge-type drive configured to flow a current through a path of the first active element, the load, and the fourth active element A fifth active circuit having a current supply capability substantially smaller than that of the first active element between the first operating potential point and the first terminal in parallel with the first active element. Connecting the first active element to the non-conductive state, and setting the fourth active element and the fifth active element to conductive during the second period, thereby connecting the first operating potential point to the first operating potential point. A bridge-type drive circuit, wherein a current is caused to flow between the second active potential point and the second active potential point via a path of the fifth active element, the load, and the fourth active element.
素子の導通が間歇的に行われるPWM駆動法により、上記
負荷に電流を流すように構成したことを特徴とする請求
項第1記載のブリッジ型駆動回路。2. The method according to claim 1, wherein a current flows through the load during the second period by a PWM driving method in which conduction of the fifth active element is performed intermittently. A bridge-type drive circuit as described.
らなり、 上記PWM駆動法において上記第5の能動素子の導通が間
歇的に行われるときの上記第5の能動素子の非導通時
に、還流電流が上記MOSトランジスタ、上記負荷および
上記第4の能動素子の経路を介して流れるように構成さ
れてなり、 上記MOSトランジスタを流れる上記還流電流は、上記MOS
トランジスタをオンさせて生じるオン電流か、もしくは
上記MOSトランジスタのボディ・ドレイン間ダイオード
を流れる電流からなる如くに構成されてなることを特徴
とする請求項第2記載のブリッジ型駆動回路。3. The method according to claim 1, wherein the second active element comprises a MOS transistor, and when the fifth active element is intermittently conducted in the PWM driving method, the fifth active element is turned off. Current is configured to flow through a path of the MOS transistor, the load, and the fourth active element.
3. The bridge-type drive circuit according to claim 2, wherein the bridge-type drive circuit is constituted by an on-current generated by turning on a transistor or a current flowing through a diode between a body and a drain of the MOS transistor.
子の導通が間歇的に行われるときの上記第5の能動素子
の導通時の平均デューティ比が1/2以下であるように制
御されてなることを特徴とする請求項第2記載のブリッ
ジ型駆動回路。4. The PWM driving method is controlled such that the average duty ratio when the fifth active element is turned on when the fifth active element is turned on intermittently is 1/2 or less. 3. The bridge-type drive circuit according to claim 2, wherein:
ルMOSトランジスタからなり、上記第1もしくは第3の
NチャネルMOSトランジスタの導通時に、導通している
該トランジスタのゲートに上記第1の動作電位点の電圧
より高い電圧を印加することを特徴とする請求項第1記
載のブリッジ型駆動回路。5. The semiconductor device according to claim 1, wherein said first and third active elements are N-channel MOS transistors, and said first and third N-channel MOS transistors are connected to a gate of said first transistor when said first or third N-channel MOS transistor is conductive. 2. The bridge-type drive circuit according to claim 1, wherein a voltage higher than the voltage at the operating potential point is applied.
ンジスタであることを特徴とする請求項第5記載のブリ
ッジ型駆動回路。6. The bridge-type driving circuit according to claim 5, wherein said fifth active element is an N-channel MOS transistor.
ャネルMOSトランジスタからなることを特徴とする請求
項第1記載のブリッジ型駆動回路。7. The bridge-type drive circuit according to claim 1, wherein said first and third active elements comprise P-channel MOS transistors.
ンジスタであることを特徴とする請求項第7記載のブリ
ッジ型駆動回路。8. The bridge-type drive circuit according to claim 7, wherein said fifth active element is a P-channel MOS transistor.
1つの能動素子はMOSトランジスタにより形成されてな
り、 該MOSトランジスタは互いにゲートが分離され、プルダ
ウン能力またはプルアップ能力を時間的に変動可能に形
成され、電流の立上げまたは立下げの時間的変動率を緩
和できる如くに形成された複合素子であることを特徴と
する請求項第1記載のブリッジ型駆動回路。9. At least one of the first to fourth active elements is formed of a MOS transistor, the gates of which are separated from each other, and the pull-down capability or the pull-up capability varies with time. 2. The bridge-type drive circuit according to claim 1, wherein the bridge-type drive circuit is a composite element formed so as to be capable of reducing a time variation rate of rise or fall of a current.
タがデジタルデータからなることを特徴とする請求項第
1記載のブリッジ型駆動回路。10. The bridge-type drive circuit according to claim 1, wherein the control data for said bridge-type drive circuit comprises digital data.
れ、上記負荷に高周波成分を有する電流が流れることを
防止されてなることを特徴とする請求項第1記載のブリ
ッジ型駆動回路。11. The bridge-type drive circuit according to claim 1, wherein a filter circuit is connected in parallel with said load to prevent a current having a high frequency component from flowing through said load.
回路と同一の集積回路チップ上に共存して形成されてな
ることを特徴とする請求項第11記載のブリッジ型駆動回
路。12. The bridge-type drive circuit according to claim 11, wherein said bridge-type drive circuit is formed coexisting on the same integrated circuit chip as said filter circuit.
タ回路および上記ブリッジ型駆動回路を駆動するマイク
ロプロセッサもしくはデジタルシグナルプロセッサと同
一の集積回路チップ上に共存して形成されてなることを
特徴とする請求項第11記載のブリッジ型駆動回路。13. The bridge-type drive circuit is formed so as to coexist on the same integrated circuit chip as a microprocessor or a digital signal processor for driving the filter circuit and the bridge-type drive circuit. 12. The bridge-type drive circuit according to claim 11, wherein:
い、上記負荷としてボイスコイルモータを駆動すること
を特徴とする磁気ディスク装置。14. A magnetic disk drive using the bridge type drive circuit according to claim 1 and driving a voice coil motor as the load.
第4の能動素子の各々の能動素子のスイッチング時点と
一致しない時間において、上記磁気ディスク上の情報の
読み取りが行われてなることを特徴とする請求項第14記
載の磁気ディスク装置。15. A method as set forth in claim 1, wherein the reading of the information on the magnetic disk is performed at a time which does not coincide with the switching time of each of the first to fourth active elements in the first period. 15. The magnetic disk drive according to claim 14, wherein:
も1つのスイッチングの周波数を、磁気ヘッドの制御を
行うためのサーボ周波数より大きくしたことを特徴とす
る請求項第14記載の磁気ディスク装置。16. A magnetic disk drive according to claim 14, wherein a switching frequency of at least one of said first to fourth active elements is higher than a servo frequency for controlling a magnetic head. .
止のためのハイパスフィルタを設けたことを特徴とする
請求項第14記載の磁気ディスク装置。17. The magnetic disk drive according to claim 14, wherein a high-pass filter for preventing noise is provided in parallel with said voice coil motor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27039990A JP3199722B2 (en) | 1990-10-11 | 1990-10-11 | Bridge type drive circuit and magnetic disk drive using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27039990A JP3199722B2 (en) | 1990-10-11 | 1990-10-11 | Bridge type drive circuit and magnetic disk drive using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150794A JPH04150794A (en) | 1992-05-25 |
| JP3199722B2 true JP3199722B2 (en) | 2001-08-20 |
Family
ID=17485721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27039990A Expired - Fee Related JP3199722B2 (en) | 1990-10-11 | 1990-10-11 | Bridge type drive circuit and magnetic disk drive using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199722B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023152B2 (en) | 2002-12-27 | 2006-04-04 | Calsonic Kansei Corporation | Driving control device for actuator |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3305192B2 (en) * | 1995-03-15 | 2002-07-22 | セイコーエプソン株式会社 | Adhesive transfer method and transfer device |
| JP2005304095A (en) * | 2004-04-06 | 2005-10-27 | Renesas Technology Corp | Semiconductor integrated circuit for driving motor and magnetic disc storage |
| US9998108B2 (en) * | 2007-12-28 | 2018-06-12 | Eaton Intelligent Power Limited | Drive circuit and method of using the same |
| JP4947674B2 (en) * | 2010-11-02 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit for driving motor and semiconductor integrated circuit for motor |
| JP5841882B2 (en) * | 2012-03-30 | 2016-01-13 | 旭化成エレクトロニクス株式会社 | Analog drive circuit and position control circuit |
| EP2683178A3 (en) * | 2012-07-06 | 2017-12-27 | Samsung Electro-Mechanics Co., Ltd | Apparatus and method for driving voice coil motor |
| JP2014050214A (en) | 2012-08-31 | 2014-03-17 | Renesas Electronics Corp | Semiconductor device |
| JP6731325B2 (en) * | 2016-10-12 | 2020-07-29 | 日立グローバルライフソリューションズ株式会社 | Power converter and system using the same |
-
1990
- 1990-10-11 JP JP27039990A patent/JP3199722B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023152B2 (en) | 2002-12-27 | 2006-04-04 | Calsonic Kansei Corporation | Driving control device for actuator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150794A (en) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758941A (en) | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit | |
| US7138786B2 (en) | Power supply driver circuit | |
| JP3871200B2 (en) | Magnetic disk storage device | |
| US7863841B2 (en) | Class H drive | |
| US8232790B2 (en) | Architecture for controlling a dual polarity, single inductor boost regulator used as a dual polarity supply in a hard disk drive dual stage actuator (DSA) device | |
| US6804131B2 (en) | PWM/linear driver for an electromagnetic load | |
| US5917720A (en) | Method and circuit for driving a bridge by a PWM procedure | |
| US5194760A (en) | Slew rate limited inductive load driver | |
| US20080265822A1 (en) | Class G motor drive | |
| JP3199722B2 (en) | Bridge type drive circuit and magnetic disk drive using the same | |
| JPH07222493A (en) | Control equipment for dc actuator in electronic equipment for electric power | |
| JP2914667B2 (en) | Current detection circuit for detecting the magnitude and direction of the current passing through the H-bridge stage | |
| US20200105298A1 (en) | Motor driver device and semiconductor device | |
| US8232788B2 (en) | Quasi-continuous voltage regulator and controller | |
| JP3608472B2 (en) | Output circuit | |
| WO2000074222A1 (en) | H-type bridge circuit and integrated circuit | |
| JPH10215567A (en) | Power source circuit | |
| Zhang et al. | Design optimization for a gan fet-based three-level synchronous buck converter | |
| JPH1169779A (en) | Gate drive circuit in power converter | |
| JPH0748958B2 (en) | Motor drive circuit | |
| JP2688204B2 (en) | FDD step motor drive device | |
| JP3107936B2 (en) | Magnetic head drive circuit | |
| JP2004147452A (en) | Gate drive circuit | |
| JP2001136738A (en) | Control circuit for switching DC-DC converter | |
| JP2636251B2 (en) | Drive circuit of differential switch type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |