Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3203864B2 - Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method - Google Patents
[go: Go Back, main page]

JP3203864B2 - Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method - Google Patents

Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method

Info

Publication number
JP3203864B2
JP3203864B2 JP5738693A JP5738693A JP3203864B2 JP 3203864 B2 JP3203864 B2 JP 3203864B2 JP 5738693 A JP5738693 A JP 5738693A JP 5738693 A JP5738693 A JP 5738693A JP 3203864 B2 JP3203864 B2 JP 3203864B2
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
driving
line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5738693A
Other languages
Japanese (ja)
Other versions
JPH0643490A (en
Inventor
春彦 金子
芳男 鈴木
裕之 芳根
祐司 林
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5738693A priority Critical patent/JP3203864B2/en
Publication of JPH0643490A publication Critical patent/JPH0643490A/en
Application granted granted Critical
Publication of JP3203864B2 publication Critical patent/JP3203864B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス基板の製造方法および検査方法と液晶表示装置の製造
方法に係わり、特に、液晶表示装置の画素欠陥を、液晶
注入前後に拘らず、効率的に検出できる方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an active matrix substrate, a method of inspecting the same, and a method of manufacturing a liquid crystal display device. Regarding methods that can be detected.

【0002】[0002]

【従来の技術】液晶表示装置(LCD)は、その駆動方
式により、数種類に区分けすることができる。LCDの
駆動方式の一つとして、アクティブマトリクス方式が知
られている。この方式のLCDでは、ゲート線とデータ
線とのマトリックス交点部の画素毎に、スイッチ素子
と、必要に応じて容量素子とを集積化して接続し、コン
トラストやレスポンスなどの表示性能の向上を図ってい
る。
2. Description of the Related Art A liquid crystal display (LCD) can be classified into several types according to its driving method. As one of LCD driving methods, an active matrix method is known. In this type of LCD, a switch element and, if necessary, a capacitive element are integrated and connected for each pixel at a matrix intersection between a gate line and a data line to improve display performance such as contrast and response. ing.

【0003】アクティブマトリクス方式のLCDは、ア
クティブマトリックス基板を有し、この基板の表面に、
画素を選択するスイッチ素子と、このスイッチ素子に直
列に接続された容量素子とから成る各画素の駆動用セル
が、マトリックス状に配列してある。各画素毎の駆動用
セルには、画素に対応した表示電極がマトリックス状に
配列してある。
An active matrix type LCD has an active matrix substrate, and the surface of the substrate is
Driving cells for each pixel, which include a switch element for selecting a pixel and a capacitor element connected in series to the switch element, are arranged in a matrix. In the driving cell for each pixel, display electrodes corresponding to the pixels are arranged in a matrix.

【0004】このようなアクティブマトリックス基板に
は、所定の間隔をおいて、対向基板が略平行に配置して
ある。対向基板は、例えばガラス基板で構成され、この
対向基板におけるアクティブマトリックス基板側に面す
る表面には、透明な対向電極が積層してある。そして、
この対向基板と、駆動用基板との間には、液晶が注入さ
れて液晶層を構成するようになっている。このようなL
CDを製造するには、アクティブマトリックス基板と、
対向電極が成膜してある対向基板とを、別々に製造し、
これらを所定の間隔で略平行に組合せ、これらの隙間に
液晶を注入し、密封された液晶層を形成すればよい。
[0004] On such an active matrix substrate, opposing substrates are arranged substantially in parallel at a predetermined interval. The opposing substrate is formed of, for example, a glass substrate, and a transparent opposing electrode is laminated on a surface of the opposing substrate facing the active matrix substrate. And
Liquid crystal is injected between the counter substrate and the driving substrate to form a liquid crystal layer. Such L
To manufacture a CD, an active matrix substrate and
The counter electrode on which the counter electrode is formed is manufactured separately,
These may be combined substantially in parallel at predetermined intervals, and a liquid crystal may be injected into these gaps to form a sealed liquid crystal layer.

【0005】ところで、このようにして製造された全て
のLCDが、画素欠陥のない良好なLCDとは限らない
ので、LCDに画素欠陥がないかどうかを検査する必要
がある。液晶注入後にアクティブマトリクス方式のLC
Dの画素欠陥検査を行う方法としては、LCDを実際に
駆動させ、その画像を、画像処理装置で解析し、欠陥検
出を行う方法や、目視により欠陥を検出する方法が採用
されている。また、液晶注入後にアクティブマトリクス
方式のLCDの画素欠陥検査を行う方法として、例えば
特開昭63−123093号公報に示すような方法が知
られている。
[0005] Incidentally, not all LCDs manufactured in this way are good LCDs without pixel defects, and it is necessary to inspect the LCDs for pixel defects. Active matrix LC after liquid crystal injection
As a method of performing the pixel defect inspection of D, a method of actually driving an LCD and analyzing an image of the LCD by an image processing device to detect a defect or a method of visually detecting a defect is adopted. Further, as a method of performing a pixel defect inspection of an active matrix type LCD after injecting liquid crystal, for example, a method disclosed in Japanese Patent Application Laid-Open No. 63-123093 is known.

【0006】ところが、このような方法では、LCDに
実際に絵を表示させての検査になるため、測定時間が長
くかかり、高い生産性も期待できない。また、このよう
に画素欠陥の検査を、液晶注入後のLCDに対して行っ
ていたのでは、仮に画素欠陥が生じていることが発見さ
れた場合に、その欠陥が発見されたLCDを廃棄しなけ
ればならなくなるという問題点を有している。いったん
液晶を注入したLCDの液晶を抜き取り、欠陥部分を補
償後あるいは欠陥のある駆動基板を交換後に、再度液晶
を入れ直すことは、製造コストなどの点で現実的でない
からである。
However, in such a method, since the inspection is performed by actually displaying a picture on the LCD, a long measurement time is required, and high productivity cannot be expected. In addition, since the inspection for pixel defects is performed on the LCD after liquid crystal injection, if it is discovered that a pixel defect has occurred, the LCD on which the defect is found is discarded. There is a problem that must be done. This is because it is not practical in terms of manufacturing cost and the like to remove the liquid crystal of the LCD once filled with the liquid crystal, compensate the defective portion or replace the defective driving substrate, and then re-add the liquid crystal.

【0007】[0007]

【発明が解決しようとする課題】そこで、LCDの画素
欠陥の検査を、液晶の注入工程前に行う方法が提案され
ている。液晶注入前のLCDの画素欠陥を検査する主な
手法として、以下のような方法が知られている。
Therefore, there has been proposed a method of inspecting an LCD for pixel defects before a liquid crystal injection step. The following methods are known as main methods for inspecting pixel defects of an LCD before liquid crystal injection.

【0008】第1に、アクティブマトリックス基板の表
面に、X,Y列に直接針をたてて、各画素に対応する駆
動用セル回路をDC(直流)テストする方法が知られて
いる。この技術では、各画素の欠陥を検出するために、
X,Y方向にDCテストを繰り返す。この方法では、
X,Y画素数分の針が必要となり、テスト時間が長い
(1〜5分程度)という欠点があり、特にX,Y端子の
出ていないH/Vスキャナ(水平・垂直走査回路)内蔵
のLCDでは使用することができない。
First, there is known a method in which a needle is directly placed on the surface of an active matrix substrate in X and Y columns to perform a DC (direct current) test on a driving cell circuit corresponding to each pixel. In this technique, in order to detect the defect of each pixel,
The DC test is repeated in the X and Y directions. in this way,
Needles for the number of X and Y pixels are required, and there is a drawback that the test time is long (about 1 to 5 minutes). In particular, a built-in H / V scanner (horizontal / vertical scanning circuit) without X and Y terminals is provided. It cannot be used with LCD.

【0009】第2に、画素欠陥を、特殊な結晶体を用い
て光の強弱として検出する方法(測定時間1〜2分)が
知られている。この方法では、液晶のかわりに、印加さ
れる電圧に応じて屈折率が変化するような特殊な板状結
晶体を、アクティブマトリックス基板の表面に置き、結
晶体にレーザー光をあて、その光の透過光あるいは反射
光を検出することにより、画素の欠陥を捕らえる。この
方法では、光として検出された情報を、再びカメラで処
理する必要があるため、処理が複雑となる。また、実際
の駆動状態での試験を行うことができない。さらに画素
の大きさが、数十μm以下であると分解能が足りなくな
り検出できないという問題点がある。
Secondly, there is known a method of detecting a pixel defect as light intensity using a special crystal (measurement time is 1 to 2 minutes). In this method, instead of liquid crystal, a special plate-like crystal whose refractive index changes according to the applied voltage is placed on the surface of an active matrix substrate, and a laser beam is applied to the crystal, and the light is applied to the crystal. By detecting the transmitted light or the reflected light, a pixel defect is captured. In this method, since the information detected as light needs to be processed again by the camera, the processing is complicated. In addition, the test cannot be performed in the actual driving state. Further, when the size of the pixel is several tens μm or less, there is a problem that the resolution is insufficient and detection cannot be performed.

【0010】第3の方法として、液晶注入前のLCD
を、上方からカメラやリニアセンサで検査(測定時間3
〜5分)する方法がある。ところが、この方法では、画
素の物理的欠陥は検出できるが、電気的な欠陥は検出で
きない。
As a third method, an LCD before liquid crystal injection is used.
Is inspected from above with a camera or linear sensor (measurement time 3
~ 5 minutes). However, in this method, a physical defect of a pixel can be detected, but an electrical defect cannot be detected.

【0011】本発明は、上述したような実状に鑑みてな
され、液晶の注入工程前でも、比較的短時間で、しかも
正確に画素欠陥を検出することが可能なアクティブマト
リックス基板の製造方法および液晶表示装置の製造方法
と、検査方法および検査装置とを提供することを目的と
している。
SUMMARY OF THE INVENTION The present invention has been made in view of the above situation, and has a method of manufacturing an active matrix substrate capable of accurately detecting pixel defects in a relatively short time even before a liquid crystal injection step. It is an object of the present invention to provide a display device manufacturing method, an inspection method, and an inspection device.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本発明のアクティブマトリックス基板の製造方法
は、画素毎に設けられた容量素子に一定の電荷を蓄積さ
せた後、この蓄積された電荷を検出することによって、
画素の欠陥を検出する検査工程を含む。また、本発明の
アクティブマトリックス基板の検査方法は、所定のスイ
ッチ素子に接続された容量素子に一定の電荷を蓄積させ
る工程と、ビデオ信号入力端子線から前記電荷を検出す
る工程とを有する。容量素子に対して蓄積される電荷
は、ビデオ信号入力端子線および共通電極端子線のいず
れか一方から入れることができる。また、蓄積された電
荷の読み取りは、ビデオ信号入力端子線および共通電極
端子線のいずれか一方を通して行なうことができる。
こで、前記容量素子からの電荷の検出を行なうために、
ビデオ信号入力端子線および共通電極端子線のいずれか
一方に接続されるアンプを仮想短絡状態とし、しかもア
ンプの接地側端子に正の定電圧を供給する。本発明の液
晶表示装置の製造方法は、上述したようなアクティブマ
トリックス基板の検査工程を有する。本発明のアクティ
ブマトリックス基板の検査装置は、駆動用セルを順次駆
動するための駆動信号を供給する駆動信号発生手段と、
前記駆動信号発生手段からの駆動信号に合わせて、容量
素子に一定の電荷を蓄積させる検査信号書き込み手段
と、前記駆動信号発生手段からの駆動信号に合わせて、
各容量素子に蓄積された電荷を読み出し、この電荷を検
出することによって、画素の欠陥を検出する検出手段と
を有し、前記検出手段の一部を構成するアンプが仮想短
絡状態であり、アンプの接地側端子に正の定電圧を供給
する定電圧源を有する。なお、本発明の検査方法で検査
されるアクティブマトリックス基板は、液晶表示装置以
外に、その他の平面表示装置の駆動基板として用いるこ
とができる。
In order to achieve the above object, according to a method of manufacturing an active matrix substrate of the present invention, a constant charge is accumulated in a capacitor provided for each pixel, and then the accumulated charge is accumulated. By detecting the charge,
An inspection step for detecting a pixel defect is included. Further, the method for inspecting an active matrix substrate according to the present invention includes a step of accumulating a fixed charge in a capacitor connected to a predetermined switch element, and a step of detecting the charge from a video signal input terminal line. The charge stored in the capacitor can be input from one of the video signal input terminal line and the common electrode terminal line. The reading of the stored charge can be performed through one of the video signal input terminal line and the common electrode terminal line. This
Here, in order to detect the charge from the capacitive element,
Either video signal input terminal line or common electrode terminal line
Put the amplifier connected to one side in a virtual short-circuit state, and
Supply a positive constant voltage to the ground terminal of the amplifier . The method for manufacturing a liquid crystal display device according to the present invention includes the above-described active matrix substrate inspection step. The active matrix substrate inspection apparatus of the present invention includes a driving signal generating unit that supplies a driving signal for sequentially driving the driving cells,
In accordance with a drive signal from the drive signal generation means, an inspection signal writing means for accumulating a constant charge in a capacitor, and in accordance with a drive signal from the drive signal generation means,
Reading out charges accumulated in the capacitive element, by detecting the charge, have a detection means for detecting a defective pixel, the amplifier constituting a part of the detection means virtual short
And a positive constant voltage is supplied to the ground terminal of the amplifier.
A constant voltage source . Note that the active matrix substrate inspected by the inspection method of the present invention can be used as a driving substrate for other flat display devices other than the liquid crystal display device.

【0013】[0013]

【作用】本発明の方法では、各画素に対応してアクティ
ブマトリックス基板上に設けられたスイッチ素子および
容量素子から成る駆動用セルを、例えば実際の液晶駆動
の場合とほぼ同様にして順次走査し、容量素子に、一定
の電荷を蓄積させ、次に、その蓄積された電荷を順次読
み取る。その結果、画素に対応する所定の駆動用セルの
スイッチ素子あるいは容量素子あるいはそれらに接続す
るデータ線あるいはゲート線に欠陥がある場合には、そ
の欠陥情報を読み取ることができる。
According to the method of the present invention, a driving cell comprising a switch element and a capacitor element provided on an active matrix substrate corresponding to each pixel is sequentially scanned, for example, in substantially the same manner as in actual liquid crystal driving. Then, a certain amount of charge is accumulated in the capacitor, and then the accumulated charge is sequentially read. As a result, when there is a defect in a switch element or a capacitor element of a predetermined driving cell corresponding to a pixel or a data line or a gate line connected thereto, the defect information can be read.

【0014】したがって、本発明方法では、液晶注入工
程前のアクティブマトリックス基板を、実際の駆動状態
に類似した条件で検査することができ、他の方式に比較
して実際の表示レベルと相関のとれた画素欠陥検出を液
晶注入工程の前に行うことができる。しかも、画素欠陥
となる部分を高速(例えば約5秒以下)に検査できる。
また、検査の分解能は、容量素子の画素保持容量に依存
し、画素の大きさに依存しないため、画素毎の正確な検
査が可能である。さらに、水平走査回路および垂直走査
回路を一体に組み込んだアクティブマトリックス基板を
も検査することが可能である。水平走査回路および垂直
走査回路と同期して、本発明の方法を適用して検査を行
えば、画素欠陥となる画素ラインのアドレス位置を正確
に検査することができる。さらにまた、本発明の方法
は、液晶を注入後でも適用することができる。薄膜トラ
ンジスタを用いたLCD用アクティブマトリクス駆動基
板では、データ線を通して書き込んだ印加電圧を、次の
書き込み時までの間保持するために、液晶に対して並列
に接続されるように、容量素子を基板上に作り込むこと
が望ましい。液晶に対して並列に接続される容量素子
を、その形成法による分類すると、隣接するゲート線の
一部に対して絶縁層を介して画素電極をオーバーラップ
させて容量素子を形成する付加容量型容量素子と、スイ
ッチ素子に接続される部分と反対側の電極端子をゲート
線とは別の共通電極端子線に接続する蓄積容量型容量素
子とがある。容量素子が付加容量型である場合には、容
量素子に対する電荷の蓄積および読み出しは、ビデオ信
号入力端子線を通して行なえばよい。また、容量素子
が、蓄積型である場合には、容量素子に対する電荷の蓄
積および読み出しは、ビデオ信号入力端子線のみなら
ず、共通電極端子線から行なうことができる。特に、容
量素子に蓄積される電荷の検出を、ビデオ信号入力端子
線から行うのではなく、各容量素子の片側電極端子に直
接接続される共通電極端子線から行えば、データ線に基
づく寄生容量の影響を極力防止して、各容量素子に蓄積
される電荷の検出レベルを大きくとることが可能にな
り、検出精度を高めることが可能になる。また、容量素
子に蓄積された電荷を読み出して画素の欠陥を判断する
検出回路中のアンプを仮想短絡状態とし、アンプの接地
側端子に定電圧を供給するように構成しており、検査中
において、ある時点で走査されない各スイッチ素子に対
し、実駆動時と同様に、駆動が抑制される極性の電圧が
印加される。その結果、実駆動時において正常なスイッ
チ素子を、欠陥スイッチ素子として誤判断するおそれが
なくなる。すなわち、通常実駆動時と同じ状態の検査が
可能になる。
Therefore, according to the method of the present invention, the active matrix substrate before the liquid crystal injection step can be inspected under conditions similar to the actual driving state, and can be correlated with the actual display level as compared with other methods. The detected pixel defect can be performed before the liquid crystal injection step. In addition, a portion that becomes a pixel defect can be inspected at high speed (for example, about 5 seconds or less).
In addition, since the resolution of the inspection depends on the pixel holding capacitance of the capacitor and does not depend on the size of the pixel, an accurate inspection can be performed for each pixel. Further, it is possible to inspect an active matrix substrate in which a horizontal scanning circuit and a vertical scanning circuit are integrated. If the inspection is performed by applying the method of the present invention in synchronization with the horizontal scanning circuit and the vertical scanning circuit, the address position of a pixel line that becomes a pixel defect can be accurately inspected. Furthermore, the method of the present invention can be applied even after liquid crystal is injected. In an active matrix driving substrate for an LCD using thin film transistors, in order to hold an applied voltage written through a data line until the next writing, a capacitive element is mounted on the substrate so as to be connected in parallel to the liquid crystal. It is desirable to build in. Capacitors connected in parallel to the liquid crystal are classified according to the method of formation. An additional capacitance type in which a capacitor is formed by overlapping a pixel electrode with a part of an adjacent gate line via an insulating layer. There are a capacitance element and a storage capacitance type capacitance element in which an electrode terminal opposite to a portion connected to a switch element is connected to a common electrode terminal line different from a gate line. In the case where the capacitance element is an additional capacitance type, accumulation and readout of electric charge to and from the capacitance element may be performed through a video signal input terminal line. Further, when the capacitor is of the storage type, the charge can be stored and read from the capacitor not only from the video signal input terminal line but also from the common electrode terminal line. In particular, if the detection of the electric charge stored in the capacitance element is performed not from the video signal input terminal line but from the common electrode terminal line directly connected to one electrode terminal of each capacitance element, the parasitic capacitance based on the data line can be obtained. Can be prevented as much as possible, and the detection level of the electric charge accumulated in each capacitance element can be increased, so that the detection accuracy can be improved. Further, by reading the charge accumulated in the capacitor as a virtual short-circuit state amplifier in the detection circuit to determine a defective pixel, and configured to provide a constant voltage to the ground terminal of the amplifier, during the inspection A voltage having a polarity that suppresses driving is applied to each switch element that is not scanned at a certain time, as in the actual driving. As a result, there is no possibility that a normal switch element during actual driving is erroneously determined as a defective switch element. That is, it is possible to inspect the same state as that in the normal driving.

【0015】[0015]

【実施例】以下、本発明を、図面に示す実施例に基づき
詳細に説明する。図1はアクティブマトリックス基板を
有する液晶表示装置(LCD)の要部概略断面図、図2
は本発明の第1実施例に係るアクティブマトリックス基
板のアクティブマトリックス回路に画素欠陥検出装置を
接続した場合の回路構成を示す概略図、図3はアクティ
ブマトリックス基板の検査を行うためにアクティブマト
リックス回路に印加される検査用駆動信号のタイムチャ
ート図、図4は画素欠陥判定回路による判定手法を示す
グラフ、図5は容量素子の種類を示す平面図、図6は容
量素子の種類を示す等価回路図、図7は本発明の第2の
実施例に係るアクティブマトリックス基板のアクティブ
マトリックス回路に画素欠陥検出装置を接続した場合の
回路構成を示す概略図、図8は本発明の第2実施例に係
るアクティブマトリックス基板の検査工程時における容
量素子に蓄積されている電荷の読み出し時の等価回路
図、図9は本発明の第1実施例に係るアクティブマトリ
ックス基板の検査工程時における容量素子に蓄積されて
いる電荷の読み出し時の等価回路図、図10は本発明の
第3の実施例に係るアクティブマトリックス基板の検査
工程時における容量素子に蓄積されている電荷の読み出
し時の等価回路図、図11は本発明のその他の実施例で
用いるI/Vアンプの一例を示す回路図、図12は検査
時と実駆動時とで、ある時点で走査されないトランジス
タに印加される電圧の印加状態を示す概略図、図13は
本発明の実施例で用いるスイッチ素子としてのトランジ
スタの特性を示すグラフである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the embodiments shown in the drawings. FIG. 1 is a schematic sectional view of a main part of a liquid crystal display (LCD) having an active matrix substrate, and FIG.
FIG. 3 is a schematic diagram showing a circuit configuration when a pixel defect detection device is connected to the active matrix circuit of the active matrix substrate according to the first embodiment of the present invention. FIG. FIG. 4 is a graph showing a determination method by a pixel defect determination circuit, FIG. 5 is a plan view showing types of capacitive elements, and FIG. 6 is an equivalent circuit diagram showing types of capacitive elements. FIG. 7 is a schematic diagram showing a circuit configuration when a pixel defect detection device is connected to an active matrix circuit of an active matrix substrate according to a second embodiment of the present invention, and FIG. 8 is a diagram showing a second embodiment of the present invention. FIG. 9 is an equivalent circuit diagram at the time of reading out the electric charge accumulated in the capacitance element during the inspection process of the active matrix substrate, and FIG. FIG. 10 is an equivalent circuit diagram at the time of reading out the charges accumulated in the capacitive element during the inspection process of the active matrix substrate according to one embodiment. FIG. 10 is a diagram illustrating the active matrix substrate according to the third embodiment of the invention during the inspection process. FIG. 11 is an equivalent circuit diagram at the time of reading charges accumulated in the capacitor, FIG. 11 is a circuit diagram showing an example of an I / V amplifier used in another embodiment of the present invention, and FIG. FIG. 13 is a schematic diagram showing a state of application of a voltage applied to a transistor which is not scanned at a certain time, and FIG. 13 is a graph showing characteristics of a transistor as a switch element used in the embodiment of the present invention.

【0016】まず、本発明の第1実施例に係る液晶表示
装置(LCD)の製造方法の概略について説明する。L
CDを製造するには、アクティブマトリックス基板を製
造する必要がある。アクティブマトリックス基板として
は、本発明では特に限定されないが、例えば図1に示す
構成のTFT型アクティブマトリックス基板4が用いら
れる。以下の説明では、アクティブマトリックス基板
を、液晶駆動用基板として用いた例について説明する。
図1に示す例では、例えばガラス基板5上に、画素を選
択するスイッチ素子(図示せず)と、このスイッチ素子
に直列に接続された容量素子(図示せず)とから成る各
画素の駆動用セルが、マトリックス状に配列してある。
各画素毎の駆動用セルには、画素に対応した表示電極1
2がマトリックス状に配列してある。TFT型アクティ
ブマトリックス基板では、ガラス基板5上にアモルファ
スシリコン膜あるいはポリシリコン膜などを成膜するこ
とにより形成されるスイッチ素子としての薄膜トランジ
スタ(TFT)と、集積化されたキャパシタとをマトリ
ックス状に形成してある。なお、ガラス基板上にスイッ
チ素子と容量素子とから成る駆動用セルが形成されたT
FT型アクティブマトリックス基板に限定されず、半導
体基板上にスイッチ素子および容量素子をマトリックス
状に作り込み、アクティブマトリックス基板とすること
もできる。マトリックス状に配置された駆動用セルの接
続関係は、図2に示される。駆動用セル10は、ゲート
線26とデータ線28との交差部にマトリックス状に配
置されて、アクティブマトリックス回路20を構成して
いる。ゲート線26は、垂直走査回路22に接続してあ
る。また、データ線28は、走査用スイッチ回路30を
介してビデオ信号入力端子線32に接続してある。各走
査用スイッチ回路30は、例えばスイッチ用CMOSで
構成され、水平走査回路24によりスイッチの駆動が制
御されるようになっている。一方、各画素毎に設けられ
た駆動用セル10の容量素子8は、スイッチ素子6に対
して直列に接続され、その片側端子が共通電極端子線3
3に接続してある。
First, an outline of a method of manufacturing a liquid crystal display (LCD) according to a first embodiment of the present invention will be described. L
To manufacture a CD, it is necessary to manufacture an active matrix substrate. Although the present invention is not particularly limited as the active matrix substrate, for example, a TFT type active matrix substrate 4 having the configuration shown in FIG. 1 is used. In the following description, an example in which an active matrix substrate is used as a liquid crystal driving substrate will be described.
In the example shown in FIG. 1, each pixel is driven by, for example, a switch element (not shown) for selecting a pixel on a glass substrate 5 and a capacitor element (not shown) connected in series to the switch element. Cells are arranged in a matrix.
The driving cell for each pixel includes a display electrode 1 corresponding to the pixel.
2 are arranged in a matrix. In the TFT type active matrix substrate, a thin film transistor (TFT) as a switching element formed by forming an amorphous silicon film or a polysilicon film on a glass substrate 5 and an integrated capacitor are formed in a matrix. I have. Note that a driving cell including a switching element and a capacitor is formed on a glass substrate.
The present invention is not limited to the FT type active matrix substrate, and a switch element and a capacitor element may be formed in a matrix on a semiconductor substrate to form an active matrix substrate. FIG. 2 shows the connection relationship of the driving cells arranged in a matrix. The driving cells 10 are arranged in a matrix at intersections of the gate lines 26 and the data lines 28 to form an active matrix circuit 20. The gate line 26 is connected to the vertical scanning circuit 22. The data line 28 is connected to a video signal input terminal line 32 via a scanning switch circuit 30. Each scanning switch circuit 30 is formed of, for example, a switching CMOS, and the driving of the switches is controlled by the horizontal scanning circuit 24. On the other hand, the capacitive element 8 of the driving cell 10 provided for each pixel is connected in series to the switch element 6, and one terminal thereof is connected to the common electrode terminal line 3.
3 is connected.

【0017】本実施例では、垂直走査回路22、水平走
査回路24、スイッチ回路30、ビデオ信号入力端子線
32、共通電極端子線33、ゲート線26およびデータ
線28は、各駆動用セル10と共に、同一のアクティブ
マトリックス基板4の表面に形成してある。なお、水平
走査回路24および垂直走査回路22などを、駆動用セ
ル10がマトリックス状に形成してあるアクティブマト
リックス基板とは別の基板に形成するように構成するこ
ともできる。また、図2に示す例では、ビデオ信号入力
端子線32は、一本しか形成されていないが、液晶表示
がカラーの場合には、RGBに対応する3本のビデオ信
号入力端子線が必要となる。
In this embodiment, the vertical scanning circuit 22, the horizontal scanning circuit 24, the switching circuit 30, the video signal input terminal line 32, the common electrode terminal line 33, the gate line 26 and the data line 28 Are formed on the surface of the same active matrix substrate 4. Note that the horizontal scanning circuit 24 and the vertical scanning circuit 22 may be formed on a substrate different from the active matrix substrate in which the driving cells 10 are formed in a matrix. In the example shown in FIG. 2, only one video signal input terminal line 32 is formed. However, when the liquid crystal display is color, three video signal input terminal lines corresponding to RGB are required. Become.

【0018】図1,2に示す実施例では、駆動用セル1
0を構成するスイッチ素子6は、図5(A)および図6
(A)に示すように、透明基板上に形成してある薄膜ト
ランジスタで構成してある。また、容量素子8は、図5
(A)および図6(A)に示すように、画素電極12a
の一部に絶縁層を介してオーバーラップして集積化して
形成された透明電極などを共通電極端子33aとして用
いる蓄積容量型容量素子8aで形成してある。なお、本
発明では、アクティブマトリックス基板の具体的構造
は、図1に示す実施例に限定されず、種々に改変するこ
とができる。たとえば、スイッチ素子としては、半導体
基板あるいは透明基板上に形成されるMOSトランジス
タ、MIM素子、ダイオード素子、バリスタ素子などを
用いることも可能である。また、容量素子としては、図
5(B)および図6(B)に示すように、隣接するゲー
ト線26bの一部に対して画素電極12bを絶縁層を介
してオーバーラップさせて容量素子を形成する付加容量
型容量素子8bを用いることも可能である。なお、図
5,6中、26a,26bはゲート線であり、28a,
28bはデータ線であり、6a,6bは薄膜トランジス
タであり、8a,8bは容量素子であり、、18a,1
8bは、各画素毎の液晶素子である。
In the embodiment shown in FIGS.
0 of FIG. 5A and FIG.
As shown in (A), it is composed of a thin film transistor formed on a transparent substrate. In addition, the capacitive element 8
As shown in FIG. 6A and FIG.
Is formed by a storage capacitor 8a using a transparent electrode or the like which is integrated by being overlapped with an intervening insulating layer as a common electrode terminal 33a. In the present invention, the specific structure of the active matrix substrate is not limited to the embodiment shown in FIG. 1 and can be variously modified. For example, as the switch element, a MOS transistor, a MIM element, a diode element, a varistor element, or the like formed on a semiconductor substrate or a transparent substrate can be used. Further, as shown in FIGS. 5B and 6B, the capacitor element is formed by overlapping the pixel electrode 12b with a part of the adjacent gate line 26b via an insulating layer, as shown in FIGS. It is also possible to use the additional capacitance type capacitive element 8b to be formed. 5 and 6, reference numerals 26a and 26b denote gate lines, and 28a and 26b
28a is a data line, 6a and 6b are thin film transistors, 8a and 8b are capacitive elements, 18a and 1
8b is a liquid crystal element for each pixel.

【0019】このようなアクティブマトリックス基板4
を用いて、LCD2を製造するには、たとえば図1に示
すように、アクティブマトリックス基板4に対して所定
の間隔をおいて、対向電極16を有する対向基板14を
略平行に配置し、その間に液晶を注入して液晶層18を
形成すれば良い。対向基板14は、例えばガラス基板で
構成され、この対向基板14における駆動用基板4側に
面する表面に、例えばITO膜で構成してある透明な対
向電極16が積層してある。なお、図1中、符号15は
カラーフィルターを示す。本発明の一実施例に係るLC
Dの製造方法では、上述したようなアクティブマトリッ
クス基板4を製造した後(対向基板14と組み合わせる
前あるいはその後)に、次に示す方法を用いて、画素欠
陥の検出を行っている。
Such an active matrix substrate 4
In order to manufacture the LCD 2 by using, for example, as shown in FIG. 1, an opposing substrate 14 having an opposing electrode 16 is disposed at a predetermined distance from the active matrix substrate 4 and substantially parallel to each other. Liquid crystal may be injected to form the liquid crystal layer 18. The opposing substrate 14 is made of, for example, a glass substrate, and a transparent opposing electrode 16 made of, for example, an ITO film is laminated on a surface of the opposing substrate 14 facing the driving substrate 4. In FIG. 1, reference numeral 15 denotes a color filter. LC according to one embodiment of the present invention
In the manufacturing method D, after manufacturing the active matrix substrate 4 as described above (before or after combining with the counter substrate 14), pixel defects are detected using the following method.

【0020】まず、図2に示すように、ビデオ信号入力
端子線32に対し、検査用スイッチ回路34を接続す
る。検査用スイッチ回路34の一方のスイッチ端子34
aは、検査信号書き込み用電源36に対して接続してあ
る。書き込み用電源36から印加される電圧は、LCD
を実際に駆動する際の電圧と同程度である。検査用スイ
ッチ回路34の他方のスイッチ端子34bは、電流電圧
変換(I/V)アンプ38を介して判定手段40に接続
してある。判定手段40は、例えば画像処理装置で構成
され、検査用スイッチ回路34およびI/Vアンプ38
を通じて入力してくる画素情報を解析するようになって
いる。
First, as shown in FIG. 2, an inspection switch circuit 34 is connected to the video signal input terminal line 32. One switch terminal 34 of the inspection switch circuit 34
“a” is connected to the inspection signal writing power supply 36. The voltage applied from the writing power supply 36 is
Is substantially the same as the voltage at the time of actually driving. The other switch terminal 34 b of the inspection switch circuit 34 is connected to the determination means 40 via a current-voltage conversion (I / V) amplifier 38. The judging means 40 is composed of, for example, an image processing device, and includes the inspection switch circuit 34 and the I / V amplifier 38.
The pixel information input through is analyzed.

【0021】検査用スイッチ回路34は、一定の周期で
端子34aへの接続と、端子34bへの接続とに切り替
わるように構成してある。このスイッチの切り替えの周
期は、特に限定されないが、例えば、ビデオの制御信号
の一つであるフィルード信号に同期させて行うことがで
きる。フィールド信号は、図3(A)に示すように、所
定の周期で繰り返されるので、検査用スイッチ回路34
の切り替えを、同図(B),(C)に示すように、最初
の1フィールド時間で、書き込み用電圧V1 の印加によ
る検査信号の書き込みを行い(図中aパターン)、次の
フィールド時間で検査信号の読み込みを行い(図中bパ
ターン)、aパターンとbパターンとを繰り返すことに
より検査を行う。なお、図3中、(A)は、フィールド
信号のタイムチャートを示し、(B)は、ビデオ信号入
力端子線32の電位状態を示すタイムチャートを示し、
同図(C)は、検査用スイッチ回路34のスイッチ切り
替え状態を示すタイムチャートである。検査用スイッチ
回路34の切り替えは、たとえば、図2に示す駆動信号
発生手段35に基づき行なわれる。駆動信号発生手段3
5は、検査装置の一部として用いられ、水平走査回路2
4および垂直走査回路22に対して駆動信号を供給す
る。この駆動信号には、図3(A)に示すフィールド信
号が含まれる。
The inspection switch circuit 34 is configured to switch between connection to the terminal 34a and connection to the terminal 34b at regular intervals. The switching cycle of this switch is not particularly limited, but can be performed, for example, in synchronization with a field signal which is one of video control signals. The field signal is repeated at a predetermined cycle as shown in FIG.
(B) and (C), the test signal is written by applying the write voltage V1 in the first one field time (pattern a in the figure), and in the next field time. The inspection signal is read (pattern b in the drawing), and the inspection is performed by repeating the pattern a and the pattern b. 3A shows a time chart of a field signal, FIG. 3B shows a time chart showing a potential state of the video signal input terminal line 32, and FIG.
FIG. 7C is a time chart showing a switch switching state of the inspection switch circuit 34. The switching of the inspection switch circuit 34 is performed based on, for example, the drive signal generating means 35 shown in FIG. Drive signal generating means 3
Reference numeral 5 denotes a horizontal scanning circuit which is used as a part of the inspection apparatus.
4 and the vertical scanning circuit 22. This drive signal includes the field signal shown in FIG.

【0022】駆動信号発生手段35から供給される図3
(A)に示すフィールド信号に同期して、検査用スイッ
チ回路34が、一方の端子34a側に接続された場合に
は、水平走査回路24および垂直走査回路22も、フィ
ールド信号に同期して駆動され、マトリックス状に配置
された1フィールド分の駆動用セル10を順次走査す
る。その際に、各駆動用セル10の容量素子8には、書
き込み用電源36からの電圧V1と共通電源端子線33
からの電圧の差が印加され、電荷が蓄積される。例え
ば、電圧V1が12ボルトであり、共通電源端子線33
からの電圧が6ボルト程度であり、その差の電圧が容量
素子8に印加される。
FIG. 3 supplied from the drive signal generating means 35
When the inspection switch circuit 34 is connected to one terminal 34a in synchronization with the field signal shown in FIG. 3A, the horizontal scanning circuit 24 and the vertical scanning circuit 22 are also driven in synchronization with the field signal. Then, the driving cells 10 for one field arranged in a matrix are sequentially scanned. At this time, the voltage V1 from the writing power supply 36 and the common power supply terminal line 33 are connected to the capacitive element 8 of each driving cell 10.
And a charge is accumulated. For example, if the voltage V1 is 12 volts and the common power supply terminal line 33
Is about 6 volts, and the difference voltage is applied to the capacitive element 8.

【0023】そして、次のフィールド信号がくると、検
査用スイッチ回路34の接続が、端子34b側に切り替
わる。それと同時に、水平走査回路24および垂直走査
回路22は、フィールド信号に同期して、1フィールド
分の駆動用セル10の走査を順次開始する。すると、ビ
デオ信号入力端子線32には、走査の順序に応じて、各
駆動用セル10の容量素子8に蓄積された電荷に相当す
る検出信号が流れる。
When the next field signal comes, the connection of the inspection switch circuit 34 is switched to the terminal 34b. At the same time, the horizontal scanning circuit 24 and the vertical scanning circuit 22 sequentially start scanning the driving cells 10 for one field in synchronization with the field signal. Then, a detection signal corresponding to the charge accumulated in the capacitor 8 of each driving cell 10 flows through the video signal input terminal line 32 in accordance with the scanning order.

【0024】各駆動用セル10のスイッチ素子6および
容量素子8が正常である場合には、前回のフィールド時
間において容量素子に蓄積された電荷は、ほぼそのまま
の状態を保持し、次のフィールド時間の読み出し時に放
電される。したがって、各駆動用セル10における電荷
の放電による電流を、判定手段40により順次検知する
ことで、各駆動用セル10の動作が正常であることが確
認される。また、所定の駆動用セル10のスイッチ素子
6あるいは容量素子8に異常がある場合には、その異常
があるセル回路10からの放電電流は、正常な場合に比
較して、異常に低くなるなどの欠陥を観察できる。
When the switching element 6 and the capacitance element 8 of each driving cell 10 are normal, the electric charge accumulated in the capacitance element in the previous field time keeps almost the same state, and the next field time Is discharged at the time of reading. Therefore, the normal operation of each driving cell 10 is confirmed by sequentially detecting the current due to the discharge of the electric charge in each driving cell 10 by the determination unit 40. Further, when there is an abnormality in the switch element 6 or the capacitance element 8 of the predetermined driving cell 10, the discharge current from the abnormal cell circuit 10 becomes abnormally low as compared with the normal case. Defects can be observed.

【0025】例えば、図4の実線に示すように、各画素
に対応するセル回路10が正常である場合には、書き込
み時Xから読み込み時Yまでの1フィールド時間では、
各容量素子8の両端電位は、自然放電などにより多少減
少するが、ほとんど変化しない。そこで、判定手段40
では、各容量素子8に蓄積された電荷のY点における値
を読み込み、正常であることを判別できる。ところが、
例えばセル回路のスイッチ素子などに異常があり、リー
ク電流が大きすぎる場合には、1フィールド時間の間に
図中点線Zのような軌跡を辿り、読み取り時には、Y点
に比べてきわめて低いY1点の電位を読み込むことにな
る。また、容量素子8の端子接続が不完全の場合(キャ
パシタがオープン)などには、図中点線Vのような軌跡
を辿り、容量素子への電荷の蓄積ができない。
For example, as shown by the solid line in FIG. 4, when the cell circuit 10 corresponding to each pixel is normal, one field time from writing X to reading Y becomes
The potential at both ends of each capacitor element 8 is slightly reduced due to spontaneous discharge or the like, but hardly changes. Therefore, the judgment means 40
Then, the value at the point Y of the electric charge accumulated in each capacitance element 8 is read, and it can be determined that the electric charge is normal. However,
For example, if there is an abnormality in the switch element of the cell circuit and the leakage current is too large, a locus like a dotted line Z in the figure is followed during one field time, and the Y1 point is much lower than the Y point during reading. Will be read. Further, when the terminal connection of the capacitor 8 is incomplete (capacitor is open) or the like, a locus as indicated by a dotted line V in the figure is followed, and charge cannot be accumulated in the capacitor.

【0026】LCDでは、液晶表示表面の明るさは、こ
の1フィールド分の容量素子8における電位の変化に影
響を受ける。したがって、本実施例のような方法を用い
て、液晶注入前のアクティブマトリックス基板の検査を
行えば、液晶注入後に画素欠陥と成る異常を、比較的精
度良く検査することができる。言い替えれば、本発明の
方法を用いて検査を行えば、実駆動時の表示の欠陥レベ
ルとの相関がある結果を得ることができる。
In an LCD, the brightness of the liquid crystal display surface is affected by a change in the potential of the capacitor 8 for one field. Therefore, if the active matrix substrate is inspected before injecting the liquid crystal using the method as in the present embodiment, it is possible to inspect with relatively high accuracy an abnormality that causes a pixel defect after injecting the liquid crystal. In other words, if the inspection is performed using the method of the present invention, it is possible to obtain a result having a correlation with the display defect level at the time of actual driving.

【0027】本実施例の判定手段40を用いて判定する
ことができる具体的な欠陥としては、次のような欠陥を
例示することができる。 (1)容量素子8の端子接続が不完全(キャパシタがオ
ープン)の場合の欠陥。 この場合には、欠陥画素に対応する部分において、放電
電流が検出されない。図4の点線Vで示すように、容量
素子への電荷の蓄積ができないからである。 (2)容量素子8がショートしている欠陥。 この場合には、欠陥画素に対応する部分で、周辺画素に
比較し、大きな放電電流が検出される。共通電極端子線
33から直接電流が流れるからである。 (3)スイッチ素子6が常時オンとなっている欠陥。 この場合には、欠陥画素を含むデータ線28において、
放電電流が減少する。欠陥画素に相当するセル回路10
のスイッチ素子6が、同一データ線28に接続してある
他のセル回路10の読み出しに影響を与えるからであ
る。 (4)スイッチ素子6が常時オフとなる欠陥。 この場合には、欠陥画素に相当する部分で、放電電流が
検出されない。スイッチ素子6を選択しても、オンしな
いからである。 (5)容量素子8にリークが生じている欠陥。 この場合には、欠陥画素に相当する部分から検出される
放電電流が、周辺の画素に相当する部分に対して低く検
出される。図4の点線Zに示すように、リーク電流によ
り、電荷の蓄積保持が不完全になるからである。 (6)ゲート線26が断線している欠陥。 この場合には、同一のゲート線26からの放電電流が検
出されない。 (7)データ線28が断線している欠陥。 この場合には、同一のデータ線28からの放電電流が検
出されない。
The following defects can be exemplified as specific defects that can be determined by using the determination means 40 of the present embodiment. (1) Defects when the terminal connection of the capacitive element 8 is incomplete (the capacitor is open). In this case, no discharge current is detected in a portion corresponding to the defective pixel. This is because, as shown by the dotted line V in FIG. 4, charge cannot be accumulated in the capacitor. (2) A defect in which the capacitor 8 is short-circuited. In this case, a larger discharge current is detected in the portion corresponding to the defective pixel than in the surrounding pixels. This is because a current flows directly from the common electrode terminal line 33. (3) A defect in which the switch element 6 is always on. In this case, in the data line 28 including the defective pixel,
The discharge current decreases. Cell circuit 10 corresponding to defective pixel
This is because the switch element 6 has an effect on reading of another cell circuit 10 connected to the same data line 28. (4) A defect that the switch element 6 is always turned off. In this case, no discharge current is detected in a portion corresponding to the defective pixel. This is because even if the switch element 6 is selected, it does not turn on. (5) A defect in which a leak has occurred in the capacitor 8. In this case, the discharge current detected from the portion corresponding to the defective pixel is detected lower than the portion corresponding to the peripheral pixels. This is because, as shown by the dotted line Z in FIG. (6) A defect in which the gate line 26 is disconnected. In this case, no discharge current from the same gate line 26 is detected. (7) A defect in which the data line 28 is disconnected. In this case, no discharge current from the same data line 28 is detected.

【0028】なお、この他の欠陥モードについても、判
定手段40により検出された画素電圧を分析することに
より、欠陥を検出し、欠陥の種類を判別することが可能
である。なお、本発明は、上述した実施例に限定され
ず、本発明の範囲内で種々に改変することができる。
For other defect modes, it is possible to detect a defect and to determine the type of the defect by analyzing the pixel voltage detected by the judging means 40. It should be noted that the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the present invention.

【0029】例えば、上述した実施例では、液晶を注入
する前のアクティブマトリックス基板4を用いて、将来
生じるであろう画素欠陥を検出するように構成したが、
液晶を注入後においても、本方式を改善することで適用
可能である。液晶を注入した後の駆動回路を含む等価回
路は、容量素子8に対して並列に、容量成分として、容
量素子の容量の数%の容量が加わる程度なので、等価回
路は図2に示す回路とほぼ同じであるが、液晶の注入後
には、駆動回路20に対し、一定の直流電圧を印加する
と、電気分解を起こすおそれがある。これを回避するた
めに、図3に示すa,b,c,bのパターンで、1フィ
ールド毎に、各駆動用セルへの書き込みと読み出しとを
繰り返せば良い。a,b,c,bのパターンで、書き込
みと読み出しとを繰り返せば、最初のフィールドの書き
込み用電圧V1と、次のフィールドの書き込み用電圧V2
とは同一ではないことから、共通電極端子線33に対し
て(V1 +V2 )/2の直流電圧を加えることで、液晶
には、交流電圧が印加されることになり、液晶の電気分
解のおそれはない。また、このパターンcによって、画
素に対応する液晶および駆動用セルに、+方向に電位を
かけた場合と一方向に電位をかけた場合の、2つの条件
での同時測定が可能となる。
For example, in the above-described embodiment, the active matrix substrate 4 before injecting the liquid crystal is used to detect a pixel defect which may occur in the future.
Even after injecting the liquid crystal, it can be applied by improving this method. Since the equivalent circuit including the driving circuit after the liquid crystal is injected has a capacity of several% of the capacitance of the capacitor as a capacitance component in parallel with the capacitor 8, the equivalent circuit is the same as the circuit shown in FIG. Although almost the same, if a constant DC voltage is applied to the drive circuit 20 after the liquid crystal is injected, electrolysis may occur. In order to avoid this, writing and reading to and from each driving cell may be repeated for each field in the patterns a, b, c, and b shown in FIG. By repeating writing and reading in the patterns a, b, c and b, a writing voltage V1 for the first field and a writing voltage V2 for the next field are obtained.
Therefore, when a DC voltage of (V1 + V2) / 2 is applied to the common electrode terminal line 33, an AC voltage is applied to the liquid crystal, and the liquid crystal is subjected to electrolysis. It is not. Further, the pattern c enables simultaneous measurement under two conditions, that is, when a potential is applied in the + direction and when a potential is applied in one direction to the liquid crystal and the driving cell corresponding to the pixel.

【0030】このような本発明の方法を、液晶注入後の
LCDの検査に対して行う利点として、欠陥アドレスの
特定ができる点や、実際の表示を見ないである程度の評
価が可能である点が挙げられる。
The advantages of performing such a method of the present invention for inspection of an LCD after injecting liquid crystal are that a defect address can be specified and that a certain evaluation can be made without looking at an actual display. Is mentioned.

【0031】また、本発明の方法は、水平走査回路24
および垂直走査回路22が組み込まれていないアクティ
ブマトリックス基板に対しても適用できる。その場合に
は、各駆動用セル回路10を順次駆動する回路を、基板
に対して外付けすることにより、本発明の方法を使用す
ることが可能である。この実施例の場合には、従来例の
方法であるX,Y列に直接針をたてて、各画素に対応す
る駆動用セルをDC(直流)テストする方法に比較し
て、実時間で測定できる点が優れている。
Further, the method of the present invention employs a horizontal scanning circuit 24.
Also, the present invention can be applied to an active matrix substrate in which the vertical scanning circuit 22 is not incorporated. In that case, the method of the present invention can be used by externally attaching a circuit for sequentially driving each of the driving cell circuits 10 to the substrate. In the case of this embodiment, a needle is directly set on the X and Y columns, which is a method of the related art, and a driving cell corresponding to each pixel is tested in DC (direct current) in real time. It is excellent in that it can be measured.

【0032】さらに、上述した実施例では、1フィール
ド周期で、書き込みと読み出しとを繰り返したが、この
周期を変更することも本発明では可能である。この周期
を変更することにより、任意時間を経過した後の容量素
子に貯えられている電荷情報を読み出すことが可能にな
り、さらに進んだLCDの不良解析などに用いることも
可能である。具体的には、周期の変更は、垂直走査回路
22を一時的に止めることなどにより、1画素周期
(0.0nSの単位)から、1H周期ないし数フィール
ド周期まで可変可能である。さらに、上述した実施例で
は、ビデオ信号入力端子線32から、各容量素子8に電
荷を蓄積させるための電位を印加するように構成した
が、これに限定されず、共通電極端子線33側から電荷
蓄積用の電位を印加するように構成することもできる。
Further, in the above-described embodiment, writing and reading are repeated in one field cycle. However, it is possible in the present invention to change this cycle. By changing this cycle, it is possible to read out the charge information stored in the capacitor after an elapse of an arbitrary time, and it is possible to use the information for further advanced failure analysis and the like. Specifically, the cycle can be changed from one pixel cycle (unit of 0.0 ns) to 1H cycle to several field cycles by temporarily stopping the vertical scanning circuit 22 or the like. Further, in the above-described embodiment, the configuration is such that the potential for accumulating the electric charge in each capacitance element 8 is applied from the video signal input terminal line 32. However, the present invention is not limited thereto. It is also possible to adopt a configuration in which a potential for charge storage is applied.

【0033】図7は、本発明の第2の実施例に係るアク
ティブマトリックス基板の駆動回路に検査装置を接続し
た状態を示す概略回路図である。前述した第1実施例と
共通する部材には同一符号を付し、その説明は一部省略
する。本実施例による検査方法は、以下のようにして行
なわれる。
FIG. 7 is a schematic circuit diagram showing a state in which an inspection device is connected to a drive circuit of an active matrix substrate according to a second embodiment of the present invention. The same reference numerals are given to members common to the first embodiment described above, and the description thereof is partially omitted. The inspection method according to the present embodiment is performed as follows.

【0034】まず、図7に示すように、ビデオ信号入力
端子線32に対し、検査用スイッチ回路34Aを接続す
る。検査用スイッチ回路34Aの一方のスイッチ端子3
4aは、検査信号書き込み用電源36に対して接続して
ある。書き込み用電源36から印加される電圧は、LC
Dを実際に駆動する際の電圧と同程度である。検査用ス
イッチ回路34Aの他方のスイッチ端子34bは、基準
電位に接続してある。このスイッチ回路34Aは、共通
電極端子線33に接続してある検査用スイッチ回路34
Bと同期して動作するようになっている。共通電極端子
線33には、I/Vアンプ38を介して判定手段40に
接続してある。判定手段40は、例えば画像処理装置で
構成され、I/Vアンプ38を通じて入力してくる画素
情報を解析するようになっている。
First, as shown in FIG. 7, an inspection switch circuit 34A is connected to the video signal input terminal line 32. One switch terminal 3 of the inspection switch circuit 34A
4a is connected to the inspection signal writing power supply 36. The voltage applied from the writing power supply 36 is LC
This is about the same as the voltage when D is actually driven. The other switch terminal 34b of the inspection switch circuit 34A is connected to the reference potential. The switch circuit 34A includes a test switch circuit 34 connected to the common electrode terminal line 33.
It operates in synchronization with B. The common electrode terminal line 33 is connected to a determination unit 40 via an I / V amplifier 38. The determination unit 40 is configured by, for example, an image processing device, and analyzes pixel information input through the I / V amplifier 38.

【0035】検査用スイッチ回路34Aは、一定の周期
で、端子34aへの接続と、端子34bへの接続とに切
り替わるように構成してある。しかも、この検査用スイ
ッチ回路34Aの動作に同期して、検査用スイッチ回路
34Bも、基準電位へ接続する場合と、基準電位への接
続をオープンにする場合とに切り替わるようになってい
る。すなわち、検査信号書き込み用電源36から、ビデ
オ入力端子線32、データ線28を通じて、容量素子8
へ順次電荷を蓄積させて、検査信号の書き込みを行う場
合には、スイッチ回路34Bは、基準電位に接続され、
判定手段40では、電位の読み出しを行わない。また、
スイッチ回路34Aがスイッチ端子34bに接続するよ
うに切り替わった場合には、スイッチ回路34Bがオー
プンとなり、各容量素子8に蓄積されている電荷を順次
読み出し、その放電電流を電圧に変換して判定手段40
によりモニタするようになっている。
The inspection switch circuit 34A is configured to switch between connection to the terminal 34a and connection to the terminal 34b at a constant cycle. In addition, in synchronization with the operation of the inspection switch circuit 34A, the inspection switch circuit 34B switches between a case where the connection to the reference potential is established and a case where the connection to the reference potential is opened. That is, from the inspection signal writing power supply 36, through the video input terminal line 32 and the data line 28,
When the test signal is written by sequentially accumulating electric charges to the switch circuit 34B, the switch circuit 34B is connected to the reference potential,
The determination means 40 does not read the potential. Also,
When the switch circuit 34A is switched to be connected to the switch terminal 34b, the switch circuit 34B is opened, sequentially reads out the charges accumulated in each of the capacitance elements 8, converts the discharge current into a voltage, and converts the discharge current into a voltage. 40
Monitor.

【0036】このスイッチの切り替えの周期は、特に限
定されないが、例えば、ビデオの制御信号の一つである
フィルード信号に同期させて行うことができる。フィー
ルド信号は、図3(A)に示すように、所定の周期で繰
り返されるので、検査用スイッチ回路34A,34Bの
切り替えを、同図(B),(C)に示すように、最初の
1フィールド時間で、書き込み用電圧V1 の印加による
検査信号の書き込みを行い(図中aパターン)、次のフ
ィールド時間で検査信号の読み込みを行い(図中bパタ
ーン)、aパターンとbパターンとを繰り返すことによ
り検査を行う。なお、図4中、(A)は、フィールド信
号のタイムチャートを示し、(B)は、ビデオ信号入力
端子線32の電位状態を示すタイムチャートを示し、同
図(C)は、検査用スイッチ回路34のスイッチ切り替
え状態を示すタイムチャートである。検査用スイッチ回
路34A,34Bの切り替えは、たとえば、図7に示す
駆動信号発生手段35に基づき行なわれる。駆動信号発
生手段35は、検査装置の一部として用いられ、水平走
査回路24および垂直走査回路22に対して駆動信号を
供給する。この駆動信号には、図3(A)に示すフィー
ルド信号が含まれる。
The switching cycle of this switch is not particularly limited. For example, it can be performed in synchronization with a field signal which is one of video control signals. Since the field signal is repeated at a predetermined period as shown in FIG. 3A, the switching of the inspection switch circuits 34A and 34B is performed by changing the first one as shown in FIGS. 3B and 3C. At the field time, the inspection signal is written by applying the write voltage V1 (pattern a in the figure), and the inspection signal is read at the next field time (pattern b), and the pattern a and the pattern b are repeated. Inspection is carried out. 4A shows a time chart of a field signal, FIG. 4B shows a time chart showing a potential state of the video signal input terminal line 32, and FIG. 4C shows a test switch. 5 is a time chart illustrating a switch switching state of a circuit 34. The switching of the inspection switch circuits 34A and 34B is performed based on, for example, the drive signal generating means 35 shown in FIG. The drive signal generating means 35 is used as a part of the inspection device, and supplies a drive signal to the horizontal scanning circuit 24 and the vertical scanning circuit 22. This drive signal includes the field signal shown in FIG.

【0037】図3(A)に示すフィールド信号に同期し
て、検査用スイッチ回路34Aが、一方の端子34a側
に接続された場合には、水平走査回路24および垂直走
査回路22も、フィールド信号に同期して駆動され、マ
トリックス状に配置された1フィールド分の駆動用セル
10を順次走査する。その際に、各駆動用セル回路10
の容量素子8には、書き込み用電源36からの電圧V1
と共通電源端子線33からの電圧の差が印加され、電荷
が蓄積される。例えば、電圧V1 が12ボルトであり、
共通電源端子線33からの電圧が6ボルト程度であり、
その差の電圧が容量素子8に印加される。
When the inspection switch circuit 34A is connected to one terminal 34a in synchronization with the field signal shown in FIG. 3A, the horizontal scanning circuit 24 and the vertical scanning circuit 22 also transmit the field signal. , And sequentially scans the driving cells 10 for one field arranged in a matrix. At this time, each driving cell circuit 10
The voltage V1 from the writing power source 36 is
And a voltage difference from the common power supply terminal line 33 is applied, and the electric charge is accumulated. For example, if the voltage V1 is 12 volts,
The voltage from the common power supply terminal line 33 is about 6 volts,
The difference voltage is applied to the capacitor 8.

【0038】そして、次のフィールド信号がくると、検
査用スイッチ回路34Aの接続が、端子34b側に切り
替わると共に、検査用スイッチ回路34Bが、オープン
となる。それと同時に、水平走査回路24および垂直走
査回路22は、フィールド信号に同期して、1フィール
ド分の駆動用セル10の走査を順次開始する。すると、
共通電源端子線32には、走査の順序に応じて、各駆動
用セル10の容量素子8に蓄積された電荷に相当する検
出信号が流れる。
When the next field signal comes, the connection of the inspection switch circuit 34A is switched to the terminal 34b, and the inspection switch circuit 34B is opened. At the same time, the horizontal scanning circuit 24 and the vertical scanning circuit 22 sequentially start scanning the driving cells 10 for one field in synchronization with the field signal. Then
A detection signal corresponding to the charge stored in the capacitor 8 of each driving cell 10 flows through the common power supply terminal line 32 in accordance with the scanning order.

【0039】各駆動用セル10のスイッチ素子6および
容量素子8が正常である場合には、前回のフィールド時
間において容量素子に蓄積された電荷は、ほぼそのまま
の状態を保持し、次のフィールド時間の読み出し時に放
電される。したがって、各駆動用セル回路10における
電荷の放電による電流を、アンプ38で電圧に変換し、
それを判定手段40により順次検知することで、各駆動
用セル10の動作が正常であることが確認される。ま
た、所定の駆動用セル10のスイッチ素子6あるいは容
量素子8に異常がある場合には、その異常があるセル回
路10からの放電電流は、正常な場合に比較して、異常
に低くなるなどの欠陥を観察できる。
When the switching element 6 and the capacitance element 8 of each driving cell 10 are normal, the electric charge accumulated in the capacitance element in the previous field time keeps almost the same state, and the next field time Is discharged at the time of reading. Therefore, the current due to the discharge of the electric charge in each driving cell circuit 10 is converted into a voltage by the amplifier 38,
By sequentially detecting this by the determination means 40, it is confirmed that the operation of each driving cell 10 is normal. Further, when there is an abnormality in the switch element 6 or the capacitance element 8 of the predetermined driving cell 10, the discharge current from the abnormal cell circuit 10 becomes abnormally low as compared with the normal case. Defects can be observed.

【0040】例えば、図4の実線に示すように、各画素
に対応するセル回路10が正常である場合には、書き込
み時Xから読み込み時Yまでの1フィールド時間では、
各容量素子8の両端電位は、自然放電などにより多少減
少するが、ほとんど変化しない。そこで、判定手段40
では、各容量素子8に蓄積された電荷のY点における値
を読み込み、正常であることを判別できる。ところが、
例えばセル回路のスイッチ素子などに異常があり、リー
ク電流が大きすぎる場合には、1フィールド時間の間に
図中点線Zのような軌跡を辿り、読み出し時には、Y点
に比べてきわめて低いY1 点の電位を読み込むことにな
る。また、容量素子8の端子接続が不完全の場合(キャ
パシタがオープン)などには、図中点線Vのような軌跡
を辿り、容量素子への電荷の蓄積ができない。
For example, as shown by the solid line in FIG. 4, when the cell circuit 10 corresponding to each pixel is normal, during one field time from writing X to reading Y,
The potential at both ends of each capacitor element 8 is slightly reduced due to spontaneous discharge or the like, but hardly changes. Therefore, the judgment means 40
Then, the value at the point Y of the electric charge accumulated in each capacitance element 8 is read, and it can be determined that the electric charge is normal. However,
For example, if there is an abnormality in the switch element of the cell circuit and the leakage current is too large, the trajectory shown by the dotted line Z in the figure is followed during one field time, and the Y1 point is much lower than the Y point at the time of reading. Will be read. Further, when the terminal connection of the capacitor 8 is incomplete (the capacitor is open) or the like, a locus as indicated by a dotted line V in the figure is followed, and charge cannot be accumulated in the capacitor.

【0041】LCDでは、液晶表示表面の明るさは、こ
の1フィールド分の容量素子8における電位の変化に影
響を受ける。したがって、本実施例のような方法を用い
て、液晶注入前のアクティブマトリックス基板の検査を
行えば、液晶注入後に画素欠陥と成る異常を、比較的精
度良く検査することができる。言い替えれば、本発明の
方法を用いて検査を行えば、実駆動時の表示の欠陥レベ
ルとの相関がある結果を得ることができる。
In an LCD, the brightness of the liquid crystal display surface is affected by the change in potential of the capacitor 8 for one field. Therefore, if the active matrix substrate is inspected before injecting the liquid crystal using the method as in the present embodiment, it is possible to inspect with relatively high accuracy an abnormality that causes a pixel defect after injecting the liquid crystal. In other words, if the inspection is performed using the method of the present invention, it is possible to obtain a result having a correlation with the display defect level at the time of actual driving.

【0042】本実施例の判定手段40を用いて判定する
ことができる具体的な欠陥としては、次のような欠陥を
例示することができる。 (1)容量素子8の端子接続が不完全(キャパシタがオ
ープン)の場合の欠陥。 この場合には、欠陥画素に対応する部分において、放電
電流が検出されない。図4の点線Vで示すように、容量
素子への電荷の蓄積ができないからである。 (2)容量素子8がショートしている欠陥。 この場合には、欠陥画素に対応する部分で、周辺画素に
比較し、大きな放電電流が検出される。共通電極端子線
33から直接電流が流れるからである。 (3)スイッチ素子6が常時オンとなっている欠陥。 この場合には、欠陥画素を含むデータ線28において、
放電電流が減少する。欠陥画素に相当するセル回路10
のスイッチ素子6が、同一データ線28に接続してある
他のセル回路10の読み出しに影響を与えるからであ
る。 (4)スイッチ素子6が常時オフとなる欠陥。 この場合には、欠陥画素に相当する部分で、放電電流が
検出されない。スイッチ素子6を選択しても、オンしな
いからである。 (5)容量素子8にリークが生じている欠陥。 この場合には、欠陥画素に相当する部分から検出される
放電電流が、周辺の画素に相当する部分に対して低く検
出される。図4の点線Zに示すように、リーク電流によ
り、電荷の蓄積保持が不完全になるからである。 (6)ゲート線26が断線している欠陥。 この場合には、同一のゲート線26からの放電電流が検
出されない。 (7)データ線28が断線している欠陥。 この場合には、同一のデータ線28からの放電電流が検
出されない。
The following defects can be exemplified as specific defects that can be determined by using the determination means 40 of the present embodiment. (1) Defects when the terminal connection of the capacitive element 8 is incomplete (the capacitor is open). In this case, no discharge current is detected in a portion corresponding to the defective pixel. This is because, as shown by the dotted line V in FIG. 4, charge cannot be accumulated in the capacitor. (2) A defect in which the capacitor 8 is short-circuited. In this case, a larger discharge current is detected in the portion corresponding to the defective pixel than in the surrounding pixels. This is because a current flows directly from the common electrode terminal line 33. (3) A defect in which the switch element 6 is always on. In this case, in the data line 28 including the defective pixel,
The discharge current decreases. Cell circuit 10 corresponding to defective pixel
This is because the switch element 6 has an effect on reading of another cell circuit 10 connected to the same data line 28. (4) A defect that the switch element 6 is always turned off. In this case, no discharge current is detected in a portion corresponding to the defective pixel. This is because even if the switch element 6 is selected, it does not turn on. (5) A defect in which a leak has occurred in the capacitor 8. In this case, the discharge current detected from the portion corresponding to the defective pixel is detected lower than the portion corresponding to the peripheral pixels. This is because, as shown by the dotted line Z in FIG. 4, the accumulation and retention of electric charges become incomplete due to the leak current. (6) A defect in which the gate line 26 is disconnected. In this case, no discharge current from the same gate line 26 is detected. (7) A defect in which the data line 28 is disconnected. In this case, no discharge current from the same data line 28 is detected.

【0043】本実施例では、この他の欠陥モードについ
ても、判定手段40により検出された画素電圧を分析す
ることにより、欠陥を検出し、欠陥の種類を判別するこ
とが可能である。特に、図7に示すような本発明の実施
例では、図2に示す実施例に比較し、共通電源端子線3
3から各容量素子8の電荷を読み取るようにしており、
ビデオ信号入力端子線32から容量素子8の電荷を読み
取る構成ではないので、以下に示すような利点を有して
いる。
In this embodiment, for other defect modes as well, it is possible to detect a defect and analyze the type of the defect by analyzing the pixel voltage detected by the judging means 40. Particularly, in the embodiment of the present invention as shown in FIG. 7, compared to the embodiment shown in FIG.
The charge of each capacitance element 8 is read from 3.
The configuration does not read the charge of the capacitor 8 from the video signal input terminal line 32, and thus has the following advantages.

【0044】すなわち、図7に示す実施例では、ビデオ
信号入力端子線32に対し、検査用スイッチ回路34を
接続し、検査用スイッチ回路34の一方のスイッチ端子
34aを、検査信号書き込み用電源36に対して接続
し、他方のスイッチ端子34bをアンプ38および判定
手段40に接続することにより、共通電極端子線33か
ら、容量素子8からの電荷の読み出しを行っている。
That is, in the embodiment shown in FIG. 7, the inspection switch circuit 34 is connected to the video signal input terminal line 32, and one of the switch terminals 34a of the inspection switch circuit 34 is connected to the inspection signal writing power source 36. , And the other switch terminal 34 b is connected to the amplifier 38 and the judging means 40, thereby reading out charges from the capacitor 8 from the common electrode terminal line 33.

【0045】したがって、図7に示す本実施例の回路構
成で、容量素子8の電荷の読み出しを行う場合における
書き込み時の容量素子の電圧Vと読み出し電圧Vxとの
関係を示す等価回路図は、図8に示される。一方、図2
に示す実施例の回路構成で、容量素子8の電荷の読み出
しを行う場合における書き込み時の容量素子の電圧Vと
読み出し電圧Vxとの関係を示す等価回路図は、図9に
示される。図8および図9中、Csは、容量素子8の容
量であり、Csig1は、ビデオ信号入力端子線32に寄生
する寄生容量であり、Csig2は、データ線28に寄生す
る寄生容量である。
Therefore, in the circuit configuration of the present embodiment shown in FIG. 7, an equivalent circuit diagram showing the relationship between the voltage V of the capacitive element at the time of writing and the read voltage Vx when reading out the charge of the capacitive element 8 is as follows. As shown in FIG. On the other hand, FIG.
FIG. 9 is an equivalent circuit diagram showing the relationship between the voltage V of the capacitive element at the time of writing and the read voltage Vx in the case where the charge of the capacitive element 8 is read in the circuit configuration of the embodiment shown in FIG. 8 and 9, Cs is the capacitance of the capacitor 8, C sig1 is a parasitic capacitance parasitic on the video signal input terminal line 32, and C sig2 is a parasitic capacitance parasitic on the data line 28. .

【0046】図9に示す等価回路に基づき、容量素子8
に対し、Q=Cs×Vの電荷が蓄積されたとして、容量
素子の電圧Vと読み出し電圧Vxとの関係を求めると、
下記の数式1となる。これに対し、図8に基づき、本実
施例における書き込み時の容量素子の電圧Vと読み出し
電圧Vxとの関係を求めると、下記の数式2となる。
Based on the equivalent circuit shown in FIG.
On the other hand, assuming that the charge of Q = Cs × V is accumulated, the relationship between the voltage V of the capacitive element and the read voltage Vx is obtained.
Equation 1 below is obtained. On the other hand, the relationship between the voltage V of the capacitive element at the time of writing and the read voltage Vx at the time of writing in the present embodiment is calculated based on FIG.

【数1】 (Equation 1)

【数2】 上記数式1,2を比較すると、数式2における読み出し
電圧Vxが、数式1における読み出し電圧Vxに比較
し、大きくなることが判明する。つまり、図2に示す実
施例に比較して、図7に示す本実施例の方法によれば、
読み出し電圧Vx(すなわち検出レベル)を大きく取る
ことができる。例えば、Csig1が4pFであり、Csig2
が20pFであり、Csが150fFの場合には、第1
実施例を示す数式1で求めた検出レベルVxは、約0.
006×Vとなり、これに対し、第2実施例を示す数式
2で求めた検出レベルVxは約0.03×Vとなり、大
幅に検出レベルが向上することが確かめられる。検出レ
ベルが向上すれば、判定手段40での画素欠陥の検出あ
るいは欠陥の種類の判定の精度が向上する。
(Equation 2) Comparing Expressions 1 and 2, it is found that the read voltage Vx in Expression 2 is higher than the read voltage Vx in Expression 1. That is, compared to the embodiment shown in FIG. 2, according to the method of this embodiment shown in FIG.
The read voltage Vx (that is, the detection level) can be increased. For example, C sig1 is 4 pF and C sig2
Is 20 pF and Cs is 150 fF, the first
The detection level Vx obtained by Expression 1 showing the embodiment is about 0.5.
006 × V, whereas the detection level Vx obtained by Expression 2 showing the second embodiment is about 0.03 × V, which confirms that the detection level is greatly improved. If the detection level is improved, the accuracy of detection of a pixel defect or determination of the type of a defect by the determination unit 40 is improved.

【0047】図10は、本発明の第3実施例に係る画素
欠陥の検出方法を示す回路図である。図10に示す実施
例では、ビデオ信号入力端子線32を、常時、基準電位
に接地し、共通電極端子線33に対し、検査用スイッチ
回路34Cを設け、一方のスイッチ端子34aを検査信
号書き込み用電源36に対して接続し、他方のスイッチ
端子34bをI/Vアンプ38を介して判定手段40に
接続してある。
FIG. 10 is a circuit diagram showing a pixel defect detecting method according to the third embodiment of the present invention. In the embodiment shown in FIG. 10, the video signal input terminal line 32 is always grounded to the reference potential, an inspection switch circuit 34C is provided for the common electrode terminal line 33, and one of the switch terminals 34a is used for writing the inspection signal. The other switch terminal 34b is connected to the determination means 40 via the I / V amplifier 38.

【0048】このような実施例における書き込み時の容
量素子の電圧Vと読み出し電圧Vxとの関係を示す等価
回路図は、図7に示す実施例と同様に、図8に示す回路
構成となり、読み出し時の検出レベルが向上することに
なる。また、上述した各実施例では、液晶を注入する前
のアクティブマトリックス基板4を用いて、将来生じる
であろう画素欠陥を検出するように構成したが、液晶を
注入後においても、本方式を改善することで適用可能で
ある。液晶を注入した後の駆動回路を含む等価回路は、
容量素子8に対して並列に、容量成分として、容量素子
の容量の数%の容量が加わる程度なので、等価回路は図
7に示す回路とほぼ同じであるが、液晶の注入後には、
駆動回路20に対し、一定の直流電圧を印加すると、電
気分解を起こすおそれがある。これを回避するために、
図3に示すa,b,c,bのパターンで、1フィールド
毎に、各駆動用セルへの書き込みと読み出しとを繰り返
せば良い。a,b,c,bのパターンで、書き込みと読
み出しとを繰り返せば、最初のフィールドの書き込み用
電圧V1 と、次のフィールドの書き込み用電圧V2 とは
同一ではないことから、共通電極端子線33に対して
(V1 +V2 )/2の直流電圧を加えることで、液晶に
は、交流電圧が印加されることになり、液晶の電気分解
のおそれはない。また、このパターンcによって、画素
に対応する液晶および駆動用セルに、+方向に電位をか
けた場合と一方向に電位をかけた場合の、2つの条件で
の同時測定が可能となる。このような本発明の方法を、
液晶注入後のLCDの検査に対して行う利点として、欠
陥アドレスの特定ができる点や、実際の表示を見ないで
ある程度の評価が可能である点が挙げられる。
An equivalent circuit diagram showing the relationship between the voltage V of the capacitive element at the time of writing and the read voltage Vx in such an embodiment has the circuit configuration shown in FIG. 8 as in the embodiment shown in FIG. The detection level at the time is improved. In each of the embodiments described above, the active matrix substrate 4 before the injection of the liquid crystal is used to detect a pixel defect that may occur in the future. It is applicable by doing. The equivalent circuit including the drive circuit after injecting liquid crystal is
The equivalent circuit is almost the same as the circuit shown in FIG. 7 since a capacitance of several% of the capacitance of the capacitance element is added as a capacitance component in parallel with the capacitance element 8.
When a constant DC voltage is applied to the drive circuit 20, electrolysis may occur. To avoid this,
Writing and reading to and from each driving cell may be repeated for each field in the patterns a, b, c, and b shown in FIG. If writing and reading are repeated in the patterns a, b, c, and b, the writing voltage V1 in the first field is not the same as the writing voltage V2 in the next field. By applying a DC voltage of (V1 + V2) / 2 to the liquid crystal, an AC voltage is applied to the liquid crystal, and there is no fear of electrolysis of the liquid crystal. Further, the pattern c enables simultaneous measurement under two conditions, that is, when a potential is applied in the + direction and when a potential is applied in one direction to the liquid crystal and the driving cell corresponding to the pixel. Such a method of the present invention,
Advantages of the inspection of the LCD after liquid crystal injection include the fact that a defect address can be specified and that some evaluation can be performed without looking at an actual display.

【0049】また、本発明の方法は、水平走査回路24
および垂直走査回路22が組み込まれていないアクティ
ブマトリックス基板に対しても適用できる。その場合に
は、各駆動用セル回路10を順次駆動する回路を、基板
に対して外付けすることにより、本発明の方法を使用す
ることが可能である。この実施例の場合には、従来例の
方法であるX,Y列に直接針をたてて、各画素に対応す
る駆動用セルをDC(直流)テストする方法に比較し
て、実時間で測定できる点が優れている。
Further, the method of the present invention employs a horizontal scanning circuit 24.
Also, the present invention can be applied to an active matrix substrate in which the vertical scanning circuit 22 is not incorporated. In that case, the method of the present invention can be used by externally attaching a circuit for sequentially driving each of the driving cell circuits 10 to the substrate. In the case of this embodiment, a needle is directly set on the X and Y columns, which is a method of the related art, and a driving cell corresponding to each pixel is tested in DC (direct current) in real time. It is excellent in that it can be measured.

【0050】さらに、上述した実施例では、1フィール
ド周期で、書き込みと読み出しとを繰り返したが、この
周期を変更することも本発明では可能である。この周期
を変更することにより、任意時間を経過した後の容量素
子に貯えられている電荷情報を読み出すことが可能にな
り、さらに進んだLCDの不良解析などに用いることも
可能である。
Further, in the above-described embodiment, writing and reading are repeated in one field cycle. However, the present invention can change this cycle. By changing this cycle, it is possible to read out the charge information stored in the capacitor after an elapse of an arbitrary time, and it is possible to use the information for further advanced failure analysis and the like.

【0051】具体的には、周期の変更は、垂直走査回路
22を一時的に止めることなどにより、1画素周期
(0.0nSの単位)から、1H周期ないし数フィール
ド周期まで可変可能である。
More specifically, the period can be changed from one pixel period (in units of 0.0 ns) to 1H period to several field periods by temporarily stopping the vertical scanning circuit 22 or the like.

【0052】また、本発明の実施例としては、I/Vア
ンプ38として、図11に示すように、仮想短絡である
が、アンプの接地側端子50をグランドに接地しない
で、定電圧源52に接続してあるI/Vアンプ38aを
用いている。定電圧源52から印加される電圧(仮に、
仮想電位と称する)としては、特に限定されないが、+
0.5〜11ボルト、好ましくは、実駆動時の共通電極
端子線33に印加される電圧である6ボルト程度がよ
い。なお、図11中、符号54,56は、増幅ゲインを
得るための抵抗である。
Further, as an embodiment of the present invention, an I / V
As shown in FIG. 11, an I / V amplifier 38a connected to a constant voltage source 52 without causing the ground terminal 50 of the amplifier to be grounded, as shown in FIG. The voltage applied from the constant voltage source 52 (tentatively,
The term “virtual potential” is not particularly limited.
0.5 to 11 volts, and preferably about 6 volts, which is the voltage applied to the common electrode terminal line 33 during actual driving. In FIG. 11, reference numerals 54 and 56 are resistors for obtaining an amplification gain.

【0053】上述した各実施例で、検査装置の一部とし
て用いるI/Vアンプ38として、各容量素子8に蓄積
された電荷に相当する電流を接地側に流し、電流を電圧
に変換して、各画素毎の欠陥を検出する通常の仮想短
絡かつ仮想接地のアンプ38を用いた場合には、以下に
示す課題を有していることが本発明者等によって見い出
されている。すなわち、図12(A)に示すように、検
査中において、ある時点で走査されない各スイッチ素子
6のソース側端子Sに対しては、仮想接地の電圧(0
V)が印加されるが、この時ゲート線26の電圧も0ボ
ルトであり、完全に正常なスイッチ素子であれば、スイ
ッチ素子6はオンしない。ところが、たとえばTFTで
構成されるスイッチ素子6は、図13に示すように、ゲ
ート側端子Gの電圧とソース側端子Sの電圧との電圧差
Vgsが0ボルトであっても、スイッチ素子6のドレイン
側端子Dへ流れる電流Idは、必ずしも0にはならない
場合がある。すなわち、スイッチ素子6としてのトラン
ジスタがオフになりきらない場合がある。トランジスタ
の製造誤差などにより、Vgsに対するId の特性曲線
は、Vgsのプラス側あるいはマイナス側にずれるなどの
理由による。
In each of the above-described embodiments , as the I / V amplifier 38 used as a part of the inspection device, a current corresponding to the electric charge accumulated in each capacitance element 8 flows to the ground side, and the current is converted into a voltage. , to detect defects in each pixel, the normal virtual short
It has been found by the present inventors that the following problems are encountered when the amplifier 38 having a short circuit and virtual grounding is used. That is, as shown in FIG. 12A, the virtual ground voltage (0) is applied to the source side terminal S of each switch element 6 that is not scanned at a certain time during the inspection.
V) is applied. At this time, the voltage of the gate line 26 is also 0 volt, and if the switch element is completely normal, the switch element 6 does not turn on. However, as shown in FIG. 13, for example, the switching element 6 composed of a TFT has a voltage difference Vgs between the voltage of the gate terminal G and the voltage of the source terminal S of 0 volts. The current Id flowing to the drain terminal D may not always be zero. That is, the transistor as the switch element 6 may not be completely turned off. This is because the characteristic curve of Id with respect to Vgs shifts to the plus side or the minus side of Vgs due to a transistor manufacturing error or the like.

【0054】液晶装置の実駆動時には、ビデオ信号入力
端子線32には、たとえば1.5〜10.5ボルトの電
圧が常時印加されており、スイッチ素子6を構成するト
ランジスタのソース側端子Sには、1.5ボルト以上の
電圧が印加される。その結果、実駆動時における走査さ
れていないトランジスタのVgsは、−1.5ボルト以下
となり、図13に示すように、所定の誤差範囲内の製造
誤差のトランジスタでは、走査されていないトランジス
タには、電流Idがほとんど流れず(オフ状態)、誤作
動しない。
When the liquid crystal device is actually driven, a voltage of, for example, 1.5 to 10.5 volts is constantly applied to the video signal input terminal line 32, and is applied to the source terminal S of the transistor constituting the switch element 6. Is applied with a voltage of 1.5 volts or more. As a result, Vgs of the unscanned transistor at the time of actual driving is −1.5 volts or less, and as shown in FIG. 13, among the transistors having a manufacturing error within a predetermined error range, the unscanned transistor has , The current Id hardly flows (off state), and no malfunction occurs.

【0055】ところが、検査時においては、走査されて
いないスイッチ素子6であるトランジスタのVgsは完全
に0ボルトとなり、実駆動時に正常に動作するトランジ
スタでも、リーク電流が流れる(トランジスタのオン状
態)おそれがある。このため、実駆動時には正常に動作
するスイッチ素子6としてのトランジスタでも、正常ト
ランジスタでないとして誤検出されるおそれが残る。こ
のような課題は、スイッチ素子6がトランジスタ以外の
素子の場合も同様である。
However, at the time of inspection, Vgs of the transistor which is not scanned and which is the switch element 6 becomes completely 0 V, and a leak current may flow (the transistor is in an ON state) even in a normally operating transistor during actual driving. There is. For this reason, even if the transistor as the switch element 6 operates normally during actual driving, there is a risk that the transistor may be erroneously detected as not a normal transistor. Such a problem is the same when the switch element 6 is an element other than a transistor.

【0056】本実施例では、図11に示すように、アン
プ38aを仮想短絡状態とし、アンプ38aの接地側端
子50に定電圧を供給するように構成してあるので、検
査中において走査されていない各スイッチ素子6に対
し、実駆動時と同様に、駆動が抑制される極性の電圧が
印加される。その結果、実駆動時において正常なスイッ
チ素子を、欠陥スイッチ素子として誤判断するおそれが
なくなる。すなわち、通常実駆動時と同じ状態の検査が
可能になる。
In the present embodiment, as shown in FIG. 11, the amplifier 38a is in a virtual short-circuit state, and a constant voltage is supplied to the ground terminal 50 of the amplifier 38a. As in the case of actual driving, a voltage having a polarity that suppresses driving is applied to each of the switching elements 6 that are not present. As a result, there is no possibility that a normal switch element during actual driving is erroneously determined as a defective switch element. That is, it is possible to inspect the same state as that in the normal driving.

【0057】また、本実施例の変形例として、図11に
示す定電圧源50から供給される仮想電位を可変にする
ことも可能である。その実施例の場合には、異なる駆動
電圧範囲のアクティブマトリックス基板の検査が可能に
なる。また、仮想電位は、共通電極端子線33に対して
印加される電位に対して、たとえば2〜3ボルトの範囲
でプラス側あるいはマイナス側に電位差を設けることに
より、容量素子8に作用する電位差を大きくさせ、測定
感度を向上させることも可能である。
As a modification of this embodiment, the virtual potential supplied from the constant voltage source 50 shown in FIG. 11 can be made variable. In the case of this embodiment, it is possible to inspect active matrix substrates in different driving voltage ranges. In addition, the virtual potential is provided with a potential difference on the plus side or the minus side in a range of, for example, 2 to 3 volts with respect to the potential applied to the common electrode terminal line 33, so that the potential difference acting on the capacitor 8 is reduced. It is also possible to increase the measurement sensitivity and improve the measurement sensitivity.

【0058】[0058]

【発明の効果】以上説明してきたように、本発明によれ
ば、液晶注入工程前のアクティブマトリックス基板を、
実際の駆動状態に類似した条件で検査することができ、
他の方式に比較して、実際の表示レベルと相関のとれた
欠陥検出を液晶注入工程の前に行うことができる。しか
も、画素欠陥となる部分を高速(例えば約5秒以下)に
検査できると共に、検査のための装置構成も従来に比較
して簡略化できる。また、検査の分解能は、容量素子の
画素保持容量に依存し、画素の大きさに依存しないた
め、画素毎の正確な検査が可能である。さらに、水平走
査回路および垂直走査回路を一体に組み込んだアクティ
ブマトリックス基板をも検査することが可能である。水
平走査回路および垂直走査回路と同期して、本発明の方
法を適用して検査を行えば、画素欠陥となる画素ライン
のアドレス位置を正確に検査することができる。さらに
また、本発明の方法は、液晶を注入後でも適用すること
ができる。
As described above, according to the present invention, the active matrix substrate before the liquid crystal injecting step can be used.
Inspection can be performed under conditions similar to actual driving conditions,
As compared with other methods, defect detection correlated with the actual display level can be performed before the liquid crystal injection step. In addition, a portion that becomes a pixel defect can be inspected at high speed (for example, about 5 seconds or less), and the configuration of the inspection apparatus can be simplified as compared with the related art. In addition, since the resolution of the inspection depends on the pixel holding capacitance of the capacitor and does not depend on the size of the pixel, an accurate inspection can be performed for each pixel. Further, it is possible to inspect an active matrix substrate in which a horizontal scanning circuit and a vertical scanning circuit are integrated. If the inspection is performed by applying the method of the present invention in synchronization with the horizontal scanning circuit and the vertical scanning circuit, the address position of a pixel line that becomes a pixel defect can be accurately inspected. Furthermore, the method of the present invention can be applied even after liquid crystal is injected.

【0059】特に、容量素子に蓄積される電荷の検出
を、ビデオ信号入力端子線から行うのではなく、各容量
素子の片側電極端子に直接接続される共通電極端子線か
ら行えば、データ線に基づく寄生容量の影響を極力防止
して、各容量素子に蓄積される電荷の検出レベルを大き
くとることが可能になり、検出精度を高めることが可能
になる。
In particular, if the detection of the electric charge stored in the capacitance element is performed not from the video signal input terminal line but from the common electrode terminal line directly connected to one electrode terminal of each capacitance element, the data line can be detected. As a result, it is possible to increase the detection level of the electric charge accumulated in each capacitance element by minimizing the influence of the parasitic capacitance based on the parasitic capacitance, thereby improving the detection accuracy.

【0060】また、容量素子に蓄積された電荷を読み出
して画素の欠陥を判断する検出回路中のアンプを仮想短
絡状態とし、アンプの接地側端子に定電圧を供給するよ
うに構成すれば、検査中において走査されていない各ス
イッチ素子に対し、実駆動時と同様に、駆動が抑制され
る極性の電圧が印加される。その結果、実駆動時におい
て正常なスイッチ素子を、欠陥スイッチ素子として誤判
断するおそれがなくなる。すなわち、通常実駆動時と同
じ状態の検査が可能になる。
If the amplifier in the detection circuit for reading out the charge stored in the capacitance element and judging a pixel defect is placed in a virtual short circuit state and a constant voltage is supplied to the ground terminal of the amplifier, the inspection can be performed. A voltage having a polarity that suppresses driving is applied to each switch element that is not scanned in the same manner as in actual driving. As a result, there is no possibility that a normal switch element during actual driving is erroneously determined as a defective switch element. That is, it is possible to inspect the same state as that in the normal driving.

【図面の簡単な説明】[Brief description of the drawings]

【図1】アクティブマトリックス基板を有する液晶表示
装置(LCD)の要部概略断面図である。
FIG. 1 is a schematic sectional view of a main part of a liquid crystal display (LCD) having an active matrix substrate.

【図2】本発明の第1実施例に係るアクティブマトリッ
クス基板のアクティブマトリックス回路に画素欠陥検出
装置を接続した場合の回路構成を示す概略図である。
FIG. 2 is a schematic diagram showing a circuit configuration when a pixel defect detection device is connected to an active matrix circuit of the active matrix substrate according to the first embodiment of the present invention.

【図3】アクティブマトリックス基板の検査を行うため
にアクティブマトリックス回路に印加される検査用駆動
信号のタイムチャート図である。
FIG. 3 is a time chart of an inspection drive signal applied to an active matrix circuit for inspecting an active matrix substrate.

【図4】画素欠陥判定回路による判定手法を示すグラフ
である。
FIG. 4 is a graph showing a determination method by a pixel defect determination circuit.

【図5】容量素子の種類を示す平面図である。FIG. 5 is a plan view showing types of capacitive elements.

【図6】容量素子の種類を示す等価回路図である。FIG. 6 is an equivalent circuit diagram showing types of capacitive elements.

【図7】本発明の第2の実施例に係るアクティブマトリ
ックス基板のアクティブマトリックス回路に画素欠陥検
出装置を接続した場合の回路構成を示す概略図である。
FIG. 7 is a schematic diagram showing a circuit configuration when a pixel defect detection device is connected to an active matrix circuit of an active matrix substrate according to a second embodiment of the present invention.

【図8】本発明の第2実施例に係るアクティブマトリッ
クス基板の検査工程時における容量素子に蓄積されてい
る電荷の読み出し時の等価回路図である。
FIG. 8 is an equivalent circuit diagram at the time of reading out charges accumulated in a capacitance element during an inspection process of an active matrix substrate according to a second embodiment of the present invention.

【図9】本発明の第1実施例に係るアクティブマトリッ
クス基板の検査工程時における容量素子に蓄積されてい
る電荷の読み出し時の等価回路図である。
FIG. 9 is an equivalent circuit diagram at the time of reading out charges accumulated in the capacitance element during the inspection step of the active matrix substrate according to the first embodiment of the present invention.

【図10】本発明の第3の実施例に係るアクティブマト
リックス基板の検査工程時における容量素子に蓄積され
ている電荷の読み出し時の等価回路図である。
FIG. 10 is an equivalent circuit diagram at the time of reading out charges accumulated in a capacitance element during an inspection process of an active matrix substrate according to a third embodiment of the present invention.

【図11】本発明のその他の実施例で用いるI/Vアン
プの一例を示す回路図である。
FIG. 11 is a circuit diagram showing an example of an I / V amplifier used in another embodiment of the present invention.

【図12】検査時と実駆動時とで、ある時点で走査され
ないトランジスタに印加される電圧の印加状態を示す概
略図である。
FIG. 12 is a schematic diagram showing an applied state of a voltage applied to a transistor that is not scanned at a certain point in time during inspection and actual driving.

【図13】本発明の実施例で用いるスイッチ素子として
のトランジスタの特性を示すグラフである。
FIG. 13 is a graph showing characteristics of a transistor as a switch element used in an example of the present invention.

【符号の説明】[Explanation of symbols]

2…LCD 4…アクティブマトリックス基板 6…スイッチ素子 8…容量素子 10…駆動用セル 14…対向基板 16…対向電極 18…液晶層 20…アクティブマトリックス回路 22…垂直走査回路 24…水平走査回路 26…ゲート線 28…データ線 30…スイッチ回路 32…ビデオ入力端子線 33…共通電極端子線 34,34A,34B,34C…検査用スイッチ回路 35…駆動信号発生手段 36…書き込み用電源 38,38a…I/Vアンプ 40…判定手段 50…接地側端子 52…定電圧源 2 LCD 4 Active matrix substrate 6 Switching element 8 Capacitance element 10 Driving cell 14 Counter substrate 16 Counter electrode 18 Liquid crystal layer 20 Active matrix circuit 22 Vertical scanning circuit 24 Horizontal scanning circuit 26 Gate line 28 Data line 30 Switch circuit 32 Video input terminal line 33 Common electrode terminal line 34, 34A, 34B, 34C Test switch circuit 35 Drive signal generating means 36 Write power supply 38, 38a I / V amplifier 40 determination means 50 ground terminal 52 constant voltage source

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 祐司 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 前川 敏一 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 平2−72392(JP,A) 特開 平4−3091(JP,A) 特開 昭57−38498(JP,A) 特開 平3−142499(JP,A) 特開 平3−200121(JP,A) 特開 平5−90373(JP,A) 特開 平1−241598(JP,A) 特開 平4−9926(JP,A) 特開 平4−369685(JP,A) 特開 平5−10999(JP,A) 特開 平5−158056(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/13 101 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yuji Hayashi 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Shunichi Maekawa 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo JP-A-2-72392 (JP, A) JP-A-4-3091 (JP, A) JP-A-57-38498 (JP, A) JP-A-3-142499 (JP, A) JP-A-3-200121 (JP, A) JP-A-5-90373 (JP, A) JP-A-1-241598 (JP, A) JP-A-4-9926 (JP, A) JP-A-4-369685 (JP, A) JP-A-5-10999 (JP, A) JP-A-5-158056 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1 / 1368 G02F 1/13 101

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 画素を選択するスイッチ素子と、このス
イッチ素子に直列に接続された容量素子とから成る各画
素毎の駆動用セルが、マトリックス状に配列してあるア
クティブマトリックス基板を製造する方法において、 前記容量素子に一定の電荷を蓄積させた後、この蓄積さ
れた電荷を検出することによって、画素の欠陥を検出す
る工程を含み、 前記容量素子からの電荷の検出を行なうために、ビデオ
信号入力端子線および共通電極端子線のいずれか一方に
接続されるアンプを仮想短絡状態とし、しかもアンプの
接地側端子に正の定電圧を供給する ことを特徴とするア
クティブマトリックス基板の製造方法。
1. A method for manufacturing an active matrix substrate in which driving cells for each pixel, each of which includes a switch element for selecting a pixel and a capacitor element connected in series to the switch element, are arranged in a matrix. in, after accumulating a predetermined charge to the capacitor element, by detecting the accumulated charge, it viewed including the step of detecting the defective pixels, in order to perform the detection of the charge from the capacitive element, video
Either the signal input terminal wire or the common electrode terminal wire
Put the connected amplifier in a virtual short circuit state, and
A method of manufacturing an active matrix substrate, wherein a positive constant voltage is supplied to a ground terminal .
【請求項2】 前記容量素子からの電荷の検出を、前記
駆動用セルに対して走査用スイッチ回路を介して接続し
てあるビデオ信号入力端子線から行う請求項1に記載の
アクティブマトリックス基板の製造方法。
2. The active matrix substrate according to claim 1, wherein the detection of the electric charge from the capacitive element is performed from a video signal input terminal line connected to the driving cell via a scanning switch circuit. Production method.
【請求項3】 前記容量素子からの電荷の検出を、容量
素子の片側電極端子に接続してある共通電極端子線から
行なう請求項1に記載のアクティブマトリックス基板の
製造方法。
3. The method for manufacturing an active matrix substrate according to claim 1, wherein the detection of the electric charge from the capacitance element is performed from a common electrode terminal line connected to one electrode terminal of the capacitance element.
【請求項4】 前記容量素子への電荷の蓄積を、前記駆
動用セルに対して走査用スイッチ回路を介して接続して
あるビデオ信号入力端子線から行うことを特徴とする請
求項1〜3のいずれかに記載のアクティブマトリックス
基板の製造方法。
4. A video signal input terminal line connected to the driving cell via a scanning switch circuit to accumulate the electric charge in the capacitance element. The method for manufacturing an active matrix substrate according to any one of the above.
【請求項5】 前記容量素子への電荷の蓄積を、容量素
子の片側電極端子に接続してある共通電極端子線から行
うことを特徴とする請求項1または3に記載のアクティ
ブマトリックス基板の製造方法。
5. The method of manufacturing an active matrix substrate according to claim 1, wherein the accumulation of the electric charge in the capacitance element is performed from a common electrode terminal line connected to one electrode terminal of the capacitance element. Method.
【請求項6】 前記スイッチ素子が薄膜トランジスタで
ある請求項1〜5のいずれかに記載のアクティブマトリ
ックス基板の製造方法。
6. The method for manufacturing an active matrix substrate according to claim 1, wherein said switch element is a thin film transistor.
【請求項7】 前記基板には、容量素子の片側電極端子
に接続してある共通電極端子線が形成してある請求項1
〜6のいずれかに記載のアクティブマトリックス基板の
製造方法。
7. A common electrode terminal line connected to one side electrode terminal of the capacitor is formed on the substrate.
7. The method for manufacturing an active matrix substrate according to any one of items 6 to 6.
【請求項8】 前記容量素子の片側電極端子は、容量素
子に隣接する隣の駆動用セルのスイッチ素子を駆動する
ためのゲート線の一部で構成される請求項1または2
記載のアクティブマトリックス基板の製造方法。
One electrode terminal of claim 8, wherein said capacitive element is active according to claim 1 or 2, constituted by a portion of the gate line for driving the switching elements of the adjacent drive cells adjacent to the capacitor Manufacturing method of matrix substrate.
【請求項9】 データ線とゲート線との各交点位置に、
画素に対応するようにマトリクス状に配列された複数個
の駆動用セルと、ゲート線に接続され、ゲート線を垂直
方向に走査する垂直走査回路と、データ線に走査用スイ
ッチ回路を介して接続され、データ線を水平方向に走査
する水平走査回路と、前記水平走査回路の出力部に接続
された走査用スイッチ回路を介して、駆動用セルに接続
してあるデータ線にビデオ信号を供給するビデオ信号入
力端子線とが、同一基板上に形成してある請求項1〜8
のいずれかに記載のアクティブマトリックス基板の製造
方法。
9. At each intersection of a data line and a gate line,
A plurality of driving cells arranged in a matrix corresponding to the pixels, a vertical scanning circuit connected to the gate line and scanning the gate line in the vertical direction, and connected to the data line via a scanning switch circuit And supplying a video signal to a data line connected to the driving cell via a horizontal scanning circuit for scanning the data line in the horizontal direction and a scanning switch circuit connected to an output section of the horizontal scanning circuit. 9. The video signal input terminal line is formed on the same substrate.
The method for manufacturing an active matrix substrate according to any one of the above.
【請求項10】 データ線とゲート線との各交点位置
に、画素に対応するようにマトリクス状に配列された複
数個の駆動用セルと、ゲート線に接続され、ゲート線を
垂直方向に走査する垂直走査回路と、データ線に走査用
スイッチ回路を介して接続され、データ線を水平方向に
走査する水平走査回路と、前記水平走査回路の出力部に
接続された走査用スイッチ回路を介して、駆動用セルに
接続してあるデータ線にビデオ信号を供給するビデオ信
号入力端子線とを備え、前記駆動用セルは、画素を選択
するスイッチ素子とこのスイッチ素子に直列に接続され
る容量素子とから構成されるアクティブマトリックス基
板と、 対向電極を有し前記アクティブマトリックス基板に対向
配置された対向基板と、 前記アクティブマトリックス基板と対向基板との間に保
持された液晶層とを備えた液晶表示装置の製造方法であ
って、 前記所定のスイッチ素子に接続された容量素子に一定の
電荷を蓄積させた後、前記ビデオ信号入力端子線から前
記電荷を検出することによって、画素の欠陥を検出する
工程を含み、 前記ビデオ信号入力端子線から前記電荷を検出するとき
に、前記ビデオ信号入力端子線に接続されるアンプを仮
想短絡状態とし、しかもアンプの接地側端子に正の定電
圧を供給する ことを特徴とする液晶表示装置の製造方
法。
10. A plurality of driving cells arranged in a matrix so as to correspond to pixels at each intersection position between a data line and a gate line, and connected to the gate line to scan the gate line in a vertical direction. A vertical scanning circuit, a horizontal scanning circuit connected to the data line via a scanning switch circuit, and scanning the data line in the horizontal direction, and a scanning switch circuit connected to an output section of the horizontal scanning circuit. A video signal input terminal line for supplying a video signal to a data line connected to the driving cell, wherein the driving cell includes a switch element for selecting a pixel and a capacitor element connected in series to the switch element. An active matrix substrate, comprising: a counter substrate having a counter electrode and disposed opposite to the active matrix substrate; and an active matrix substrate and a counter substrate. A method of manufacturing a liquid crystal display device that includes a retained liquid crystal layer between, after accumulating a predetermined charge to a capacitor which is connected to the predetermined switching device, from the video signal input terminal line by detecting the charge, see contains a step of detecting a defective pixel, when detecting the charge from said video signal input terminal line
Then, temporarily connect an amplifier connected to the video signal input terminal line.
Short-circuit, and a positive constant current
A method for manufacturing a liquid crystal display device, comprising supplying pressure .
【請求項11】 データ線とゲート線との各交点位置
に、画素に対応するようにマトリクス状に配列された複
数個の駆動用セルと、ゲート線に接続され、ゲート線を
垂直方向に走査する垂直走査回路と、データ線に走査用
スイッチ回路を介して接続され、データ線を水平方向に
走査する水平走査回路と、前記水平走査回路の出力部に
接続された走査用スイッチ回路を介して、駆動用セルに
接続してあるデータ線にビデオ信号を供給するビデオ信
号入力端子線とを備え、前記駆動用セルは、画素を選択
するスイッチ素子とこのスイッチ素子に直列に接続され
ると共に片側電極端子が共通電極端子線に接続された容
量素子とから構成されるアクティブマトリックス基板
と、 対向電極を有し前記アクティブマトリックス基板に対向
配置された対向基板と、 前記アクティブマトリックス基板と対向基板との間に保
持された液晶層とを備えた液晶表示装置の製造方法であ
って、 前記ビデオ信号入力端子線および前記共通電極端子線の
いずれか一方の端子線から、前記スイッチ回路を通して
所定のスイッチ素子に接続された容量素子に一定の電荷
を蓄積させた後、前記共通電極端子線から前記電荷を検
出することによって、画素の欠陥を検出する工程を含
み、 前記共通電極端子線から前記電荷を検出するときに、前
記共通電極端子線に接続されるアンプを仮想短絡状態と
し、しかもアンプの接地側端子に正の定電圧を供給する
ことを特徴とする液晶表示装置の製造方法。
11. A plurality of driving cells arranged in a matrix so as to correspond to pixels at each intersection of a data line and a gate line, and connected to the gate line to scan the gate line in a vertical direction. A vertical scanning circuit, a horizontal scanning circuit connected to the data line via a scanning switch circuit, and scanning the data line in the horizontal direction, and a scanning switch circuit connected to an output section of the horizontal scanning circuit. A video signal input terminal line for supplying a video signal to a data line connected to the driving cell, the driving cell being connected in series with the switch element for selecting a pixel and the switch element, and having one end connected to the switch element. An active matrix substrate having an electrode terminal connected to a common electrode terminal line and a capacitive element; and a counter substrate having a counter electrode and disposed opposite to the active matrix substrate. And a liquid crystal display device comprising: a liquid crystal layer held between the active matrix substrate and a counter substrate; and a terminal of one of the video signal input terminal line and the common electrode terminal line. Detecting a defect of a pixel by detecting a charge from the common electrode terminal line after accumulating a constant charge from a line to a capacitance element connected to a predetermined switch element through the switch circuit.
Seen, when detecting the charge from the common electrode terminal line, before
The amplifier connected to the common electrode terminal line is
And a method of supplying a positive constant voltage to a ground terminal of the amplifier .
【請求項12】 画素を選択するスイッチ素子と、この
スイッチ素子に直列に接続された容量素子とから成る各
画素毎の駆動用セルが、マトリックス状に配列してある
アクティブマトリックス基板を検査する方法において、 前記容量素子に一定の電荷を蓄積させた後、各容量素子
に蓄積された電荷を検出することによって、画素の欠陥
を検出し、 前記容量素子からの電荷の検出を行なうために、ビデオ
信号入力端子線および共通電極端子線のいずれか一方に
接続されるアンプを仮想短絡状態とし、しかもアンプの
接地側端子に正の定電圧を供給する ことを特徴とするア
クティブマトリックス基板の検査方法。
12. A method for inspecting an active matrix substrate in which a driving cell for each pixel, comprising a switch element for selecting a pixel and a capacitor element connected in series to the switch element, is arranged in a matrix. In the method, after a certain amount of charge is accumulated in the capacitive element, by detecting the charge accumulated in each capacitive element, a defect of a pixel is detected , and a charge is detected from the capacitive element.
Either the signal input terminal wire or the common electrode terminal wire
Put the connected amplifier in a virtual short circuit state, and
A method for inspecting an active matrix substrate, wherein a positive constant voltage is supplied to a ground terminal .
【請求項13】 前記容量素子への電荷の蓄積工程と、
容量素子からの電荷の検出工程とを、1フィールド周期
で切り替えることを特徴とする請求項12に記載のアク
ティブマトリックス基板の検査方法。
13. A step of accumulating electric charge in the capacitance element,
13. The method for inspecting an active matrix substrate according to claim 12, wherein the step of detecting the charge from the capacitance element is switched at a cycle of one field.
【請求項14】 前記アンプの接地側端子に印加される
定電圧が、0.5〜11ボルトの範囲にある請求項12
または13に記載のアクティブマトリックス基板の検査
方法。
14. The constant voltage applied to the ground terminal of the amplifier, according to claim is in the range of 0.5 to 11 volts 12
Or an inspection method of an active matrix substrate according to item 13 .
【請求項15】 画素を選択するスイッチ素子と、この
スイッチ素子に直列に接続された容量素子とから成る各
画素毎の駆動用セルが、マトリックス状に配列してある
アクティブマトリックス基板を検査する検査装置におい
て、 各駆動用セルを順次駆動するための駆動信号を供給する
駆動信号発生手段と、前記駆動信号発生手段からの駆動
信号に合わせて、容量素子に一定の電荷を蓄積させる検
査信号書き込み手段と、 前記駆動信号発生手段からの駆動信号に合わせて、各容
量素子に蓄積された電荷を読み出し、この電荷を検出す
ることによって、画素の欠陥を検出する検出手段とを有
し、 前記検出手段の一部を構成するアンプが仮想短絡状態で
あり、アンプの接地側端子に正の定電圧を供給する定電
圧源を有する アクティブマトリックス基板の検査装置。
15. An inspection for inspecting an active matrix substrate in which driving cells for each pixel, each of which includes a switch element for selecting a pixel and a capacitor element connected in series to the switch element, are arranged in a matrix. In the apparatus, a driving signal generating means for supplying a driving signal for sequentially driving each driving cell, and a test signal writing means for accumulating a constant charge in a capacitance element in accordance with the driving signal from the driving signal generating means And detecting means for reading out the electric charge accumulated in each capacitor element in accordance with the driving signal from the driving signal generating means and detecting the electric charge, thereby detecting a pixel defect.
The amplifier constituting a part of the detection means is in a virtual short-circuit state.
Yes, a constant power supply that supplies a positive constant voltage to the ground terminal of the amplifier.
An inspection device for an active matrix substrate having a pressure source .
【請求項16】 前記検査信号書き込み手段からの容量
素子への電荷の蓄積と、各容量素子に蓄積された電荷の
検出とを、1フィールド周期で切り替える切り替えスイ
ッチとを有する請求項15に記載のアクティブマトリッ
クス基板の検査装置。
16. The switch according to claim 15 , further comprising a changeover switch for switching between the accumulation of the electric charge from the inspection signal writing means to the capacitance element and the detection of the electric charge accumulated in each capacitance element in one field cycle. Inspection equipment for active matrix substrates.
【請求項17】 前記アンプの接地側端子に印加される
定電圧が、0.5〜11ボルトの範囲にある請求項15
または16に記載のアクティブマトリックス基板の検査
装置。
17. The constant voltage applied to the ground terminal of the amplifier, according to claim 15 which is in the range of 0.5 to 11 volts
17. An inspection device for an active matrix substrate according to item 16 .
JP5738693A 1992-03-30 1993-03-17 Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method Expired - Lifetime JP3203864B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5738693A JP3203864B2 (en) 1992-03-30 1993-03-17 Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP4-103580 1992-03-30
JP10357992 1992-03-30
JP4-103579 1992-03-30
JP10358092 1992-03-30
JP5738693A JP3203864B2 (en) 1992-03-30 1993-03-17 Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method

Publications (2)

Publication Number Publication Date
JPH0643490A JPH0643490A (en) 1994-02-18
JP3203864B2 true JP3203864B2 (en) 2001-08-27

Family

ID=27296241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5738693A Expired - Lifetime JP3203864B2 (en) 1992-03-30 1993-03-17 Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method

Country Status (1)

Country Link
JP (1) JP3203864B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847223B2 (en) 2003-02-14 2005-01-25 Wintest Corporation Method and device for inspection active matrix substrate
US6864703B2 (en) 2002-07-26 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0760508B1 (en) 1995-02-01 2005-11-09 Seiko Epson Corporation Liquid crystal display device, and method of its driving
US6677171B1 (en) 1998-07-14 2004-01-13 Sharp Kabushiki Kaisha Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
JP3481465B2 (en) * 1998-07-14 2003-12-22 シャープ株式会社 Aggregated substrate of active matrix substrate
JP3614792B2 (en) 2001-04-23 2005-01-26 ウインテスト株式会社 Pixel inspection apparatus and pixel inspection method for active matrix display
JP4782956B2 (en) * 2001-09-03 2011-09-28 東芝モバイルディスプレイ株式会社 Array substrate inspection method
JP2006145959A (en) * 2004-11-22 2006-06-08 Agilent Technol Inc Measuring method of active matrix TFT array
JP4761773B2 (en) * 2005-01-06 2011-08-31 シャープ株式会社 Display device, inspection method thereof, and inspection system of display device
JP5127244B2 (en) * 2006-02-03 2013-01-23 株式会社半導体エネルギー研究所 Display device and electronic apparatus including the display device
KR101337459B1 (en) 2006-02-03 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic apparatus having the display device
JP4853705B2 (en) * 2006-02-24 2012-01-11 株式会社島津製作所 TFT array inspection method and TFT array inspection apparatus
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
TWI368780B (en) 2008-05-16 2012-07-21 Au Optronics Corp Flat-panel display device having test architecture
WO2010007824A1 (en) 2008-07-15 2010-01-21 シャープ株式会社 Display device
CN116794866B (en) * 2023-06-29 2024-05-10 京东方科技集团股份有限公司 Display panel, display device and motherboard
CN118248107A (en) * 2024-04-30 2024-06-25 深圳创维显示技术有限公司 Driving circuit unit, display driving circuit and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864703B2 (en) 2002-07-26 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices
US7129736B2 (en) 2002-07-26 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Element substrate
US7385413B2 (en) 2002-07-26 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices
US7622943B2 (en) 2002-07-26 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Electrical inspection method and method of fabricating semiconductor display devices
US6847223B2 (en) 2003-02-14 2005-01-25 Wintest Corporation Method and device for inspection active matrix substrate

Also Published As

Publication number Publication date
JPH0643490A (en) 1994-02-18

Similar Documents

Publication Publication Date Title
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
JP3203864B2 (en) Active matrix substrate manufacturing method, inspection method and apparatus, and liquid crystal display device manufacturing method
JP2758103B2 (en) Active matrix substrate and manufacturing method thereof
KR100939188B1 (en) Computer-readable media recording the inspection method and inspection apparatus of the active matrix substrate and the inspection program used therein
US7388397B2 (en) Testing method for array substrate
JP3246704B2 (en) Wiring board inspection equipment
US20070236244A1 (en) Test method, semiconductor device, and display
JPH055866A (en) Inspection method for active matrix substrate
KR20080068644A (en) Photoconductive based electrical test of transistor array
JP3614792B2 (en) Pixel inspection apparatus and pixel inspection method for active matrix display
JP2516197B2 (en) Semiconductor element inspection method
JP3963983B2 (en) TFT substrate inspection method, inspection apparatus, and control method of inspection apparatus
Kido et al. Optical charge-sensing method for testing and characterizing thin-film transistor arrays
KR100318021B1 (en) Inspection method and inspection device of active matrix array board
US6815976B2 (en) Apparatus and method for inspecting array substrate
US20060103415A1 (en) Array substrate inspecting method and array substrate inspecting device
JP4465183B2 (en) Active matrix liquid crystal display panel and defective pixel determination method thereof, element substrate for active matrix liquid crystal display panel and defective element determination method thereof
JP3479170B2 (en) LCD drive board inspection method
KR100543714B1 (en) Pixel inspection method and inspection device of display device
JPH021890A (en) Method for testing active matrix substrate for display panel
Kido In‐process functional inspection technique for TFT‐LCD arrays
JP3412054B2 (en) Liquid crystal panel inspection device and inspection method
KR20070066916A (en) Test method, manufacturing method and test equipment of liquid crystal display panel
JPH0915645A (en) Active matrix liquid crystal display device
JP2001337051A (en) Board product inspection device, board product inspection method, and inspection probe

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 12