JP3204765B2 - ポリシング制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】本発明は、広帯域ＩＳＤＮ（Broadband as
pect of Integrated Service Digital Network, 以下、
Ｂ−ＩＳＤＮと呼ぶ）の加入者系におけるＵＰＣ(Usage
Prameter Control ：使用量パラメータ制御) 機能を実
現するポリシング制御方式に関するものである。

【０００２】

【従来の技術】Ｂ−ＩＳＤＮでは、ＡＴＭ(Asynchronou
s Transfer Mode ：非同期転送網) が適用され、セルと
呼ばれる固定長パケットを用いて全ての情報が転送され
る。このＡＴＭでは、加入者線を終端する装置のＵＰＣ
回路では、通常のユーザ信号を転送するセル（以下、通
常セルと呼ぶ）と、網の管理に使用する様々な特殊セル
（ＯＡＭセル、非割当てセル、シグナリング等）に対し
て異なる扱いが必要である。

【０００３】例えば、次のように、３種類のセルに分類
して扱うことが提案されている。 通常セル（以下、セルと称する）：ユーザの申告
パラメータに応じてポリシング（すなわちセルのトラ
フィック量が申告パラメータに違反しているか否かを監
視）を実施する対象のセル。 ユーザが送出可能な特殊セル（以下、セルと称す
る）：網側が決定するパラメータに応じてポリシングを
実施する対象のセル。 ユーザが送出不可能な特殊セル（以下、セルと称
する）：廃棄処理を実施する対象のセル。

【０００４】セルとセルとセルを識別するために
は、通常、ＡＴＭセルのヘッダ（セル先頭の５バイト）
と，必要に応じて情報フィールド（ヘッダに続く４８バ
イト）の先頭の１〜２バイトの照合が必要である。この
照合パターンとして、１ビット、または１バイト単位の
ワイルドカード（受信セルの内容の該当ビット／バイト
の内容が“０”または“１”のいずれであっても照合パ
ターンに合致したものと見なすもので、例えば後掲の表
１に示される符号Ｘ）の利用も提案されている。

【０００５】さて、上記のような機能を実施するＵＰＣ
回路としては、ＡＴＭが開発段階であるため今のところ
実用化されたものはないが、図５に示すようなものが提
案されている。

【０００６】図５において、２１はセルを検出する
セルの検出器、２２はセルを検出するセルの検出
器、２３はセルを検出するセルの検出器、２６は
セルの検出器２１でセルが検出されたときに入力セル
流からそのセルを廃棄する廃棄処理部、２４はセル
の検出器２２でセルが検出されたときに入力セル流の
セルが規定流量に違反していないかを監視するセル
のポリシング部、２７はセルのポリシング部２４で違
反検出されたときに入力セル流中のセルを廃棄する廃
棄処理部、２５はセルの検出器２３でセルが検出さ
れたときに入力セル流のセルが規定流量に違反してい
ないかを監視するセルのポリシング部、２８はセル
のポリシング部２５で違反検出されたときに入力セル流
中のセルを廃棄する廃棄処理部である。

【０００７】

【発明が解決しようとする課題】上述のようなＵＰＣ回
路の場合、次のような問題点がある。

【０００８】（ａ） ワイルドカードによって同時に複
数の照合パターンに合致したような場合における廃棄優
先順位がハードウェア的に固定されてしまい、ポリシン
グの柔軟性がない。例えば、入力セルがワイルドカード
によってセルとセルの両者に合致すると判定される
ような場合にも、図５の回路では、セルの検出器２１
でまずセルと判定されると、無条件に廃棄処理部２６
でそれを廃棄してしまうため、セルとして扱われる可
能性はなくなってしまう。

【０００９】（ｂ） セル、セル、セルの検出器
２１〜２３がハードウェア的に固定された回路であるた
め、セル、セル、セルの照合パターンの個数もハ
ードウェア的に固定されてしまい、ポリシングの柔軟性
がない。

【００１０】（ｃ） 検出器、ポリシング部、廃棄処理
部などその機能が重複している回路が複数個用いられて
おり、ハードウェア規模が大きくなっている。

【００１１】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、廃棄優先順位ある
いは照合パターンの設定などに柔軟性のあるポリシング
処理を行えるようにし、またハードウェア規模の削減も
可能にすることにある。

【００１２】

【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明のポリシング制御方式は、第１の
形態として、入力セル流に対して並列に設けられ、入力
セルを複数種類のセルのそれぞれに対応する個々の条件
と照合し、この条件を満足する場合にそれに対応するセ
ルの検出信号を出力する複数の検出器３０と、これら複
数の検出器３０の検出信号を論理処理することでセルの
種類間に優先順位をつけつつ入力セルの種類を決定する
論理回路３１とを備え、この論理回路３１の決定結果に
基づいて入力セルに対してポリシング処理を行うように
したものである。

【００１３】また本発明のポリシング制御方式は、第２
の形態として、上記第１の形態に係るポリシング制御方
式において、論理回路をプログラマブル・ロジック・ア
レイで構成してセルの種類間の優先順位を外部から制御
できるようにしたものである。

【００１４】また本発明のポリシング制御方式は、第３
の形態として、複数種類のセルの照合パターンをそのセ
ルの属性情報及び優先順位情報とともに格納するレジス
タと、入力セルと該レジスタの内容とを比較して入力セ
ルの種類を決定する比較器とを備え、この比較器の決定
結果に基づいて入力セルに対して上記優先順位に従った
ポリシング処理を行うようにしたものである。

【００１５】

【００１６】また本発明のポリシング制御方式は、第４
の形態として、上記第３の形態における上記セルの優先
順位が該セルの照合パターンを書き込むレジスタのアド
レスにより決定されるようにしたものである。

【００１７】また本発明のポリシング制御方式は、第５
の形態として、上記第１〜第４の形態に対し、入力セル
流が通過する廃棄処理部を設け、この廃棄処理部により
各種類のセルに対して廃棄処理を一括して実施するよう
に構成したものである。

【００１８】

【作用】第１の形態のポリシング制御方式では、複数の
検出器３０により入力セルがある所定の種類のものであ
るかを検出し、その検出信号を論理回路３１で論理処理
することでセル種類間に優先順位をつけつつ入力セルの
種類を決定する。この論理回路３１の決定結果に基づい
てポリシング部３２で入力セルに対してポリシング処理
を行わせる。

【００１９】また第２の形態のポリシング制御方式で
は、論理回路をプログラマブル・ロジック・アレイで構
成することで、セルの種類間の優先順位を外部から制御
できるようにしている。

【００２０】また第３の形態のポリシング制御方式で
は、入力セルを比較器でレジスタの内容と比較して入力
セルの種類を判別し、その比較結果に基づいてポリシン
グ部で入力セルに対して優先順位に従ったポリシング処
理を行わせる。

【００２１】

【００２２】このセルの優先順位は、セルの照合パター
ンを書き込むレジスタのアドレスにより、例えば若番の
アドレスほど優先順位を高くするなどのようにして、決
定することもできる。

【００２３】上述の各ポリシング制御方式は、入力セル
流が通過する廃棄処理部により各種類のセルに対して廃
棄処理を一括して実施するようにすることで、ハードウ
ェア規模を小さく構成することができる。

【００２４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのポリシング制
御方式によるＵＰＣ回路が示される。図２において、１
は入力セル流からセルを検出するセルの検出器、２
はセルを検出するセルの検出器である。

【００２５】検出器１のセル検出信号はインバータ３
を介してＡＮＤゲート４の一方の入力端子に入力され、
このＡＮＤゲート４の他方の入力端子には検出器２から
のセル検出信号が入力される。したがって、このＡＮ
Ｄゲート４からは、検出器１が非検出でかつ検出器２で
セルが検出されたときには、セル検出信号が出力さ
れるものであるが、そのとき同時に検出器１でもセル
が検出されたときにはセル検出信号の出力がマスクさ
れる。すなわちセルの検出が優先されるという機能を
実現する。

【００２６】検出器１からのセル検出信号はＮＯＲゲ
ート５の一方の入力端子に入力され、このＮＯＲゲート
５の他方に入力端子にはＡＮＤゲート４からのセル検
出信号が入力される。この結果、検出器１と２が共に非
検出のときには、ＮＯＲゲート５からは、セル検出信
号でもセル検出信号でもないことを示す信号、すなわ
ちセルの検出信号が出力される。

【００２７】セルのポリシング部６は、ＡＮＤゲート
４からセル検出信号を受信すると、入力セル流中の
セルのトラフィック量を申告パラメータ等に基づいて監
視し、違反をしている場合には違反検出信号を出力す
る。

【００２８】セルのポリシング部７は、ＮＯＲゲート
５からセル検出信号を受信すると、入力セル流中の
セルのトラフィック量を申告パラメータ等に基づいて監
視し、違反をしている場合には違反検出信号を出力す
る。

【００２９】ＯＲゲート８は、検出器１からのセル検
出信号、セルのポリシング部６からの違反検出信号、
およびセルのポリシング部７からの違反検出信号が入
力されており、それらの信号が入力されたときに廃棄指
示信号を廃棄処理部９に出力する。

【００３０】廃棄処理部９は入力セル流が通過し、ＯＲ
ゲート８から廃棄指示信号が入力されたときに入力セル
を廃棄する回路である。

【００３１】この実施例の動作を以下に説明する。ま
ず、入力セルがセルであったとき、検出器１でそれが
検出され、セル検出信号がＯＲゲート８を介して廃棄
指示信号として廃棄処理部９に入力されて、入力セル流
からそのセルが無条件に（すなわち最優先に）廃棄さ
れる。

【００３２】入力セルがセルであったとき、検出器２
でそれが検出され、セル検出信号がＡＮＤゲート４を
介してポリシング部６に入力され、ここで、セルにつ
いてのポリシングが行われる。このポリシングの結果、
トラフィック量等の違反があると、セルの違反検出信
号が発生されて、これがＯＲゲート８を介して廃棄指示
信号として廃棄処理部９に入力されて、入力セル流から
セルが廃棄される。

【００３３】なお、前述のワイルドカード等によって、
検出器２でセルが検出されると同時に、検出器１でも
セルが検出される場合がある。この場合、検出器１の
セル検出信号によりＡＮＤゲート４は閉じられるの
で、検出器２のセル検出信号はマスクされることにな
り、よって検出器１によるセルの検出の方が優先処理
されることになる。

【００３４】入力セルがセルであったとき、検出器１
と２は共に検出信号を出力しない。この結果、ＮＯＲゲ
ート５からセル検出信号が出力されてポリシング部７
に入力されることになり、ポリシング部７はセルにつ
いてポリシングを行う。このポリシングの結果、トラフ
ィック量等の違反があると、違反検出信号が発生され
て、これがＯＲゲート８を介して廃棄指示信号として廃
棄処理部９に入力されて、入力セル流からセルが廃棄
される。

【００３５】このような装置構成によれば、セル検出
器はＮＯＲゲートだけで構成でき、また廃棄処理部も
セル、セル、セルの廃棄処理を一括して実施できる
ようになるので、ハードウェア規模を削減することがで
きる。また、例えばセルとセルの優先順位の変更
も、検出器１の出力と検出器２の出力を入れ替えるだけ
で実現でき、優先順位変更に伴う回路変更を小規模とす
ることができる。

【００３６】本発明の実施にあたっては種々の変形形態
が可能である。図３にはかかる他の実施例としてのポリ
シング制御方式によるＵＰＣ回路が示される。図中、図
２の実施例と同じ機能のブロックには同じ参照番号が付
されている。相違点として、この実施例では、図２の実
施例におけるインバータ３、ＡＮＤゲート４、ＮＯＲゲ
ート５からなる論理回路がＰＬＡ（Programmable Logic
Array：プログラマブル・ロジック・アレイ) 回路１０
で構成されている。すなわち、ＰＬＡ回路１０には入力
セル、検出器１のセル検出信号、検出器２のセル検
出信号がそれぞれ入力されており、内部論理により発生
したセル検出信号をＯＲゲート８に、セル検出信号
をポリシング部６に、セル検出信号をポリシング部７
にそれぞれ出力する。この際、例えばセルとセル間
などの優先順位はＰＬＡ回路１０への設定内容により外
部から任意に設定することができる。すなわち、セル
を最優先にすることもセルを最優先にすることも自由
に設定可能である。

【００３７】図４には本発明のまた他の実施例としての
ポリシング制御方式によるＵＰＣ回路が示される。図４
において、１２はセルとセルの照合パターンを格納
するＲＡＭ等で構成されるレジスタであり、下掲の表１
のような形態の照合パターンが格納されると共に、その
照合パターンの属性情報（すなわちセルかセルか
セルかの種類情報）をフラグ領域に記憶している。

【００３８】

【００３９】比較器１１はレジスタ１２に格納された照
合パターンと入力セルとを比較して、一致したか否かの
一致信号と、その比較結果に従った入力セルの属性情報
とをポリシング部１３に出力する。ポリシング部１３は
属性情報がセルであるときには無条件にセル廃棄を廃
棄処理部８に指示し、セルであるときには入力セル流
のセルのポリシングを行って違反しているときには違
反検出を廃棄処理部８に通知し、セルであるときには
入力セル流のセルのポリシングを行って違反している
ときには違反検出を廃棄処理部８に通知するよう動作す
る。

【００４０】この実施例では、レジスタ１２の規格とし
てハードウェア的に規定するのは、セルの照合パター
ンの種類とセルの照合パターンの種類との合計数を記
憶できる容量を持っていることのみとし、その記憶内容
をソフトストラップにより外部から任意に書換え可能と
する。これにより、セルとセルの照合パターンの種
類、あるいはセルの照合パターンの種類数とセルの
照合パターンの種類数の配分をソフトストラップにより
任意に設定できるので、ポリシングの柔軟性が増す。

【００４１】さらに、本発明のまた他の実施例として、
前述の図４の装置構成において、下掲の表２のような照
合情報をレジスタ１２に格納し、入力セルをレジスタ内
容と比較した結果として、比較器１１からポリシング部
に優先順位情報も通知するようにしてもよい。

【００４２】

【００４３】このようにすれば、例えばセルとセル
が同時検出された場合にいずれの側のセルを優先させる
かを決定することができ、また照合パターン毎に優先順
位をソフトストラップすることが可能となり、ポリシン
グの柔軟性が増す。

【００４４】なお、この優先順位の決定の仕方として
は、セルの照合パターンを書き込むレジスタ１２のアド
レスにより、例えば、より若番のアドレスの照合パター
ンをより優先するなどのようにして、優先順位を決定す
ることもできる。

【００４５】

【発明の効果】以上に説明したように、本発明によれ
ば、柔軟なポリシング処理の実現が可能になる。またハ
ードウェア規模の小さい回路で装置を構成することがで
きる。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としてのポリシング制御方式
によるＵＰＣ回路を示す図である。

【図３】本発明のまた他の実施例としてのポリシング制
御方式によるＵＰＣ回路を示す図である。

【図４】本発明のさらに他の実施例としてのポリシング
制御方式によるＵＰＣ回路を示す図である。

【図５】提案されているＵＰＣ回路を示す図である。

【符号の説明】

１ セルの検出器 ２ セルの検出器 ３ インバータ ４ ＡＮＤゲート ５ ＮＯＲゲート ６ セルのポリシング部 ７ セルのポリシング部 ８ ＯＲゲート ９ 廃棄処理部 １０ ＰＬＡ回路 １１ 比較器 １２ 照合パターン格納用のレジスタ １３ ポリシング部 ２１〜２３ 検出器 ２４、２５ ポリシング部 ２６〜２８ 廃棄処理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山中 直明 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (72)発明者 佐藤 陽一 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平４−291549（ＪＰ，Ａ) 特開 平５−244189（ＪＰ，Ａ) 特開 平６−37790（ＪＰ，Ａ) 特開 平５−276188（ＪＰ，Ａ) 特開 平５−227190（ＪＰ，Ａ) 特開 平５−191433（ＪＰ，Ａ) 特開 平５−284172（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/56 H04L 12/28

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 入力セル流に対して並列に設けられ、入
   力セルを複数種類のセルのそれぞれに対応する個々の条
   件と照合し、該条件を満足する場合にそれに対応するセ
   ルの検出信号を出力する複数の検出器と、 該複数の検出器の検出信号を論理処理することでセルの
   種類間に優先順位をつけつつ入力セルの種類を決定する
   論理回路とを備え、 該論理回路の決定結果に基づいて入力セルに対してポリ
   シング処理を行うようにしたポリシング制御方式。
2. 【請求項２】 該論理回路をプログラマブル・ロジック
   ・アレイで構成してセルの種類間の優先順位を外部から
   制御できるようにした請求項１記載のポリシング制御方
   式。
3. 【請求項３】 複数種類のセルの照合パターンをそのセ
   ルの属性情報及び優先順位情報とともに格納するレジス
   タと、 入力セルと該レジスタの内容とを比較して入力セルの種
   類を決定する比較器とを備え、 該比較器の決定結果に基づいて入力セルに対して前記優
   先順位に従ったポリシング処理を行うようにしたポリシ
   ング制御方式。
4. 【請求項４】 該セルの優先順位は該セルの照合パター
   ンを書き込むレジスタのアドレスにより決定されるよう
   にした請求項３記載のポリシング制御方式。
5. 【請求項５】 入力セル流が通過する廃棄処理部を設
   け、該廃棄処理部により各種類のセルに対して廃棄処理
   を一括して実施するように構成した請求項１〜４のいず
   れかに記載のポリシング制御方式。