Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3205089B2 - Method for producing multilayer conductor film carrier - Google Patents
[go: Go Back, main page]

JP3205089B2 - Method for producing multilayer conductor film carrier - Google Patents

Method for producing multilayer conductor film carrier

Info

Publication number
JP3205089B2
JP3205089B2 JP30507892A JP30507892A JP3205089B2 JP 3205089 B2 JP3205089 B2 JP 3205089B2 JP 30507892 A JP30507892 A JP 30507892A JP 30507892 A JP30507892 A JP 30507892A JP 3205089 B2 JP3205089 B2 JP 3205089B2
Authority
JP
Japan
Prior art keywords
hole
thickness
slit
film carrier
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30507892A
Other languages
Japanese (ja)
Other versions
JPH06132363A (en
Inventor
護 杉山
Original Assignee
新藤電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新藤電子工業株式会社 filed Critical 新藤電子工業株式会社
Priority to JP30507892A priority Critical patent/JP3205089B2/en
Publication of JPH06132363A publication Critical patent/JPH06132363A/en
Application granted granted Critical
Publication of JP3205089B2 publication Critical patent/JP3205089B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、多層導体フィルムキャ
リヤの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer conductor film carrier.

【0002】[0002]

【従来の技術】ICの高性能化が世代毎に向上するのに
伴い、その高性能化を実現するためにICの高密度化と
高速化がますます期待されている。これと同時にパッケ
ージにおける多ピン化及び狭ピン化が図られているが、
それに伴う問題点として電気動作中に信号導体間にクロ
ストークが発生し、電気的誤動作を引き起こすことはよ
く知られている。
2. Description of the Related Art As the performance of ICs increases with each generation, higher densities and higher speeds of ICs are expected to realize higher performance. At the same time, the number of pins in the package has been increased and the number of pins has been reduced.
It is well known that crosstalk occurs between signal conductors during electrical operation as a problem associated therewith, causing electrical malfunction.

【0003】これを多層導体フィルムキャリヤについて
見ると、従来の多層導体フィルムキャリヤでは、多ピン
化及び狭ピン化を図る上に問題があった。その問題点
は、次のようにベース材の構造に基づくものと、ベース
材の厚さとスルホールの孔径の関係に基づくものに大別
される。
[0003] Looking at this with respect to a multilayer conductor film carrier, the conventional multilayer conductor film carrier has a problem in increasing the number of pins and reducing the number of pins. The problems are roughly classified into those based on the structure of the base material and those based on the relationship between the thickness of the base material and the diameter of the through hole as described below.

【0004】<ベース材の構造に基づく問題点>従来の
多層導体フィルムキャリヤのベース材の構造は、50μ
程度のポリイミド(カプトン)ベースに、接着剤を介す
ることなく両面に直接スパッタリングで0.5μ程度の
薄膜層が形成されているので、導体異層間に電気的な通
電を取るためのスルホールを形成した後、一般的に必要
な25〜35μの厚さを得るために、アディティブ・メ
ッキ法によって銅の析出層を形成する。このとき、信号
回路を含む銅箔上全面及びグランド面に銅メッキが層状
に着けられるため、次のような問題が生ずる。
<Problems Based on the Structure of the Base Material> The structure of the base material of the conventional multilayer conductor film carrier is 50 μm.
Since a thin film layer of about 0.5 μm is formed on both sides of the polyimide (Kapton) base by sputtering directly without using an adhesive, through holes are formed between the different layers of the conductor to allow electrical conduction. Thereafter, in order to obtain a generally required thickness of 25 to 35 .mu., A copper deposition layer is formed by an additive plating method. At this time, since the copper plating is applied in layers on the entire surface of the copper foil including the signal circuit and the ground surface, the following problem occurs.

【0005】 例えば、インナーリードに50μ、ア
ウターリードに150μのそれぞれのリード幅を得よう
とする場合、まずフォトレジストによって不要部分をマ
スキングし、電気メッキによって所定の場所に銅を析出
させるが、リード部の露出面積が違うため、メッキ電流
の集中密度のバラツキが発生する。その結果、リード厚
みの不揃いが発生し、機械強度の優劣、ボンディング不
良が多発する。かかる問題は、ますます多ピン化及び狭
ピン化が進む今後のパッケージにおいて、増幅してくる
ことが容易に予測できる。
For example, in order to obtain a lead width of 50 μm for the inner lead and a lead width of 150 μm for the outer lead, unnecessary portions are first masked with a photoresist, and copper is deposited at a predetermined place by electroplating. Since the exposed areas of the portions are different, variations in the concentration density of the plating current occur. As a result, irregularities in the lead thickness occur, and mechanical strength and bonding failure frequently occur. It can be easily predicted that such a problem will be amplified in future packages in which the number of pins is increasingly increased and the number of pins is reduced.

【0006】 インナーリード、アウターリードにお
けるボンディング工程など、高負荷の機械的ストレスが
加えられる部位のメッキと銅箔間の層間剥離、メッキ銅
と銅箔の物性の違いによる金属劣化が生ずる。
[0006] Delamination between plating and a copper foil at a portion where a high-load mechanical stress is applied, such as a bonding process for an inner lead and an outer lead, and metal deterioration due to a difference in physical properties between the plated copper and the copper foil occur.

【0007】<ベース材の厚さとスルホールの孔径の関
係に基づく問題点>例えば、リード数が500ピン以
上、インナーリードのピッチが100μ以下、アウター
リードのピッチが250μの製品では、スルホールの孔
径は位置精度などを考えると、70μ以下の孔径の実現
がファインパターンには必要とされる。
<Problems based on the relationship between the thickness of the base material and the diameter of the through hole> For example, in a product in which the number of leads is 500 pins or more, the pitch of the inner leads is 100 μ or less, and the pitch of the outer leads is 250 μ, Considering positional accuracy and the like, it is necessary for the fine pattern to realize a hole diameter of 70 μm or less.

【0008】一方、多ピン化及び狭ピン化を図るには、
製造上、ベース材の厚さが厚い方がパターン精度を確保
し易いが、孔をあける加工技術と二律背反することにな
る。孔をあける従来の技術としては、おおよそ次のよう
な方法がある。
On the other hand, in order to increase the number of pins and reduce the number of pins,
In manufacturing, the thicker the base material is, the easier it is to secure the pattern accuracy, but it is inconsistent with the processing technique for drilling holes. As a conventional technique for making holes, there are roughly the following methods.

【0009】 機械的加工方法 ドリルやパンチで機械的にあけるため、100μ以下の
極小孔は加工できない。従って、ファインピッチ化に対
応できない。例えばベース材料厚が50μ以上の場合、
あるいはさらに接着剤が存在する場合は加工精度がさら
に低下する。
[0009] Mechanical processing method [0009] Since a hole is mechanically drilled with a drill or a punch, an extremely small hole of 100 µ or less cannot be processed. Therefore, it cannot respond to fine pitch. For example, if the base material thickness is 50μ or more,
Alternatively, when an adhesive is further present, the processing accuracy is further reduced.

【0010】 レーザ加工方法 炭酸ガスレーザ、ヤグ・レーザ、エキシマ・レーザによ
る方法があり、例えば30μの極小加工が可能である
が、ベース厚、接着剤厚に比例して加工エネルギーが多
く消費されると同時に、孔切削に長時間を要する。つま
り、材料厚と孔径と接着剤の増大に伴いエネルギーと加
工時間が増大し、コストが高くなる。
Laser processing method There are methods using a carbon dioxide gas laser, a yag laser, and an excimer laser. For example, a minimum processing of 30 μm is possible, but when a large amount of processing energy is consumed in proportion to the base thickness and the adhesive thickness. At the same time, it takes a long time to drill holes. That is, as the material thickness, the hole diameter, and the adhesive increase, the energy and the processing time increase, and the cost increases.

【0011】 化学的処理 例えば、ポリイミドのようなベース材に孔をあける場合
は、孔をあけるところ以外はマスクを施し、その後、強
アルカリ薬品を用いてエッチングを行う。孔をあける上
で、エッチング時間及び加工精度は材料厚に依存する。
また、エッチング特有のテーパのついた孔形状になる欠
点がある。それは、孔径が小さくなればなるほど顕在化
してくる。例えば、50μの孔をあけようとすると、テ
ーパの底部では実際には100μ程になってしまう。こ
のため極小孔をあけることができない。また、廃液公害
の問題もある。
Chemical treatment For example, when holes are made in a base material such as polyimide, a mask is applied except where holes are made, and then etching is performed using a strong alkali chemical. In drilling holes, etching time and processing accuracy depend on the material thickness.
In addition, there is a disadvantage in that the hole has a tapered shape peculiar to etching. It becomes more apparent as the pore size decreases. For example, if a hole of 50 μm is to be made, the diameter actually becomes about 100 μ at the bottom of the taper. For this reason, it is not possible to make a very small hole. There is also a problem of waste liquid pollution.

【0012】[0012]

【発明が解決しようとする課題】本発明の目的は、上述
した種々の問題点に鑑み、また多ピン化及び狭ピン化に
対応するため、ベースの材料厚に関係なく極小の孔を容
易にあけることができるようにするとともに、片側のリ
ードパターンに対して絶縁層で分離されたグランド層を
反対側に形成して、片側に形成される導体回路を反対側
のグランド層に電気的に接続できるようにすることによ
り、クロストークの発生を防止して電気的誤動作の回避
を図ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned various problems, and to cope with the increase in the number of pins and the reduction in the number of pins. In addition to making it possible to open, a ground layer separated by an insulating layer is formed on the other side of the lead pattern on one side, and the conductor circuit formed on one side is electrically connected to the ground layer on the other side The purpose of the present invention is to prevent the occurrence of crosstalk and to avoid an electrical malfunction.

【0013】[0013]

【課題を解決するための手段】本発明では、グランド層
となる金属箔を裏面に接着したベースフィルムをベース
材として使用する。そして、該ベースフィルム及び金属
箔に、デバイス孔とその周囲に位置するスリットをあけ
た後、ベースフィルムの表面に導電箔を接着する。次
に、前記スリット内に樹脂を流し込んで前記導電箔の前
記スリットに対応する部分も貫通して前記樹脂にスルホ
ールをあけ、該スルホール内に前記金属箔と接触するス
ルホールメッキを施し、また前記導電箔からリードパタ
ーンを形成する。
According to the present invention, a base film having a metal foil serving as a ground layer adhered to the back surface is used as a base material. Then, after a device hole and a slit located around the device hole are formed in the base film and the metal foil, a conductive foil is bonded to the surface of the base film. Next, a resin is poured into the slit, a portion corresponding to the slit of the conductive foil is also penetrated to form a through hole in the resin, and a through hole plating is performed in the through hole so as to contact the metal foil. A lead pattern is formed from the foil.

【0014】[0014]

【作用】本発明においては、ベースフィルムにスリット
をあけ、このスリット内に樹脂を流し込んでから、該樹
脂についてだけスルホールをあけるので、そのスルホー
ルをあける厚さは樹脂の厚さで決まり、ベースフィルム
の厚さには関係ないので、つまりその厚さより薄くでき
るため、極小のスルホールを容易に形成できる。また、
表側の導電箔によるリードパターンを、極小のスルホー
ルを通じて裏側の金属箔によるグランド層に電気的に接
続できる。
In the present invention, a slit is formed in a base film, a resin is poured into the slit, and then a through hole is formed only for the resin. The thickness of the through hole is determined by the thickness of the resin. Since the thickness is not related to the thickness, that is, the thickness can be made smaller than the thickness, a very small through hole can be easily formed. Also,
The lead pattern made of the conductive foil on the front side can be electrically connected to the ground layer made of the metal foil on the back side through a very small through hole.

【0015】[0015]

【実施例】次に、本発明の一実施例を図面に従い詳細に
説明する。図1は本発明による製造方法の一例を工程順
に(1)から(8)に分けて示すもので、その各工程の
作業は次のとおりである。
Next, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 shows an example of the manufacturing method according to the present invention in the order of steps (1) to (8), and the operation of each step is as follows.

【0016】(1) ベースフィルム10の表裏表面に
接着剤層11・12を形成し、該ベースフィルム10の
裏面に、グランド層となる厚さ35μまたは70μの金
属箔13を接着剤層12により接着したものを基材とし
て使用する。 (2) 重合しているベースフィルム10及び金属箔1
2に、図2に示すような方形のデバイス孔14と、その
周囲四個所に位置するスリット15と、さらにその外側
の周囲四個所に位置するアウターリード孔16とをパン
チングで同時にあける。
(1) Adhesive layers 11 and 12 are formed on the front and back surfaces of the base film 10, and a 35 μm or 70 μm thick metal foil 13 serving as a ground layer is formed on the back surface of the base film 10 by the adhesive layer 12. The adhered material is used as a substrate. (2) Polymerized base film 10 and metal foil 1
2, a rectangular device hole 14 as shown in FIG. 2, slits 15 located at four locations around the device hole 14, and outer lead holes 16 located at four locations around the outside are simultaneously punched.

【0017】(3) ベースフィルム10の表面に、接
着剤層11によって銅箔(導電箔)17をラミネートす
る。 (4) 図3に示すように、各スリット15にそれぞれ
対応ししかも各スリット15に複数個の割合で、銅箔1
7にエッチング孔18をあけた後、これらエッチング孔
18を裏側から一時的に閉塞するように、スリット15
内に20〜30μ程度の厚さに樹脂19を流し込む。
(3) A copper foil (conductive foil) 17 is laminated on the surface of the base film 10 with the adhesive layer 11. (4) As shown in FIG. 3, a plurality of copper foils 1 corresponding to each slit
After the etching holes 18 are formed in the slit 7, the slits 15 are temporarily closed from behind.
The resin 19 is poured into the inside to a thickness of about 20 to 30 μm.

【0018】(5) 各スリット15の樹脂19につい
て、各エッチング孔18に対応するスルホール20を、
レーザによりまたは化学的あるいは機械的方法によって
あける。(6) エッチング孔18及びスルホール20
内に、該スリット20の周縁において金属箔12に接触
するようにスルホールメッキ21を施す。
(5) For the resin 19 of each slit 15, a through hole 20 corresponding to each etching hole 18 is formed.
Drill by laser or by chemical or mechanical method. (6) Etching hole 18 and through hole 20
Inside, through-hole plating 21 is applied so that the peripheral edge of the slit 20 contacts the metal foil 12.

【0019】(7) 銅箔17上にフォトレジスト22
を付け、露光・現像後、そのフォトレジスト22を剥離
して図4に示すように、残った銅箔17によるリードパ
ターン23を形成する。図5は、図4の一部の拡大図で
ある。 (8) 表側のリードパターン23上及び裏側のスルホ
ールメッキ21上に表面処理メッキ24を施す。
(7) Photoresist 22 on copper foil 17
After exposure and development, the photoresist 22 is peeled off to form a lead pattern 23 of the remaining copper foil 17 as shown in FIG. FIG. 5 is an enlarged view of a part of FIG. (8) A surface treatment plating 24 is applied on the lead pattern 23 on the front side and the through-hole plating 21 on the back side.

【0020】なお、上述の実施例では、導電箔17のス
リット15に対応する部分にエッチング孔18をあけた
が、このエッチング孔18は必ずしもエッチングによっ
てあける必要はなく、たとえば樹脂19にスルホ−ル2
0をあけるときレ−ザを用いて同時にあけるようにして
もよい。また、デバイス孔14とアウタ−リ−ド孔16
との間にスリット15を1つあける例を示したが、スリ
ットは1つに限らず複数設けてもよい。
In the above-described embodiment, the etching hole 18 is formed in a portion corresponding to the slit 15 of the conductive foil 17, but the etching hole 18 does not necessarily need to be formed by etching. 2
When opening 0, laser may be used to open simultaneously. Also, the device hole 14 and the outer lead hole 16
Although an example is shown in which one slit 15 is provided between the slits, the number of slits is not limited to one, and a plurality of slits may be provided.

【0021】[0021]

【発明の効果】以上述べたように本発明は、ベースフィ
ルムにスリットをあけ、このスリット内に樹脂を流し込
んでから、該樹脂についてだけスルホールをあけるの
で、そのスルホールをあける厚さは樹脂の厚さで決ま
り、ベースフィルムの厚さには関係ないので、つまりそ
の厚さより薄くできるため、極小のスルホールを容易に
形成できる。また、表側の導電箔によるリードパターン
を、極小のスルホールを通じて裏側の金属箔によるグラ
ンド層に電気的に接続できるので、多ピン化及び狭ピン
化に対応でき、しかもクロストークの発生を防止して電
気的誤動作を回避できる。
As described above, according to the present invention, a slit is formed in a base film, a resin is poured into the slit, and a through hole is formed only for the resin. Since the thickness is determined by the above and is not related to the thickness of the base film, that is, the thickness can be made smaller than the thickness, a very small through hole can be easily formed. In addition, since the lead pattern made of the conductive foil on the front side can be electrically connected to the ground layer made of the metal foil on the back side through a very small through hole, it is possible to cope with the increase in the number of pins and the reduction in the number of pins, and to prevent the occurrence of crosstalk Electrical malfunction can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による製造方法の一例を工程順に(1)
から(8)に分けて示すフィルムキャリアの断面図であ
る。
FIG. 1 shows an example of a production method according to the present invention in the order of steps (1).
It is sectional drawing of the film carrier shown separately from (8).

【図2】図1の(2)の工程状態の平面図である。FIG. 2 is a plan view showing a process state of FIG. 1 (2).

【図3】図1の(4)の工程状態の平面図である。FIG. 3 is a plan view showing a process state of FIG. 1 (4).

【図4】図1の(7)の工程後の状態の平面図である。FIG. 4 is a plan view showing a state after a step (7) in FIG. 1;

【図5】同上の一部の拡大図である。FIG. 5 is an enlarged view of a part of the above.

【符号の説明】[Explanation of symbols]

10 ベースフィルム 11・12 接着剤層 13 金属箔 14 デバイス孔 15 スリット 16 アウターリード孔 17 銅箔 18 エッチング孔 19 樹脂 20 スルホール 21 スルホールメッキ 22 フォトレジスト 23 リードパターン 24 表面処理メッキ DESCRIPTION OF SYMBOLS 10 Base film 11 * 12 Adhesive layer 13 Metal foil 14 Device hole 15 Slit 16 Outer lead hole 17 Copper foil 18 Etching hole 19 Resin 20 Through hole 21 Through hole plating 22 Photoresist 23 Lead pattern 24 Surface treatment plating

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H01L 23/50 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60 311 H01L 23/50

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ベースフィルム及びその裏面に接着され
た金属箔に、デバイス孔とその周囲に位置するスリット
をあける工程と、前記ベースフィルムの表面に導電箔を
接着する工程と、前記スリット内に樹脂を流し込む工程
と、前記導電箔の前記スリットに対応する部分も貫通し
て前記樹脂にスルホールをあける工程と、該スルホール
内に前記金属箔と接触するスルホールメッキを施す工程
と、前記導電箔からリードパターンを形成する工程とか
らなることを特徴とする、多層導体フィルムキャリヤの
製造方法。
A step of forming a device hole and a slit located therearound in a metal foil bonded to a base film and a back surface thereof; a step of bonding a conductive foil to a surface of the base film; A step of pouring a resin, a step of opening a through hole in the resin by also penetrating a portion corresponding to the slit of the conductive foil, a step of performing through hole plating in contact with the metal foil in the through hole, Forming a lead pattern. A method for manufacturing a multilayer conductor film carrier, comprising:
JP30507892A 1992-10-16 1992-10-16 Method for producing multilayer conductor film carrier Expired - Fee Related JP3205089B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30507892A JP3205089B2 (en) 1992-10-16 1992-10-16 Method for producing multilayer conductor film carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30507892A JP3205089B2 (en) 1992-10-16 1992-10-16 Method for producing multilayer conductor film carrier

Publications (2)

Publication Number Publication Date
JPH06132363A JPH06132363A (en) 1994-05-13
JP3205089B2 true JP3205089B2 (en) 2001-09-04

Family

ID=17940852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30507892A Expired - Fee Related JP3205089B2 (en) 1992-10-16 1992-10-16 Method for producing multilayer conductor film carrier

Country Status (1)

Country Link
JP (1) JP3205089B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401141B1 (en) * 1999-11-04 2003-10-10 앰코 테크놀로지 코리아 주식회사 Substrate for manufacturing semiconductor

Also Published As

Publication number Publication date
JPH06132363A (en) 1994-05-13

Similar Documents

Publication Publication Date Title
JP2000216289A (en) Package for semiconductor device
KR20050020699A (en) Double-sided wiring circuit board and process for producing the same
US6207354B1 (en) Method of making an organic chip carrier package
US6225028B1 (en) Method of making an enhanced organic chip carrier package
JP3205089B2 (en) Method for producing multilayer conductor film carrier
JP2000216513A (en) Wiring board and manufacturing method using the same
JP2000114412A (en) Circuit board manufacturing method
JP3095857B2 (en) Substrate for mounting electronic components
JP3795219B2 (en) Method for manufacturing double-sided wiring film carrier tape
JP2795475B2 (en) Printed wiring board and manufacturing method thereof
JPS59124794A (en) Method of producing electronic circuit board
JP2002141440A (en) Method for manufacturing substrate
JPH085559Y2 (en) Printed board
JPS6141303B2 (en)
JP2001068807A (en) Wiring board and method of manufacturing wiring board
JP4359992B2 (en) Film carrier manufacturing method
JPH0336319B2 (en)
JP2867272B2 (en) Printed wiring board and manufacturing method thereof
JPH1013037A (en) Method for manufacturing multilayer printed wiring board for mounting ic
JPH09306955A (en) Film carrier and manufacturing method thereof
JPH05299836A (en) Printed wiring board and manufacture thereof
JP3688940B2 (en) Wiring pattern formation method for flexible circuit board
JP3812006B2 (en) Manufacturing method of multilayer printed wiring board
JP2003007777A (en) Film carrier and method of manufacturing the same
JPH0837377A (en) Multilayered wiring board and its manufacture

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010612

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees