JP3206295B2 - アナログ／デジタル変換器 - Google Patents
アナログ／デジタル変換器Info
- Publication number
- JP3206295B2 JP3206295B2 JP09618194A JP9618194A JP3206295B2 JP 3206295 B2 JP3206295 B2 JP 3206295B2 JP 09618194 A JP09618194 A JP 09618194A JP 9618194 A JP9618194 A JP 9618194A JP 3206295 B2 JP3206295 B2 JP 3206295B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- voltage
- digital converter
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えは映像信号等の高
速アナログ／デジタル変換に用いられる、アナログ／デ
ジタル変換器に関するものであり、特にその検査精度の
向上を図るものである。
速アナログ／デジタル変換に用いられる、アナログ／デ
ジタル変換器に関するものであり、特にその検査精度の
向上を図るものである。
【０００２】
【従来の技術】近年、映像信号帯域でのデジタル化が急
速に進んでいる。これらのアナログ信号をデジタル信号
に変換する手段として高速アナログ／デジタル変換器の
需要が増大している。これらのアナログ／デジタル変換
器は高速変換を要求され、従来の逐次比較型のような中
速タイプのものは使用することができない。この信号帯
域でもっぱら使用されるのが、完全並列比較型、あるい
は直並列比較型と呼ばれるタイプのアナログ／デジタル
変換器である。
速に進んでいる。これらのアナログ信号をデジタル信号
に変換する手段として高速アナログ／デジタル変換器の
需要が増大している。これらのアナログ／デジタル変換
器は高速変換を要求され、従来の逐次比較型のような中
速タイプのものは使用することができない。この信号帯
域でもっぱら使用されるのが、完全並列比較型、あるい
は直並列比較型と呼ばれるタイプのアナログ／デジタル
変換器である。
【０００３】以下に、完全並列比較型アナログ／デジタ
ル変換器の説明を行う。完全並列比較型アナログ／デジ
タル変換器とは、分解能に応じた数の電圧比較器を並列
に用いるものであり、一般にＮビットの分解能を得るの
に２N−１個の電圧比較 器が必要である。ここでは４ｂ
ｉｔ分解能のものを例として説明する。
ル変換器の説明を行う。完全並列比較型アナログ／デジ
タル変換器とは、分解能に応じた数の電圧比較器を並列
に用いるものであり、一般にＮビットの分解能を得るの
に２N−１個の電圧比較 器が必要である。ここでは４ｂ
ｉｔ分解能のものを例として説明する。
【０００４】図３に従来の完全並列比較型アナログ／デ
ジタル変換器を示す。図３において３０１は基準電圧分
割抵抗、３０２は電圧比較器であり、各電圧比較器３０
２の基準電圧端子には、端子３０７に入力された基準電
圧Ｖｒｅｆを基準電圧分割抵抗３０１により抵抗分割し
た１５種の電圧が入力される。また電圧比較器３０２の
入力電圧端子は共通に接続され、端子３０８からのアナ
ログ信号Ｖｉｎが入力される。
ジタル変換器を示す。図３において３０１は基準電圧分
割抵抗、３０２は電圧比較器であり、各電圧比較器３０
２の基準電圧端子には、端子３０７に入力された基準電
圧Ｖｒｅｆを基準電圧分割抵抗３０１により抵抗分割し
た１５種の電圧が入力される。また電圧比較器３０２の
入力電圧端子は共通に接続され、端子３０８からのアナ
ログ信号Ｖｉｎが入力される。
【０００５】３０３は電圧比較器３０２の比較出力をラ
ッチするフリップフロップ、３０４はラッチした比較出
力を受け、入力電圧の大きさに応じた位置の論理回路か
ら出力を得る位置検出回路である。３０５は位置検出回
路３０４の出力をラッチするフリップフロップであり、
３０６はフリップフロップの出力を受け、アナログ信号
値に応じた４ｂｉｔデジタルデータに変換して端子３０
９に出力するエンコーダである。
ッチするフリップフロップ、３０４はラッチした比較出
力を受け、入力電圧の大きさに応じた位置の論理回路か
ら出力を得る位置検出回路である。３０５は位置検出回
路３０４の出力をラッチするフリップフロップであり、
３０６はフリップフロップの出力を受け、アナログ信号
値に応じた４ｂｉｔデジタルデータに変換して端子３０
９に出力するエンコーダである。
【０００６】このように構成されたアナログ／デジタル
変換器の動作を説明する。アナログ入力電圧は電圧比較
器３０２に入力され、基準電圧分割抵抗３０１より得ら
れた複数の基準電圧と比較される。電圧比較器３０２の
出力は通常図４のようになる。複数の位置検出回路３０
４は、入力電圧の大きさにそれぞれ対応しており、比較
出力から入力電圧の大きさに応じた位置検出回路３０４
がデータを出力する。エンコーダ３０６は、どの位置検
出回路３０４がデータを出力をしたかに応じ、入力電圧
に応じたデジタルデータを出力する。
変換器の動作を説明する。アナログ入力電圧は電圧比較
器３０２に入力され、基準電圧分割抵抗３０１より得ら
れた複数の基準電圧と比較される。電圧比較器３０２の
出力は通常図４のようになる。複数の位置検出回路３０
４は、入力電圧の大きさにそれぞれ対応しており、比較
出力から入力電圧の大きさに応じた位置検出回路３０４
がデータを出力する。エンコーダ３０６は、どの位置検
出回路３０４がデータを出力をしたかに応じ、入力電圧
に応じたデジタルデータを出力する。
【０００７】ここで、位置検出回路３０４は図４に示さ
れたパターン以外の電圧比較出力結果も想定して設計さ
れている。図４のパターンのみ考慮するなら２つの隣接
するデータで０１となるパターンを検出すればよい。と
ころが、ここでは３つの隣接するデータのなかから００
１となるパターンを検出している。これは様々な要因で
電圧比較器が誤動作した場合に複数の位置信号の出力を
防ぐものである。
れたパターン以外の電圧比較出力結果も想定して設計さ
れている。図４のパターンのみ考慮するなら２つの隣接
するデータで０１となるパターンを検出すればよい。と
ころが、ここでは３つの隣接するデータのなかから００
１となるパターンを検出している。これは様々な要因で
電圧比較器が誤動作した場合に複数の位置信号の出力を
防ぐものである。
【０００８】電圧比較器を誤動作させる要因は、雑音あ
るいは電圧比較器自体のオフセット電圧等である。これ
らの要因で電圧比較出力結果が００００１０１１１１１
１１１１のようなパターンを出力する場合が考えられ
る。この場合２つの隣接データの処理を行ったのでは、
２個の０１パターンを検出し複数列の位置信号をエンコ
ーダ３０６に出力してしまうため、エンコーダの出力デ
ータは多大なエラーを出力する可能性がある。しかし、
３つの隣接データで００１パターンを検出すると、上記
電圧比較出力結果が入力されても１系列の位置信号を出
力するので、多大なエラーの出現を抑制することができ
る。
るいは電圧比較器自体のオフセット電圧等である。これ
らの要因で電圧比較出力結果が００００１０１１１１１
１１１１のようなパターンを出力する場合が考えられ
る。この場合２つの隣接データの処理を行ったのでは、
２個の０１パターンを検出し複数列の位置信号をエンコ
ーダ３０６に出力してしまうため、エンコーダの出力デ
ータは多大なエラーを出力する可能性がある。しかし、
３つの隣接データで００１パターンを検出すると、上記
電圧比較出力結果が入力されても１系列の位置信号を出
力するので、多大なエラーの出現を抑制することができ
る。
【０００９】
【発明が解決しようとする課題】ところで、上記従来の
アナログ／デジタル変換器のテストは、アナログ信号を
電圧比較器３０２に入力し、最終ディジタル出力データ
を処理して行っていた。例えばアナログ入力信号として
ランプ波を使用するＤＣテストがある。これはランプ入
力波に応じたディジタル出力データを採取し、採取デー
タの近似直線を最小二乗法で算出し、これを理想直線と
し、この理想直線と採取データの誤差を求め直線性誤差
を求めるテスト手法である。
アナログ／デジタル変換器のテストは、アナログ信号を
電圧比較器３０２に入力し、最終ディジタル出力データ
を処理して行っていた。例えばアナログ入力信号として
ランプ波を使用するＤＣテストがある。これはランプ入
力波に応じたディジタル出力データを採取し、採取デー
タの近似直線を最小二乗法で算出し、これを理想直線と
し、この理想直線と採取データの誤差を求め直線性誤差
を求めるテスト手法である。
【００１０】しかしながら、アナログ信号入力によるテ
ストではディジタル回路部分のテストが十分に行えない
といった問題がある。すなわちアナログ信号の入力で
は、通常動作では発生し得ないような電圧比較器３０２
の比較出力を得ることが非常に困難であるため、位置検
出回路３０４の動作を充分テストすることが出来ないの
である。さらにアナログ回路部分においても、電圧比較
器３０２の動作を確認することはできなかった。本発明
は上記従来の問題点を除去し、解決することを目的とす
るものである。
ストではディジタル回路部分のテストが十分に行えない
といった問題がある。すなわちアナログ信号の入力で
は、通常動作では発生し得ないような電圧比較器３０２
の比較出力を得ることが非常に困難であるため、位置検
出回路３０４の動作を充分テストすることが出来ないの
である。さらにアナログ回路部分においても、電圧比較
器３０２の動作を確認することはできなかった。本発明
は上記従来の問題点を除去し、解決することを目的とす
るものである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明のアナログ／デジタル変換器は、デジタル回
路部分の構成において、少なくとも電圧比較結果をラッ
チするフリップフロップがスキャンパス機能を具備した
フリップフロップで実現され、それらのフリップフロッ
プが本来のデータ経路とは別にシリアルに接続され、シ
リアルに接続されたフリップフロップの入力にテストパ
ターンを入力する入力端子を備え、且つ、シリアルに接
続されたフリップフロップの出力信号を出力する出力端
子を備えることを特徴とするものである。
に、本発明のアナログ／デジタル変換器は、デジタル回
路部分の構成において、少なくとも電圧比較結果をラッ
チするフリップフロップがスキャンパス機能を具備した
フリップフロップで実現され、それらのフリップフロッ
プが本来のデータ経路とは別にシリアルに接続され、シ
リアルに接続されたフリップフロップの入力にテストパ
ターンを入力する入力端子を備え、且つ、シリアルに接
続されたフリップフロップの出力信号を出力する出力端
子を備えることを特徴とするものである。
【００１２】
【作用】上記構成によれば、アナログ信号入力で与える
ことが困難であった位置検出回路のテストパターンを、
前記入力端子より直列に接続されたフリップフロップに
順次与えることができる。その結果、完全並列型アナロ
グ／デジタル変換器及び直並列比較型アナログ／デジタ
ル変換器のロジック部の検査精度が向上する。
ことが困難であった位置検出回路のテストパターンを、
前記入力端子より直列に接続されたフリップフロップに
順次与えることができる。その結果、完全並列型アナロ
グ／デジタル変換器及び直並列比較型アナログ／デジタ
ル変換器のロジック部の検査精度が向上する。
【００１３】またアナログ入力電圧の比較結果をラッチ
したフリップフロップのデータを、前記出力端子から得
ることによって、従来観測が出来なかった電圧比較器の
電圧比較結果を観測することができるようになるという
利点もある。
したフリップフロップのデータを、前記出力端子から得
ることによって、従来観測が出来なかった電圧比較器の
電圧比較結果を観測することができるようになるという
利点もある。
【００１４】
【実施例】以下、本発明の実施例を説明する。図１に４
ビットのアナログ／デジタル変換器の一実施例を示す。
図において１０１は基準電圧分割抵抗、１０２は電圧比
較器、１０３は電圧比較結果をラッチするスキャンフリ
ップフロップ（ＳＦＦ）であり、１５個のスキャンフリ
ップフロップは出力が順次下段のスキャンフリップフロ
ップに入力されるよう、直列に接続している。１０４は
ラッチした電圧比較結果を入力電圧位置信号に変換する
位置検出回路、１０５位置検出信号をラッチするフリッ
プフロップ、１０６は入力電圧位置信号を４ｂｉｔデジ
タルデータに変換して出力端子１１２に出力するエンコ
ーダである。
ビットのアナログ／デジタル変換器の一実施例を示す。
図において１０１は基準電圧分割抵抗、１０２は電圧比
較器、１０３は電圧比較結果をラッチするスキャンフリ
ップフロップ（ＳＦＦ）であり、１５個のスキャンフリ
ップフロップは出力が順次下段のスキャンフリップフロ
ップに入力されるよう、直列に接続している。１０４は
ラッチした電圧比較結果を入力電圧位置信号に変換する
位置検出回路、１０５位置検出信号をラッチするフリッ
プフロップ、１０６は入力電圧位置信号を４ｂｉｔデジ
タルデータに変換して出力端子１１２に出力するエンコ
ーダである。
【００１５】１０７は各スキャンフリップフロップ１０
３にラッチするテストデータを入力するスキャンパス入
力端子、１０８は各スキャンフリップフロップにラッチ
されたデータを取り出すためのスキャンパス出力端子、
１０９はスキャンフリップフロップ１０３の入力を、電
圧比較器１０２の比較出力またはテストデータのどちら
かに切り換えるためのモード切り換え端子である。
３にラッチするテストデータを入力するスキャンパス入
力端子、１０８は各スキャンフリップフロップにラッチ
されたデータを取り出すためのスキャンパス出力端子、
１０９はスキャンフリップフロップ１０３の入力を、電
圧比較器１０２の比較出力またはテストデータのどちら
かに切り換えるためのモード切り換え端子である。
【００１６】図２に本発明で使用するスキャンフリップ
フロップ１０３の内部回路例を示す。２０１はアナログ
スイッチ、２０２はインバータ、２０３はデータフリッ
プフロップである。データフリップフロップ２０３のデ
ータ端子に、スキャンパス入力端子１０７からのテスト
データ（ＤＴ信号）、あるいは電圧比較器１０２からの
比較出力（Ｄ信号）のどちらを入力するかを、モード切
り換え端子１０９からの切り換え信号（Ｓ信号）で選択
するよう構成している。
フロップ１０３の内部回路例を示す。２０１はアナログ
スイッチ、２０２はインバータ、２０３はデータフリッ
プフロップである。データフリップフロップ２０３のデ
ータ端子に、スキャンパス入力端子１０７からのテスト
データ（ＤＴ信号）、あるいは電圧比較器１０２からの
比較出力（Ｄ信号）のどちらを入力するかを、モード切
り換え端子１０９からの切り換え信号（Ｓ信号）で選択
するよう構成している。
【００１７】（通常動作モード）モード切り換え端子１
０９をＬＯＷレベルに固定することにより通常動作モー
ドに設定する。電圧比較器１０２の基準電圧端子１１０
には、基準電圧Ｖｒｅｆを基準電圧分割抵抗１０１によ
り抵抗分割した２4−１種の電圧を入力する 。また、全
ての電圧比較器の入力電圧端子１１１は共通に接続し、
アナログ信号Ｖｉｎを入力する。電圧比較器１０２の比
較結果をスキャンフリップフロップ１０３でラッチし、
位置検出回路１０４、フリップフロップ１０５、エンコ
ーダ１０６によってデジタルデータに変換する。
０９をＬＯＷレベルに固定することにより通常動作モー
ドに設定する。電圧比較器１０２の基準電圧端子１１０
には、基準電圧Ｖｒｅｆを基準電圧分割抵抗１０１によ
り抵抗分割した２4−１種の電圧を入力する 。また、全
ての電圧比較器の入力電圧端子１１１は共通に接続し、
アナログ信号Ｖｉｎを入力する。電圧比較器１０２の比
較結果をスキャンフリップフロップ１０３でラッチし、
位置検出回路１０４、フリップフロップ１０５、エンコ
ーダ１０６によってデジタルデータに変換する。
【００１８】（スキャンテストモード）モード切り換え
端子１０９をＨＩＧＨレベルに固定することによってス
キャンテストモードに設定する。スキャンテストモード
においては、電圧比較器の比較出力は、フリップフロッ
プ１０３と切り離され、スキャンパス入力端子１０７が
スキャンフリップフロップ１０３に接続される。スキャ
ンフリップフロップは、順次下段のスキャンフリップフ
ロップと出力され、最下段のスキャンフリップフロップ
の出力はスキャンパス出力端子１０８に接続される。
端子１０９をＨＩＧＨレベルに固定することによってス
キャンテストモードに設定する。スキャンテストモード
においては、電圧比較器の比較出力は、フリップフロッ
プ１０３と切り離され、スキャンパス入力端子１０７が
スキャンフリップフロップ１０３に接続される。スキャ
ンフリップフロップは、順次下段のスキャンフリップフ
ロップと出力され、最下段のスキャンフリップフロップ
の出力はスキャンパス出力端子１０８に接続される。
【００１９】スキャンパス入力端子１０７に、クロック
に同期して例えば、電圧比較器の誤動作を想定した１１
１１０１０００００００００というパターンを入力する
と、シリアルスキャンによってデータがシフトされ、１
５個のスキャンフリップフロップ１０３のそれぞれに前
記パターンのデータがセットされる。この設定データは
位置検出回路１０４、フリップフロップ１０５を経てエ
ンコーダ１０６に入力されデジタルデータを出力する。
ロジックテストモードにおいては、エンコーダ１０６出
力のデジタルデータと、入力パターンの期待値との比較
を行うことによって判定を行う。
に同期して例えば、電圧比較器の誤動作を想定した１１
１１０１０００００００００というパターンを入力する
と、シリアルスキャンによってデータがシフトされ、１
５個のスキャンフリップフロップ１０３のそれぞれに前
記パターンのデータがセットされる。この設定データは
位置検出回路１０４、フリップフロップ１０５を経てエ
ンコーダ１０６に入力されデジタルデータを出力する。
ロジックテストモードにおいては、エンコーダ１０６出
力のデジタルデータと、入力パターンの期待値との比較
を行うことによって判定を行う。
【００２０】（電圧比較結果の観測）通常動作モードと
スキャンテストモードを組み合わせることによって電圧
比較器１０２の比較結果を直接観測することができる。
通常動作モードで電圧比較動作を行わせて、スキャンフ
リップフロップに比較出力をラッチさせたあと、スキャ
ンテストモードに切り換える。シリアルスキャンによっ
て電圧比較結果をスキャン出力端子１０８から観測でき
る。従来なら、アナログ／デジタル変換器の全ての不良
検出をエンコーダ出力デジタルデータの測定結果から類
推するより手だてが無かったが、スキャンテストモード
を利用することによって、電圧比較器１０２の比較結果
を直接観測することができるようになる。
スキャンテストモードを組み合わせることによって電圧
比較器１０２の比較結果を直接観測することができる。
通常動作モードで電圧比較動作を行わせて、スキャンフ
リップフロップに比較出力をラッチさせたあと、スキャ
ンテストモードに切り換える。シリアルスキャンによっ
て電圧比較結果をスキャン出力端子１０８から観測でき
る。従来なら、アナログ／デジタル変換器の全ての不良
検出をエンコーダ出力デジタルデータの測定結果から類
推するより手だてが無かったが、スキャンテストモード
を利用することによって、電圧比較器１０２の比較結果
を直接観測することができるようになる。
【００２１】なお、本実施例では完全並列比較型アナロ
グ／デジタル変換器を説明したが、直並列比較型アナロ
グ／デジタル変換器に適用できることは言うまでもな
い。
グ／デジタル変換器を説明したが、直並列比較型アナロ
グ／デジタル変換器に適用できることは言うまでもな
い。
【００２２】
【発明の効果】以上説明したように本発明によれば、ア
ナログ／デジタル変換器にスキャンテストを導入するこ
とによって、従来十分なテストが行うことができなかっ
たデジタル回路部分のロジックテストを可能にし、アナ
ログ回路部分においても、従来観測することができなか
った電圧比較器の比較結果を観測することができるよう
になる。この結果、アナログ／デジタル変換器の検査精
度の格段に向上する。
ナログ／デジタル変換器にスキャンテストを導入するこ
とによって、従来十分なテストが行うことができなかっ
たデジタル回路部分のロジックテストを可能にし、アナ
ログ回路部分においても、従来観測することができなか
った電圧比較器の比較結果を観測することができるよう
になる。この結果、アナログ／デジタル変換器の検査精
度の格段に向上する。
【図１】本発明の一実施例におけるアナログ／デジタル
変換器の構成図
変換器の構成図
【図２】同変換器のスキャンフリップフロップの構成図
【図３】従来のアナログ／デジタル変換器の構成図
【図４】アナログ／デジタル変換器における電圧比較器
の入出力特性の説明図
の入出力特性の説明図
１０１，３０１ 基準電圧分割抵抗 １０２，３０２ 電圧比較器 １０３ スキャンフリップフロップ １０４，３０４ 位置検出回路 １０６，３０６ エンコーダ １０７ スキャンパス入力端子 １０８ スキャンパス出力端子 １０９ モード切り換え端子
Claims (2)
- 【請求項１】 通常動作モードにして入力アナログ電圧
を複数の電圧比較器に印加するステップと、複数の電圧
比較器で複数の基準電圧と入力アナログ電圧の比較動作
を行なうステップと、前記複数の電圧比較器の複数の電
圧比較出力を各々対応したフリップフロップでラッチす
るステップと、スキャンテストモードに切り替え、フリ
ップロップでラッチした電圧比較出力を直列接続された
フリップフロップ間で移動し、そのうちの１つのフリッ
プフロップから電圧比較出力を得るステップにより実現
されるアナログ／デジタル変換器の電圧比較器の試験方
法。 - 【請求項２】前記アナログ／デジタル変換器は、完全並
列比較型アナログ／デジタル変換器、または直並列比較
型アナログ／デジタル変換器であることを特徴とした、
請求項１に記載のアナログ／デジタル変換器の電圧比較
器の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09618194A JP3206295B2 (ja) | 1994-05-10 | 1994-05-10 | アナログ／デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09618194A JP3206295B2 (ja) | 1994-05-10 | 1994-05-10 | アナログ／デジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07303043A JPH07303043A (ja) | 1995-11-14 |
| JP3206295B2 true JP3206295B2 (ja) | 2001-09-10 |
Family
ID=14158153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09618194A Expired - Fee Related JP3206295B2 (ja) | 1994-05-10 | 1994-05-10 | アナログ／デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206295B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525706B2 (ja) * | 2007-05-25 | 2010-08-18 | 株式会社デンソー | Ａ／ｄ変換回路の試験方法 |
-
1994
- 1994-05-10 JP JP09618194A patent/JP3206295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07303043A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van De Plassche et al. | An 8-bit 100-MHz full-Nyquist analog-to-digital converter | |
| KR970007351B1 (ko) | 아날로그-디지탈 변환기 | |
| US4978957A (en) | High-speed analog-to-digital converter | |
| EP0436555A4 (en) | Error limiting analog to digital converter | |
| US20050231404A1 (en) | Successive approximation analog/digital converter with reduced chip area | |
| JP4999955B2 (ja) | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 | |
| JPS6243570B2 (ja) | ||
| US6420983B1 (en) | On-line offset cancellation in flash A/D with interpolating comparator array | |
| US6073260A (en) | Integrated circuit | |
| US5210538A (en) | Glitch detection circuit and method | |
| JPH0836466A (ja) | フラッシュａｄ変換器および変換方法 | |
| JP3206295B2 (ja) | アナログ／デジタル変換器 | |
| JP3805850B2 (ja) | Ａ／ｄコンバータ | |
| US6836237B2 (en) | Analog-to-digital converter | |
| Ehsanian et al. | A new digital test approach for analog-to-digital converter testing | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| JP3591730B2 (ja) | Ａ／ｄコンバータ | |
| KR100340057B1 (ko) | 아날로그-디지털변환기의시험방법 | |
| KR100280494B1 (ko) | 아날로그/디지털 변환기 | |
| JPH11168380A (ja) | Ａｄコンバータ | |
| JP2000323990A (ja) | Ａ／ｄ変換器のテスト装置及び方法 | |
| JPH0837461A (ja) | Ａ／ｄ変換器 | |
| KR100287878B1 (ko) | 아날로그/디지탈 컨버터 | |
| KR100667907B1 (ko) | 아날로그 디지털 컨버터 | |
| JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |