JP3206559B2 - ソフトウェア評価システム - Google Patents
ソフトウェア評価システムInfo
- Publication number
- JP3206559B2 JP3206559B2 JP24548798A JP24548798A JP3206559B2 JP 3206559 B2 JP3206559 B2 JP 3206559B2 JP 24548798 A JP24548798 A JP 24548798A JP 24548798 A JP24548798 A JP 24548798A JP 3206559 B2 JP3206559 B2 JP 3206559B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- branch
- unit
- software
- evaluation system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011156 evaluation Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はソフトウェア評価シ
ステムに関し、特に、評価対象プログラム中のサブルー
チンプログラムの呼び出し動作に際し、仕様通りのサブ
ルーチンプログラムが呼び出されているか、仕様通りの
回数呼び出されているかを確認し、対象プログラムの仕
様と相違があった場合に、対象プログラムの不正箇所を
判定するための時間を短縮することを可能としたソフト
ウェア評価システムに関する。
ステムに関し、特に、評価対象プログラム中のサブルー
チンプログラムの呼び出し動作に際し、仕様通りのサブ
ルーチンプログラムが呼び出されているか、仕様通りの
回数呼び出されているかを確認し、対象プログラムの仕
様と相違があった場合に、対象プログラムの不正箇所を
判定するための時間を短縮することを可能としたソフト
ウェア評価システムに関する。
【０００２】
【従来の技術】従来のこの種のソフトウェア評価システ
ムとして、評価対象となるプログラムが複数のモジュー
ルから構成されており、そのうち１つのモジュールが他
の複数のモジュールからアクセスがある構成になってい
る場合に、当該対象プログラム中のサブルーチンプログ
ラムの呼び出し動作に際して、仕様通りのサブルーチン
プログラムが呼び出されているか、仕様通りの回数呼び
出されているかを確認し、対象プログラムの仕様と相違
があった場合に、対象プログラムの不正箇所を判定する
ことを可能にした評価システムが要求されている。この
ような評価システムとして、図４のブロック図に示すも
のがある。同図において、比較部４０４は図外のホスト
から指定された特定アドレスを保持し、評価対象プログ
ラムを実行する図外のＣＰＵからのアドレスとの比較を
行ないＣＯＭＰを制御部４０１に出力する。また、制御
部４０１にはＣＰＵからのアドレス、分岐命令を示す信
号のＪＵＭＰ、ホストアドレス、ホストデータが入力さ
れる。そして、カウンタ（ＣＮＴ）４０２に対して後述
する各種信号を出力し、ＣＮＴ４０２において分岐命令
の実行数のカウントを行う。また、メモリ４０３は分岐
命令のカウント数を記録する。
ムとして、評価対象となるプログラムが複数のモジュー
ルから構成されており、そのうち１つのモジュールが他
の複数のモジュールからアクセスがある構成になってい
る場合に、当該対象プログラム中のサブルーチンプログ
ラムの呼び出し動作に際して、仕様通りのサブルーチン
プログラムが呼び出されているか、仕様通りの回数呼び
出されているかを確認し、対象プログラムの仕様と相違
があった場合に、対象プログラムの不正箇所を判定する
ことを可能にした評価システムが要求されている。この
ような評価システムとして、図４のブロック図に示すも
のがある。同図において、比較部４０４は図外のホスト
から指定された特定アドレスを保持し、評価対象プログ
ラムを実行する図外のＣＰＵからのアドレスとの比較を
行ないＣＯＭＰを制御部４０１に出力する。また、制御
部４０１にはＣＰＵからのアドレス、分岐命令を示す信
号のＪＵＭＰ、ホストアドレス、ホストデータが入力さ
れる。そして、カウンタ（ＣＮＴ）４０２に対して後述
する各種信号を出力し、ＣＮＴ４０２において分岐命令
の実行数のカウントを行う。また、メモリ４０３は分岐
命令のカウント数を記録する。
【０００３】すなわち、図４のシステムでは、予め指定
しておいた特定アドレスと同じアドレスがＣＰＵから比
較部４０４に入力されると、前記比較部４０４の出力で
あるＣＯＭＰが有効となる。そして、分岐命令が実行さ
れた事を示す信号であるＪＵＭＰと前記ＣＯＭＰが制御
部４０１に入力されることにより、指定しておいた分岐
命令のカウントを開始する。メモリ４０３のアドレス
「Ａ」は、評価システム上にマッピングされたアドレス
であり、データ「Ｄ」は、計測開始時は「１」が書き込
まれる。このような特定アドレスへの分岐が２回目以降
も実行されると、、制御部４０１からのＣＯＮＴＵＰ信
号が有効となり、制御部４０１はメモリ４０３のそのと
きのデータであるＤｂａｋを読み込み、Ｄｏｒｇとして
ＣＮＴ４０３に渡す。ＣＮＴ４０２は有効となったＣＯ
ＮＴＵＰにより＋１されたデータを「Ｄ」としてメモリ
４０３に書き込む。したがって、メモリ４０３には、特
定アドレスに対する分岐命令の実行数が記録されること
になる。
しておいた特定アドレスと同じアドレスがＣＰＵから比
較部４０４に入力されると、前記比較部４０４の出力で
あるＣＯＭＰが有効となる。そして、分岐命令が実行さ
れた事を示す信号であるＪＵＭＰと前記ＣＯＭＰが制御
部４０１に入力されることにより、指定しておいた分岐
命令のカウントを開始する。メモリ４０３のアドレス
「Ａ」は、評価システム上にマッピングされたアドレス
であり、データ「Ｄ」は、計測開始時は「１」が書き込
まれる。このような特定アドレスへの分岐が２回目以降
も実行されると、、制御部４０１からのＣＯＮＴＵＰ信
号が有効となり、制御部４０１はメモリ４０３のそのと
きのデータであるＤｂａｋを読み込み、Ｄｏｒｇとして
ＣＮＴ４０３に渡す。ＣＮＴ４０２は有効となったＣＯ
ＮＴＵＰにより＋１されたデータを「Ｄ」としてメモリ
４０３に書き込む。したがって、メモリ４０３には、特
定アドレスに対する分岐命令の実行数が記録されること
になる。
【０００４】
【発明が解決しようとする課題】このように従来の評価
システムでは、分岐後の特定アドレスを決めて、その特
定アドレスに対して何回アクセスあったかだけを計測し
ているため、対象プログラムでの動作結果が仕様と異な
った場合に、どこに不正があったかを特定するのに多大
な時間を必要とすることになる。すなわち、評価対象と
なるプログラムが複数のモジュールから構成されてお
り、そのうち１つのモジュールが他の複数のモジュール
からアクセスがある構成になっている場合、前記した特
定アドレスを当該１つのモジュールの先頭アドレスとし
て計測を行うと、当該１つのモジュールに何回アクセス
があったかは計測可能であるが、計測結果が仕様と異な
る場合に、どこからアクセスがあったか、またそれが何
回であったか、どこからのアクセスが無かったかを判定
することができず、したがって不正を特定するためには
例えば１つのアクセス毎に計測を行いながら不正を判定
する必要があり、多大な時間を要することになる。
システムでは、分岐後の特定アドレスを決めて、その特
定アドレスに対して何回アクセスあったかだけを計測し
ているため、対象プログラムでの動作結果が仕様と異な
った場合に、どこに不正があったかを特定するのに多大
な時間を必要とすることになる。すなわち、評価対象と
なるプログラムが複数のモジュールから構成されてお
り、そのうち１つのモジュールが他の複数のモジュール
からアクセスがある構成になっている場合、前記した特
定アドレスを当該１つのモジュールの先頭アドレスとし
て計測を行うと、当該１つのモジュールに何回アクセス
があったかは計測可能であるが、計測結果が仕様と異な
る場合に、どこからアクセスがあったか、またそれが何
回であったか、どこからのアクセスが無かったかを判定
することができず、したがって不正を特定するためには
例えば１つのアクセス毎に計測を行いながら不正を判定
する必要があり、多大な時間を要することになる。
【０００５】本発明の目的は、評価対象プログラムでの
動作結果が仕様と異なった場合にその不正を迅速に判定
することを可能にしたソフトウェア評価システムを提供
することにある。
動作結果が仕様と異なった場合にその不正を迅速に判定
することを可能にしたソフトウェア評価システムを提供
することにある。
【０００６】
【課題を解決するための手段】本発明は、評価対象のプ
ログラム上におけるサブルーチンプログラムの呼び出し
回数を確認する手段と、前記サブルーチンプログラムの
分岐元アドレスを確認する手段と、確認した前記分岐元
アドレス毎にその呼び出し回数を記憶する手段とを備え
ることを特徴としている。すなわち、評価対象のソフト
ウェアに基づく動作を実行するＣＰＵと、前記ＣＰＵか
ら出力される分岐命令を受けてそのときのアドレスとホ
ストにより指定される分岐先の特定アドレスとを比較す
る比較部と、前記比較部が前記アドレスの一致を検出し
たときに前記分岐命令を出力したときの分岐元のアドレ
スを保持する保持部と、前記保持部から入力される分岐
元のアドレスを記憶するメモリ部と、前記メモリ部に入
力される前記分岐元のアドレスの回数をカウントするカ
ウンターとを備え、前記メモリ部は、前記カウンターで
カウントした値を前記分岐元のアドレスに対応する領域
毎に記憶するように構成したことを特徴とする。
ログラム上におけるサブルーチンプログラムの呼び出し
回数を確認する手段と、前記サブルーチンプログラムの
分岐元アドレスを確認する手段と、確認した前記分岐元
アドレス毎にその呼び出し回数を記憶する手段とを備え
ることを特徴としている。すなわち、評価対象のソフト
ウェアに基づく動作を実行するＣＰＵと、前記ＣＰＵか
ら出力される分岐命令を受けてそのときのアドレスとホ
ストにより指定される分岐先の特定アドレスとを比較す
る比較部と、前記比較部が前記アドレスの一致を検出し
たときに前記分岐命令を出力したときの分岐元のアドレ
スを保持する保持部と、前記保持部から入力される分岐
元のアドレスを記憶するメモリ部と、前記メモリ部に入
力される前記分岐元のアドレスの回数をカウントするカ
ウンターとを備え、前記メモリ部は、前記カウンターで
カウントした値を前記分岐元のアドレスに対応する領域
毎に記憶するように構成したことを特徴とする。
【０００７】ここで、前記メモリ部に記憶されたカウン
ト値が所定の値にまで到達したときに前記カウンターに
おける以降のカウント動作を無効とするデコーダを備え
ることが好ましい。また、前記メモリ部は、前記評価対
象ソフトウェア上の分岐元アドレスを当該メモリ部のア
ドレスとして設定し、この設定されたメモリ部内のアド
レスに前記カウンターのカウント値を記憶する構成とす
ることが好ましい。
ト値が所定の値にまで到達したときに前記カウンターに
おける以降のカウント動作を無効とするデコーダを備え
ることが好ましい。また、前記メモリ部は、前記評価対
象ソフトウェア上の分岐元アドレスを当該メモリ部のア
ドレスとして設定し、この設定されたメモリ部内のアド
レスに前記カウンターのカウント値を記憶する構成とす
ることが好ましい。
【０００８】本発明によれば、評価対象のプログラムに
おける分岐命令の分岐元アドレスと、その分岐元アドレ
ス毎の分岐回数を確認かつ記憶することにより、どこか
らアクセスがあったか、またそれが何回であったか、ど
こからのアクセスが無かったかを判定することができる
ようになり、実際のプログラム動作がどのような経路で
実行されたのかを明確化して、仕様（期待値）と異なっ
た分岐を行った場合の問題点の発見にかかる時間を大幅
に短縮することが可能となる。
おける分岐命令の分岐元アドレスと、その分岐元アドレ
ス毎の分岐回数を確認かつ記憶することにより、どこか
らアクセスがあったか、またそれが何回であったか、ど
こからのアクセスが無かったかを判定することができる
ようになり、実際のプログラム動作がどのような経路で
実行されたのかを明確化して、仕様（期待値）と異なっ
た分岐を行った場合の問題点の発見にかかる時間を大幅
に短縮することが可能となる。
【０００９】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の評価システムのブロ
ック図である。ＣＰＵ１０１は評価対象プログラムの実
行部である。保持部１０２は前記ＣＰＵ１０１からのプ
ログラムリードストローブ信号（ＰＲＤ）と同期して、
１命令前のアドレスを保持する。比較部１０３は、ホス
ト（スーパーバイザー）から指定されたアドレスと、前
記ＣＰＵ１０１からのアドレス及び分岐命令とを比較
し、一致した場合にＣＯＭＰ信号を同期部１０４へ出力
する。前記同期部１０４は、バスサイクルを前半と後半
に分けてメモリに対するリードストローブ信号（ＭＲ
Ｄ）とライトストローブ信号（ＭＷＲ）を生成する。メ
モリ部１０５は、呼び出しアドレスに対応した呼び出し
回数を保持する。デコーダ部１０６は、前記メモリ部１
０５からのＤＯＵＴ信号の値が全て「１」となった場
合、つまりメモリで保持できる最大値となった場合にＭ
ＡＸ信号を出力する。カウンター部１０７は、前記メモ
リ部１０５において呼び出し元アドレスがリードタイミ
ングで読み込まれるたびに前記メモリ部１０５に対して
＋１されたデータを出力する。もし、デコーダ部１０６
からのＭＡＸ信号が有効な場合には、＋１動作は行わず
にそのままメモリ部１０５に書き戻す。この図１にはシ
ステム全体を制御するホストＣＰＵに関連する部分は示
していないが、当然システムを制御する上では必要とな
る。
参照して説明する。図１は本発明の評価システムのブロ
ック図である。ＣＰＵ１０１は評価対象プログラムの実
行部である。保持部１０２は前記ＣＰＵ１０１からのプ
ログラムリードストローブ信号（ＰＲＤ）と同期して、
１命令前のアドレスを保持する。比較部１０３は、ホス
ト（スーパーバイザー）から指定されたアドレスと、前
記ＣＰＵ１０１からのアドレス及び分岐命令とを比較
し、一致した場合にＣＯＭＰ信号を同期部１０４へ出力
する。前記同期部１０４は、バスサイクルを前半と後半
に分けてメモリに対するリードストローブ信号（ＭＲ
Ｄ）とライトストローブ信号（ＭＷＲ）を生成する。メ
モリ部１０５は、呼び出しアドレスに対応した呼び出し
回数を保持する。デコーダ部１０６は、前記メモリ部１
０５からのＤＯＵＴ信号の値が全て「１」となった場
合、つまりメモリで保持できる最大値となった場合にＭ
ＡＸ信号を出力する。カウンター部１０７は、前記メモ
リ部１０５において呼び出し元アドレスがリードタイミ
ングで読み込まれるたびに前記メモリ部１０５に対して
＋１されたデータを出力する。もし、デコーダ部１０６
からのＭＡＸ信号が有効な場合には、＋１動作は行わず
にそのままメモリ部１０５に書き戻す。この図１にはシ
ステム全体を制御するホストＣＰＵに関連する部分は示
していないが、当然システムを制御する上では必要とな
る。
【００１０】前記システムの動作を図２のタイミングチ
ャートを参照して説明する。まず、保持部１０２におい
てＣＰＵ１０１がフェッチ動作を行うＰＲＤ（２０４）
のタイミングで、現在のバスサイクルアドレス（２０
３）を次のバスサイクルの間だけ保持する。同時に比較
部１０３ではＣＰＵ１０１からの呼び出し命令を実行し
たことを示す分岐命令が有効でかつ、予め設定したホス
ト（スーパーバイザー）からの指定アドレスとＣＰＵ１
０１からのアドレスの比較が一致した場合、つまり分岐
命令によって呼び出されたアドレスであると判断した場
合、ＣＯＭＰ信号（２０５）を現在の１バスサイクルだ
け有効にする。つまり、ＣＯＭＰ信号（２０５）が有効
な時の保持部１０２の値は呼び出し元アドレス（２０
３）となり、メモリ部１０５のアドレス端子には呼び出
し元アドレスが入力される。同期部１０４では、ＣＯＭ
Ｐ信号（２０５）が有効でかつバスサイクルの前半部
（リードサイクルと定義する）では、メモリリードスト
ローブ信号であるＭＲＤ（２０６）のみを有効とし、後
半部（ライトサイクルと定義する）ではメモリライトス
トローブ信号であるＭＷＲ（２０７）のみ有効とする。
ここでは、ＣＰＵ動作クロック（２０１）は１バスサイ
クルあたり２クロックとし、メモリ部１０５の内容を＋
１にインクリメントするのに無理の無いタイミングを生
成させている。本発明は１バスサイクル中に２つ以上の
期間あれば動作可能であり、１バスサイクルが１クロッ
クのものであっても、そのＣＰＵを２倍のクロックにす
ることによって容易に実現できる。
ャートを参照して説明する。まず、保持部１０２におい
てＣＰＵ１０１がフェッチ動作を行うＰＲＤ（２０４）
のタイミングで、現在のバスサイクルアドレス（２０
３）を次のバスサイクルの間だけ保持する。同時に比較
部１０３ではＣＰＵ１０１からの呼び出し命令を実行し
たことを示す分岐命令が有効でかつ、予め設定したホス
ト（スーパーバイザー）からの指定アドレスとＣＰＵ１
０１からのアドレスの比較が一致した場合、つまり分岐
命令によって呼び出されたアドレスであると判断した場
合、ＣＯＭＰ信号（２０５）を現在の１バスサイクルだ
け有効にする。つまり、ＣＯＭＰ信号（２０５）が有効
な時の保持部１０２の値は呼び出し元アドレス（２０
３）となり、メモリ部１０５のアドレス端子には呼び出
し元アドレスが入力される。同期部１０４では、ＣＯＭ
Ｐ信号（２０５）が有効でかつバスサイクルの前半部
（リードサイクルと定義する）では、メモリリードスト
ローブ信号であるＭＲＤ（２０６）のみを有効とし、後
半部（ライトサイクルと定義する）ではメモリライトス
トローブ信号であるＭＷＲ（２０７）のみ有効とする。
ここでは、ＣＰＵ動作クロック（２０１）は１バスサイ
クルあたり２クロックとし、メモリ部１０５の内容を＋
１にインクリメントするのに無理の無いタイミングを生
成させている。本発明は１バスサイクル中に２つ以上の
期間あれば動作可能であり、１バスサイクルが１クロッ
クのものであっても、そのＣＰＵを２倍のクロックにす
ることによって容易に実現できる。
【００１１】次に、ＭＲＤ（２０６）によってメモリ部
１０５のＤＯＵＴから出力されたメモリ値は、カウンタ
ー部１０７にてＭＲＤ（２０６）の立ち上がりエッジの
タイミングで＋１され、その＋１された値はそのままメ
モリ部１０５のＤＩＮへ入力される。そしてＭＷＲ（２
０７）の立ち上がりエッジタイミングで再度、同一アド
レスへの書き込みを行う。ただし、ＭＡＸ信号が有効の
場合、＋１動作は行わず、そのままＤＯＵＴへ入力す
る。デコーダ部１０６は、メモリ部１０５からのＤＯＵ
Ｔ信号の値が全て「１」となった場合にＭＡＸ信号を出
力する。これは呼び出し回数がメモリ部１０５の保持で
きる値を超えた場合にメモリ部１０５が保持できる最大
値のまま保持させるためである。この一連の動作によ
り、メモリ部１０５には呼び出し元アドレスをアドレス
値、その内容に呼び出し回数を保持することが可能とな
る。
１０５のＤＯＵＴから出力されたメモリ値は、カウンタ
ー部１０７にてＭＲＤ（２０６）の立ち上がりエッジの
タイミングで＋１され、その＋１された値はそのままメ
モリ部１０５のＤＩＮへ入力される。そしてＭＷＲ（２
０７）の立ち上がりエッジタイミングで再度、同一アド
レスへの書き込みを行う。ただし、ＭＡＸ信号が有効の
場合、＋１動作は行わず、そのままＤＯＵＴへ入力す
る。デコーダ部１０６は、メモリ部１０５からのＤＯＵ
Ｔ信号の値が全て「１」となった場合にＭＡＸ信号を出
力する。これは呼び出し回数がメモリ部１０５の保持で
きる値を超えた場合にメモリ部１０５が保持できる最大
値のまま保持させるためである。この一連の動作によ
り、メモリ部１０５には呼び出し元アドレスをアドレス
値、その内容に呼び出し回数を保持することが可能とな
る。
【００１２】前記実施形態に適用される本発明における
評価対象プログラムソースを図３（ａ）に、メモリ部１
０５のマッピングの例を図３（ｂ）にそれぞれ示す。図
３（ａ）に示すプログラムは１００番地からプログラム
が実行された場合、ＣＯＵＮＴに「５」がセットされ、
ＣＯＵＮＴがＤＥＣ命令によってデクリメントされ、
「０」になるまでＢＮＺ命令によりループするプログラ
ムである。また、メインルーチンの２００番地からサブ
ルーチンであるＳＵＢ−Ａへ、３００番地からはＳＵＢ
−Ｂに分岐する仕様となっている。仕様通りに動作する
ことを仮定すると、サブルーチンであるＳＵＢ−ＡとＳ
ＵＢ−Ｂはそれぞれ４回ずつ呼び出され、図３（ｂ）の
ように２００番地に「４」と３００番地に「４」のデー
タが書かれていることになる。もし、ＳＵＢ−Ａ、ＳＵ
Ｂ−Ｂがここに示したプログラム以外から呼び出されて
いる場合、その呼び出し元アドレス部に「０」以外が保
持されていることになる。このような場合、メモリ部１
０５の内容を確認することによって、仕様と異なるアド
レスからの分岐や、呼び出されているサブルーチンの回
数が異なることを容易に特定できることになる。
評価対象プログラムソースを図３（ａ）に、メモリ部１
０５のマッピングの例を図３（ｂ）にそれぞれ示す。図
３（ａ）に示すプログラムは１００番地からプログラム
が実行された場合、ＣＯＵＮＴに「５」がセットされ、
ＣＯＵＮＴがＤＥＣ命令によってデクリメントされ、
「０」になるまでＢＮＺ命令によりループするプログラ
ムである。また、メインルーチンの２００番地からサブ
ルーチンであるＳＵＢ−Ａへ、３００番地からはＳＵＢ
−Ｂに分岐する仕様となっている。仕様通りに動作する
ことを仮定すると、サブルーチンであるＳＵＢ−ＡとＳ
ＵＢ−Ｂはそれぞれ４回ずつ呼び出され、図３（ｂ）の
ように２００番地に「４」と３００番地に「４」のデー
タが書かれていることになる。もし、ＳＵＢ−Ａ、ＳＵ
Ｂ−Ｂがここに示したプログラム以外から呼び出されて
いる場合、その呼び出し元アドレス部に「０」以外が保
持されていることになる。このような場合、メモリ部１
０５の内容を確認することによって、仕様と異なるアド
レスからの分岐や、呼び出されているサブルーチンの回
数が異なることを容易に特定できることになる。
【００１３】なお、本発明においては、前記した実施形
態における分岐を、例えば割り込み信号に変えた場合
は、同様に割り込まれた元アドレスがメモリに記述され
るため、プログラム中のどの処理中に割り込みが発生し
ているかを確認することができる。なお、このような割
り込みは非同期での動作のため、図４に示したような従
来の技術ではその確認は不可能である。
態における分岐を、例えば割り込み信号に変えた場合
は、同様に割り込まれた元アドレスがメモリに記述され
るため、プログラム中のどの処理中に割り込みが発生し
ているかを確認することができる。なお、このような割
り込みは非同期での動作のため、図４に示したような従
来の技術ではその確認は不可能である。
【００１４】
【発明の効果】以上説明したように本発明は、分岐元の
アドレスと、その分岐元アドレス毎の分岐回数を判定す
ることが可能であるため、評価対象プログラム中のある
特定プログラム部分の分岐命令において、予期しない動
作をした場合、その部分がどこから、どれくらいの回数
呼び出されているかを簡単に判断でき、問題点の発見が
容易になる。特に、分岐元アドレス毎にその呼び出し回
数を記録することで、通常アセンブラやＣ言語またはコ
ンパイラが内蔵している呼び出しクロスリファレンス表
との比較を簡単に行うことができ、仕様と相違を比較す
る作業を速やかに行うことができる。また、それらに相
違があった場合でも、簡単にその相違を発見できる。
アドレスと、その分岐元アドレス毎の分岐回数を判定す
ることが可能であるため、評価対象プログラム中のある
特定プログラム部分の分岐命令において、予期しない動
作をした場合、その部分がどこから、どれくらいの回数
呼び出されているかを簡単に判断でき、問題点の発見が
容易になる。特に、分岐元アドレス毎にその呼び出し回
数を記録することで、通常アセンブラやＣ言語またはコ
ンパイラが内蔵している呼び出しクロスリファレンス表
との比較を簡単に行うことができ、仕様と相違を比較す
る作業を速やかに行うことができる。また、それらに相
違があった場合でも、簡単にその相違を発見できる。
【図１】本発明の評価システムのブロック図である。
【図２】図１のシステムの動作を説明するためのタイミ
ング図である。
ング図である。
【図３】評価プログラムとメモリマップを示す図であ
る。
る。
【図４】従来の評価システムの一例のブロック図であ
る。
る。
１０１ ＣＰＵ １０２ 保持部 １０３ 比較部 １０４ 同期部 １０５ メモリ部 １０６ デコーダ １０７ カウンタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−27961（ＪＰ，Ａ) 特開 平４−42330（ＪＰ，Ａ) 特開 平５−100903（ＪＰ，Ａ) 特開 昭64−10347（ＪＰ，Ａ) 特開 昭61−34635（ＪＰ，Ａ) 特開 平４−102940（ＪＰ，Ａ) 特開 平３−119435（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/28 - 11/36
Claims (4)
- 【請求項１】 少なくともサブルーチンプログラムの読
み出しプログラムを含むソフトウェアを対象とし、当該
ソフトウェアにおける前記サブルーチンプログラムの読
み出し動作が仕様通りに行われているか否かを判定する
ための評価システムであって、前記サブルーチンプログ
ラムの呼び出し回数を確認する手段と、前記サブルーチ
ンプログラムの分岐元アドレスを確認する手段と、確認
した前記分岐元アドレス毎にその呼び出し回数を記憶す
る手段とを備えることを特徴とするソフトウェア評価シ
ステム。 - 【請求項２】 評価対象のソフトウェアに基づく動作を
実行するＣＰＵと、前記ＣＰＵから出力される分岐命令
を受けてそのときのアドレスとホストにより指定される
分岐先の特定アドレスとを比較する比較部と、前記比較
部が前記アドレスの一致を検出したときに前記分岐命令
を出力したときの分岐元のアドレスを保持する保持部
と、前記保持部から入力される分岐元のアドレスを記憶
するメモリ部と、前記メモリ部に入力される前記分岐元
のアドレスの回数をカウントするカウンターとを備え、
前記メモリ部は、前記カウンターでカウントした値を前
記分岐元のアドレスに対応する領域毎に記憶するように
構成したことを特徴とするソフトウェア評価システム。 - 【請求項３】 前記メモリ部に記憶された各領域のカウ
ント値が所定の値にまで到達したときに前記カウンター
における以降のカウント動作を無効とするデコーダを備
える請求項２に記載のソフトウェア評価システム。 - 【請求項４】 前記メモリ部は、前記評価対象ソフトウ
ェア上の分岐元アドレスを当該メモリ部のアドレスとし
て設定し、この設定されたメモリ部内のアドレスに前記
カウンターのカウント値を記憶する請求項２又は３に記
載のソフトウェア評価システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24548798A JP3206559B2 (ja) | 1998-08-31 | 1998-08-31 | ソフトウェア評価システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24548798A JP3206559B2 (ja) | 1998-08-31 | 1998-08-31 | ソフトウェア評価システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000076096A JP2000076096A (ja) | 2000-03-14 |
| JP3206559B2 true JP3206559B2 (ja) | 2001-09-10 |
Family
ID=17134400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24548798A Expired - Fee Related JP3206559B2 (ja) | 1998-08-31 | 1998-08-31 | ソフトウェア評価システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206559B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244393A (ja) * | 2009-04-08 | 2010-10-28 | Renesas Electronics Corp | パフォーマンス評価装置、及びパフォーマンス評価方法 |
-
1998
- 1998-08-31 JP JP24548798A patent/JP3206559B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000076096A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930016880A (ko) | 전자장치 및 그것의 고정정보 수정방법 | |
| CN1125400C (zh) | 信号处理设备 | |
| EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
| JP3206559B2 (ja) | ソフトウェア評価システム | |
| US5386521A (en) | Instruction prefetching circuit with a next physical address precalculating circuit | |
| JP2001175500A (ja) | インサーキットエミュレータのトレース方法、トレース手順を記録した記録媒体およびトレース回路 | |
| JP3923010B2 (ja) | メモリ制御回路 | |
| JP2591432B2 (ja) | トレース装置 | |
| CN120256340B (zh) | 基于硬件实现的访存模式识别装置及方法 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2795310B2 (ja) | メモリ制御装置およびメモリ装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP3011163B2 (ja) | 命令トレース装置 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JP2669300B2 (ja) | プログラムトレース回路およびプログラムトレース方法 | |
| JPS59197946A (ja) | メモリ装置 | |
| JP3001547B1 (ja) | インサーキットエミュレータ | |
| JP3178445B2 (ja) | カウンタ装置 | |
| JP2004348635A (ja) | プログラム開発方法 | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPH1055289A (ja) | デバッグ情報生成回路、およびそれを用いた情報処理装置 | |
| JPH0412855B2 (ja) | ||
| JPH08272647A (ja) | ソフトウェア評価装置 | |
| JPH02250133A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |