Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3207193B2 - Discharge display device - Google Patents
[go: Go Back, main page]

JP3207193B2 - Discharge display device - Google Patents

Discharge display device

Info

Publication number
JP3207193B2
JP3207193B2 JP06462290A JP6462290A JP3207193B2 JP 3207193 B2 JP3207193 B2 JP 3207193B2 JP 06462290 A JP06462290 A JP 06462290A JP 6462290 A JP6462290 A JP 6462290A JP 3207193 B2 JP3207193 B2 JP 3207193B2
Authority
JP
Japan
Prior art keywords
trigger
electrode
potential
discharge
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06462290A
Other languages
Japanese (ja)
Other versions
JPH03266335A (en
Inventor
潤一 宮川
太一 武田
健介 佐々木
隆史 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP06462290A priority Critical patent/JP3207193B2/en
Publication of JPH03266335A publication Critical patent/JPH03266335A/en
Application granted granted Critical
Publication of JP3207193B2 publication Critical patent/JP3207193B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプラズマディスプレイ装置に関し、更に詳細
にはマトリスク状に配置された放電セルの選択的発光に
より表示を行う平板形の情報表示部をもつプラズマディ
スプレイ装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to a plasma display device having a flat information display unit for performing display by selective light emission of discharge cells arranged in a matrix form. The present invention relates to a plasma display device.

〔従来の技術〕[Conventional technology]

従来、この種の装置として例えば、特開昭60−230698
号公報に記載されたものがある。第2図はこの従来の放
電表示装置の放電セル部の部分横断面図、第3図はその
部分破断斜視図である。図示のように、この従来装置
は、ウィンドウガラス板7の下面に複数のアノード電極
6を設けて成る上面部Eと、ベースガラス板1上にそれ
ぞれベースガラス板1の一半部例えば上半部および下半
部を覆う二つの複数のトリガ電極2aおよび2bを配設し、
その上に絶縁層として誘電ガラス層3を印刷し、さらに
その上にアノード電極6と直交するように延在する複数
のカソード電極4を配設し、このカソード電極4に直交
するように延在する隔壁5を配置した基底部Fとを、ア
ノード電極6とカソード電極4とが直交するように組合
せ、周囲を密封しその内部をNe等の希ガスで置換した形
になっている。
Conventionally, as this type of apparatus, for example, Japanese Patent Application Laid-Open No. 60-230698
Is described in Japanese Patent Application Publication No. FIG. 2 is a partial cross-sectional view of a discharge cell portion of the conventional discharge display device, and FIG. 3 is a partially broken perspective view thereof. As shown in the drawing, the conventional apparatus includes an upper surface portion E in which a plurality of anode electrodes 6 are provided on a lower surface of a window glass plate 7, and a half portion, for example, an upper half portion of the base glass plate 1 on the base glass plate 1. Arrange two trigger electrodes 2a and 2b covering the lower half,
A dielectric glass layer 3 is printed thereon as an insulating layer, and a plurality of cathode electrodes 4 extending perpendicular to the anode electrode 6 are provided thereon. The anode electrode 6 and the cathode electrode 4 are combined so as to be orthogonal to each other, and the periphery thereof is sealed and the inside thereof is replaced with a rare gas such as Ne.

第4図はこの放電表示装置の電極および駆動回路を示
す概略配線図、第5図は第4図中のトリガ回路17の回路
図である。また第6図は第5図の回路の動作を示すタイ
ムチャートである。
FIG. 4 is a schematic wiring diagram showing electrodes and a driving circuit of the discharge display device, and FIG. 5 is a circuit diagram of a trigger circuit 17 in FIG. FIG. 6 is a time chart showing the operation of the circuit of FIG.

各相はトリガ期間と休止期間とを交互に繰返す。一つ
の相がトリガ期間にある間は他の相は休止期間にある。
Each phase alternates between a trigger period and a pause period. While one phase is in the trigger period, the other phase is in the idle period.

トリガ期間には、第6図に示すように、A相のトリガ
電極2aの電位をアノードオンレベル電位(VA)に上げて
おき、A相が分担しているカソード電極4を順次オンレ
ベル(VE)にしていく。即ちカソード電極4の電位を順
次例えばK1,K2,K3・・・・のようにオン(負方向)にし
ていく。するとオン電位になったカソード電極4とトリ
ガ電極2aとの間で小さな予備放電(トリガ放電)が生じ
る。
During the trigger period, as shown in FIG. 6, the potential of the A-phase trigger electrode 2a is raised to the anode on-level potential (VA), and the cathode electrodes 4 shared by the A phase are sequentially turned on (VE). ). That is, the potential of the cathode electrode 4 is sequentially turned on (negative direction), for example, as K1, K2, K3,. Then, a small preliminary discharge (trigger discharge) is generated between the cathode electrode 4 having the ON potential and the trigger electrode 2a.

休止期間には、A相のトリガ電極2aを一旦−VA電位レ
ベルまで落とすことにより再生放電を起こしてから中間
電位VEレベルまで上げ、その後、休止期間の終りまでこ
のレベルを維持する。ここで再生放電とは、トリガ電圧
の立下りにおいてトリガ放電によってトリガ絶縁層(誘
電ガラス層3)の表面に蓄積された負の電荷(電子)を
中和させて誘電ガラス層3の表面の電位を正方向に引上
げて次のトリガ放電を起こすための準備をするものであ
る。
In the idle period, the A-phase trigger electrode 2a is once lowered to the -VA potential level to cause a regenerating discharge, then raised to the intermediate potential VE level, and then maintained at this level until the end of the idle period. Here, the regenerative discharge means that the negative charge (electrons) accumulated on the surface of the trigger insulating layer (dielectric glass layer 3) by the trigger discharge at the fall of the trigger voltage is neutralized and the potential on the surface of the dielectric glass layer 3 is reduced. In the positive direction to prepare for the next trigger discharge.

次に、トリガ電圧を発生させる回路について述べる。
第5図において、まず端子S1に信号を入力し、トランジ
スタQ2,Q3,Q5をオンさせ他のトランジスタをオフにして
おき、プリチャージコンデンサCPに電圧VAを蓄積させて
おく。その時トリガ電極2に接続された出力端子TEは中
間電位VE(休止期間)である。次にトリガ期間になると
端子S2に信号を入力し、トランジスタQ4,Q6をオンさ
せ、他のトランジスタをオフさせる。するとトリガ電極
2の電位がVAに上がり、プリチャージコンデンサCPの両
端電位は−側がVA電位、また+側が2VA電位となる。次
に再生放電期間になると端子S3に信号を入力し、トラン
ジスタQ1をオンさせ他のトランジスタをオフさせる。プ
リチャージコンデンサCPの両端電位は+側がVE電位レベ
ルになり、もともとVAの電圧が印加されているので−側
は−VA電位になる。従ってトリガ電極2の電位は−VA電
位となる。
Next, a circuit for generating a trigger voltage will be described.
In FIG. 5, first, a signal is input to the terminal S1, the transistors Q2, Q3, and Q5 are turned on, the other transistors are turned off, and the voltage VA is stored in the precharge capacitor CP. At that time, the output terminal TE connected to the trigger electrode 2 is at the intermediate potential VE (pause period). Next, in the trigger period, a signal is input to the terminal S2 to turn on the transistors Q4 and Q6 and turn off the other transistors. Then, the potential of the trigger electrode 2 rises to VA, and the potential of both ends of the precharge capacitor CP becomes the VA potential on the minus side and the 2VA potential on the plus side. Next, in the regeneration discharge period, a signal is input to the terminal S3 to turn on the transistor Q1 and turn off other transistors. The potential at both ends of the precharge capacitor CP is at the VE potential level on the + side, and is at the -VA potential on the-side because the voltage of VA is originally applied. Therefore, the potential of the trigger electrode 2 becomes -VA potential.

このような回路が2相分設けられ、それぞれA相、B
相のトリガ波形をA相、B相のトリガ電極に接続されて
いる。
Such circuits are provided for two phases, A-phase and B-phase, respectively.
The phase trigger waveform is connected to the A-phase and B-phase trigger electrodes.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら上記の構造の装置ではA相、B相と分割
してある為、A相とB相の境界部では他の相のトリガ電
極2からの影響を受け易く、トリガ放電(予備放電)の
明るさ(ここでは情報表示放電輝度と分けて裏輝度と称
する。)にムラが生じるという問題があった。
However, the device having the above structure is divided into the A phase and the B phase, so that the boundary between the A phase and the B phase is easily affected by the trigger electrode 2 of another phase, and the brightness of the trigger discharge (preliminary discharge) is increased. In this case, there is a problem that unevenness occurs (here, referred to as back luminance separately from information display discharge luminance).

以下この点につき第7図を参照して説明する。同図
は、B相が選択されておりB相のトリガ電極2b上のカソ
ード電極4a,4bが走査される前の状態を示す。この図よ
り、相の端にあるカソード電極4bとそうでないカソード
電極4aとではその附近に帯電している電荷の量が違うこ
とがわかる。この結果、走査された時に主放電への立上
がり時間に差異が生じ、これがちらつきの原因となる。
これはA相が選択された時のカソード電極4c、4dにも同
じことがいえる。またトリガ放電や再生放電時にも小さ
な放電が視認できるがカソード電極4b,4cの間の誘電ガ
ラス層3のところだけ他の領域とは裏輝度が異なり、表
示ムラとなって表示品質を低下させる。
Hereinafter, this point will be described with reference to FIG. This figure shows a state where the B-phase is selected and before the cathode electrodes 4a and 4b on the B-phase trigger electrode 2b are scanned. From this figure, it can be seen that the amount of charges charged in the vicinity of the cathode electrode 4b at the end of the phase is different from that of the cathode electrode 4a which is not at the other end. As a result, there is a difference in the rise time to the main discharge when scanning is performed, which causes flickering.
The same can be said for the cathode electrodes 4c and 4d when the phase A is selected. Also, a small discharge can be visually recognized at the time of a trigger discharge or a regenerating discharge, but only the dielectric glass layer 3 between the cathode electrodes 4b and 4c has a different back luminance from other regions, resulting in display unevenness and deterioration of display quality.

また、従来技術ではトリガ回路は、トリガ放電を起こ
すための電位(VA)、再生放電を起こすための電位(−
VA)、それから待機中の電位(VE)の3つの値の電位を
発生する必要があり、トリガ回路の構造が複雑であり、
また制御入力信号も多く必要である。
In the prior art, the trigger circuit is configured to generate a potential (VA) for generating a trigger discharge and a potential (-) for generating a regenerating discharge.
VA), and then it is necessary to generate the potential of three values of the potential during waiting (VE), the structure of the trigger circuit is complicated,
Also, many control input signals are required.

本発明は以上述べた相の境界部の輝度にムラがるある
こと、構造が複雑であること、多数の入力信号が必要で
あることといった問題点を除去するためになされたもの
で、構造が簡単で、制御入力の数が少なくてすむ表示装
置を提供することを目的とする。
The present invention has been made in order to eliminate the above-mentioned problems such as the unevenness of the brightness at the phase boundary, the complexity of the structure, and the need for a large number of input signals. It is an object to provide a display device which is simple and requires a small number of control inputs.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は、表示パネル内のすべてのカソード電極に対
応する単一のトリガ電極を設け、カソード電極が走査さ
れている期間に上記トリガ電極に一定のトリガ電圧を与
え、一フレームの走査の期間次の走査の期間の間に再生
放電を生じさせるようにしたものである。
The present invention provides a single trigger electrode corresponding to all cathode electrodes in a display panel, applies a constant trigger voltage to the trigger electrode during a period in which the cathode electrode is being scanned, and supplies a trigger voltage during the scanning of one frame. A regenerating discharge is generated during the scanning period.

〔作用〕[Action]

このように、トリガ電極を単相としたので、相相互間
の境界部分における表示ムラをなくすことができる。ま
た、トリガ回路は、トリガ放電を起こすための電位と再
生放電を起こすための電位の2つの電位を発生させれば
足りるので、構造が簡単になり、また制御入力信号も少
なくて済む。
As described above, since the trigger electrode has a single phase, display unevenness at a boundary between the phases can be eliminated. Further, the trigger circuit only needs to generate two potentials, a potential for causing a trigger discharge and a potential for causing a regenerating discharge, so that the structure is simplified and the number of control input signals is reduced.

〔実施例〕〔Example〕

第1図は本発明の一実施例の放電表示装置の放電セル
部の部分横断面図で、第8図はその部分破断斜視図であ
る。
FIG. 1 is a partial cross-sectional view of a discharge cell portion of a discharge display device according to one embodiment of the present invention, and FIG. 8 is a partially cutaway perspective view thereof.

この実施例の表示セル部は、基底部Cと上面部Dとを
有する。基底部Cは、ベースガラス板8上と、該ベース
ガラス板8上に形成された単一のトリガ電極9と、その
上に絶縁層として形成された誘電ガラス層10と、その上
に形成された互いに平行に延びた複数の帯状のカソード
電極11と、その上に形成され、カソード電極11に直交す
るように延びて複数の放電セルを形成する隔壁12とを有
する。トリガ電極9はベースガラス板8の略全面を覆う
ように形成されていて、ベースガラス板8上のすべての
カソード電極11に対向する。
The display cell portion of this embodiment has a base portion C and an upper surface portion D. The base portion C is formed on the base glass plate 8, a single trigger electrode 9 formed on the base glass plate 8, a dielectric glass layer 10 formed thereon as an insulating layer, and formed thereon. And a plurality of strip-shaped cathode electrodes 11 extending in parallel with each other, and partition walls 12 formed thereon and extending orthogonal to the cathode electrodes 11 to form a plurality of discharge cells. The trigger electrode 9 is formed so as to cover substantially the entire surface of the base glass plate 8 and faces all the cathode electrodes 11 on the base glass plate 8.

一方、上面部Dは、ウィンドウガラス板14と、該ウイ
ンドウガラス板14上に透明な導電材で形成されたアノー
ド電極13とを有する。
On the other hand, the upper surface portion D has a window glass plate 14 and an anode electrode 13 formed of a transparent conductive material on the window glass plate 14.

上記のうち、トリガ電極9、誘電ガラス層10、カソー
ド電極11および隔壁12は厚膜印刷で形成され、これらが
印刷された状態で、例えば600℃程度で焼成することに
より、基底部Cが得られる。
Of the above, the trigger electrode 9, the dielectric glass layer 10, the cathode electrode 11, and the partition 12 are formed by thick-film printing, and the printed portion is fired at, for example, about 600 ° C. to obtain the base C. Can be

そして、このようにして形成された基底部Cと上面部
Dとを対向させて組合せ、周囲を低融点ガラスでシール
し、内部をNe等の希ガスで置換することにより、放電表
示部DPを得る。
Then, the base C and the top D formed in this way are combined to face each other, the periphery is sealed with low-melting glass, and the inside is replaced with a rare gas such as Ne, thereby forming the discharge display section DP. obtain.

次に、制御駆動回路部について説明する。第9図は本
実施例の電極および駆動回路を示す概略配線図であり、
第10図はトリガ回路20の回路図である。また第11図はア
ノード、カソードにおけるオン、オフの電位設定を示し
たものである。
Next, the control drive circuit section will be described. FIG. 9 is a schematic wiring diagram showing an electrode and a drive circuit of the present embodiment,
FIG. 10 is a circuit diagram of the trigger circuit 20. FIG. 11 shows the setting of the on and off potentials of the anode and the cathode.

第9図に示すように、上記の放電表示部DPは、アノー
ド駆動回路18、カソード走査回路19、およびトリガ回路
20に接続されている。また、これらの回路18、19および
20は制御回路21に接続されている。制御回路21は、アノ
ード駆動回路18に映像信号およびアノードオン電位VF、
アノードオフ電位VGを供給するとともに、アノード駆動
回路18によるアノード電極の順次選択制御する。制御回
路21はまた、カソード走査回路19に、カソードオフ電位
VH、カソードオン電位VIを供給するとともに、カソード
走査回路19によるカソード電極の走査を制御する。制御
回路21はさらに、トリガ回路20に制御信号S1、S2を供給
してトリガ回路20によるトリガ電極9への電圧印加を制
御する。
As shown in FIG. 9, the discharge display section DP includes an anode driving circuit 18, a cathode scanning circuit 19, and a trigger circuit.
Connected to 20. Also, these circuits 18, 19 and
20 is connected to the control circuit 21. The control circuit 21 supplies the anode drive circuit 18 with the video signal and the anode ON potential VF,
An anode off potential VG is supplied, and the anode drive circuit 18 sequentially controls the selection of the anode electrodes. The control circuit 21 also supplies the cathode scanning circuit 19 with the cathode off potential.
VH and the cathode-on potential VI are supplied, and scanning of the cathode electrode by the cathode scanning circuit 19 is controlled. The control circuit 21 further supplies control signals S1 and S2 to the trigger circuit 20 to control application of a voltage to the trigger electrode 9 by the trigger circuit 20.

カソード電極11は1本置きに左右のカソード走査回路
19に接続され、上から下に線順次に負電圧がかけられ、
同じく1本置きに上下のアノード駆動回路18に接続され
たアノード電極13にデータ即ち映像信号(電位VFが
“1"、電位VGが“0")が供給されアノード電極13とカソ
ード電極11の間で選択的な表示放電が生じる。
Cathode electrodes 11 are alternately left and right cathode scanning circuits
Connected to 19, a negative voltage is applied line-by-line from top to bottom,
Similarly, data, that is, a video signal (potential VF is “1” and potential VG is “0”) is supplied to the anode electrodes 13 connected to the upper and lower anode driving circuits 18 every other one, so that the anode electrode 13 and the cathode electrode 11 are connected. Causes a selective display discharge.

次に駆動のタイミングについて説明する。第12図
(a)はトリガ電極9及びカソード電極11に印加される
電圧を示すタイムチャートであり、K1〜KNはそれぞれの
カソード電極11に印加される電圧、即ちカソード電極11
の走査のための電圧を示す。また、第12図(b)は、第
12図(a)の期間Txを拡大して示すタイムチャートであ
る。
Next, the drive timing will be described. FIG. 12 (a) is a time chart showing the voltages applied to the trigger electrode 9 and the cathode electrode 11, and K1 to KN are the voltages applied to the respective cathode electrodes 11, that is, the cathode electrodes 11
3 shows the voltage for scanning. FIG. 12 (b)
12 is an enlarged time chart showing a period Tx in FIG.

第12図において、タイミングt1で1番目のカソード電
極11(電圧K1が印加されるカソード電極)が選択され
る。即ちそのカソード電極11の電位がカソードオフ電位
VH(例えば65V)からオン電位VI(例えば0V)になる。
次にタイミングt2で2番目のカソード電極11(電圧K2が
印加されるカソード電極)が選択される。以下同様にし
てカソード電極11が順次選択され、タイミングt3で最後
のカソード電極11(電圧KNが印加されるカソード電極)
が選択され、タイミングt4で該最後のカソード電極11の
選択が終わる。これにより、1フレームの走査が完了す
る。
In FIG. 12, the first cathode electrode 11 (the cathode electrode to which the voltage K1 is applied) is selected at a timing t1. That is, the potential of the cathode electrode 11 is the cathode off potential.
The potential changes from VH (eg, 65V) to the ON potential VI (eg, 0V).
Next, at timing t2, the second cathode electrode 11 (the cathode electrode to which the voltage K2 is applied) is selected. Similarly, the cathode electrodes 11 are sequentially selected in the same manner, and at the timing t3, the last cathode electrode 11 (the cathode electrode to which the voltage KN is applied)
Is selected, and the selection of the last cathode electrode 11 ends at timing t4. Thus, scanning of one frame is completed.

一つのカソード電極11が選択されている間に、アノー
ド電極13が順次選択される。第12図(b)は任意のカソ
ード電極11、即ち電圧Kxが印加されるカソード電極11が
選択されている間のアノード電極13の順次選択を示す。
While one cathode electrode 11 is selected, the anode electrodes 13 are sequentially selected. FIG. 12 (b) shows the sequential selection of the anode electrode 13 while an arbitrary cathode electrode 11, that is, the cathode electrode 11 to which the voltage Kx is applied is selected.

図示のようにカソード電極11の電位がカソードオフ電
位VH(例えば65V)からオン電位VI(例えば0V)にな
り、その間にアノード電極13が順次選択される。この
間、映像信号は連続的に供給されており、各瞬時の映像
信号は選択されているアノード電極13に印加される。映
像信号はオンレベル(例えば180V)およびオフレベル
(例えば115V)からなるものである。第12図(b)のA1
〜AMのパルスは各アノード電極13が選択されていること
を示すもので、映像信号がオンレベルであることを示す
ものではない。
As shown, the potential of the cathode electrode 11 changes from the cathode off potential VH (for example, 65 V) to the on potential VI (for example, 0 V), during which the anode electrode 13 is sequentially selected. During this time, the video signal is continuously supplied, and the video signal at each instant is applied to the selected anode electrode 13. The video signal has an on level (for example, 180 V) and an off level (for example, 115 V). A1 in FIG. 12 (b)
The pulses of .about.AM indicate that each anode electrode 13 has been selected, but do not indicate that the video signal is on level.

各アノード電極13が選択されている間に映像信号がオ
ンレベルであると、アノード電極13とカソード電極11と
の間で放電(表示放電:主放電)が起こる。オフレベル
が印加されているアノード電極13とカソード電極11の間
では、放電は起こらない。
If the video signal is at the ON level while each anode electrode 13 is selected, a discharge (display discharge: main discharge) occurs between the anode electrode 13 and the cathode electrode 11. No discharge occurs between the anode electrode 13 and the cathode electrode 11 to which the off level is applied.

1フレームの走査が完了した後、次のフレームの操作
が始まるまでの間に無走査期間を設け、その無走査期間
中に再生放電を生じさせる。即ち、最後のカソード電極
11の選択が終了した時(t4)から所定の時間例えば100
μs経過した時(t5)から所定の期間例えば300μs即
ちタイミングt6までの期間トリガ電極に印加する電圧を
(VI−VF)とする。再生放電の際の動作については、後
に詳しく説明する。
After the scanning of one frame is completed, a non-scanning period is provided until the operation of the next frame starts, and a regeneration discharge is generated during the non-scanning period. That is, the last cathode electrode
A predetermined time, for example, 100 after the selection of 11 is completed (t4)
The voltage applied to the trigger electrode for a predetermined period, for example, 300 μs from the time (t5) when μs has elapsed (t5), that is, until timing t6, is (VI−VF). The operation during the regenerating discharge will be described later in detail.

その後さらに他の所定の期間例えば150μsが経過し
た時(t1)に次のフレームの走査を開始する。即ち、1
番目のカソード電極11の選択をする。以下上記と同様の
動作を繰返す。
Thereafter, when another predetermined period, for example, 150 μs has elapsed (t1), scanning of the next frame is started. That is, 1
The second cathode electrode 11 is selected. Hereinafter, the same operation as described above is repeated.

次に、上記の表示放電を助け、かつ表示放電をより安
定に生じさせるためのトリガ電極9の動作について説明
する。
Next, the operation of the trigger electrode 9 for assisting the display discharge and for generating the display discharge more stably will be described.

第13図(a)〜(f)は第12図の任意のカソード電極
11即ち、電圧Kxが印加されるカソード電極11と任意のア
ノード電極13、即ちタイミングAyで選択されるアノード
電極13との交点に形成された放電セルの、同じく第12図
のタイミングta〜tfのそれぞれにおける動作を示す図で
ある。
13 (a) to 13 (f) show arbitrary cathode electrodes in FIG.
11, that is, a discharge cell formed at the intersection of the cathode electrode 11 to which the voltage Kx is applied and an arbitrary anode electrode 13, i.e., the anode electrode 13 selected at the timing Ay, also at timings ta to tf in FIG. It is a figure showing operation in each.

一フレームの走査が始まった後で、当該カソード電極
11にオン電位Vxが印加されるまでのタイミング、例えば
第12図のタイミングtaでは、第13図(a)に示すよう
に、トリガ電極9はVF電位(アノードオン電位)、カソ
ード電極11はVH電位(カソードオフ電位)なので誘電ガ
ラス層10はカソード電極11側は正(+)に、またトリガ
電極9側は負(−)に帯電している。
After one frame of scanning begins, the cathode electrode
At the timing until the on-potential Vx is applied to 11, for example, at timing ta in FIG. 12, the trigger electrode 9 is at the VF potential (anode-on potential) and the cathode electrode 11 is at VH, as shown in FIG. Since the potential (cathode off potential), the dielectric glass layer 10 is charged positive (+) on the cathode electrode 11 side and negative (-) on the trigger electrode 9 side.

次にタイミングtbでカソード電極11が選択されてオン
電位VIとなると、第13図(b)に示すように、誘電ガラ
ス層10表面とカソード電極11との間に放電可能な電界が
生じ、微小な放電(トリガ放電)が生じる。この放電は
交流(AC)的な放電で誘電ガラス層10に帯電している電
荷がなくなると終了する。
Next, when the cathode electrode 11 is selected at the timing tb and becomes the on-potential VI, as shown in FIG. 13 (b), an electric field capable of discharging is generated between the surface of the dielectric glass layer 10 and the cathode electrode 11, and a minute electric field is generated. Discharge (trigger discharge) occurs. This discharge is terminated when there is no more charge on the dielectric glass layer 10 due to an alternating current (AC) discharge.

このカソード電極11にオン電位が印加されている間に
アノード電極13が順次選択されて、映像信号が印加され
る。オンレベル(VF)の信号が印加されたアノード電極
13と、選択されているカソード電極11とが交差する放電
セルでは上記のように主放電が起こる(タイミングtc:
第13図(c))。この主放電への移行が上記したトリガ
放電による空間電荷のため迅速に行なわれ、カソード電
極11がオン電位となってからの時間(遅れ)は1μs以
下である。
While the on-potential is being applied to the cathode electrode 11, the anode electrode 13 is sequentially selected and a video signal is applied. Anode electrode to which ON level (VF) signal is applied
13 and the selected cathode electrode 11 intersect, a main discharge occurs in the discharge cell as described above (timing tc:
FIG. 13 (c)). The transition to the main discharge is promptly performed due to the space charge due to the trigger discharge described above, and the time (delay) from the time when the cathode electrode 11 becomes the ON potential is 1 μs or less.

上記主放電が起った放電セルを通過するアノード電極
の選択が終わり該アノード電極がオフ電位VGとなると
(タイミングtd)、主放電が消滅する(第13図
(d))。
When the selection of the anode electrode passing through the discharge cell in which the main discharge has occurred is completed and the anode electrode is at the off potential VG (timing td), the main discharge is extinguished (FIG. 13 (d)).

次にタイミングteでは当該放電セルを通過するカソー
ド電極11の選択も終わり、カソード電極がオフ電位(V
H)となる。しかしながら誘電ガラス層10はカソード電
極11とのトリガ放電により負に帯電したままとなってい
る。一フレームの走査が終わった時点では、誘電ガラス
層10が全体的にこのような状態になっている(第13図
(e))。
Next, at the timing te, the selection of the cathode electrode 11 passing through the discharge cell ends, and the cathode electrode is turned off (V
H). However, the dielectric glass layer 10 remains negatively charged due to the trigger discharge with the cathode electrode 11. When the scanning of one frame is completed, the dielectric glass layer 10 is in such a state as a whole (FIG. 13 (e)).

そこで一フレームの終了時に再生放電を生じさせる。
即ち、タイミングtfで、トリガ電極9の電位を(VI−V
F)に落とす。そうすることにより誘電ガラス層10の内
部では、第13図(f)に示すように、カソード電極11側
が負(−)、トリガ電極側が正(+)となり誘電ガラス
層10の表面とアノード電極13との間で再生放電が起こ
る。これにより誘電ガラス層10が全体として電気的に中
和する。
Therefore, a regenerating discharge is generated at the end of one frame.
That is, at the timing tf, the potential of the trigger electrode 9 is changed to (VI-V
F). By doing so, inside the dielectric glass layer 10, as shown in FIG. 13 (f), the cathode electrode 11 side becomes negative (-) and the trigger electrode side becomes positive (+), and the surface of the dielectric glass layer 10 and the anode electrode 13 And a regenerating discharge occurs between them. Thereby, the dielectric glass layer 10 is electrically neutralized as a whole.

トリガ電極をアノードオン電位VFに戻した後もタイミ
ングta、誘電ガラス層10は全体として電気的に中和した
状態を維持しており、従って、次のフレームにおいてカ
ソード電極が選択されたときに上記と同様にしてトリガ
放電が起こる。
Even after the trigger electrode is returned to the anode-on potential VF, the timing ta, the dielectric glass layer 10 maintains an electrically neutralized state as a whole, and therefore, when the cathode electrode is selected in the next frame, Trigger discharge occurs in the same manner as described above.

以上のような、アノード電極の順次選択、カソード電
極の走査、トリガ電極の駆動は制御回路21の制御の下で
行なわれる。
The sequential selection of the anode electrode, the scanning of the cathode electrode, and the driving of the trigger electrode are performed under the control of the control circuit 21 as described above.

第10図はトリガ電極9に印加される電位を発生するト
リガ回路を示す概略図である。図示のようにこの回路
は、制御回路21からの第1および第2の制御信号S1およ
びS2を受ける制御入力端子と、トリガ電極に接続された
出力端子TEと、トランジスタQ7〜Q10、ダイオードD3お
よびD4、コンデンサC1およびC2、ならびに抵抗器R9〜R1
2を有する。トランジスタQ7およびQ9のベースは制御信
号S1を受けるように、またトランジスタQ8およびQ10の
ベースは制御信号S2を受けるように接続されている。
FIG. 10 is a schematic diagram showing a trigger circuit for generating a potential applied to the trigger electrode 9. As shown, this circuit comprises a control input terminal for receiving first and second control signals S1 and S2 from a control circuit 21, an output terminal TE connected to a trigger electrode, transistors Q7 to Q10, a diode D3 and D4, capacitors C1 and C2, and resistors R9-R1
With 2. The bases of transistors Q7 and Q9 are connected to receive control signal S1, and the bases of transistors Q8 and Q10 are connected to receive control signal S2.

トランジスタQ7およびQ9のエミッタはそれぞれ抵抗器
R11およびR9を介してアノードオン電位(VF)の電源端
子に接続されている。一方、トランジスタQ8およびQ10
のコレクタはそれぞれトランジスタQ7およびQ9のコレク
タに接続され、トランジスタQ10のエミッタはアノード
オフ電位(VI)の電源端子(接地電位のノード)に接続
されている。トランジスタQ8のエミッタは直列接続され
たダイオードD3およびD4を介してアノードオフ電位(V
I)の電源端子に接続されている。ダイオードD3およびD
4の相互接続点とトランジスタQ9およびQ10の相互接続点
の間にはコンデンサC1が接続されている。
The emitters of transistors Q7 and Q9 are resistors
It is connected to the power supply terminal of the anode ON potential (VF) via R11 and R9. On the other hand, transistors Q8 and Q10
Are connected to the collectors of the transistors Q7 and Q9, respectively, and the emitter of the transistor Q10 is connected to the power supply terminal (node of the ground potential) of the anode off potential (VI). The emitter of the transistor Q8 is connected to the anode off potential (VD) through the diodes D3 and D4 connected in series.
Connected to the power terminal of I). Diodes D3 and D
The capacitor C1 is connected between the interconnection point 4 and the interconnection point between the transistors Q9 and Q10.

まずトリガ放電期間(第12図)中は、制御信号S1によ
りトランジスタQ7,Q9がオンし、他のトランジスタはオ
フしている。よって出力端子TEには電源からの電位VFが
出力される。またコンデンサC1の+側には電位VFが印加
され−側は電位VIにクランプされているので、コンデン
サC1が充電される。
First, during the trigger discharge period (FIG. 12), the transistors Q7 and Q9 are turned on by the control signal S1, and the other transistors are turned off. Therefore, the potential VF from the power supply is output to the output terminal TE. Since the potential VF is applied to the positive side of the capacitor C1 and the potential VI is clamped to the negative side, the capacitor C1 is charged.

次に再生放電期間ではトランジスタQ8,Q10がオンし、
他のトランジスタはオフしている。コンデンサC1の+側
が電位VIに急落するため−側の電位は(VI−VF)に急落
する。この電位はダイオードD3を介してコンデンサC1の
図面上上側の電極に伝わり、保持される。そして、トラ
ンジスタQ8を介して出力端子TEに伝わり、出力端子の電
位も(VI−VF)となる。
Next, during the regeneration discharge period, the transistors Q8 and Q10 turn on,
Other transistors are off. Since the positive side of the capacitor C1 sharply drops to the potential VI, the negative side sharply drops to (VI-VF). This potential is transmitted to the upper electrode in the drawing of the capacitor C1 via the diode D3 and is held. Then, the voltage is transmitted to the output terminal TE via the transistor Q8, and the potential of the output terminal also becomes (VI-VF).

上記の一連の動作を2つの制御信号だけで完了させる
ことができる。
The above series of operations can be completed with only two control signals.

以上のような実施例により、第11図のVFI、VFG、VHI
をそれぞれ180V、65V、65Vとして、情報表示放電を行な
わせ、輝度22cd/m2、コントラスト比100:1を実現するこ
とができた。
According to the embodiment described above, VFI, VFG, VHI of FIG.
Were set to 180 V, 65 V, and 65 V, respectively, and an information display discharge was performed to achieve a luminance of 22 cd / m 2 and a contrast ratio of 100: 1.

以上のように、従来技術ではトリガ電極を多相に分割
した構造となっているため、相相互間の境界部分での表
示ムラが発生するという問題があったが、本発明では、
第9図に示すように、トリガ電極を単相構造にするとし
たので、表示ムラをなくすことができる。
As described above, in the related art, since the trigger electrode is divided into multiple phases, there is a problem that display unevenness occurs at a boundary between the phases.
As shown in FIG. 9, since the trigger electrode has a single-phase structure, display unevenness can be eliminated.

また、トリガ電極9を駆動するトリガ回路は、第5図
(従来例)と第10図(本発明)とを比較して明らかなよ
うに、本発明のほうがより簡単な構造となる。これは、
従来技術ではトリガ回路がトリガ放電を起こすための電
位(VA)、再生放電を起こすための電位(−VA)、休止
期間の電位(VE)の3つの電位を発生する必要があった
のに対し、本発明ではトリガ放電を起こすための電位
(VF)と再生放電を起こすための電位(VI−VF)の2つ
の電位を発生させれば足りるからである。
The trigger circuit for driving the trigger electrode 9 has a simpler structure according to the present invention, as is apparent from a comparison between FIG. 5 (conventional example) and FIG. 10 (the present invention). this is,
In the prior art, the trigger circuit needs to generate three potentials: a potential (VA) for causing a trigger discharge, a potential (-VA) for causing a regenerative discharge, and a potential (VE) during a quiescent period. This is because, in the present invention, it is sufficient to generate two potentials, a potential (VF) for causing a trigger discharge and a potential (VI-VF) for causing a regeneration discharge.

また、トリガ回路に与える信号も従来は三つ必要であ
ったが、本発明では、二つでよい。
Also, three signals to be applied to the trigger circuit were conventionally required, but in the present invention, two signals are sufficient.

〔発明の効果〕〔The invention's effect〕

以上、詳細に説明したように本発明によれば、トリガ
電極を単相にしたことにより、次のような効果がある。
As described in detail above, according to the present invention, the following effects are obtained by using a single-phase trigger electrode.

(1)多相の場合、相間でのトリガ放電の差による輝度
ムラが発生したが、本発明ではこれがなくなり表示品質
が向上した。
(1) In the case of multi-phase, luminance unevenness due to a difference in trigger discharge between the phases occurred. However, in the present invention, this was eliminated and the display quality was improved.

(2)多相では複数のトリガ回路が必要なのに対してた
だ1つのトリガ回路で十分であり、軽量、小型化、コス
ト低減が可能となった。
(2) A single trigger circuit is sufficient for a multi-phase, whereas a plurality of trigger circuits are required, and light weight, miniaturization, and cost reduction are possible.

(3)また、トリガ回路は二つの電位を発生すればよ
く、その構成を簡単にすることができる。
(3) The trigger circuit only needs to generate two potentials, and its configuration can be simplified.

(4)パネルの構造が簡単になりコスト低減が可能とな
った。
(4) The structure of the panel is simplified, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の放電表示装置の放電セル部
の部分横断面図、 第2図は従来の放電表示装置の放電セル部の部分横断面
図、 第3図はその部分破断斜視図、 第4図は第2図の放電表示装置の電極およびその駆動回
路を示す概略配線図、 第5図は第4図中のトリガ回路の回路図、 第6図は第5図のトリガ回路の動作を示すタイムチャー
ト、 第7図は、相相互間の境界部分での表示ムラを説明する
ための図、 第8図は第1図の放電セル部の部分破断斜視図、 第9図は第1図の放電表示装置の電極およびその駆動回
路を示す概略配線図、 第10図はトリガ回路20の回路図 第11図はアノード、カソードにおけるオン、オフの電位
設定を示した図、 第12図(a)および(b)はトリガ電極、カソード電極
およびアノード電極の駆動を示すタイムチャート、 第13図(a)〜(f)は一つの放電セルの、第12図のタ
イミングta〜tgにおける動作を示す図である。 DP:放電表示部、 9:トリガ電極、 11:カソード電極、 13:アノード電極、 18:アノード駆動回路、 19:カソード走査回路、 20:トリガ回路、 21:制御回路。
FIG. 1 is a partial cross-sectional view of a discharge cell portion of a discharge display device according to one embodiment of the present invention, FIG. 2 is a partial cross-sectional view of a discharge cell portion of a conventional discharge display device, and FIG. FIG. 4 is a schematic wiring diagram showing the electrodes of the discharge display device of FIG. 2 and its driving circuit, FIG. 5 is a circuit diagram of a trigger circuit in FIG. 4, and FIG. 6 is a trigger of FIG. 7 is a time chart showing the operation of the circuit, FIG. 7 is a view for explaining display unevenness at a boundary between the phases, FIG. 8 is a partially cutaway perspective view of the discharge cell portion of FIG. 1, and FIG. FIG. 10 is a schematic wiring diagram showing the electrodes of the discharge display device of FIG. 1 and its driving circuit. FIG. 10 is a circuit diagram of the trigger circuit 20. FIG. 11 is a diagram showing ON and OFF potential settings at the anode and cathode. 12 (a) and (b) show the tie showing the driving of the trigger, cathode and anode electrodes. FIGS. 13 (a) to 13 (f) are diagrams showing the operation of one discharge cell at timings ta to tg in FIG. DP: discharge display section, 9: trigger electrode, 11: cathode electrode, 13: anode electrode, 18: anode drive circuit, 19: cathode scan circuit, 20: trigger circuit, 21: control circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小松 隆史 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (56)参考文献 特開 平1−137537(JP,A) 特開 昭60−225898(JP,A) 特開 昭60−230698(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 17/49 G09G 3/28 G09G 3/282 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Takashi Komatsu 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) References JP-A 1-137537 (JP, A) JP JP-A-60-225898 (JP, A) JP-A-60-230698 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 17/49 G09G 3/28 G09G 3/282

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基底部と上面部とから構成される表示セル
部を有する放電表示装置において、 前記基底部は、 ベースガラス板と、前記ベースガラス板上に形成された
単一相トリガ電極と、前記トリガ電極上に絶縁層を介し
て形成され、互いに略平行に延在する複数のカソード電
極とを有し、 前記上面部は、 ウィンドウガラス板とアノード電極とからなるととも
に、該アノード電極が前記基底部のカソード電極と交差
し、かつ対向して配置されているとともに、 一フレームの走査中には、前記アノード電極をオンする
電位を前記トリガ電極に印加することによりトリガ放電
を生じさせるとともに、一フレームの走査と次の一フレ
ームの走査との間には、前記カソード電極をオンする電
位から前記アノード電極をオンする電位を差し引いた電
位を前記トリガ電極に対して印加することにより再生放
電を生じさせるトリガ回路を有することを特徴とする放
電表示装置。
1. A discharge display device having a display cell portion including a base portion and an upper surface portion, wherein the base portion includes: a base glass plate; a single-phase trigger electrode formed on the base glass plate; A plurality of cathode electrodes formed on the trigger electrode with an insulating layer interposed therebetween and extending substantially in parallel with each other. The upper surface portion includes a window glass plate and an anode electrode. A trigger discharge is generated by applying a potential to turn on the anode electrode to the trigger electrode during scanning of one frame, while intersecting and opposing the cathode electrode at the base portion. A potential obtained by subtracting a potential for turning on the anode electrode from a potential for turning on the cathode electrode between the scanning of one frame and the scanning of the next frame. Discharge display device characterized by having a trigger circuit for generating a reproduction discharge by applying to the trigger electrode.
JP06462290A 1990-03-15 1990-03-15 Discharge display device Expired - Fee Related JP3207193B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06462290A JP3207193B2 (en) 1990-03-15 1990-03-15 Discharge display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06462290A JP3207193B2 (en) 1990-03-15 1990-03-15 Discharge display device

Publications (2)

Publication Number Publication Date
JPH03266335A JPH03266335A (en) 1991-11-27
JP3207193B2 true JP3207193B2 (en) 2001-09-10

Family

ID=13263545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06462290A Expired - Fee Related JP3207193B2 (en) 1990-03-15 1990-03-15 Discharge display device

Country Status (1)

Country Link
JP (1) JP3207193B2 (en)

Also Published As

Publication number Publication date
JPH03266335A (en) 1991-11-27

Similar Documents

Publication Publication Date Title
JP3249440B2 (en) Driving device for plasma display panel
JPWO1998044531A1 (en) Flat display panel, its manufacturing method, its control device, and its driving method
JP2843470B2 (en) Structure and driving method of plasma display panel
KR100292190B1 (en) Method of driving discharge tube for display
EP0254299B1 (en) Plasma display apparatus
US6373451B1 (en) Method for driving AC plasma display panel
CA1238127A (en) Plasma display panel having improved display
EP0316903A2 (en) Plasma display apparatus
US4296357A (en) Plasma display system
JP3078114B2 (en) Method and apparatus for driving gas discharge display panel
JP3207193B2 (en) Discharge display device
JP2003015595A (en) Drive circuit for pdp display device
US3808501A (en) Driving circuit for a plasma display panel comprising pnp and npn transistors
KR100484366B1 (en) Method for controlling the addressing of an ac plasma display panel
JP3930582B2 (en) Plasma display panel
KR20050044766A (en) Electrode driving apparatus for plasma display panel
US5332949A (en) Structure and driving method of a plasma display panel
JP3439462B2 (en) Aging method for plasma display panel
JP2000250484A (en) Driving device of display panel
US6191763B1 (en) Process for controlling a display panel and display device using this process
JP3311587B2 (en) DC type gas discharge panel device
JPS5924891A (en) Discharge display panel driving system
JP2752675B2 (en) Driving method of discharge display panel
JPS6331094Y2 (en)
KR100531790B1 (en) Method for driving flat display panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees