JP3207982B2 - インターホン装置 - Google Patents
インターホン装置Info
- Publication number
- JP3207982B2 JP3207982B2 JP24277493A JP24277493A JP3207982B2 JP 3207982 B2 JP3207982 B2 JP 3207982B2 JP 24277493 A JP24277493 A JP 24277493A JP 24277493 A JP24277493 A JP 24277493A JP 3207982 B2 JP3207982 B2 JP 3207982B2
- Authority
- JP
- Japan
- Prior art keywords
- intercom
- threshold
- circuit
- digital data
- slave unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Interconnected Communication Systems, Intercoms, And Interphones (AREA)
Description
【０００１】
【産業上の利用分野】本発明はインターホン装置に関
し、特にインターホン子機とインターホン親機間のケー
ブル抵抗及びそれぞれに設けた回路部品のバラツキによ
る動作電圧の変動に適応できるインターホン装置に係わ
る。
し、特にインターホン子機とインターホン親機間のケー
ブル抵抗及びそれぞれに設けた回路部品のバラツキによ
る動作電圧の変動に適応できるインターホン装置に係わ
る。
【０００２】
【従来の技術】従来から、インターホン装置は図３に示
すように、呼出釦３１を設けたインターホン子機ＥＱ3
と、インターホン子機とケーブルＬ11、Ｌ12で接続され
たインターホン親機ＥＱ4とで構成されている。
すように、呼出釦３１を設けたインターホン子機ＥＱ3
と、インターホン子機とケーブルＬ11、Ｌ12で接続され
たインターホン親機ＥＱ4とで構成されている。
【０００３】インターホン親機ＥＱ4は呼出レベル検出
用オペアンプ３２、基準電圧回路３３及びＣＰＵ３５で
構成され、往路端子Ｔ11には抵抗Ｒ5を介して電源＋Ｖc
cが接続され、帰路端子Ｔ12には抵抗Ｒ6が接続されてい
る。
用オペアンプ３２、基準電圧回路３３及びＣＰＵ３５で
構成され、往路端子Ｔ11には抵抗Ｒ5を介して電源＋Ｖc
cが接続され、帰路端子Ｔ12には抵抗Ｒ6が接続されてい
る。
【０００４】呼出レベル検出用オペアンプ３２の（−）
入力側には帰路端子Ｔ12、（＋）入力側には基準電圧回
路３３がそれぞれ接続され、出力側にはＣＰＵ３５が接
続されている。
入力側には帰路端子Ｔ12、（＋）入力側には基準電圧回
路３３がそれぞれ接続され、出力側にはＣＰＵ３５が接
続されている。
【０００５】また、ＣＰＵ３５は被制御回路、例えば通
話検出機能を有する通話回路等と接続されている。
話検出機能を有する通話回路等と接続されている。
【０００６】このようなインターホン装置において、基
準電圧回路３３の基準電圧が例えば２.４Ｖに設定され
ている場合は、（−）入力側が２.４Ｖの閾値以下のと
きのみが呼出と看做される。
準電圧回路３３の基準電圧が例えば２.４Ｖに設定され
ている場合は、（−）入力側が２.４Ｖの閾値以下のと
きのみが呼出と看做される。
【０００７】なお、待受状態の時は抵抗Ｒ6に２.４Ｖよ
り大きな電圧が印加されており、インターホン子機ＥＱ
3の呼出釦３１が押下された時、呼出レベル検出用オペ
アンプ３２の（−）入力側が例えば１.９Ｖとすれば、
基準電圧の２.４Ｖ以下であるから呼出と看做される。
り大きな電圧が印加されており、インターホン子機ＥＱ
3の呼出釦３１が押下された時、呼出レベル検出用オペ
アンプ３２の（−）入力側が例えば１.９Ｖとすれば、
基準電圧の２.４Ｖ以下であるから呼出と看做される。
【０００８】ここで、インターホン子機ＥＱ3の呼出釦
３１が押下されたとき、帰路端子Ｔ12に接続されている
抵抗Ｒ6の電圧は、インターホン子機ＥＱ3の内部回路
（図示せず）及びケーブルＬ1、Ｌ2の抵抗、呼出レベル
検出用オペアンプ３２およびＣＰＵ３５に接続されてい
る被制御回路等の状態で変動する。
３１が押下されたとき、帰路端子Ｔ12に接続されている
抵抗Ｒ6の電圧は、インターホン子機ＥＱ3の内部回路
（図示せず）及びケーブルＬ1、Ｌ2の抵抗、呼出レベル
検出用オペアンプ３２およびＣＰＵ３５に接続されてい
る被制御回路等の状態で変動する。
【０００９】
【発明が解決しようとする課題】このようなインターホ
ン装置において、インターホン子機とインターホン親機
間のケーブル抵抗及びそれぞれに設けた回路部品のバラ
ツキによる動作電圧の変動に適応できないという難点が
ある。
ン装置において、インターホン子機とインターホン親機
間のケーブル抵抗及びそれぞれに設けた回路部品のバラ
ツキによる動作電圧の変動に適応できないという難点が
ある。
【００１０】
【発明の目的】本発明は、このような難点を解決するた
めになされたもので、インターホン子機とインターホン
親機間のケーブル抵抗及びそれぞれに設けた回路部品の
バラツキによる動作電圧の変動に適応でき、回路動作が
確実なインターホン装置を提供せんとするものである。
めになされたもので、インターホン子機とインターホン
親機間のケーブル抵抗及びそれぞれに設けた回路部品の
バラツキによる動作電圧の変動に適応でき、回路動作が
確実なインターホン装置を提供せんとするものである。
【００１１】
【課題を解決するための手段】この目的を達成するた
め、本発明のインターホン装置は、呼出釦を設けたイン
ターホン子機と、インターホン子機とケーブルで接続さ
れたインターホン親機とを有し、インターホン親機に
は、ケーブルの電圧レベルをデジタルデータに変換する
Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路で変換されたデジタ
ルデータに応じて閾値設定用トランジスタのオン、オフ
により所定の閾値を設定する閾値設定手段と、閾値設定
手段で設定された閾値を記録する閾値記録回路と、閾値
記録回路で記録された閾値を用いてインターホン子機及
びインターホン親機相互の接続制御を行なうＣＰＵとを
備えている。
め、本発明のインターホン装置は、呼出釦を設けたイン
ターホン子機と、インターホン子機とケーブルで接続さ
れたインターホン親機とを有し、インターホン親機に
は、ケーブルの電圧レベルをデジタルデータに変換する
Ａ／Ｄ変換回路と、Ａ／Ｄ変換回路で変換されたデジタ
ルデータに応じて閾値設定用トランジスタのオン、オフ
により所定の閾値を設定する閾値設定手段と、閾値設定
手段で設定された閾値を記録する閾値記録回路と、閾値
記録回路で記録された閾値を用いてインターホン子機及
びインターホン親機相互の接続制御を行なうＣＰＵとを
備えている。
【００１２】
【作用】呼出釦を設けたインターホン子機とインターホ
ン親機相互をケーブルで接続する。インターホン親機に
設けたＡ／Ｄ変換回路でケーブルの電圧レベルをデジタ
ルデータに変換する。閾値設定プログラムによりＡ／Ｄ
変換回路で変換されたデジタルデータに応じて所定の閾
値を設定し、設定された閾値を閾値記録回路に記録す
る。ＣＰＵはこの閾値記録回路に記録された閾値を用い
てインターホン子機及びインターホン親機相互の接続制
御を行なう。
ン親機相互をケーブルで接続する。インターホン親機に
設けたＡ／Ｄ変換回路でケーブルの電圧レベルをデジタ
ルデータに変換する。閾値設定プログラムによりＡ／Ｄ
変換回路で変換されたデジタルデータに応じて所定の閾
値を設定し、設定された閾値を閾値記録回路に記録す
る。ＣＰＵはこの閾値記録回路に記録された閾値を用い
てインターホン子機及びインターホン親機相互の接続制
御を行なう。
【００１３】
【実施例】以下、本発明のインターホン装置をその好ま
しい一実施例について図面に沿って説明する。
しい一実施例について図面に沿って説明する。
【００１４】図１において、本発明のインターホン装置
は、呼出釦１を設けたインターホン子機ＥＱ1と、イン
ターホン子機とケーブルＬ1、Ｌ2で接続されたインター
ホン親機ＥＱ2とを有している。
は、呼出釦１を設けたインターホン子機ＥＱ1と、イン
ターホン子機とケーブルＬ1、Ｌ2で接続されたインター
ホン親機ＥＱ2とを有している。
【００１５】インターホン親機ＥＱ2には、ケーブルの
電圧レベルをデジタルデータに変換するＡ／Ｄ変換回路
３と、Ａ／Ｄ変換回路で変換されたデジタルデータに応
じて所定の閾値を設定するＲＯＭ１０に設けた閾値設定
プログラム１１と、閾値設定プログラムで設定された閾
値を記録する閾値変換テーブル７を設けた閾値記録回路
６と、閾値記録回路で記録された閾値を用いてインター
ホン子機及びインターホン親機相互の接続制御を行なう
ＣＰＵ２０とを備えている。
電圧レベルをデジタルデータに変換するＡ／Ｄ変換回路
３と、Ａ／Ｄ変換回路で変換されたデジタルデータに応
じて所定の閾値を設定するＲＯＭ１０に設けた閾値設定
プログラム１１と、閾値設定プログラムで設定された閾
値を記録する閾値変換テーブル７を設けた閾値記録回路
６と、閾値記録回路で記録された閾値を用いてインター
ホン子機及びインターホン親機相互の接続制御を行なう
ＣＰＵ２０とを備えている。
【００１６】インターホン親機ＥＱ2は、ＣＰＵ２０と
接続された閾値設定用トランジスタＴｒを有している。
接続された閾値設定用トランジスタＴｒを有している。
【００１７】ケーブルＬ1が接続された往路端子Ｔ1は抵
抗Ｒ1を介して電源＋Ｖccと接続されている。
抗Ｒ1を介して電源＋Ｖccと接続されている。
【００１８】閾値設定用トランジスタＴｒのベースは、
一端が電源＋Ｖccに接続された抵抗Ｒ2の他端と、エミ
ッタは電源＋Ｖccと、コレクタは往路端子Ｔ1とそれぞ
れ接続され、抵抗Ｒ2の他端は抵抗Ｒ3を介してＣＰＵ２
０と接続されている。
一端が電源＋Ｖccに接続された抵抗Ｒ2の他端と、エミ
ッタは電源＋Ｖccと、コレクタは往路端子Ｔ1とそれぞ
れ接続され、抵抗Ｒ2の他端は抵抗Ｒ3を介してＣＰＵ２
０と接続されている。
【００１９】また、ケーブルＬ2が接続された帰路端子
Ｔ2にはＡ／Ｄ変換回路３と、一端が基準電位点に接続
された抵抗Ｒ4の他端がそれぞれ接続され、Ａ／Ｄ変換
回路３の出力側はＣＰＵ２０と接続されている。
Ｔ2にはＡ／Ｄ変換回路３と、一端が基準電位点に接続
された抵抗Ｒ4の他端がそれぞれ接続され、Ａ／Ｄ変換
回路３の出力側はＣＰＵ２０と接続されている。
【００２０】ＲＡＭで構成された閾値記録回路６及び閾
値設定プログラム１１を設けたＲＯＭ１０はそれぞれデ
ーターバス１８、１９を介してＣＰＵ２０と接続されて
いる。
値設定プログラム１１を設けたＲＯＭ１０はそれぞれデ
ーターバス１８、１９を介してＣＰＵ２０と接続されて
いる。
【００２１】閾値設定プログラム１１は電源＋Ｖccが投
入されると起動しＦ1〜Ｆ4が実行される。
入されると起動しＦ1〜Ｆ4が実行される。
【００２２】処理Ｆ1が実行されると閾値設定用トラン
ジスタＴｒがオンとなり、処理Ｆ2でＡ／Ｄ変換回路３
から出力されるデジタルデータを読込む。
ジスタＴｒがオンとなり、処理Ｆ2でＡ／Ｄ変換回路３
から出力されるデジタルデータを読込む。
【００２３】読込んだデジタルデータを処理Ｆ3で閾値
記録回路６に設けた閾値変換テーブル７に記憶させる。
記録回路６に設けた閾値変換テーブル７に記憶させる。
【００２４】最後に処理Ｆ4で閾値設定用トランジスタ
Ｔｒをオフにし、抵抗Ｒ1を介して電源＋Ｖccを往路端
子Ｔ1に印加する。なお、閾値設定用トランジスタＴｒ
がオンのとき抵抗Ｒ1が短絡され、閾値設定電圧レンジ
が増加し精度が向上する。
Ｔｒをオフにし、抵抗Ｒ1を介して電源＋Ｖccを往路端
子Ｔ1に印加する。なお、閾値設定用トランジスタＴｒ
がオンのとき抵抗Ｒ1が短絡され、閾値設定電圧レンジ
が増加し精度が向上する。
【００２５】閾値記録回路６に設けられた閾値変換テー
ブル７は、図２に示すように１ワードが０〜３１ビッ
ト、０〜７ワードの８ワード構成のテーブルで０〜５ビ
ットががに示す呼出閾値、６〜１２ビットがに示す
デジタルデータで読み取った値である。
ブル７は、図２に示すように１ワードが０〜３１ビッ
ト、０〜７ワードの８ワード構成のテーブルで０〜５ビ
ットががに示す呼出閾値、６〜１２ビットがに示す
デジタルデータで読み取った値である。
【００２６】なお、デジタルデータはに示す８〜４.
５以外に例えば７.９とか３.５等があるので８ワード以
上設ける場合もある。
５以外に例えば７.９とか３.５等があるので８ワード以
上設ける場合もある。
【００２７】ＣＰＵ２０はデジタル変換回路が出力する
デジタルデータが呼出閾値以下の時、呼出があったと判
断する。
デジタルデータが呼出閾値以下の時、呼出があったと判
断する。
【００２８】このように構成されたインターホン装置に
おいて、電源＋Ｖccが投入されると閾値設定プログラム
１１が起動され、閾値設定用トランジスタＴｒのオン、
オフにより、例えばのデジタルデータが８Ｖのとき、
の呼出閾値 は２.４Ｖとなり、２.４ＶがＲＡＭ６に
記憶される。
おいて、電源＋Ｖccが投入されると閾値設定プログラム
１１が起動され、閾値設定用トランジスタＴｒのオン、
オフにより、例えばのデジタルデータが８Ｖのとき、
の呼出閾値 は２.４Ｖとなり、２.４ＶがＲＡＭ６に
記憶される。
【００２９】また、のデジタルデータが７.５Ｖでは
の呼出閾値 は２.３５Ｖとなり、デジタルデータ７.
５Ｖ〜４.５Ｖに応じて閾値が設定され、この閾値はイ
ンターホン装置が実装された場所に応じた固有の値が設
定される。
の呼出閾値 は２.３５Ｖとなり、デジタルデータ７.
５Ｖ〜４.５Ｖに応じて閾値が設定され、この閾値はイ
ンターホン装置が実装された場所に応じた固有の値が設
定される。
【００３０】このようなインターホン装置において、図
２ののデジタルデータが６Ｖで呼出閾値が１.９Ｖ
（４ワード）で設定されたとき図１に示すインターホン
子機ＥＱ1の呼出釦１を押下し、例えばＡ／Ｄ変換回路
３のデジタルデータが１.９Ｖ以下に相当すれば、ＣＰ
Ｕ２０は呼出制御を行なう。
２ののデジタルデータが６Ｖで呼出閾値が１.９Ｖ
（４ワード）で設定されたとき図１に示すインターホン
子機ＥＱ1の呼出釦１を押下し、例えばＡ／Ｄ変換回路
３のデジタルデータが１.９Ｖ以下に相当すれば、ＣＰ
Ｕ２０は呼出制御を行なう。
【００３１】
【効果】以上の説明から明らかなように、本発明のイン
ターホン装置によれば、インターホン子機とインターホ
ン親機間のケーブル抵抗及びそれぞれに設けた回路部品
のバラツキによる動作電圧の変動に適応でき、回路動作
が確実となる。
ターホン装置によれば、インターホン子機とインターホ
ン親機間のケーブル抵抗及びそれぞれに設けた回路部品
のバラツキによる動作電圧の変動に適応でき、回路動作
が確実となる。
【図１】本発明によるインターホン装置の一実施例を示
すブロック図。
すブロック図。
【図２】本発明によるインターホン装置に使用する閾値
変換テーブルの構成図。
変換テーブルの構成図。
【図３】従来のインターホン装置のブロック図。
１・・・・・・呼出釦 ３・・・・・・Ａ／Ｄ変換回路 ６・・・・・・閾値記録回路 １１・・・・・・閾値設定プログラム（手段） Ｔｒ・・・・・・閾値設定用トランジスタ ２０・・・・・・ＣＰＵ Ｌ1、Ｌ2・・・・・・ケーブル ＥＱ1・・・・・・インターホン子機 ＥＱ2・・・・・・インターホン親機
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−24665（ＪＰ，Ａ) 特開 平１−128659（ＪＰ，Ａ) 特開 平５−95426（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04M 9/00 - 9/10
Claims (1)
- 【請求項１】呼出釦（１）を設けたインターホン子機
（ＥＱ1）と、前記インターホン子機とケーブル（Ｌ1、
Ｌ2）で接続されたインターホン親機（ＥＱ2）とを有
し、 前記インターホン親機には、前記ケーブルの電圧レベル
をデジタルデータに変換するＡ／Ｄ変換回路（３）と、
前記Ａ／Ｄ変換回路で変換されたデジタルデータに応じ
て閾値設定用トランジスタ（Ｔｒ）のオン、オフにより
所定の閾値を設定する閾値設定手段（１１）と、前記閾
値設定手段で設定された閾値を記録する閾値記録回路
（６）と、前記閾値記録回路で記録された閾値を用いて
前記インターホン子機及び前記インターホン親機相互の
接続制御を行なうＣＰＵ（２０）とを備えたことを特徴
とするインターホン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24277493A JP3207982B2 (ja) | 1993-09-29 | 1993-09-29 | インターホン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24277493A JP3207982B2 (ja) | 1993-09-29 | 1993-09-29 | インターホン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107173A JPH07107173A (ja) | 1995-04-21 |
| JP3207982B2 true JP3207982B2 (ja) | 2001-09-10 |
Family
ID=17094085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24277493A Expired - Lifetime JP3207982B2 (ja) | 1993-09-29 | 1993-09-29 | インターホン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207982B2 (ja) |
-
1993
- 1993-09-29 JP JP24277493A patent/JP3207982B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107173A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS622783A (ja) | Ａｇｃ回路 | |
| JP3207982B2 (ja) | インターホン装置 | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| KR100365577B1 (ko) | 전화훅스위치인터페이스회로 | |
| KR930005604Y1 (ko) | Vcr용 오녹화 방지 장치 | |
| JPH039380Y2 (ja) | ||
| JPS6035844A (ja) | 光信号受信回路 | |
| KR890000153Y1 (ko) | Vtr의 테이프 녹화 및 재생 종료 감지회로 | |
| JP3157461B2 (ja) | 平滑回路 | |
| KR910002718Y1 (ko) | 마이크 녹음 제어 장치 | |
| KR970003249Y1 (ko) | 고충실도 비디오 카세트 레코더의 오토 트랙킹 입력회로 | |
| JPS5821866U (ja) | レベル検出装置 | |
| KR840001336Y1 (ko) | 비데오 카메라의 녹화상태 제어용 트리거회로 | |
| JPS60195753A (ja) | 音声駆動テ−プレコ−ダ | |
| JPS5871214U (ja) | ミユ−テイング信号発生回路 | |
| KR910007634Y1 (ko) | 돌비 잡음제거 테이프 판별 및 제어회로 | |
| KR0133862Y1 (ko) | 제어신호 이득 조정회로 | |
| KR920008562Y1 (ko) | Vcr의 오디오 뮤팅회로 | |
| JPH0526810Y2 (ja) | ||
| JPH024500Y2 (ja) | ||
| JPH0215379Y2 (ja) | ||
| KR890006328Y1 (ko) | 비데오 카메라의 페이드 제어신호 발생회로 | |
| JPS62243409A (ja) | Ａｇｃ回路 | |
| GB2104325A (en) | A variable electronic impedance circuit | |
| JPS61293053A (ja) | 受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |