Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3208384B2 - Method for manufacturing semiconductor device - Google Patents
[go: Go Back, main page]

JP3208384B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3208384B2
JP3208384B2 JP17994099A JP17994099A JP3208384B2 JP 3208384 B2 JP3208384 B2 JP 3208384B2 JP 17994099 A JP17994099 A JP 17994099A JP 17994099 A JP17994099 A JP 17994099A JP 3208384 B2 JP3208384 B2 JP 3208384B2
Authority
JP
Japan
Prior art keywords
substrate
blocking layer
semiconductor device
etching
reflectance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17994099A
Other languages
Japanese (ja)
Other versions
JP2001007369A (en
Inventor
照彦 家永
裕幸 谷口
幹朗 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP17994099A priority Critical patent/JP3208384B2/en
Publication of JP2001007369A publication Critical patent/JP2001007369A/en
Application granted granted Critical
Publication of JP3208384B2 publication Critical patent/JP3208384B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、単結晶シリコン、
単結晶ゲルマニウム、多結晶シリコン或いは多結晶ゲル
マニウム等の結晶系半導体からなる基板の表面に、所謂
テクスチャ構造と呼ばれる凹凸構造を形成する工程を備
えた半導体素子の製造方法に係り、前記基板の表面に良
好な均一性を備える凹凸構造を形成するための技術に関
する。
TECHNICAL FIELD The present invention relates to a single crystal silicon,
The present invention relates to a method for manufacturing a semiconductor element including a step of forming an uneven structure called a so-called texture structure on a surface of a substrate made of a crystalline semiconductor such as single crystal germanium, polycrystalline silicon, or polycrystalline germanium. The present invention relates to a technique for forming a concavo-convex structure having good uniformity.

【0002】[0002]

【従来の技術】太陽電池或いは光センサ等の半導体素子
においては、その光電変換特性を向上させるために、受
光面側にテクスチャ構造と呼ばれる凹凸構造が設けられ
ている。図6は、斯かる従来の半導体素子の一例となる
太陽電池の構造を示す素子構造断面図である。
2. Description of the Related Art In a semiconductor device such as a solar cell or an optical sensor, an uneven structure called a texture structure is provided on a light receiving surface side in order to improve its photoelectric conversion characteristics. FIG. 6 is an element structure sectional view showing a structure of a solar cell as an example of such a conventional semiconductor element.

【0003】同図において、21は膜厚約500μmの
p型の単結晶シリコンからなる基板であり、該基板21
の受光面に凹凸構造Aが設けられている。基板21の受
光面から深さ約0.5μmまでの領域には、P(リン)
を熱拡散させることによりn型領域22が形成されてお
り、該n型領域22上にはAg,Al等の金属からなる
櫛形状の集電極23及びITO,SiN等からなる反射
防止膜24が設けられている。また、基板21中におけ
る背面にはBSF領域25が設けられ、該BSF領域2
5上にAlからなる裏面電極26が形成されている。
尚、BSF領域25は一般には上記裏面電極26中のA
lを基板21中に熱拡散することで形成されている。
In FIG. 1, reference numeral 21 denotes a substrate made of p-type single crystal silicon having a thickness of about 500 μm.
Is provided with a concavo-convex structure A on the light receiving surface. In a region from the light receiving surface of the substrate 21 to a depth of about 0.5 μm, P (phosphorus)
Is thermally diffused to form an n-type region 22. On the n-type region 22, a comb-shaped collector electrode 23 made of a metal such as Ag or Al and an antireflection film 24 made of ITO, SiN or the like are formed. Is provided. A BSF region 25 is provided on the back surface of the substrate 21, and the BSF region 2
A back electrode 26 made of Al is formed on 5.
Incidentally, the BSF region 25 generally has A
1 is thermally diffused into the substrate 21.

【0004】上記の様に、結晶系半導体からなる基板の
表面に凹凸構造を設ける処理はテクスチャ化処理と呼ば
れており、通常ヒドラジン若しくは水酸化ナトリウム水
溶液等のアルカリ溶液を使用した異方性エッチングが用
いられる。このテクスチャ化処理は、例えば以下のよう
にして行われる。
[0004] As described above, the process of forming a concavo-convex structure on the surface of a substrate made of a crystalline semiconductor is called a texturing process, and is usually performed by anisotropic etching using an alkali solution such as hydrazine or an aqueous sodium hydroxide solution. Is used. This texturing process is performed, for example, as follows.

【0005】まず、単結晶シリコンからなる基板を洗浄
した後に、10重量%程度の濃度のNaOH水溶液を用
いて一次エッチングを行う。この処理はテクスチャ化処
理とは関係はなく、単なる表面ダメージ層除去のための
処理である。例えば約80℃程度の温度の10重量%N
aOH水溶液中に基板を10〜20分間浸漬させること
で、基板表面から約20μm程度の深さまでの領域を除
去する。
[0005] First, after a substrate made of single crystal silicon is washed, primary etching is performed using an aqueous solution of NaOH having a concentration of about 10% by weight. This process has nothing to do with the texturing process, and is merely a process for removing the surface damage layer. For example, 10% by weight N at a temperature of about 80 ° C.
By immersing the substrate in an aOH aqueous solution for 10 to 20 minutes, a region from the substrate surface to a depth of about 20 μm is removed.

【0006】次いで、この基板を洗浄した後に、テクス
チャ化処理を行う。このテクスチャ化処理では、1重量
%程度の濃度のNaOH水溶液をほぼ沸騰状態に保ち、
約5分間程度の処理を行う。この処理により、単結晶シ
リコンからなる基板の表面に、ピラミッド状の凹凸構造
を形成することができる。
Next, after cleaning the substrate, a texturing process is performed. In this texturing process, the NaOH aqueous solution having a concentration of about 1% by weight is kept almost in a boiling state,
Perform the treatment for about 5 minutes. By this processing, a pyramid-shaped uneven structure can be formed on the surface of the substrate made of single crystal silicon.

【0007】[0007]

【発明が解決しようとする課題】ところで、通常半導体
素子の基板にはウエハー状の基板が使用されるが、斯か
るウエハー状の基板はインゴットと呼ばれる結晶系半導
体の塊から切り出されて使用に供される。このため、ウ
エハー状の基板の表面にはインゴットから切り出す際に
生じた加工歪みや結晶欠陥等の結合状態の不安定な部分
が存在する。
Incidentally, a wafer-shaped substrate is usually used for a substrate of a semiconductor element. Such a wafer-shaped substrate is cut out from a lump of a crystalline semiconductor called an ingot and provided for use. Is done. For this reason, the surface of the wafer-shaped substrate has an unstable portion in a bonding state such as a processing strain or a crystal defect generated when cutting from the ingot.

【0008】このような結合状態の不安定な部分の大部
分は、上記の様に一次エッチングにより基板の表面部分
を除去することで取り除かれるが、斯かる一次エッチン
グ処理により除去されるのは表面からの深さがわずか2
0μm程度までの領域であり、さらに深いところに形成
された加工歪み或いは結晶欠陥等の結合状態の不安定な
部分を完全に取り除くことはできない。
Most of such unstable portions in the bonded state are removed by removing the surface portion of the substrate by the primary etching as described above, but the primary etching process removes the surface portion of the substrate. Only 2 depths from
It is a region up to about 0 μm, and it is not possible to completely remove an unstable portion of a bonding state such as a processing strain or a crystal defect formed at a deeper place.

【0009】そして、斯かる結合状態の不安定な部分が
残存した状態で前述のテクスチャ化処理を行うと、結合
状態の不安定な部分が他の安定な部分よりもエッチング
され易いために、エッチングが不均一に施され、凹凸構
造の大きさに不均一性を生じる。そして、斯様に基板の
受光面側に形成される凹凸構造の大きさが不均一である
と、光を有効に閉じ込めることができず、このため光電
変換特性が低下する、という課題があった。
If the above-described texturing process is performed in a state where the unstable portion in the bonded state remains, the unstable portion in the bonded state is more easily etched than the other stable portions. Is unevenly applied, which causes unevenness in the size of the uneven structure. If the size of the concavo-convex structure formed on the light-receiving surface side of the substrate is non-uniform, light cannot be effectively confined, and the photoelectric conversion characteristics deteriorate. .

【0010】本発明は、斯かる従来の課題を解決し、基
板の表面に形成する凹凸構造の均一性を向上させること
により、半導体素子の素子特性を向上させることを目的
とする。
[0010] It is an object of the present invention to solve the conventional problems and improve the device characteristics of a semiconductor device by improving the uniformity of a concavo-convex structure formed on the surface of a substrate.

【0011】[0011]

【課題を解決するための手段】上記従来の課題を解決す
るために、本発明は、結晶系半導体からなる基板の表面
にブロッキング層を形成し、このブロッキング層が形成
された前記基板の表面に対しエッチング処理を施すこと
により前記ブロッキング層をエッチングすると共に前記
基板の表面に凹凸構造を形成する工程を備えることを特
徴とする。
In order to solve the above-mentioned conventional problems, the present invention provides a method for forming a blocking layer on a surface of a substrate made of a crystalline semiconductor, and forming the blocking layer on the surface of the substrate on which the blocking layer is formed. On the other hand, the method further comprises a step of etching the blocking layer by performing an etching process and forming an uneven structure on the surface of the substrate.

【0012】また、前記ブロッキング層を、前記基板の
表面で生じる化学反応により形成することを特徴とす
る。
[0012] The present invention is characterized in that the blocking layer is formed by a chemical reaction occurring on the surface of the substrate.

【0013】さらに、前記ブロッキング層が、酸化物か
らなることを特徴とし、前記ブロッキング層を、オゾン
水中での酸化処理により形成することを特徴とする。
Further, the invention is characterized in that the blocking layer is made of an oxide, and the blocking layer is formed by an oxidation treatment in ozone water.

【0014】或いは、前記ブロッキング層が、窒化物か
らなることを特徴とする。
Alternatively, the blocking layer is made of a nitride.

【0015】[0015]

【発明の実施の形態】図1は、本発明の実施の形態に係
る半導体素子の製造方法の概念を説明するための断面図
である。
FIG. 1 is a sectional view for explaining the concept of a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【0016】本発明においては、同図に示す如く、まず
単結晶シリコンや多結晶シリコン等の結晶系半導体から
なる基板1の表面上における全面に、気相中或いは液相
中で基板1の表面との間で生じる化学反応を利用してブ
ロッキング層2を形成する。このように、基板1の表面
との間で生じる化学反応を利用すると、基板1中に存在
する結晶歪みや結晶欠陥等の結晶状態が不安定な部分か
ら選択的に化学反応が生じる。このため、図中×印で示
す結晶状態が不安定な部分3上から選択的にブロッキン
グ層2が形成されることとなり、この結果ブロッキング
層2は、結晶状態が不安定な部分3上の方が他の結晶状
態が良好な部分よりも厚膜となるように形成される。
In the present invention, as shown in FIG. 1, first, the entire surface of the substrate 1 made of a crystalline semiconductor such as monocrystalline silicon or polycrystalline silicon is applied to the surface of the substrate 1 in a gas phase or a liquid phase. The blocking layer 2 is formed by utilizing a chemical reaction generated between the first and second layers. As described above, when a chemical reaction generated between the substrate 1 and the surface of the substrate 1 is used, a chemical reaction is selectively generated from a portion where the crystal state, such as crystal distortion or crystal defect, existing in the substrate 1 is unstable. For this reason, the blocking layer 2 is selectively formed from the portion 3 where the crystal state is unstable, as indicated by the mark x, and as a result, the blocking layer 2 is formed on the portion 3 where the crystal state is unstable. Is formed so as to be thicker than a portion where other crystalline states are good.

【0017】斯様に基板1の表面との間で生じる化学反
応を利用した形成方法としては、例えばプラズマCVD
法等の化学気相成長法を用いる方法や、酸化雰囲気或い
は窒素雰囲気中での熱処理による方法、或いは酸化溶液
中で酸化する方法等がある。或いは、これに限らず基板
1の表面との間で生じる化学反応を利用した形成方法で
あれば、他の如何なる方法を用いても良い。
As a formation method utilizing a chemical reaction generated between the substrate 1 and the surface, for example, plasma CVD
There is a method using a chemical vapor deposition method such as a method, a method by heat treatment in an oxidizing atmosphere or a nitrogen atmosphere, or a method of oxidizing in an oxidizing solution. Alternatively, the invention is not limited thereto, and any other method may be used as long as the formation method utilizes a chemical reaction generated between the substrate 1 and the surface.

【0018】また、ブロッキング層2としては、上述し
たようにプラズマCVD法等の化学気相成長法により形
成される酸化膜や窒化膜、酸化ガス雰囲気中での熱処理
により形成される酸化膜、窒化ガス雰囲気中での熱処理
により形成される窒化膜、或いは酸化溶液中での酸化に
より形成される酸化膜等を用いることができる。或い
は、これに限らず基板1の表面との間で生じる化学反応
を利用した形成方法により形成される膜であれば、他の
膜を用いてブロッキング層としても良い。
As described above, the blocking layer 2 may be an oxide film or a nitride film formed by a chemical vapor deposition method such as a plasma CVD method, an oxide film formed by a heat treatment in an oxidizing gas atmosphere, or a nitride film. A nitride film formed by heat treatment in a gas atmosphere, an oxide film formed by oxidation in an oxidizing solution, or the like can be used. Alternatively, any other film may be used as the blocking layer as long as the film is formed by a formation method utilizing a chemical reaction occurring between the substrate 1 and the surface of the substrate 1.

【0019】次いで、上記の様にブロッキング層2が形
成された基板1に対し、アルカリ溶液を用いてテクスチ
ャ化処理を行う。この工程により、ブロッキング層2か
らエッチングが進行し、ブロッキング層2が完全にエッ
チングされて基板1の表面が露出すると、基板1のエッ
チングが開始される。
Next, the substrate 1 on which the blocking layer 2 is formed as described above is subjected to a texturing process using an alkaline solution. In this step, the etching proceeds from the blocking layer 2, and when the blocking layer 2 is completely etched and the surface of the substrate 1 is exposed, the etching of the substrate 1 is started.

【0020】ところで、前述したように、結晶状態が不
安定な部分3上にはブロッキング層2が、結晶状態が安
定な部分上よりも厚膜に形成されている。従って、結晶
状態が安定な部分上に形成されたブロッキング層2が完
全にエッチング除去された状態にあっても、結晶状態が
不安定な部分3上ではブロッキング層2が残存してい
る。このため、基板1のエッチングは結晶状態が安定な
部分から先に進行し、結晶状態が不安定な部分3のエッ
チングは遅れて開始されることとなり、この部分3での
エッチング時間は結晶状態が安定な部分でのエッチング
時間よりも短くなる。このように、エッチングのされ易
い結晶状態が不安定な部分3でのエッチング時間が他の
部分よりも短くなることから、エッチングされる深さが
基板1の一主面における全面で略等しくなり、該一主面
に形成される凹凸構造の均一性を従来よりも向上させる
ことができる。
By the way, as described above, the blocking layer 2 is formed on the portion 3 where the crystalline state is unstable, and the blocking layer 2 is formed thicker than on the portion where the crystalline state is stable. Therefore, even when the blocking layer 2 formed on the portion where the crystal state is stable is completely removed by etching, the blocking layer 2 remains on the portion 3 where the crystal state is unstable. For this reason, the etching of the substrate 1 proceeds from the portion where the crystal state is stable, and the etching of the portion 3 where the crystal state is unstable is started with a delay. The etching time is shorter than the etching time at a stable portion. As described above, since the etching time in the portion 3 where the crystal state that is easily etched is unstable is shorter than that in the other portions, the etching depth becomes substantially equal over the entire main surface of the substrate 1, The uniformity of the concavo-convex structure formed on the one main surface can be improved as compared with the related art.

【0021】(実施例1)次に、本発明の実施例につい
て説明する。本実施例においては、基板として(10
0)面に沿ってスライスした比抵抗1Ωcm、厚さ約4
00μmのp型の単結晶シリコンからなる基板を用い
た。そして、この基板を約85℃程度の温度の4重量%
NaOH水溶液中に約5分間浸し、一次エッチングを行
うことにより、表面側の約10μmまでの領域を除去す
る。
(Embodiment 1) Next, an embodiment of the present invention will be described. In the present embodiment, (10
0) Specific resistance 1Ωcm sliced along the plane, thickness about 4
A substrate made of 00 μm p-type single crystal silicon was used. Then, this substrate is heated to about 85 ° C. at a temperature of 4% by weight.
By immersing in a NaOH aqueous solution for about 5 minutes and performing primary etching, a region up to about 10 μm on the surface side is removed.

【0022】次いで、水洗処理、アルカリ成分を除去す
るためのHF水溶液(4重量%)による処理及び水洗処
理を行った後に、バブリングを行っている室温状態のオ
ゾン水溶液(オゾン濃度約10ppm)中に基板を10
分間浸漬し、基板の全表面に厚み約10Åの酸化膜から
なるブロッキング層を形成する。
Then, after performing a water washing treatment, a treatment with an aqueous HF solution (4% by weight) for removing alkali components, and a water washing treatment, the ozone aqueous solution (ozone concentration: about 10 ppm) at room temperature in which bubbling is performed. 10 substrates
Then, a blocking layer made of an oxide film having a thickness of about 10 ° is formed on the entire surface of the substrate.

【0023】そして、温度が約85℃のNaOH(1.
5重量%)と界面活性剤(1重量%)の混合溶液中に基
板を約30分間浸漬し、テクスチャ化処理を施す。この
工程により、基板の表面にピラミッド状の凹凸構造が形
成される。
Then, NaOH having a temperature of about 85 ° C. (1.
The substrate is immersed in a mixed solution of 5% by weight) and a surfactant (1% by weight) for about 30 minutes to perform a texturing process. By this step, a pyramid-shaped uneven structure is formed on the surface of the substrate.

【0024】以上の様にして基板の表面に形成された凹
凸構造の形状をSEM(走査電子顕微鏡)を用いて観察
した。その結果得られた凹凸構造の形状の模式図を図2
に示す。また、同図には比較のために、酸化膜からなる
ブロッキング層を形成しない以外は本実施例と同一の方
法で形成した比較例1の基板における凹凸構造の模式図
もあわせて示しており、同図(A)が本実施例の凹凸構
造、同図(B)が比較例の凹凸構造の模式図である。同
図から明らかに、本実施例の方が良好な均一性を有する
凹凸構造を得られることがわかる。
The shape of the concavo-convex structure formed on the surface of the substrate as described above was observed using an SEM (scanning electron microscope). FIG. 2 shows a schematic diagram of the shape of the concavo-convex structure obtained as a result.
Shown in The figure also shows, for comparison, a schematic diagram of the concavo-convex structure on the substrate of Comparative Example 1 formed by the same method as that of the present example except that the blocking layer made of an oxide film was not formed. FIG. 7A is a schematic diagram of the concave-convex structure of the present example, and FIG. 6B is a schematic diagram of the concave-convex structure of the comparative example. It is apparent from the figure that the present embodiment can obtain a concavo-convex structure having better uniformity.

【0025】また、図3に実施例1及び比較例1の基板
の拡散反射率を示す。同図に示すように、実施例1の基
板のほうが反射率が小さく、基板内により多くの光が閉
じ込められていることがわかる。これは、実施例1の基
板における凹凸構造の方が良好な均一性を有することに
因るものと考えられる。
FIG. 3 shows the diffuse reflectance of the substrates of Example 1 and Comparative Example 1. As shown in the figure, it can be seen that the reflectance of the substrate of Example 1 is smaller and more light is confined in the substrate. This is considered to be due to the fact that the uneven structure of the substrate of Example 1 has better uniformity.

【0026】(実施例2)本実施例では、実施例1と同
一の方法で一次エッチング、水洗処理、HF処理及び水
洗処理を施した単結晶シリコンからなる基板を、約85
0℃のPOCl3ガス中に約10分間放置し、基板表面
に厚さ約10Åの熱酸化膜からなるブロッキング層を形
成した。
(Embodiment 2) In this embodiment, a substrate made of single crystal silicon which has been subjected to primary etching, water washing, HF treatment and water washing by the same method as in Embodiment 1 is used for about 85%.
The substrate was allowed to stand in a POCl 3 gas at 0 ° C. for about 10 minutes to form a blocking layer made of a thermal oxide film having a thickness of about 10 ° on the surface of the substrate.

【0027】尚、このようにPを含む酸化ガスであるP
OCl3ガス中での熱処理は通常ゲッタリング処理とも
呼ばれ、基板表面に熱酸化膜からなるブロッキング層が
形成されると同時に、基板中にPが熱拡散する。そし
て、基板中に含まれるFe,Cr等の重金属がPの拡散
された領域中に偏析するために基板自体の特性が向上す
る。
It should be noted that the oxidizing gas P containing P
The heat treatment in the OCl 3 gas is usually called a gettering treatment, and P is thermally diffused into the substrate at the same time when a blocking layer made of a thermal oxide film is formed on the substrate surface. Then, heavy metals such as Fe and Cr contained in the substrate segregate in the region where P is diffused, so that the characteristics of the substrate itself are improved.

【0028】そして、このように基板の表面に熱酸化膜
からなるブロッキング層を形成した基板に、実施例1と
同一の方法でテクスチャ化処理を施し、基板表面にピラ
ミッド状の凹凸構造を形成した。尚、この工程により重
金属が偏析した領域も除去される。
Then, the substrate on which the blocking layer made of the thermal oxide film was formed on the surface of the substrate was subjected to texturing in the same manner as in Example 1 to form a pyramid-shaped uneven structure on the substrate surface. . In this step, the region where the heavy metal segregates is also removed.

【0029】(実施例3)本実施例では、まず実施例2
と同一の方法でPOCl3ガス中での熱酸化により単結
晶シリコンからなる基板の表面に熱酸化膜を形成した。
ところで、POCl3ガス中での熱酸化によれば、前述
した通りブロッキング層の形成と同時に基板中へのPの
熱拡散が生じ、このPが熱拡散した領域に基板中の重金
属が偏析する。そこで、本実施例においてはフッ硝酸溶
液中での処理により、Pが熱拡散した領域を除去した
後、再度実施例1と同一の方法でブロッキング層の形成
及びテクスチャ化処理を行った。
(Embodiment 3) In this embodiment, first, Embodiment 2
A thermal oxide film was formed on the surface of the substrate made of single crystal silicon by thermal oxidation in POCl 3 gas in the same manner as described above.
By the way, according to the thermal oxidation in the POCl 3 gas, as described above, the thermal diffusion of P into the substrate occurs simultaneously with the formation of the blocking layer, and the heavy metal in the substrate segregates in a region where the P thermally diffuses. Therefore, in this embodiment, after the region where P was thermally diffused was removed by a treatment in a hydrofluoric-nitric acid solution, the blocking layer was formed and textured again by the same method as in the first embodiment.

【0030】上記実施例1〜3の方法及び比較例1の方
法を用いて、表面に凹凸構造を有する単結晶シリコンの
基板を複数個作製した。そして、それらの基板表面にお
ける拡散反射率を夫々測定した。図4は、実施例1〜3
及び比較例1の方法で形成した基板の拡散反射率を示す
特性図であり、縦軸は波長600nmにおける反射率、
横軸は作製の回数を示す。全波長領域における拡散反射
率の値は、波長600nmにおける反射率に略正比例し
て増減するので、このように波長600nmにおける反
射率の値を比較することで、全波長領域における拡散反
射率の大小を比較することができる。
Using the methods of Examples 1 to 3 and the method of Comparative Example 1, a plurality of single-crystal silicon substrates having an uneven structure on the surface were manufactured. Then, the diffuse reflectance on the substrate surface was measured. FIG.
5 is a characteristic diagram showing the diffuse reflectance of the substrate formed by the method of Comparative Example 1 and the vertical axis represents the reflectance at a wavelength of 600 nm;
The horizontal axis indicates the number of productions. Since the value of the diffuse reflectance in the entire wavelength region increases and decreases substantially in direct proportion to the reflectance at the wavelength of 600 nm, the magnitude of the diffuse reflectance in the entire wavelength region is compared by comparing the values of the reflectance at the wavelength of 600 nm. Can be compared.

【0031】図4に示すように、比較例1の方法で作製
した基板の反射率は実施例1、3におけるそれよりも大
きく、しかも一回ごとにばらついており、再現性も良く
ない。一方、実施例1,3の方法で作製した基板によれ
ば、波長600nmにおける反射率は略0.12と一定
であり、反射率の小さい基板を再現性良く得ることがで
きた。
As shown in FIG. 4, the reflectivity of the substrate manufactured by the method of Comparative Example 1 is larger than that of Examples 1 and 3, and it varies every time, and the reproducibility is not good. On the other hand, according to the substrates manufactured by the methods of Examples 1 and 3, the reflectance at a wavelength of 600 nm was constant at approximately 0.12, and a substrate having a low reflectance could be obtained with good reproducibility.

【0032】また、実施例2の方法で作製した基板によ
れば、1回目及び2回目は反射率の小さい基板を得るこ
とができるものの、3回目,4回目と回数を重ねるにつ
れ反射率が大きくなる。そこで、本実施例においては4
回連続して基板を作製した後、新しいNaOH水溶液を
用いてテクスチャ化処理を行った。この結果が5回目、
6回目及び7回目のデータである。ここに示すように、
新しいNaOH水溶液を用いて5回目,6回目及び7回
目に作製した基板によれば、反射率の小さい基板が再現
性良く得られることがわかる。このように、本実施例に
おいて3回目及び4回目に形成した基板の反射率が増加
した理由は次の様に考えられる。本実施例2において
は、POCl3ガス中での熱処理により熱酸化膜からな
るブロッキング層を形成しているが、このとき同時にP
も基板中に熱拡散しており、テクスチャ化処理時には、
基板中に熱拡散したPもNaOH水溶液中に溶出するこ
ととなる。そして、回数を重ねるにつれNaOH水溶液
中におけるPの濃度が増加するために、基板表面に形成
される凹凸構造の均一性が次第に劣化し、その結果反射
率が増加するものと考えられる。然し乍ら、斯かる実施
例2の形態においても、新しいNaOH水溶液に交換し
た直後に作製した基板は再現性良く低い反射率を得るこ
とができるため、従来例1の方法よりも優れている。
According to the substrate manufactured by the method of the second embodiment, a substrate having a low reflectance can be obtained in the first and second times, but the reflectance increases as the number of times increases in the third and fourth times. Become. Therefore, in this embodiment, 4
After successively producing a substrate, a texturing treatment was performed using a new NaOH aqueous solution. This is the fifth time,
This is the sixth and seventh data. As shown here,
According to the fifth, sixth, and seventh substrates prepared using a new NaOH aqueous solution, it is understood that a substrate having a small reflectance can be obtained with good reproducibility. As described above, the reason why the reflectance of the third and fourth substrates formed in this embodiment has increased is considered as follows. In the second embodiment, the blocking layer made of a thermal oxide film is formed by a heat treatment in POCl 3 gas.
Is also thermally diffused into the substrate, and during the texturing process,
P thermally diffused into the substrate is also eluted into the NaOH aqueous solution. It is considered that the concentration of P in the NaOH aqueous solution increases as the number of times increases, so that the uniformity of the concavo-convex structure formed on the substrate surface gradually deteriorates, and as a result, the reflectance increases. However, also in the embodiment 2 described above, the substrate manufactured immediately after the replacement with a new NaOH aqueous solution can obtain a low reflectance with good reproducibility, and is superior to the method of the conventional example 1.

【0033】以上の様に、本発明によれば基板の表面に
良好な均一性を有する凹凸構造を形成することができ
る。従って、低い反射率を有する、即ち光り閉じ込め効
果の向上した太陽電池用の基板を再現性良く得ることが
できる。
As described above, according to the present invention, a concavo-convex structure having good uniformity can be formed on the surface of a substrate. Therefore, a solar cell substrate having a low reflectance, that is, an improved light confinement effect can be obtained with good reproducibility.

【0034】次に、本発明を用いて製造した半導体素子
の実施例について説明する。
Next, an embodiment of a semiconductor device manufactured by using the present invention will be described.

【0035】(実施例4)実施例1で作製した表面に凹
凸構造を有する基板を用いて、図6に示す構造の半導体
素子を形成した。まず、実施例1で作製した基板に水洗
処理、HF処理、水洗処理を施した後、約850℃のP
OCl3ガス中でPの熱拡散処理を行い、基板表面から
深さ約0.5μmに至る領域までPを拡散させ、n型領
域とする。斯かる状態では、p型の基板の全面にわたっ
て凹凸構造及びn型領域が形成されている。
Example 4 A semiconductor device having the structure shown in FIG. 6 was formed using the substrate having the uneven structure on the surface prepared in Example 1. First, the substrate manufactured in Example 1 was subjected to a water washing treatment, an HF treatment, and a water washing treatment.
P is thermally diffused in an OCl 3 gas to diffuse P from the substrate surface to a region having a depth of about 0.5 μm to form an n-type region. In such a state, an uneven structure and an n-type region are formed over the entire surface of the p-type substrate.

【0036】次いで、基板の受光面を除く全面にフッ硝
酸溶液によるエッチング処理を施し、基板の受光面以外
の部分に形成された凹凸構造及びn型領域を除去する。
そして、基板の受光面側に形成されたn型領域上にスク
リーン印刷法を用いてAgからなる櫛形状の集電極を形
成すると共に、基板の裏面側にAlからなる裏面電極を
スパッタ法により形成した。さらに、650℃程度の熱
処理により裏面側のAlを基板に拡散させBSF層を形
成すると共に、上記集電極上にプラズマCVD法により
反射防止膜としてのSiN膜を形成することにより、図
6に示す構造の半導体素子を製造した。
Next, the entire surface except the light receiving surface of the substrate is subjected to an etching treatment with a hydrofluoric nitric acid solution to remove the uneven structure and the n-type region formed on the portion other than the light receiving surface of the substrate.
Then, a comb-shaped collector electrode made of Ag is formed on the n-type region formed on the light receiving surface side of the substrate by screen printing, and a back electrode made of Al is formed on the back surface of the substrate by sputtering. did. Further, the Al on the back side is diffused into the substrate by heat treatment at about 650 ° C. to form a BSF layer, and an SiN film as an anti-reflection film is formed on the collector electrode by a plasma CVD method, as shown in FIG. A semiconductor device having a structure was manufactured.

【0037】表1に、斯かる本実施例素子の光電変換特
性を示す。また、比較のために、比較例1の基板を用い
て本実施例と同一の方法で形成した比較例2の半導体素
子の特性も合わせて示す。
Table 1 shows the photoelectric conversion characteristics of the device of this example. For comparison, the characteristics of the semiconductor element of Comparative Example 2 formed using the substrate of Comparative Example 1 by the same method as that of the present example are also shown.

【0038】[0038]

【表1】 [Table 1]

【0039】同表から明らかな如く、本実施例素子の方
が高い光電変換特性を有している。これは、前述の通り
本実施例の方が良好な均一性を有する凹凸構造を備えた
基板を用いているために、光閉じ込め効果が向上したこ
とに因るものと考えられる。
As is clear from the table, the device of this example has higher photoelectric conversion characteristics. This is considered to be due to the fact that the light confinement effect was improved in the present embodiment because the substrate having the concavo-convex structure having better uniformity was used as described above.

【0040】(実施例5)本実施例においては、実施例
2により作成した基板を用いて図5の素子構造断面図に
示す構成を有する半導体素子を形成した。
Example 5 In this example, a semiconductor device having the structure shown in the element structure sectional view of FIG. 5 was formed using the substrate prepared in Example 2.

【0041】同図において、11はn型の単結晶シリコ
ンからなる基板であり、受光面側には凹凸構造Aを備え
ている。尚、本実施例においては凹凸構造Aが基板11
の裏面側にも形成されているが、裏面側の凹凸構造Aは
必ずしも備える必要はない。12は基板11における受
光面側の凹凸構造A上に形成された真性の非晶質シリコ
ンからなる厚さ約100Åの第1i型層であり、13は
p型の非晶質シリコンからなるp型層である。そして、
該p型層13上にはITOからなる第1透光性電極14
及びAgからなる櫛形状の第1集電極15が形成されて
いる。
In the figure, reference numeral 11 denotes a substrate made of n-type single crystal silicon, and has a concave-convex structure A on the light receiving surface side. In this embodiment, the uneven structure A is the substrate 11
Is formed on the back side, but the uneven structure A on the back side is not necessarily required. Reference numeral 12 denotes a first i-type layer having a thickness of about 100 ° made of intrinsic amorphous silicon formed on the uneven structure A on the light receiving surface side of the substrate 11, and 13 denotes a p-type layer made of p-type amorphous silicon. Layer. And
A first light-transmitting electrode 14 made of ITO is formed on the p-type layer 13.
And a comb-shaped first collector electrode 15 made of Ag and Ag.

【0042】また、基板11の裏面上には真性の非晶質
シリコンからなる厚さ100Åの第2i型層16及びn
型の非晶質シリコンからなる厚さ約400Åのn型層1
7が積層されており、該n型層17上にはITOからな
る第2透光性電極18及びAgからなる櫛形状の第2集
電極19が順次形成されている。斯かる本実施例素子
は、次の様にして製造した。
On the back surface of the substrate 11, a second i-type layer 16 made of intrinsic amorphous silicon and having a thickness of 100.degree.
N-type layer 1 of amorphous silicon having a thickness of about 400 °
7, a second translucent electrode 18 made of ITO and a comb-shaped second collector electrode 19 made of Ag are sequentially formed on the n-type layer 17. Such a device of this example was manufactured as follows.

【0043】まず、実施例2で作製した基板11に水洗
処理、4重量%HF処理及び水洗処理を施した後に、非
晶質シリコン膜の形成を行う。非晶質シリコン膜を形成
するにあたっては、まず基板11の裏面側に、プラズマ
CVD法を用いて第2i型層16及びn型層16を順次
形成し、次いで基板の受光面側に第1i型層12及びp
型層13を順次形成する。
First, the substrate 11 prepared in Example 2 is subjected to a water washing treatment, a 4% by weight HF treatment and a water washing treatment, and then an amorphous silicon film is formed. In forming the amorphous silicon film, first, the second i-type layer 16 and the n-type layer 16 are sequentially formed on the back surface side of the substrate 11 by using the plasma CVD method, and then the first i-type layer 16 is formed on the light-receiving surface side of the substrate. Layer 12 and p
The mold layer 13 is formed sequentially.

【0044】さらに、スパッタ法を用いて上記p型層1
3及びn型層17上に第1透光性電極14及び第2透光
性電極18を形成すると共に、これらの透光性電極1
4,18上にスクリーン印刷法を用いてAgからなる第
1及び第2集電極15,19を形成する。以上の工程に
より、図5の構造の半導体素子が製造される。
Further, the p-type layer 1 is formed by sputtering.
The first light-transmitting electrode 14 and the second light-transmitting electrode 18 are formed on the n-type layer 3 and the n-type layer 17.
First and second collector electrodes 15 and 19 made of Ag are formed on the fourth and fourth electrodes 18 by screen printing. Through the above steps, a semiconductor device having the structure shown in FIG. 5 is manufactured.

【0045】(実施例6)実施例6として、実施例3で
作成した基板を用いて図5に示す構造の半導体素子を製
造した。尚、実施例3で作成した基板を用いた以外の工
程は実施例5と同一の工程を用いたので、ここでは説明
を省略する。
Example 6 As Example 6, a semiconductor device having the structure shown in FIG. 5 was manufactured using the substrate prepared in Example 3. Except for using the substrate prepared in the third embodiment, the same steps as those in the fifth embodiment were used, and the description is omitted here.

【0046】表2に、実施例5及び実施例6の半導体素
子の光電変換特性を示す。また、比較のために、POC
3ガス中での熱処理を用いたゲッタリング工程により
重金属が偏析した領域及び酸化膜を削除した後に、テク
スチャ化処理を行った以外は実施例5と同一の方法で形
成した比較例3の素子の光電変換特性も合わせて示す。
Table 2 shows the photoelectric conversion characteristics of the semiconductor devices of Examples 5 and 6. Also, for comparison, POC
l 3 After heavy metals by gettering process using the heat treatment in a gas deletes a segregated region and the oxide film, the element of Comparative Example 3 except performing the texturing treatment formed in the same manner as in Example 5 Are also shown.

【0047】[0047]

【表2】 [Table 2]

【0048】同表から、これらの実施例においても実施
例素子の方が高い光電変換特性を有することがわかる。
From the table, it can be seen that, in these examples, the device of the example has higher photoelectric conversion characteristics.

【0049】前述した通り、実施例2で作製した基板に
おいては作製の回数が増加するにつれ反射率が増大し、
光閉じ込めの効果が減少する。然し乍ら、この問題はテ
クスチャ化処理に使用するNaOH水溶液を新しいもの
に交換することにより解決することができる。加えて、
前述の通り基板自体の特性を向上させるためのゲッタリ
ング処理と、ブロッキング層の形成とを同時に行うこと
ができ、さらに、ゲッタリング工程により生じた重金属
が偏析した領域の除去と、テクスチャ化工程とを同時に
行うことができる。このため、製造プロセスの工程を大
幅に簡略化することが可能となり、製造コストの低減を
図ることもできる。
As described above, in the substrate fabricated in Example 2, the reflectance increases as the number of fabrications increases.
The effect of light confinement is reduced. However, this problem can be solved by replacing the aqueous solution of NaOH used for the texturing with a new one. in addition,
As described above, the gettering process for improving the characteristics of the substrate itself and the formation of the blocking layer can be performed simultaneously, and further, the removal of the region where the heavy metal generated by the gettering process is segregated, and the texturing process Can be performed simultaneously. For this reason, the steps of the manufacturing process can be greatly simplified, and the manufacturing cost can be reduced.

【0050】尚、以上の説明においてはブロッキング層
を酸化膜から形成する場合について説明したが、窒化膜
からブロッキング層を形成することもできる。
Although the case where the blocking layer is formed from an oxide film has been described above, the blocking layer may be formed from a nitride film.

【0051】また、本発明は太陽電池に限らず、結晶系
半導体からなり表面に凹凸構造を備える基板を用いた半
導体素子であれば、如何なる半導体素子であっても適用
することができる。
The present invention is not limited to a solar cell, but can be applied to any semiconductor element using a substrate made of a crystalline semiconductor and having an uneven structure on the surface.

【0052】[0052]

【発明の効果】以上説明した如く、本発明によれば、基
板の表面に形成する凹凸構造の均一性の向上を図ること
ができ、従って半導体素子の素子特性を向上させること
ができる。例えば、本発明を太陽電池の製造に適用した
場合に合っては、基板の光閉じ込め効果を増大させるこ
とができ、光電変換特性を向上させることができる。
As described above, according to the present invention, the uniformity of the concavo-convex structure formed on the surface of the substrate can be improved, and the device characteristics of the semiconductor device can be improved. For example, when the present invention is applied to the manufacture of a solar cell, the light confinement effect of the substrate can be increased, and the photoelectric conversion characteristics can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明製造方法の概念を説明するための断面図
である。
FIG. 1 is a cross-sectional view for explaining the concept of the manufacturing method of the present invention.

【図2】実施例1により得られた凹凸構造の形状を示す
模式図である。
FIG. 2 is a schematic diagram showing a shape of a concavo-convex structure obtained in Example 1.

【図3】実施例1の基板の反射率を示す特性図である。FIG. 3 is a characteristic diagram showing the reflectance of the substrate of Example 1.

【図4】実施例1〜3により作製された基板の反射率を
示す特性図である。
FIG. 4 is a characteristic diagram showing the reflectance of the substrates manufactured according to Examples 1 to 3.

【図5】実施例5及び6に係る半導体素子の素子構造断
面図である。
FIG. 5 is an element structure sectional view of a semiconductor element according to Examples 5 and 6.

【図6】従来の半導体素子の素子構造断面図である。FIG. 6 is a sectional view of an element structure of a conventional semiconductor element.

【符号の説明】[Explanation of symbols]

1,11,21…基板、2…ブロッキング層、3…結晶
状態が不安定な部分、A…凹凸構造
1, 11, 21 ... substrate, 2 ... blocking layer, 3 ... part where crystal state is unstable, A ... uneven structure

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−136444(JP,A) 特開 平3−206669(JP,A) 特開 平11−214722(JP,A) 特表 平7−504785(JP,A) 米国特許4131488(US,A) (58)調査した分野(Int.Cl.7,DB名) H01L 31/04 - 31/078 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-136444 (JP, A) JP-A-3-206669 (JP, A) JP-A-11-214722 (JP, A) 504785 (JP, A) US Patent 4,131,488 (US, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 31/04-31/078

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 結晶系半導体からなる基板の表面にブロ
ッキング層を形成し、このブロッキング層が形成された
前記基板の表面に対しエッチング処理を施すことにより
前記ブロッキング層をエッチングすると共に前記基板の
表面に凹凸構造を形成する工程を備えることを特徴とす
る半導体素子の製造方法。
1. A blocking layer is formed on a surface of a substrate made of a crystalline semiconductor, and an etching process is performed on the surface of the substrate on which the blocking layer is formed.
A method for manufacturing a semiconductor device, comprising a step of etching the blocking layer and forming an uneven structure on a surface of the substrate.
【請求項2】 前記ブロッキング層を、前記基板の表面
で生じる化学反応により形成することを特徴とする請求
項1記載の半導体素子の製造方法。
2. The method according to claim 1, wherein the blocking layer is formed by a chemical reaction occurring on a surface of the substrate.
【請求項3】 前記ブロッキング層が、酸化物からなる
ことを特徴とする請求項1又は2記載の半導体素子の製
造方法。
3. The method according to claim 1, wherein said blocking layer is made of an oxide.
【請求項4】 前記ブロッキング層を、オゾン水中での
酸化処理により形成することを特徴とする請求項1乃至
のいずれかに記載の半導体素子の製造方法。
The method according to claim 4, wherein the blocking layer, a method of manufacturing a semiconductor device according to any one of claims 1 to 3, characterized in that formed by oxidation treatment with ozone water.
【請求項5】 前記ブロッキング層が、窒化物からなる
ことを特徴とする請求項1又は2記載の半導体素子の製
造方法。
5. The method according to claim 1, wherein the blocking layer is made of a nitride.
JP17994099A 1999-06-25 1999-06-25 Method for manufacturing semiconductor device Expired - Lifetime JP3208384B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17994099A JP3208384B2 (en) 1999-06-25 1999-06-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17994099A JP3208384B2 (en) 1999-06-25 1999-06-25 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2001007369A JP2001007369A (en) 2001-01-12
JP3208384B2 true JP3208384B2 (en) 2001-09-10

Family

ID=16074611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17994099A Expired - Lifetime JP3208384B2 (en) 1999-06-25 1999-06-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3208384B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632672B2 (en) * 2004-02-04 2011-02-16 シャープ株式会社 Manufacturing method of solar cell
JP5063049B2 (en) * 2006-07-28 2012-10-31 京セラ株式会社 Method for manufacturing solar cell element
JP2008135561A (en) * 2006-11-28 2008-06-12 Hamamatsu Photonics Kk Photodiode
US20120138139A1 (en) * 2010-11-01 2012-06-07 Intevac, Inc. Dry etching method of surface texture formation on silicon wafer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131488A (en) 1975-12-31 1978-12-26 Motorola, Inc. Method of semiconductor solar energy device fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131488A (en) 1975-12-31 1978-12-26 Motorola, Inc. Method of semiconductor solar energy device fabrication

Also Published As

Publication number Publication date
JP2001007369A (en) 2001-01-12

Similar Documents

Publication Publication Date Title
TWI459577B (en) Method for manufacturing crystal 矽 solar cell with improved surface protection film
JP3271990B2 (en) Photovoltaic device and method for manufacturing the same
JP4610669B2 (en) Manufacturing method of solar cell
JP2005150614A (en) Solar cell and manufacturing method thereof
CN115020508A (en) A kind of full back contact solar cell and its manufacturing method
CN114843368A (en) Solar cell and preparation method and application thereof
US10861987B2 (en) Method for manufacturing selective emitter using surface structure and solar cell including selective emitter using surface structure
JP2012049156A (en) Solar cell and method for manufacturing the same
JP6091458B2 (en) Photoelectric conversion device and manufacturing method thereof
CN100472817C (en) Semiconductor substrate for solar cell, manufacturing method thereof, and solar cell
CN103237745B (en) On silicon wafer, form the dry etching method of superficial makings
CN105161553A (en) Preparation method of novel all back electrode crystalline silicon solar cell
CN111341880A (en) Method for manufacturing solar cell
TWI401810B (en) Solar battery
CN119092594A (en) A HBC solar cell wet process
WO2012036002A1 (en) Solar cell and manufacturing method thereof
JP2004172271A (en) Method of manufacturing solar cell and solar cell
JP6144778B2 (en) Manufacturing method of solar cell
CN111509089B (en) Double-sided solar cell and manufacturing method thereof
CN210956692U (en) PERC battery
JP2010245568A (en) Manufacturing method of solar cell
JP3208384B2 (en) Method for manufacturing semiconductor device
JP2003298080A (en) Solar cell manufacturing method
JP3602323B2 (en) Solar cell manufacturing method
CN110993740A (en) Method for manufacturing solar cell and solar cell

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3208384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 12

EXPY Cancellation because of completion of term