JP3211841B2 - Non-reciprocal circuit device and method of manufacturing the same - Google Patents
Non-reciprocal circuit device and method of manufacturing the sameInfo
- Publication number
- JP3211841B2 JP3211841B2 JP12563092A JP12563092A JP3211841B2 JP 3211841 B2 JP3211841 B2 JP 3211841B2 JP 12563092 A JP12563092 A JP 12563092A JP 12563092 A JP12563092 A JP 12563092A JP 3211841 B2 JP3211841 B2 JP 3211841B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- ground
- dielectric substrate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 66
- 239000003990 capacitor Substances 0.000 claims description 52
- 238000010304 firing Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 12
- 230000008054 signal transmission Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 230000002427 irreversible effect Effects 0.000 claims 2
- 239000000919 ceramic Substances 0.000 description 34
- 229910000859 α-Fe Inorganic materials 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 229910016063 BaPb Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、非可逆回路素子およ
びその製造方法に関し、より特定的には、マイクロ波帯
の高周波部品として採用される非可逆回路素子、例えば
アイソレータ，サーキュレータの改良された構造および
その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-reciprocal circuit device and a method of manufacturing the same, and more particularly, to an improved non-reciprocal circuit device employed as a high-frequency component in a microwave band, for example, an isolator and a circulator. It relates to a structure and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】一般に、アイソレータ，サーキュレータ
等の非可逆回路素子は、信号の伝送方向にはほとんど減
衰がなく、かつ逆方向には減衰が大きくなるような機能
を有しており、例えばＵＨＦ帯で使用される携帯電話，
自動車電話等の移動通信機器の送信回路部に採用されて
いる。この移動通信機器に採用される非可逆回路素子
は、その用途からして小型，軽量であることが要求され
ている。そこで、従来は、１つの基板に中心電極および
整合回路を集約配置する方法が種々提案されている。2. Description of the Related Art Generally, non-reciprocal circuit devices such as isolators and circulators have a function of hardly attenuating in a signal transmission direction and increasing in a reverse direction. Mobile phones used in
It is used in a transmission circuit of a mobile communication device such as a car phone. The non-reciprocal circuit device used in this mobile communication device is required to be small and lightweight for its use. Therefore, conventionally, various methods of arranging the central electrode and the matching circuit on one substrate have been proposed.
【０００３】（１）第１の従来技術 図２１および図２２は、従来のサーキュレータの第１の
例（以下、第１の従来技術と称する）の構成を示す図で
あり、特に、図２１は要部斜視図であり、図２２は断面
図である。図２１に示すように、セラミック等の誘電体
基板１の表面には、３組の中心電極２ａ，２ｂが互いに
接触せずかつ交差しないように所定の角度間隔で配置さ
れている。同様に、誘電体基板１の裏面には、３組の中
心電極２ｃ，２ｄが互いに接触せずかつ交差しないよう
に所定の角度間隔で配置されている。各中心電極２ａ，
２ｂは、それぞれ、スルーホール５を介して対応する裏
面の各中心電極２ｃ，２ｄと接続されている。また、誘
電体基板１の表面には各中心電極２ａ，２ｂの周囲に３
枚の容量電極３が中心電極２ａ，２ｂと一体的に形成さ
れ、誘電体基板１の裏面には各中心電極２ｃ，２ｄの周
囲に接地電極４が中心電極２ｃ，２ｄと一体的に形成さ
れている。各容量電極３は、誘電体基板１を挟んで接地
電極４と対向することにより、整合回路用のコンデンサ
を構成している。(1) First prior art FIGS. 21 and 22 are views showing a configuration of a first example of a conventional circulator (hereinafter, referred to as a first prior art). In particular, FIG. FIG. 22 is a perspective view of a main part, and FIG. 22 is a sectional view. As shown in FIG. 21, three sets of center electrodes 2a and 2b are arranged on the surface of a dielectric substrate 1 made of ceramic or the like at predetermined angular intervals so that they do not contact with each other and do not cross. Similarly, on the back surface of the dielectric substrate 1, three sets of center electrodes 2c and 2d are arranged at predetermined angular intervals so that they do not contact each other and do not cross each other. Each center electrode 2a,
2b are connected to the respective center electrodes 2c and 2d on the corresponding back surface via the through holes 5, respectively. In addition, the surface of the dielectric substrate 1 is surrounded by three electrodes around the center electrodes 2a and 2b.
A plurality of capacitance electrodes 3 are formed integrally with the center electrodes 2a and 2b, and a ground electrode 4 is formed integrally with the center electrodes 2c and 2d on the back surface of the dielectric substrate 1 around the center electrodes 2c and 2d. ing. Each capacitance electrode 3 is opposed to the ground electrode 4 with the dielectric substrate 1 interposed therebetween, thereby constituting a capacitor for a matching circuit.
【０００４】図２２に示すように、誘電体基板１は金属
製のヨーク７の内部に収納される。誘電体基板１の下部
には接地板８が配置され、この接地板８は誘電体基板１
の裏面の接地電極４と当接している。また、接地板８の
中央部には凹部が設けられ、この凹部にはフェライト板
６が嵌め込まれている。フェライト板６は各中心電極の
下部に位置しており、各中心電極の誘導結合を助けてい
る。ヨーク７の内部天井面には、磁石９が固着されてい
る。この磁石９は、各中心電極に対して直流磁界を印加
している。As shown in FIG. 22, a dielectric substrate 1 is housed inside a metal yoke 7. A ground plate 8 is arranged below the dielectric substrate 1, and this ground plate 8
Is in contact with the ground electrode 4 on the back surface. A concave portion is provided in the center of the ground plate 8, and the ferrite plate 6 is fitted into the concave portion. The ferrite plate 6 is located below each center electrode and assists inductive coupling of each center electrode. A magnet 9 is fixed to the inner ceiling surface of the yoke 7. The magnet 9 applies a DC magnetic field to each center electrode.
【０００５】（２）第２の従来技術 図２３および図２４は、従来のサーキュレータの第２の
例（以下、第２の従来技術と称する）の構成を示す図で
あり、特に、図２３は要部斜視図であり、図２４は断面
図である。図２３に示すように、セラミック等の誘電体
基板１の裏面には、接地電極４が形成されている。一
方、誘電体基板１の表面には、印刷および焼成を繰り返
すことにより、３枚の電極パターン１０と、２枚の絶縁
シート１１とが交互に形成される。各電極パターン１０
は、中心電極部２０と、容量電極部３０とを含む。各中
心電極部２０の一端は、それぞれスルーホール５を介し
て裏面の接地電極４と接続されている。各容量電極部３
０は、誘電体基板１を挟んで接地電極４と対向すること
により、整合回路用のコンデンサを構成している。(2) Second Prior Art FIGS. 23 and 24 are diagrams showing a configuration of a second example of a conventional circulator (hereinafter, referred to as a second prior art). In particular, FIG. It is a principal part perspective view, FIG. 24 is sectional drawing. As shown in FIG. 23, a ground electrode 4 is formed on the back surface of a dielectric substrate 1 such as a ceramic. On the other hand, three electrode patterns 10 and two insulating sheets 11 are alternately formed on the surface of the dielectric substrate 1 by repeating printing and baking. Each electrode pattern 10
Includes a center electrode section 20 and a capacitor electrode section 30. One end of each center electrode portion 20 is connected to the ground electrode 4 on the back surface through the through hole 5. Each capacitance electrode section 3
Numeral 0 is opposed to the ground electrode 4 with the dielectric substrate 1 interposed therebetween, thereby constituting a capacitor for a matching circuit.
【０００６】この第２の従来技術の断面構造は、図２４
に示すように、前述の第１の従来技術の断面構造と同様
である。The sectional structure of the second prior art is shown in FIG.
As shown in FIG. 7, the cross-sectional structure is the same as that of the first prior art.
【０００７】（３）第３の従来技術 図２５および図２６は、従来のサーキュレータの第３の
例（以下、第３の従来技術と称する）の構成を示す図で
あり、特に、図２５は要部斜視図であり、図２６は断面
図である。図２５に示すように、セラミック等の誘電体
基板１ａ，１ｂおよび１ｃの表面には印刷により電極パ
ターン１０ａ，１０ｂおよび１０ｃがそれぞれ形成さ
れ、裏面には印刷により接地電極４ａ，４ｂおよび４ｃ
がそれぞれ形成される。電極パターン１０ａ，１０ｂお
よび１０ｃは、それぞれ、中心電極部２０ａ，２０ｂお
よび２０ｃと、容量電極部３０ａ，３０ｂおよび３０ｃ
と、接地電極部４０ａ，４０ｂおよび４０ｃとを含む。
誘電体基板１ａ，１ｂおよび１ｃは個別に焼成された
後、圧着されて多層基板とされる。接地電極部４０ａ，
４０ｂおよび４０ｃと接地電極４ａ，４ｂおよび４ｃ
は、スルーホール６を介して相互に接続される。各容量
電極部３０ａ，３０ｂおよび３０ｃは、それぞれ、誘電
体基板１ａ，１ｂおよび１ｃを挟んで接地電極４ａ，４
ｂおよび４ｃと対向することにより、整合回路用のコン
デンサを構成している。(3) Third Prior Art FIGS. 25 and 26 are diagrams showing a configuration of a third example of a conventional circulator (hereinafter, referred to as a third prior art). In particular, FIG. FIG. 26 is a perspective view of a main part, and FIG. 26 is a sectional view. As shown in FIG. 25, electrode patterns 10a, 10b and 10c are formed by printing on the surface of dielectric substrates 1a, 1b and 1c made of ceramic or the like, respectively, and ground electrodes 4a, 4b and 4c are formed by printing on the back surface.
Are respectively formed. The electrode patterns 10a, 10b and 10c are respectively formed with central electrode portions 20a, 20b and 20c and capacitance electrode portions 30a, 30b and 30c.
And ground electrode portions 40a, 40b and 40c.
The dielectric substrates 1a, 1b and 1c are individually fired and then pressed to form a multilayer substrate. The ground electrode portion 40a,
40b and 40c and ground electrodes 4a, 4b and 4c
Are connected to each other via a through hole 6. The capacitance electrode portions 30a, 30b and 30c are respectively connected to the ground electrodes 4a, 4b with the dielectric substrates 1a, 1b and 1c interposed therebetween.
By opposing b and 4c, a capacitor for a matching circuit is formed.
【０００８】この第３の従来技術の断面構造は、図２６
に示すように、前述の第１の従来技術の断面構造とほぼ
同様である。ただし、誘電体基板が多層構造となってい
る。The sectional structure of the third prior art is shown in FIG.
As shown in FIG. 7, the cross-sectional structure is almost the same as the above-described first prior art cross-sectional structure. However, the dielectric substrate has a multilayer structure.
【０００９】[0009]
【発明が解決しようとする課題】以上説明した第１〜第
３の従来技術では、以下に述べるような問題点が指摘さ
れる。In the first to third prior arts described above, the following problems are pointed out.
【００１０】（１）第１の従来技術の問題点 ａ．各中心電極相互を短絡しないように交差させるに
は、スルーホールが必ず必要となり、構造が複雑でかつ
高価となる。 ｂ．中心電極相互の短絡を防ぐために、中心電極の幅を
狭くしなければならない。そのため、中心電極での損失
が増加し、電気的特性が劣化する。 ｃ．各中心電極２ａ，２ｂの周囲に容量電極３を配置し
ているが、必要な容量値を得るためには、この容量電極
３の面積を大きくしなければならず、素子全体の構成が
大型化してしまう。 ｄ．誘電体基板１の焼成工程と、誘電体基板１に印刷さ
れた電極の焼成工程との計２回の焼成工程を必要とし、
製造工程が煩雑でかつ製造に長時間を要する。(1) Problems of the first prior art a. In order for the center electrodes to cross each other so as not to be short-circuited, a through hole is necessarily required, and the structure becomes complicated and expensive. b. The width of the center electrode must be reduced in order to prevent short circuits between the center electrodes. Therefore, the loss at the center electrode increases, and the electrical characteristics deteriorate. c. The capacitance electrode 3 is disposed around each of the center electrodes 2a and 2b. However, in order to obtain a required capacitance value, the area of the capacitance electrode 3 must be increased, and the configuration of the entire device becomes large. Would. d. A firing process for the dielectric substrate 1 and a firing process for the electrodes printed on the dielectric substrate 1 are required, a total of two firing processes,
The manufacturing process is complicated and the manufacturing takes a long time.
【００１１】（２）第２の従来技術の問題点 ａ．各中心電極部２０の周囲に容量電極部３０を配置し
ているが、必要な容量値を得るためには、この容量電極
部３０の面積を大きくしなければならず、素子全体の構
成が大型化してしまう。 ｂ．各電極パターン１０および各絶縁シート１１の焼成
工程を繰り返して行わなければならず、製造工程が煩雑
でかつ製造に長時間を要する。(2) Problems of the second prior art a. The capacitance electrode section 30 is arranged around each center electrode section 20, but in order to obtain a required capacitance value, the area of the capacitance electrode section 30 must be increased, and the configuration of the entire element is large. It will be. b. The firing process of each electrode pattern 10 and each insulating sheet 11 must be repeated, and the manufacturing process is complicated and the manufacturing requires a long time.
【００１２】（３）第３の従来技術の問題点 ａ．各中心電極部２０ａ〜２０ｃの周囲に容量電極部３
０ａ〜３０ｃを配置しているが、必要な容量値を得るた
めには、この容量電極部３０ａ〜３０ｃの面積を大きく
しなければならず、素子全体の構成が大型化してしま
う。 ｂ．各誘電体基板１ａ〜１ｃごとに焼成工程を繰り返し
て行わなければならず、製造工程が煩雑でかつ製造に長
時間を要する。 ｃ．接続箇所が多く信頼性が劣る。 ｄ．各誘電体基板１ａ〜１ｃを薄くすることが困難であ
る。そのため、素子全体の厚みが大きくなり、下層と上
層とにある中心電極の距離が遠くなりすぎて、中心電極
相互の等価性（バランス）が悪化する。(3) Third prior art problem a. A capacitance electrode portion 3 is provided around each of the center electrode portions 20a to 20c.
Although 0a to 30c are arranged, in order to obtain a required capacitance value, the area of the capacitance electrode portions 30a to 30c must be increased, and the configuration of the entire device becomes large. b. The firing process must be repeated for each of the dielectric substrates 1a to 1c, and the manufacturing process is complicated and the manufacturing takes a long time. c. There are many connection points and reliability is poor. d. It is difficult to make each of the dielectric substrates 1a to 1c thin. As a result, the thickness of the entire device becomes large, and the distance between the center electrodes in the lower layer and the upper layer becomes too large, and the equivalence (balance) between the center electrodes deteriorates.
【００１３】それゆえに、この発明の目的は、上記問題
点をすべて解消でき、小型かつ高信頼性で、製造が容易
な非可逆回路素子およびその製造方法を提供することで
ある。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a non-reciprocal circuit device which can solve all of the above problems, is compact, has high reliability, and is easy to manufacture, and a method for manufacturing the same.
【００１４】[0014]
【００１５】請求項１に係る発明は、信号の伝送方向に
は減衰度が極めて小さく、逆方向には減衰度が極めて大
きい非可逆回路素子であって、複数の誘電体シートを積
層することによって構成される１枚の誘電体基板内に複
数の電極パターンが積層配置されており、それによって
内部回路が立体的に配置され、電極パターンは、複数の
中心電極用パターンと、複数のコンデンサ電極用パター
ンと、複数の接地電極用パターンとを含み、誘電体基板
の内部において、コンデンサ電極用パターンと接地電極
用パターンとが誘電体シートを間に挟んで交互に配置さ
れており、かつ各コンデンサ電極用パターンは共通接続
されて対応する中心電極用パターンに接続されており、
各接地電極用パターンは共通接続されており、それによ
って中心電極用パターンと接地電極用パターンとの間に
は、複数の整合回路用コンデンサが積層配置されること
により並列に接続され整合用容量を構成していることを
特徴とする請求項１に係る発明において、さらに以下の
ことを特徴とする。 [0015] According to the first aspect of the present invention, in the signal transmission direction,
Has a very small attenuation and a very large attenuation in the opposite direction.
Non-reciprocal circuit element with multiple dielectric sheets stacked
Layered in a single dielectric substrate
Number of electrode patterns are arranged in a stack,
The internal circuit is three-dimensionally arranged, and the electrode pattern includes a plurality of center electrode patterns, a plurality of capacitor electrode patterns, and a plurality of ground electrode patterns, and inside the dielectric substrate, the capacitor electrode pattern And a ground electrode pattern are alternately arranged with a dielectric sheet interposed therebetween, and each capacitor electrode pattern is connected in common and connected to a corresponding center electrode pattern,
Each ground electrode patterns are commonly connected, between whereby the center electrode pattern and the ground electrode pattern, Rukoto capacitor for a plurality of matching circuits are stacked
Connected in parallel to form a matching capacitor.
The invention according to claim 1, which further comprises the following:
It is characterized by the following.
【００１６】請求項２に係る発明は、信号の伝送方向に
は減衰度が極めて小さく、逆方向には減衰度が極めて大
きい非可逆回路素子を製造する方法であって、それぞれ
に所定の電極パターンが形成された複数枚の誘電体グリ
ーンシートを積層圧着してグリーンシート積層体を得る
積層工程と、グリーンシート積層体を焼成して１枚の誘
電体基板に一体化する焼成工程とを備え、電極パターン
は、複数の中心電極と、複数のコンデンサ電極と、複数
の接地電極とを含み、誘電体基板の内部において、コン
デンサ電極と接地電極とが誘電体グリーンシートを間に
挟んで交互に配置されており、かつ各コンデンサ電極は
共通接続されて対応する中心電極に接続されており、各
接地電極は共通接続されており、それによって中心電極
と接地電極との間には、複数の整合回路が積層配置され
ることにより並列に接続され整合用容量を構成し、１枚
の誘電体基板内に内部回路が立体的に積層配置された非
可逆回路素子を得ることを特徴とする。According to a second aspect of the present invention, there is provided a method of manufacturing a non-reciprocal circuit device having an extremely small attenuation in a signal transmission direction and an extremely large attenuation in a reverse direction, wherein each of the non-reciprocal circuit elements has a predetermined electrode pattern. A laminating step of laminating and pressing a plurality of dielectric green sheets on which a green sheet laminate is formed to obtain a green sheet laminate, and a firing step of firing the green sheet laminate to integrate the green sheet laminate into one dielectric substrate, Electrode pattern
Have multiple center electrodes, multiple capacitor electrodes,
And a ground electrode, and a capacitor inside the dielectric substrate.
The dielectric electrode and the ground electrode sandwich the dielectric green sheet
It is arranged alternately with sandwiching, and each capacitor electrode is
Commonly connected and connected to the corresponding center electrode
The ground electrodes are commonly connected so that the center electrode
A plurality of matching circuits are stacked between the
In this way, a non-reciprocal circuit element in which internal circuits are three-dimensionally stacked and arranged in one dielectric substrate is obtained by being connected in parallel to form a matching capacitor .
【００１７】請求項３に係る発明は、請求項２に係る発
明において、さらに以下のことを特徴とする。すなわ
ち、１回の焼成工程によって、中心電極と誘電体基板と
を同時形成することを特徴とする。According to a third aspect of the present invention, in the second aspect, the following is further characterized. That is, the center electrode and the dielectric substrate are formed simultaneously by one firing step.
【００１８】請求項４に係る発明は、請求項２に係る発
明において、さらに以下のことを特徴とする。すなわ
ち、１回の焼成工程によって、中心電極と、それに接続
される整合回路と、誘電体基板とを同時形成することを
特徴とする。The invention according to a fourth aspect is the invention according to the second aspect, further characterized by the following. That is, the center electrode, the matching circuit connected thereto, and the dielectric substrate are simultaneously formed by one firing step.
【００１９】[0019]
【作用】請求項１に係る発明においては、１枚の誘電体
基板内に複数の電極パターンを積層配置することによ
り、素子全体の小型化および高性能化を図っている。す
なわち、従来は平面的に配置されていた内部回路を、誘
電体基板の内部で立体的に配置できるため、素子全体の
回路面積を小型化できる。また、各電極パターンを、誘
電体基板の内部で相互に接触することなく交差できるた
め、第１の従来技術のように中心電極の幅を狭くする必
要がなく、挿入損失を低減できる。さらに、一体構造で
あるため、各電極パターン間の間隔を極めて接近させて
配置しても、十分大きな強度を確保できる。その結果、
各中心電極間の電気的対称性を良好な状態に保てる。According to the first aspect of the present invention, a plurality of electrode patterns are stacked on one dielectric substrate to reduce the size and performance of the entire device. That is, since the internal circuit which has been conventionally arranged in a plane can be arranged three-dimensionally inside the dielectric substrate, the circuit area of the entire element can be reduced. In addition, since the electrode patterns can intersect without contacting each other inside the dielectric substrate, there is no need to reduce the width of the center electrode as in the first related art, and the insertion loss can be reduced. Furthermore, because of the integral structure, a sufficiently large strength can be ensured even if the intervals between the electrode patterns are extremely close. as a result,
The electrical symmetry between the center electrodes can be kept in a good state.
【００２０】さらに、コンデンサ電極用パターンと接地
電極用パターンとを誘電体を間に挟んで交互に配置し、
かつ各コンデンサ電極用パターンを共通接続して対応す
る中心電極用パターンに接続し、さらに各接地電極用パ
ターンを共通接続することにより、中心電極用パターン
と接地電極用パターンとの間に、複数の整合回路用コン
デンサを積層配置するようにしている。したがって、整
合回路として必要な容量値を小さな回路面積で確保で
き、素子全体の小型化を図ることができる。 Further , the pattern for the capacitor electrode and the pattern for the ground electrode are alternately arranged with a dielectric material interposed therebetween.
In addition, by connecting each capacitor electrode pattern in common and connecting to the corresponding center electrode pattern, and further connecting each ground electrode pattern in common, a plurality of patterns are provided between the center electrode pattern and the ground electrode pattern. The matching circuit capacitors are stacked. Therefore, the capacitance required for the matching circuit can be secured with a small circuit area, and the size of the entire device can be reduced.
【００２１】請求項２に係る発明においては、それぞれ
に所定の電極パターンが形成された複数枚の誘電体グリ
ーンシートを積層圧着後、一括的に焼成して１枚の誘電
体基板に一体化するようにしている。したがって、１回
の焼成工程で誘電体基板と内部回路とが同時形成できる
ため、製造時間を大幅に短縮化できる。According to the second aspect of the present invention, a plurality of dielectric green sheets each having a predetermined electrode pattern formed thereon are laminated and pressed, and then fired collectively to be integrated with one dielectric substrate. Like that. Therefore, since the dielectric substrate and the internal circuit can be formed simultaneously in one firing step, the manufacturing time can be greatly reduced.
【００２２】請求項３に係る発明においては、１回の焼
成工程で中心電極と誘電体基板とを同時形成している。In the invention according to claim 3 , the center electrode and the dielectric substrate are formed simultaneously in one firing step.
【００２３】請求項４に係る発明においては、１回の焼
成工程で中心電極と、それに接続される整合回路と、誘
電体基板とを同時形成している。In the invention according to claim 4 , the center electrode, the matching circuit connected thereto, and the dielectric substrate are simultaneously formed in one firing step.
【００２４】[0024]
【実施例】図１〜図１８は、この発明の一実施例に係る
サーキュレータの構成を示す図であり、特に、図１はサ
ーキュレータの要部斜視図であり、図２はサーキュレー
タの断面図であり、図３は誘電体基板の製造工程を説明
するための斜視図であり、図４〜図１８は各セラミック
グリーンシートにおける電極パターンを示す平面図であ
る。以下、これら図１〜図１８を参照して、この発明の
一実施例について説明する。1 to 18 are views showing the structure of a circulator according to an embodiment of the present invention. In particular, FIG. 1 is a perspective view of a main part of the circulator, and FIG. 2 is a sectional view of the circulator. FIG. 3 is a perspective view for explaining a manufacturing process of the dielectric substrate, and FIGS. 4 to 18 are plan views showing electrode patterns on each ceramic green sheet. An embodiment of the present invention will be described below with reference to FIGS.
【００２５】図１および図２に示すように、誘電体基板
１００は金属製のヨーク７の内部に収納される。誘電体
基板１００の下部には接地板８が配置され、この接地板
８は誘電体基板１００の裏面の接地電極４と当接してい
る。また、接地板８の中央部には凹部が設けられ、この
凹部にはフェライト板６が嵌め込まれている。フェライ
ト板６は各中心電極の下部に位置しており、各中心電極
の誘導結合を助けている。ヨーク７の内部天井面には、
磁石９が固着されている。この磁石９は、各中心電極に
対して直流磁界を印加している。As shown in FIGS. 1 and 2, the dielectric substrate 100 is housed inside a metal yoke 7. A ground plate 8 is arranged below the dielectric substrate 100, and the ground plate 8 is in contact with the ground electrode 4 on the back surface of the dielectric substrate 100. A concave portion is provided in the center of the ground plate 8, and the ferrite plate 6 is fitted into the concave portion. The ferrite plate 6 is located below each center electrode and assists inductive coupling of each center electrode. On the ceiling inside the yoke 7,
The magnet 9 is fixed. The magnet 9 applies a DC magnetic field to each center electrode.
【００２６】上記誘電体基板１００は、図３に示すよう
に、それぞれに所定の電極パターンが形成された複数の
セラミックグリーンシート１０１〜１１４を積層して圧
着した後、一括的に焼成して構成される。ここで、セラ
ミックグリーンシートは、未焼成のまたは仮焼成済のセ
ラミック粉末をバインダである有機溶剤と混練し、たと
えば押し出し成形によって得られる可撓性を有した薄型
（通常数１０μ程度）のシート状部材である。セラミッ
クグリーンシートの材料としては、高周波域で高いＱと
高いεｒ（たとえばεｒ＝２０〜１００）を有する材
料、たとえばＭｇＴｉＯ3 −ＣｉＴｉＯ3 系、ＺｒＯ2
−ＳｎＯ2 −ＴｉＯ2 系、ＢａＴｉ4 Ｏ9系、Ｎｄ2 Ｔ
ｉ2 Ｏ7 −（ＢａＰｂ）ＴｉＯ3 −ＴｉＯ2 系の誘電体
材料が用いられる。また、各電極パターンの形成は、誘
電体材料の焼結温度の点から、Ｐｄ，Ｐｔ等を用いて、
たとえば、印刷、蒸着などにより行われる。各セラミッ
クグリーンシート１０１〜１１４は、一括焼成後、融合
して一体化し、１枚の誘電体基板１００となる。As shown in FIG. 3, the dielectric substrate 100 is formed by laminating a plurality of ceramic green sheets 101 to 114 each having a predetermined electrode pattern formed thereon, pressing them together, and firing them collectively. Is done. Here, the ceramic green sheet is obtained by kneading unfired or calcined ceramic powder with an organic solvent as a binder, and for example, obtains a flexible thin (usually about several tens of μ) sheet-like sheet obtained by extrusion molding. It is a member. Ceramic as the material of the green sheet, a material having a high Q and high .epsilon.r in a high frequency region (e.g. .epsilon.r = 20 to 100), for example, MgTiO 3 -CiTiO 3 system, ZrO 2
—SnO 2 —TiO 2 system, BaTi 4 O 9 system, Nd 2 T
i 2 O 7 - (BaPb) dielectric material TiO 3 -TiO 2 system is used. The electrode patterns are formed using Pd, Pt, etc. from the viewpoint of the sintering temperature of the dielectric material.
For example, it is performed by printing, vapor deposition, or the like. After the ceramic green sheets 101 to 114 are fired at one time, they are fused and integrated to form one dielectric substrate 100.
【００２７】図４，図６，図８，図１０，図１２，図１
６に示すように、セラミックグリーンシート１０１，１
０３，１０５，１０７，１０９，１１３の表面には、そ
れぞれ、同形上の接地電極パターン４０１，４０３，４
０５，４０７，４０９，４１３が形成されている。ま
た、図１８に示すように、セラミックグリーンシート１
１４の裏面には、上記各接地電極パターンと同形上の接
地電極パターン４１４が形成されている。また、図５，
図７，図９，図１１，図１７に示すように、セラミック
グリーンシート１０２，１０４，１０６，１０８，１１
４の表面には、それぞれ、同形上の容量電極パターン３
０２ａ〜３０２ｃ，３０４ａ〜３０４ｃ，３０６ａ〜３
０６ｃ，３０８ａ〜３０８ｃ，３１４ａ〜３１４ｃが形
成されている。FIGS. 4, 6, 8, 10, 12, and 1
As shown in FIG. 6, the ceramic green sheets 101, 1
Ground electrode patterns 401, 403, and 4 of the same shape are provided on the surfaces of 03, 105, 107, 109, and 113, respectively.
05, 407, 409, and 413 are formed. In addition, as shown in FIG.
A ground electrode pattern 414 having the same shape as each of the above-described ground electrode patterns is formed on the back surface of 14. Also, FIG.
As shown in FIGS. 7, 9, 11, and 17, the ceramic green sheets 102, 104, 106, 108, 11
The surface of the capacitor electrode pattern 3 on the surface of
02a to 302c, 304a to 304c, 306a to 3
06c, 308a to 308c and 314a to 314c are formed.
【００２８】さらに、セラミックグリーンシート１１
０，１１１，１１２の表面には、それぞれ、略同形上の
電極パターン７１０，７１１，７１２が形成されてい
る。各電極パターン７１０〜７１２は、相互に１２０°
の角度間隔ずれて配置されている。電極パターン７１０
は中心電極部２１０と容量電極部３１０と接地電極部４
１０と配線部８１０とを含み、電極パターン７１１は中
心電極部２１１と容量電極部３１１と接地電極部４１１
と配線部８１１とを含み、電極パターン７１２は中心電
極部２１２と容量電極部３１２と接地電極部４１２と配
線部８１２とを含む。容量電極部３１０，３１１，３１
２は、それぞれ、中心電極部２１０，２１１，２１２の
一端に接続されている。接地電極部４１０，４１１，４
１２は、それぞれ、中心電極部２１０，２１１，２１２
の他端に接続されている。容量電極部３１０，３１１，
３１２は、それぞれ、配線部８１０，８１１，８１２を
介して、セラミックグリーンシート１１０，１１１，１
１２の端部まで引き出されている。Further, the ceramic green sheet 11
Electrode patterns 710, 711, and 712 having substantially the same shape are formed on the surfaces of 0, 111, and 112, respectively. Each of the electrode patterns 710 to 712 is 120 ° from each other.
Are displaced from each other at an angular interval. Electrode pattern 710
Denotes the center electrode section 210, the capacitor electrode section 310, and the ground electrode section 4.
10 and a wiring portion 810, and the electrode pattern 711 includes a center electrode portion 211, a capacitor electrode portion 311 and a ground electrode portion 411.
The electrode pattern 712 includes a center electrode portion 212, a capacitor electrode portion 312, a ground electrode portion 412, and a wiring portion 812. Capacitance electrode parts 310, 311, 31
2 are connected to one ends of the center electrode portions 210, 211, 212, respectively. Ground electrode portions 410, 411, 4
12 are center electrode parts 210, 211, 212, respectively.
Is connected to the other end. Capacitance electrode sections 310, 311,
Reference numerals 312 denote ceramic green sheets 110, 111, and 1 via wiring portions 810, 811, and 812, respectively.
Twelve ends have been pulled out.
【００２９】容量電極パターン３０２ａ，３０４ａ，３
０６ａ，３０８ａ，３１４ａおよび容量電極部３１０
は、スルーホール５ａを介して、相互に接続されてい
る。また、容量電極パターン３０２ｂ，３０４ｂ，３０
６ｂ，３０８ｂ，３１４ｂおよび容量電極部３１１は、
スルーホール５ｂを介して、相互に接続されている。ま
た、容量電極パターン３０２ｃ，３０４ｃ，３０６ｃ，
３０８ｃ，３１４ｃおよび容量電極部３１２は、スルー
ホール５ｃを介して、相互に接続されている。また、接
地電極パターン４０１，４０３，４０５，４０７，４０
９，４１３，４１４および接地電極部４１０，４１１，
４１２は、スルーホール５ｄ，５ｅ，５ｆを介して、相
互に接続されている。The capacitor electrode patterns 302a, 304a, 3
06a, 308a, 314a and capacitance electrode section 310
Are connected to each other via a through hole 5a. Also, the capacitance electrode patterns 302b, 304b, 30
6b, 308b, 314b and the capacitance electrode portion 311
They are connected to each other via a through hole 5b. Further, the capacitance electrode patterns 302c, 304c, 306c,
308c, 314c and the capacitor electrode portion 312 are connected to each other via a through hole 5c. Also, the ground electrode patterns 401, 403, 405, 407, 40
9, 413, 414 and the ground electrode portions 410, 411,
412 are interconnected via through holes 5d, 5e, 5f.
【００３０】上記のような構成において、容量電極パタ
ーン３０２ａは接地電極パターン４０１および４０３と
対向することにより第１のコンデンサを形成し、容量電
極パターン３０４ａは接地電極パターン４０３および４
０５と対向することにより第２のコンデンサを形成し、
容量電極パターン３０６ａは接地電極パターン４０５お
よび４０７と対向することにより第３のコンデンサを形
成し、容量電極パターン３０８ａは接地電極パターン４
０７および４０９と対向することにより第４のコンデン
サを形成し、容量電極部３１０は接地電極部４０９およ
び４１１と対向することにより第５のコンデンサを形成
し、容量電極パターン３１４ａは接地電極パターン４１
３および４１４と対向することにより第６のコンデンサ
を形成している。整合回路を構成するこれら第１〜第６
のコンデンサは、中心電極部２１０の一端と接地との間
に並列に接続されて介挿されている。なぜならば、第１
〜第６のコンデンサの各一方電極３０２ａ，３０４ａ，
３０６ａ，３０８ａ，３１０，３１４ａは、スルーホー
ル５ａを介して共通的に中心電極部２１０の一端に接続
されており、第１〜第６のコンデンサの各他方電極４０
１，４０３，４０５，４０７，４０９，４１１，４１
２，４１３，４１４は、スルーホール５ｄ，５ｅ，５ｆ
を介して、共通的に接地に接続されているからである。
同様に、中心電極部２１１と接地との間には整合回路用
の６つのコンデンサが並列に接続されて介挿され、中心
電極部２１２と接地との間には整合回路用の６つのコン
デンサが並列に接続されて介挿されている。In the above configuration, the capacitor electrode pattern 302a is opposed to the ground electrode patterns 401 and 403 to form a first capacitor, and the capacitor electrode pattern 304a is connected to the ground electrode patterns 403 and 4
05 to form a second capacitor,
The capacitor electrode pattern 306a is opposed to the ground electrode patterns 405 and 407 to form a third capacitor, and the capacitor electrode pattern 308a is
07 and 409, a fourth capacitor is formed, the capacitance electrode portion 310 forms a fifth capacitor by opposing the ground electrode portions 409 and 411, and the capacitance electrode pattern 314a is formed of the ground electrode pattern 41.
A sixth capacitor is formed by being opposed to 3 and 414. These first to sixth constituents of the matching circuit
Are connected in parallel and inserted between one end of the center electrode section 210 and the ground. Because the first
To one electrode 302a, 304a,
306a, 308a, 310, and 314a are commonly connected to one end of the center electrode portion 210 through the through hole 5a, and are connected to the other electrodes 40 of the first to sixth capacitors.
1,403,405,407,409,411,41
2,413,414 are through holes 5d, 5e, 5f
Is commonly connected to the ground via the ground.
Similarly, six capacitors for a matching circuit are connected in parallel between the center electrode portion 211 and the ground, and six capacitors for a matching circuit are connected between the center electrode portion 212 and the ground. They are connected and inserted in parallel.
【００３１】上記のごとく、各中心電極部２１０〜２１
２の一端と接地との間には、それぞれ並列に接続された
複数のコンデンサが積層して配置されているため、整合
回路として必要な容量値を小さい回路面積で確保でき
る。したがって、素子全体の構成を小型化できる。ま
た、上記実施例では、１回の焼成工程で誘電体基板，中
心電極，整合回路の焼成が完了するので、製造工程が簡
素化され、製造時間を大幅に短縮化できる。さらに、上
記実施例では、複数のセラミックグリーンシートが焼成
によって１枚の誘電体基板１００に一体化されるため、
各セラミックグリーンシートの厚み、すなわち各中心電
極部２１０〜２１２間の間隔を極めて狭くしても、強度
的に問題は生じない。その結果、各中心電極部２１０〜
２１２の電気的対称性が良好なものとなる。As described above, each of the center electrode portions 210 to 21
Since a plurality of capacitors each connected in parallel are stacked and arranged between one end of the second terminal and the ground, a capacitance value required as a matching circuit can be secured with a small circuit area. Accordingly, the configuration of the entire device can be reduced in size. Further, in the above embodiment, since the firing of the dielectric substrate, the center electrode, and the matching circuit is completed in one firing step, the manufacturing process is simplified, and the manufacturing time can be greatly reduced. Further, in the above embodiment, since a plurality of ceramic green sheets are integrated into one dielectric substrate 100 by firing,
Even if the thickness of each ceramic green sheet, that is, the interval between the center electrode portions 210 to 212 is made extremely small, there is no problem in strength. As a result, each of the center electrode portions 210 to 210
The electrical symmetry of 212 is good.
【００３２】図１に示すように、誘電体基板１００の側
面には、側面電極８００ａ，８００ｂ，８００ｃが形成
されている。側面電極８００ａは図１３の配線部８１０
と接続され、側面電極８００ｂは図１４の配線部８１１
と接続され、側面電極８００ｃは図１５の配線部８１２
と接続されている。なお、各セラミックグリーンシート
において、接地電極パターンまたは接地電極部には、側
面電極８００ａの周辺を取り囲むように余白部４０１
ａ，４０３ａ，４０５ａ，４０７ａ，４０９ａ，４１１
ａ，４１２ａ，４１３ａ，４１４ａが形成され、側面電
極８００ｂの周辺を取り囲むように余白部４０１ｂ，４
０３ｂ，４０５ｂ，４０７ｂ，４０９ｂ，４１０ｂ，４
１２ｂ，４１３ｂ，４１４ｂが形成され、側面電極８０
０ｃの周辺を取り囲むように余白部４０１ｃ，４０３
ｃ，４０５ｃ，４０７ｃ，４０９ｃ，４１０ｃ，４１１
ｃ，４１３ｃ，４１４ｃが形成されている。また、接地
板８には、側面電極８００ａの周辺を取り囲むように余
白部８ａが形成され、側面電極８００ｂの周辺を取り囲
むように余白部８ｂが形成され、側面電極８００ｃの周
辺を取り囲むように余白部８ｃが形成されている。これ
ら余白部によって各側面電極と各接地電極パターン，各
接地電極部および接地板８との短絡が防止されている。As shown in FIG. 1, side electrodes 800a, 800b and 800c are formed on the side of the dielectric substrate 100. The side surface electrode 800a is connected to the wiring portion 810 of FIG.
14 is connected to the wiring portion 811 of FIG.
The side electrode 800c is connected to the wiring portion 812 in FIG.
Is connected to In each of the ceramic green sheets, a margin portion 401 is provided on the ground electrode pattern or the ground electrode portion so as to surround the periphery of the side surface electrode 800a.
a, 403a, 405a, 407a, 409a, 411
a, 412a, 413a, and 414a are formed, and the margins 401b, 4 are formed so as to surround the periphery of the side surface electrode 800b.
03b, 405b, 407b, 409b, 410b, 4
12b, 413b and 414b are formed, and the side electrode 80
Margins 401c and 403 so as to surround the periphery of 0c.
c, 405c, 407c, 409c, 410c, 411
c, 413c and 414c are formed. A margin 8a is formed on the ground plate 8 so as to surround the periphery of the side electrode 800a, a margin 8b is formed so as to surround the periphery of the side electrode 800b, and a margin is formed so as to surround the periphery of the side electrode 800c. A portion 8c is formed. These margins prevent short circuits between the side electrodes and the ground electrode patterns, the ground electrode portions, and the ground plate 8.
【００３３】次に、図１および図２に示すサーキュレー
タの動作について説明する。側面電極８００ａに高周波
信号が入力されると、中心電極部２１０の回りに生じる
高周波磁界が磁石９からの直流磁界によって所定角度だ
け回転し、フェライト板６を介した誘導結合によって例
えば右隣の中心電極部２１１に誘導電流が生じる。した
がって、側面電極８００ａから入力される高周波信号
は、右隣の側面電極８００ｂに伝達され、左隣の側面電
極８００ｃには伝達されない。同様に、側面電極８００
ｂから入力される高周波信号は、右隣の側面電極８００
ｃに伝達され、左隣の側面電極８００ａには伝達されな
い。また、側面電極８００ｃから入力される高周波信号
は、右隣の側面電極８００ａに伝達され、左隣の側面電
極８００ｂには伝達されない。Next, the operation of the circulator shown in FIGS. 1 and 2 will be described. When a high-frequency signal is input to the side surface electrode 800a, the high-frequency magnetic field generated around the center electrode portion 210 is rotated by a predetermined angle by the DC magnetic field from the magnet 9, and is inductively coupled via the ferrite plate 6, for example, to the right center. An induced current is generated in the electrode unit 211. Therefore, the high-frequency signal input from the side electrode 800a is transmitted to the right side electrode 800b and not transmitted to the left side electrode 800c. Similarly, side electrode 800
b is input to the right side electrode 800
c and is not transmitted to the left side electrode 800a. Further, the high-frequency signal input from the side electrode 800c is transmitted to the right side electrode 800a and not transmitted to the left side electrode 800b.
【００３４】なお、図１および図２に示すサーキュレー
タにおいて、いずれか１つの配線部または側面電極（例
えば、配線部８１２または側面電極８００ｃ）と接地と
の間に、終端抵抗を接続すれば、図１および図２に示す
サーキュレータをアイソレータとして用いることができ
る。この場合、当該アイソレータは、残りの一方の側面
電極（例えば、側面電極８００ａ）から残りの他方の側
面電極（例えば、側面電極８００ｂ）への一方向にのみ
高周波信号を伝達する。In the circulator shown in FIGS. 1 and 2, if a terminating resistor is connected between any one of the wiring portions or the side electrodes (for example, the wiring portion 812 or the side electrode 800c) and the ground, FIG. 1 and FIG. 2 can be used as an isolator. In this case, the isolator transmits a high-frequency signal only in one direction from the remaining one side electrode (for example, side electrode 800a) to the other side electrode (for example, side electrode 800b).
【００３５】図１９および図２０は、この発明の他の実
施例に係るサーキュレータの構成を示す図であり、特
に、図１９はサーキュレータの分解斜視図であり、図２
０はサーキュレータの断面図である。以下、これら図１
９および図２０を参照して、この発明の他の実施例につ
いて説明する。FIGS. 19 and 20 are views showing the configuration of a circulator according to another embodiment of the present invention. In particular, FIG. 19 is an exploded perspective view of the circulator, and FIG.
0 is a sectional view of the circulator. Hereinafter, FIG.
Referring to FIGS. 9 and 20, another embodiment of the present invention will be described.
【００３６】図において、誘電体基板１００’は、図１
に示す誘電体基板１００と同様に、それぞれに所定の電
極パターンが形成された複数のセラミックグリーンシー
トを積層圧着後、一括的に焼成し一体化することによっ
て構成される。ここで、誘電体基板１００’における各
容量電極パターンおよび各容量電極部の接続は、スルー
ホールを設けることなく側面電極８００ａ〜８００ｃを
介して行われる。すなわち、図５，図７，図９，図１
１，図１７に示す容量電極パターン３０２ａ，３０４
ａ，３０６ａ，３０８ａ，３１４ａおよび図１３に示す
容量電極部３１０は、それぞれに配線部が設けられて側
面電極８００ａに対応する側面で露出するように構成さ
れる。同様に、容量電極パターン３０２ｂ，３０４ｂ，
３０６ｂ，３０８ｂ，３１４ｂおよび図１４に示す容量
電極部３１１は、それぞれに配線部が設けられて側面電
極８００ｂに対応する側面で露出するように構成され、
容量電極パターン３０２ｃ，３０４ｃ，３０６ｃ，３０
８ｃ，３１４ｃおよび図１５に示す容量電極部３１２
は、それぞれに配線部が設けられて側面電極８００ｃに
対応する側面で露出するように構成される。なお、誘電
体基板１００’における接地電極パターン４０１，４０
３，４０５，４０７，４０９，４１３，４１４および接
地電極部４１０，４１１，４１２には、側面電極８００
ａ〜８００ｃの周囲を取り囲むように余白部が設けら
れ、各容量電極パターンおよび各容量電極部との短絡が
防止されている。In the figure, a dielectric substrate 100 'is
As in the case of the dielectric substrate 100 shown in FIG. 1, a plurality of ceramic green sheets each having a predetermined electrode pattern formed thereon are laminated and pressed, and then fired and integrated all together. Here, the connection of each capacitance electrode pattern and each capacitance electrode portion on the dielectric substrate 100 'is performed through the side electrodes 800a to 800c without providing a through hole. That is, FIG. 5, FIG. 7, FIG.
1, the capacitor electrode patterns 302a and 304 shown in FIG.
13, a, 306a, 308a, 314a and the capacitor electrode section 310 shown in FIG. Similarly, the capacitance electrode patterns 302b, 304b,
306b, 308b, 314b and the capacitance electrode portion 311 shown in FIG. 14 are each provided with a wiring portion and are configured to be exposed on the side surface corresponding to the side surface electrode 800b.
Capacitance electrode patterns 302c, 304c, 306c, 30
8c, 314c and the capacitance electrode portion 312 shown in FIG.
Are provided with wiring portions, respectively, and are configured to be exposed on the side surfaces corresponding to the side surface electrodes 800c. The ground electrode patterns 401, 40 on the dielectric substrate 100 '
3, 405, 407, 409, 413, 414 and the ground electrode sections 410, 411, 412 have side electrodes 800
A blank portion is provided so as to surround the periphery of a to 800c, and a short circuit between each capacitance electrode pattern and each capacitance electrode portion is prevented.
【００３７】一方、接地電極パターン４０１，４０３，
４０５，４０７，４０９，４１３，４１４および接地電
極部４１０，４１１，４１２の接続も容量電極パターン
および容量電極部の接続と同様に、スルーホールを設け
ることなく側面電極８００ｄ〜８００ｆを介して行われ
る。なお、各側面電極８００ａ〜８００ｃおよび８００
ｄ〜８００ｆは、ケース７１に形成された入出力端子７
１ａ〜７１ｃおよび接地端子７１ｄ〜７１ｆとの接続を
図るために、誘電体基板１００’の表面に回り込んでお
り、それぞれ誘電体基板１００’の表面において表面電
極８０ａ〜８０ｃおよび８０ｄ〜８０ｆを形成してい
る。On the other hand, the ground electrode patterns 401, 403,
The connection between 405, 407, 409, 413, 414 and the ground electrode portions 410, 411, 412 is also made through the side electrodes 800d to 800f without providing through holes, similarly to the connection between the capacitor electrode pattern and the capacitor electrode portion. . The side electrodes 800a to 800c and 800
d to 800f are input / output terminals 7 formed on the case 71.
1a to 71c and ground terminals 71d to 71f are connected to the surface of the dielectric substrate 100 'to form surface electrodes 80a to 80c and 80d to 80f on the surface of the dielectric substrate 100'. are doing.
【００３８】樹脂成型品等により構成されるケース７１
は、その断面形状が略「Ｈ」字状に選ばれており、その
中央部には磁石９を挿入するための透孔７０ａが形成さ
れている。ケース７１の下側凹部７０ｃには、誘電体基
板１００’が配置され、さらにその下にフェライト板６
および接地板８が配置される。磁石９，誘電体基板１０
０’，フェライト板６および接地板８を間に挟むよう
に、金属製の磁気ヨーク７２がケース７１の上下の凹部
７０ｂ，７０ｃに嵌め込まれる。その後、磁気ヨーク７
２はケース７１に固着される。A case 71 made of a resin molded product or the like.
Has a cross-sectional shape selected to be substantially "H" -shaped, and a through hole 70a for inserting the magnet 9 is formed at the center thereof. A dielectric substrate 100 ′ is disposed in the lower concave portion 70 c of the case 71, and the ferrite plate 6
And a ground plate 8. Magnet 9, dielectric substrate 10
A magnetic yoke 72 made of metal is fitted into the upper and lower concave portions 70b and 70c of the case 71 so as to sandwich the ferrite plate 6 and the ground plate 8 therebetween. Then, the magnetic yoke 7
2 is fixed to the case 71.
【００３９】ケース７１の一方側面には入出力端子７１
ｂ，７１ｃおよび接地端子７１ｄが形成されており、他
方側面には入出力端子７１ａおよび接地端子７１ｅ，７
１ｆが形成されている（なお、図１９では、ケース７１
の他方側面が隠れているため、入出力端子７１ａおよび
接地端子７１ｅ，７１ｆは図示されていない）。各入出
力端子７１ａ〜７１ｃおよび接地端子７１ｄ〜７１ｆ
は、図２０に示すように、ケース７１の内部を貫通し
て、ケース７１の下側凹部７０ｃの天井面に露出してい
る。表面電極８０ａ〜８０ｃは、それぞれ、入出力端子
７１ａ〜７１ｃと当接し、表面電極８０ｄ〜８０ｆは、
それぞれ、接地端子７１ｄ〜７１ｆと当接している。An input / output terminal 71 is provided on one side of the case 71.
b, 71c and a ground terminal 71d, and the input / output terminal 71a and the ground terminals 71e, 71
1f (in FIG. 19, case 71
, The input / output terminal 71a and the ground terminals 71e, 71f are not shown). Each input / output terminal 71a-71c and ground terminal 71d-71f
As shown in FIG. 20, penetrates through the inside of case 71 and is exposed on the ceiling surface of lower recess 70 c of case 71. The surface electrodes 80a to 80c are in contact with the input / output terminals 71a to 71c, respectively, and the surface electrodes 80d to 80f are
They are in contact with the ground terminals 71d to 71f, respectively.
【００４０】上記のように構成された図１９および図２
０に示すサーキュレータは、図１および図２に示すサー
キュレータと同様に機能し、アイソレータとして用いる
ことも可能である。FIGS. 19 and 2 configured as described above.
The circulator shown in FIG. 0 functions similarly to the circulator shown in FIGS. 1 and 2, and can be used as an isolator.
【００４１】なお、図１９および図２０に示す実施例で
は、側面電極を利用して各容量電極パターンと各容量電
極部との接続および各接地電極パターンと各接地電極部
との接続を図るようにしたが、図１および図２に示す実
施例と同様に、スルーホールを用いてこれらの接続を図
るようにしてもよい。In the embodiment shown in FIGS. 19 and 20, connection between each capacitance electrode pattern and each capacitance electrode portion and connection between each ground electrode pattern and each ground electrode portion are made by using side electrodes. However, as in the embodiment shown in FIGS. 1 and 2, these connections may be made using through holes.
【００４２】[0042]
【発明の効果】請求項１に係る発明によれば、１枚の誘
電体基板内に複数の電極パターンを積層配置するように
したので、素子全体の小型化および高性能化を図ること
ができる。すなわち、従来は平面的に配置されていた内
部回路を誘電体基板の内部で立体的に配置できるため、
素子全体の回路面積を小型化できる。また、各電極パタ
ーンを、誘電体基板の内部で相互に接触することなく交
差できるため、中心電極の幅を狭くする必要がなく、挿
入損失を低減できる。さらに、一体構造であるため、各
電極パターン間の間隔を極めて狭くしても、十分大きな
強度を確保できる。そのため、各中心電極間の電気的対
称性を良好な状態に保てる。According to the first aspect of the present invention, since a plurality of electrode patterns are laminated on one dielectric substrate, the size and performance of the entire device can be reduced. . In other words, the internal circuit, which was conventionally arranged in a plane, can be arranged three-dimensionally inside the dielectric substrate.
The circuit area of the entire device can be reduced. In addition, since the electrode patterns can intersect without contacting each other inside the dielectric substrate, it is not necessary to reduce the width of the center electrode, and the insertion loss can be reduced. Furthermore, because of the integral structure, a sufficiently large strength can be ensured even if the interval between the electrode patterns is extremely narrow. Therefore, good electrical symmetry between the center electrodes can be maintained.
【００４３】さらに、中心電極用パターンと接地電極用
パターンとの間に、複数の整合回路用コンデンサを積層
配置するようにしたので、整合回路として必要な容量値
を小さな回路面積で確保でき、素子全体の小型化を図る
ことができる。 Furthermore , since a plurality of matching circuit capacitors are laminated between the center electrode pattern and the ground electrode pattern, the capacitance required for the matching circuit can be secured with a small circuit area. The overall size can be reduced.
【００４４】また、請求項２に係る発明によれば、それ
ぞれに所定の電極パターンが形成された複数枚の誘電体
グリーンシートを積層圧着後、一括的に焼成して１枚の
誘電体基板に一体化するようにしているので、１回の焼
成工程で誘電体基板と内部回路とを形成でき、製造時間
を大幅に短縮化できる。According to the second aspect of the present invention, a plurality of dielectric green sheets each having a predetermined electrode pattern formed thereon are laminated and pressed, and then fired collectively to form one dielectric substrate. Since they are integrated, the dielectric substrate and the internal circuit can be formed in one firing step, and the manufacturing time can be greatly reduced.
【図１】この発明の一実施例に係るサーキュレータの要
部斜視図である。FIG. 1 is a perspective view of a main part of a circulator according to an embodiment of the present invention.
【図２】この発明の一実施例に係るサーキュレータの断
面図である。FIG. 2 is a sectional view of a circulator according to one embodiment of the present invention.
【図３】この発明の一実施例に用いられる誘電体基板の
製造工程を説明するための図解図であり、積層および焼
成前のセラミックグリーンシートの状態を示している。FIG. 3 is an illustrative view for explaining a manufacturing process of a dielectric substrate used in one embodiment of the present invention, showing a state of a ceramic green sheet before lamination and firing.
【図４】第１のセラミックグリーンシートの上面図であ
る。FIG. 4 is a top view of the first ceramic green sheet.
【図５】第２のセラミックグリーンシートの上面図であ
る。FIG. 5 is a top view of a second ceramic green sheet.
【図６】第３のセラミックグリーンシートの上面図であ
る。FIG. 6 is a top view of a third ceramic green sheet.
【図７】第４のセラミックグリーンシートの上面図であ
る。FIG. 7 is a top view of a fourth ceramic green sheet.
【図８】第５のセラミックグリーンシートの上面図であ
る。FIG. 8 is a top view of a fifth ceramic green sheet.
【図９】第６のセラミックグリーンシートの上面図であ
る。FIG. 9 is a top view of a sixth ceramic green sheet.
【図１０】第７のセラミックグリーンシートの上面図で
ある。FIG. 10 is a top view of a seventh ceramic green sheet.
【図１１】第８のセラミックグリーンシートの上面図で
ある。FIG. 11 is a top view of an eighth ceramic green sheet.
【図１２】第９のセラミックグリーンシートの上面図で
ある。FIG. 12 is a top view of a ninth ceramic green sheet.
【図１３】第１０のセラミックグリーンシートの上面図
である。FIG. 13 is a top view of a tenth ceramic green sheet.
【図１４】第１１のセラミックグリーンシートの上面図
である。FIG. 14 is a top view of an eleventh ceramic green sheet.
【図１５】第１２のセラミックグリーンシートの上面図
である。FIG. 15 is a top view of a twelfth ceramic green sheet.
【図１６】第１３のセラミックグリーンシートの上面図
である。FIG. 16 is a top view of a thirteenth ceramic green sheet.
【図１７】第１４のセラミックグリーンシートの上面図
である。FIG. 17 is a top view of a fourteenth ceramic green sheet.
【図１８】第１４のセラミックグリーンシートの下面図
である。FIG. 18 is a bottom view of a fourteenth ceramic green sheet.
【図１９】この発明の他の実施例に係るサーキュレータ
の分解斜視図である。FIG. 19 is an exploded perspective view of a circulator according to another embodiment of the present invention.
【図２０】この発明の他の実施例に係るサーキュレータ
の断面図である。FIG. 20 is a sectional view of a circulator according to another embodiment of the present invention.
【図２１】第１の従来技術に係るサーキュレータの要部
斜視図である。FIG. 21 is a perspective view of a main part of a circulator according to a first related art.
【図２２】第１の従来技術に係るサーキュレータの断面
図である。FIG. 22 is a cross-sectional view of a circulator according to a first related art.
【図２３】第２の従来技術に係るサーキュレータの要部
分解斜視図である。FIG. 23 is an exploded perspective view of a main part of a circulator according to a second conventional technique.
【図２４】第２の従来技術に係るサーキュレータの断面
図である。FIG. 24 is a sectional view of a circulator according to a second related art.
【図２５】第３の従来技術に係るサーキュレータの要部
分解斜視図である。FIG. 25 is an exploded perspective view of a main part of a circulator according to a third conventional technique.
【図２６】第３の従来技術に係るサーキュレータの断面
図である。FIG. 26 is a sectional view of a circulator according to a third conventional technique.
５ａ〜５ｆ： スルーホール ６： フェライト板 ７： ヨーク ８： 接地板 ９： 磁石 １００： 誘電体基板 １０１〜１１４： セラミックグリーンシート ３０２ａ〜３０２ｃ，３０４ａ〜３０４ｃ，３０６ａ〜
３０６ｃ，３０８ａ〜３０８ｃ，３１４ａ〜３１４ｃ：
容量電極パターン ４０１，４０３，４０５，４０７，４０９，４１３，４
１４： 接地電極パターン ２１０〜２１２： 中心電極部 ３１０〜３１２： 容量電極部 ４１０〜４１２： 接地電極部 ８１０〜８１２： 配線部5a-5f: Through hole 6: Ferrite plate 7: Yoke 8: Ground plate 9: Magnet 100: Dielectric substrate 101-114: Ceramic green sheet 302a-302c, 304a-304c, 306a-
306c, 308a to 308c, 314a to 314c:
Capacitance electrode patterns 401, 403, 405, 407, 409, 413, 4
14: ground electrode pattern 210-212: center electrode section 310-312: capacitor electrode section 410-412: ground electrode section 810-812: wiring section
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川浪 崇 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 長谷川 隆 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 大平 勝幸 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 実開 平３−86608（ＪＰ，Ｕ) 実開 平４−25302（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/383 H01P 1/36 H01P 11/00 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takashi Kawanami 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto, Japan Inside Murata Manufacturing Co., Ltd. (72) Inventor Takashi Hasegawa 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto, Japan Inside of Murata Manufacturing Co., Ltd. (72) Inventor Katsuyuki Ohira 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Co., Ltd. Inside of Murata Manufacturing Co., Ltd. (56) References Hirai 3-86608 (JP, U) Hirai Hei4- 25302 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) H01P 1/383 H01P 1/36 H01P 11/00
Claims (4)
く、逆方向には減衰度が極めて大きい非可逆回路素子で
あって、複数の誘電体シートを積層することによって構成される
１枚の誘電体基板内に複数の電極パターンが積層配置さ
れており、それによって内部回路が立体的に配置され、 前記電極パターンは、複数の中心電極用パターンと、複
数のコンデンサ電極用パターンと、複数の接地電極用パ
ターンとを含み、 前記誘電体基板の内部において、前記コンデンサ電極用
パターンと前記接地電極用パターンとが前記誘電体シー
トを間に挟んで交互に配置されており、かつ各前記コン
デンサ電極用パターンは共通接続されて対応する前記中
心電極用パターンに接続されており、各前記接地電極用
パターンは共通接続されており、それによって前記中心
電極用パターンと前記接地電極用パターンとの間には、
複数の整合回路用コンデンサが積層配置されることによ
り並列に接続され整合用容量を構成し ていることを特徴
とする、非可逆回路素子。1. A non-reciprocal circuit device having an extremely small attenuation in a signal transmission direction and an extremely large attenuation in a reverse direction, wherein one non-reciprocal circuit device is formed by stacking a plurality of dielectric sheets. a plurality of electrode patterns on the dielectric substrate are stacked, whereby the internal circuit is arranged three-dimensionally, the electrode pattern includes a plurality of center electrode pattern, double
Number of capacitor electrode patterns and multiple ground electrode
And a turn for the capacitor electrode inside the dielectric substrate.
The pattern and the pattern for the ground electrode are the dielectric sheet.
Are arranged alternately with the
The pattern for the capacitor electrode is connected in common and
Each of the ground electrodes is connected to the
The patterns are commonly connected, whereby the center
Between the electrode pattern and the ground electrode pattern,
By stacking multiple matching circuit capacitors,
A non-reciprocal circuit element, which is connected in parallel to form a matching capacitor .
く、逆方向には減衰度が極めて大きい非可逆回路素子を
製造する方法であって、 それぞれに所定の電極パターンが形成された複数枚の誘
電体グリーンシートを積層圧着してグリーンシート積層
体を得る積層工程と、 前記グリーンシート積層体を焼成して１枚の誘電体基板
に一体化する焼成工程とを備え、 前記電極パターンは、複数の中心電極と、複数のコンデ
ンサ電極と、複数の接地電極とを含み、 前記誘電体基板の内部において、前記コンデンサ電極と
前記接地電極とが前記誘電体グリーンシートを間に挟ん
で交互に配置されており、かつ各前記コンデンサ電極は
共通接続されて対応する前記中心電極に接続されてお
り、各前記接地電極は共通接続されており、それによっ
て前記中心電極と前記接地電極との間には、複数の整合
回路が積層配置されるこ とにより並列に接続され整合用
容量を構成し、 前記１枚の誘電体基板内に内部回路が立体的に積層配置
された非可逆回路素子を得ることを特徴とする、非可逆
回路素子の製造方法 。2. The attenuation is extremely small in the signal transmission direction.
And a non-reciprocal circuit element with extremely large attenuation in the reverse direction.
A method of manufacturing, comprising a plurality of substrates each having a predetermined electrode pattern formed thereon.
Green sheets are laminated by pressing and compressing electrical green sheets
Laminating step of obtaining a body, and firing the green sheet laminate to form one dielectric substrate
And a firing step of integrating the electrode pattern with a plurality of center electrodes and a plurality of capacitors.
And capacitors electrodes, and a plurality of ground electrodes, the inside of the dielectric substrate, and the capacitor electrodes and <br/> the ground electrodes are alternately arranged in between the dielectric green sheet cage, and each said capacitor electrodes is connected to said central electrodes corresponding is <br/> commonly connected, each of said ground electrodes are connected in common, said ground whereby said central electrodes between the electrodes, a plurality of matched <br/> circuits are connected in parallel by a stacked arrangement of Reruko matching
A capacitor is formed , and internal circuits are three-dimensionally stacked and arranged in the one dielectric substrate.
Irreversible circuit element obtained
A method for manufacturing a circuit element .
電極と前記誘電体基板とを同時形成することを特徴とす
る、請求項２に記載の非可逆回路素子の製造方法。 3. The method according to claim 1, wherein the firing step is performed once.
Forming electrodes and the dielectric substrate simultaneously.
The method for manufacturing a non-reciprocal circuit device according to claim 2.
電極と、それに接続される前記整合回路と、前記誘電体
基板とを同時形成することを特徴とする、請求項２に記
載の非可逆回路素子の製造方法。4. The irreversible method according to claim 2 , wherein the central electrode, the matching circuit connected thereto, and the dielectric substrate are simultaneously formed by one firing step. A method for manufacturing a circuit element.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12563092A JP3211841B2 (en) | 1992-04-17 | 1992-04-17 | Non-reciprocal circuit device and method of manufacturing the same |
| SG1996000753A SG52226A1 (en) | 1992-04-17 | 1993-04-13 | Non-reciprocal circuit elements and method thereof |
| GB9307578A GB2266412B (en) | 1992-04-17 | 1993-04-13 | Non-reciprocal circuit elements and method thereof |
| DE4312455A DE4312455C2 (en) | 1992-04-17 | 1993-04-16 | Non-reciprocal circuit element and method for its manufacture |
| US08/049,513 US5419947A (en) | 1992-04-17 | 1993-04-19 | Non-reciprocal circuit elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12563092A JP3211841B2 (en) | 1992-04-17 | 1992-04-17 | Non-reciprocal circuit device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299904A JPH05299904A (en) | 1993-11-12 |
| JP3211841B2 true JP3211841B2 (en) | 2001-09-25 |
Family
ID=14914805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12563092A Expired - Lifetime JP3211841B2 (en) | 1992-04-17 | 1992-04-17 | Non-reciprocal circuit device and method of manufacturing the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3211841B2 (en) |
| SG (1) | SG52226A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3178239B2 (en) * | 1994-04-28 | 2001-06-18 | 株式会社村田製作所 | Non-reciprocal circuit device |
| US5774024A (en) * | 1993-04-02 | 1998-06-30 | Murata Manufacturing Co, Ltd. | Microwave non-reciprocal circuit element |
| WO1995001659A1 (en) * | 1993-06-30 | 1995-01-12 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element |
| US5786736A (en) * | 1993-06-30 | 1998-07-28 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element |
| JP3147615B2 (en) * | 1993-10-12 | 2001-03-19 | 株式会社村田製作所 | Non-reciprocal circuit element for high frequency |
| JPH07273507A (en) * | 1994-04-01 | 1995-10-20 | Tdk Corp | Manufacture of circulator |
-
1992
- 1992-04-17 JP JP12563092A patent/JP3211841B2/en not_active Expired - Lifetime
-
1993
- 1993-04-13 SG SG1996000753A patent/SG52226A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| SG52226A1 (en) | 1998-09-28 |
| JPH05299904A (en) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606044B2 (en) | Dielectric filter | |
| US6414567B2 (en) | Duplexer having laminated structure | |
| JP3211841B2 (en) | Non-reciprocal circuit device and method of manufacturing the same | |
| US5419947A (en) | Non-reciprocal circuit elements | |
| JP3147615B2 (en) | Non-reciprocal circuit element for high frequency | |
| JPH10154917A (en) | Low-pass filter | |
| US5774024A (en) | Microwave non-reciprocal circuit element | |
| JP3213921B2 (en) | Non-reciprocal circuit device | |
| KR100335877B1 (en) | Nonreciprocal Circuit Device and Method of Fabricating the same | |
| JPH0955607A (en) | Irreversible circuit element | |
| US20060022766A1 (en) | High frequency circuit module having non-reciprocal circuit element | |
| EP0664573B1 (en) | Non-reciprocal circuit element | |
| JP2721626B2 (en) | Multilayer dielectric filter | |
| EP0707353B1 (en) | Non-reciprocal circuit element for microwave | |
| US5786736A (en) | Non-reciprocal circuit element | |
| JPH027405A (en) | Inductor and composite component containing inductor; their manufacture | |
| JP3467840B2 (en) | Non-reciprocal circuit device | |
| JPH06291514A (en) | Irreversible circuit element for microwave | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JP2732186B2 (en) | Manufacturing method of laminated dielectric filter | |
| JPH0660134U (en) | Multilayer chip EMI removal filter | |
| JPH08330811A (en) | Concentrated constant-type circulator | |
| JP2002261507A (en) | Dielectric filter, antenna duplexer and communication device using the same | |
| JP4423583B2 (en) | Non-reciprocal circuit element | |
| JP2666101B2 (en) | Multilayer dielectric filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |