JP3213975B2 - Push-pull amplifier - Google Patents
Push-pull amplifierInfo
- Publication number
- JP3213975B2 JP3213975B2 JP20379991A JP20379991A JP3213975B2 JP 3213975 B2 JP3213975 B2 JP 3213975B2 JP 20379991 A JP20379991 A JP 20379991A JP 20379991 A JP20379991 A JP 20379991A JP 3213975 B2 JP3213975 B2 JP 3213975B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- push
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は広帯域プッシュプルアン
プに係わり、特に、NPNトランジスタとPNPトラン
ジスタとからなるプッシュプル回路が出力段に設けられ
ていて、容量負荷を広帯域までドライブするものに用い
て好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a broadband push-pull amplifier, and more particularly to a push-pull circuit comprising an NPN transistor and a PNP transistor provided at an output stage for driving a capacitive load to a wide band. It is suitable.
【0002】[0002]
【従来の技術】出力側に接続されている容量性の負荷を
ドライブするために、NPNトランジスタとPNPトラ
ンジスタとからなるプッシュプル回路を出力段に備えた
アンプが用いられることがある。このようなプッシュプ
ルアンプの回路構成は種々であるが、例えば、図5に示
すような回路構成が考えられる。2. Description of the Related Art In order to drive a capacitive load connected to an output side, an amplifier having a push-pull circuit including an NPN transistor and a PNP transistor at an output stage is sometimes used. Although the circuit configuration of such a push-pull amplifier is various, for example, a circuit configuration as shown in FIG. 5 can be considered.
【0003】図5に示した回路は、エミッタを共通に接
続されてトランジスタQ2およびトランジスタQ3が出
力段に設けられていて、これらのトランジスタQ2,Q
3の接続点から出力を導出するようになされている。こ
の場合、トランジスタQ2にはNPNトランジスタが用
いられ、トランジスタQ3にはPNPトランジスタが用
いられる。In the circuit shown in FIG. 5, a transistor Q2 and a transistor Q3 are provided at an output stage with their emitters commonly connected.
The output is derived from the connection point No. 3. In this case, an NPN transistor is used as the transistor Q2, and a PNP transistor is used as the transistor Q3.
【0004】一方、入力段にはトランジスタQ2をドラ
イブするためのトランジスタQ1が設けられている。上
記トランジスタQ1は、NPNトランジスタが用いら
れ、上記トランジスタQ1およびQ2でダーリントン接
続回路を構成している。また、上記ドライブ用トランジ
スタQ1のエミッタと接地との間に、第1の抵抗器R
1、第2の抵抗器R2、および定電流源1が直列に接続
されている。On the other hand, the input stage is provided with a transistor Q1 for driving the transistor Q2. An NPN transistor is used as the transistor Q1, and the transistors Q1 and Q2 constitute a Darlington connection circuit. A first resistor R is connected between the emitter of the driving transistor Q1 and ground.
1, a second resistor R2 and a constant current source 1 are connected in series.
【0005】更に、トランジスタQ2のベースとトラン
ジスタQ3のベースとの間に、NPNトランジスタより
なる第4のトランジスタQ4が接続されている。この第
4のトランジスタQ4は、上記第1および第2の抵抗器
R1,R2とともに、上記トランジスタQ2およびトラ
ンジスタQ3のバイアス回路を構成し、これらのトラン
ジスタQ2,Q3のアイドリング電流を決めている。Further, a fourth transistor Q4 composed of an NPN transistor is connected between the base of the transistor Q2 and the base of the transistor Q3. The fourth transistor Q4, together with the first and second resistors R1 and R2, constitutes a bias circuit for the transistors Q2 and Q3, and determines the idling current of these transistors Q2 and Q3.
【0006】[0006]
【発明が解決しようとする課題】このように構成された
図5の回路では、任意の周波数においてトランジスタQ
3が負荷容量Cをドライブできるように、定電流源1を
流れる電流I0 の値を決めている。しかし、PNPトラ
ンジスタのトランジション周波数fT はNPNトランジ
スタと比較して低いので、高周波になればなるほど第3
のトランジスタQ3の電流増幅率hFEが低くなってしま
う。このため、希望する周波数までf特を伸ばすために
は、定電流源1の電流I0 を更に増やさなければならな
かった。In the circuit of FIG. 5 configured as described above, the transistor Q has an arbitrary frequency.
The value of the current I 0 flowing through the constant current source 1 is determined so that the load 3 can drive the load capacitance C. However, the transition frequency f T of the PNP transistor is lower than that of the NPN transistor.
The current amplification factor h FE of the transistor Q3 becomes low. Therefore, in order to extend the frequency characteristic to the desired frequency, the current I 0 of the constant current source 1 has to be further increased.
【0007】しかし、トランジスタQ1のエミッタ電流
は、無信号時には上記定電流I0 となるので、この電流
I0 を増やせば増やすほど上記第1のトランジスタQ1
の入力インピーダンスRL と、これに流れるベース電流
とによる電圧ドロップ、I0 /{hFEN1+1}が大きく
なってしまうので、ダイナミックレンジが低下してしま
う不都合があった。ただし、hFEN1はトランジスタQ1
の電流増幅率を示している。そこで、このような不都合
を解消するためには、上記第1のトランジスタQ1をド
ライブするトランジスタを設けることが考えられる。し
かし、このようにすると上記したのと同様にダイナミッ
クレンジが減るので、上記定電流I0 を一概に増やすわ
けにはいかなかった。本発明は上述の問題点に鑑み、f
特を向上させることと、必要なダイナミックレンジを確
保することの両方を実現させるようにすることを目的と
する。However, the emitter current of the transistor Q1 becomes the constant current I 0 when there is no signal. Therefore, the more the current I 0 is increased, the more the first transistor Q1
And the voltage drop due to the input impedance RL and the base current flowing through the input impedance RL , I 0 / {h FEN1 +1} becomes large, so that the dynamic range is disadvantageously reduced. However, h FEN1 is the transistor Q1
3 shows the current amplification factor of FIG. In order to solve such a problem, it is conceivable to provide a transistor for driving the first transistor Q1. However, in this case, the dynamic range is reduced in the same manner as described above, so that the constant current I 0 cannot be steadily increased. The present invention has been made in view of the above problems, and
It is an object of the present invention to achieve both improvement in characteristics and securing a necessary dynamic range.
【0008】[0008]
【課題を解決するための手段】本発明のプッシュプルア
ンプは、NPNトランジスタよりなる第2のトランジス
タと、PNPトランジスタよりなる第3のトランジスタ
とからなる出力用プッシュプル回路と、上記第2のトラ
ンジスタをドライブするために入力段に設けられてい
て、上記第2のトランジスタとともにダーリントン接続
回路を構成する第1のトランジスタと、上記第1のトラ
ンジスタのエミッタと電流源との間に介設されていて、
上記第2のトランジスタのベースおよび上記第3のトラ
ンジスタのベースにバイアス電流を供給するバイアス回
路と、上記第3のトランジスタのベースと電源との間に
接続され、上記第1のトランジスタのエミッタを経由し
ない電流が上記電流源に流れるようにする第5のトラン
ジスタとを具備し、上記バイアス回路は、上記第1のト
ランジスタと上記電流源との間に直列接続されて配され
た第1および第2の抵抗器、およびベースが該第1およ
び第2の抵抗器の接続点と上記第5のトランジスタのベ
ースとに接続された第4のトランジスタからなる。 Means for Solving the Problems] flop Sshupuruanpu of the present invention, a second transistor formed of NPN transistors, and an output push-pull circuit comprising a third transistor formed of a PNP transistor, said second transistor A first transistor provided in the input stage for driving and constituting a Darlington connection circuit together with the second transistor, interposed between an emitter of the first transistor and a current source;
A bias circuit that supplies a bias current to the base of the second transistor and the base of the third transistor, and is connected between the base of the third transistor and a power supply via the emitter of the first transistor A fifth transistor for allowing a current not to flow to the current source, and the bias circuit includes a first transistor .
A series connection between the transistor and the current source.
The first and second resistors and the base are connected to the first and second resistors.
And the connection point of the second resistor and the base of the fifth transistor.
And a fourth transistor connected to the source.
【0009】[0009]
【作用】第1のトランジスタを経由させることなく、電
流源に流れる電流を増やすようにすることにより、上記
電流源の電流を増加させても第1のトランジスタの入力
インピーダンスによる電圧降下が増えないようにして、
ダイナミックレンジが失われないようにしながら、f特
を向上させることを可能にする。By increasing the current flowing through the current source without passing through the first transistor, the voltage drop due to the input impedance of the first transistor does not increase even if the current of the current source is increased. And then
It is possible to improve the frequency characteristics while preventing the dynamic range from being lost.
【0010】[0010]
【実施例】図1は、本発明の一実施例を示す広帯域プッ
シュプルアンプの回路図である。本実施例の広帯域プッ
シュプルアンプは、先ず、信号源VINに入力信号を入力
する。図1の回路において、RL は等価的な入力抵抗で
あり、図2の構成図に示すようなIC内の回路構成を考
えた場合、本実施例のアンプ2の前段に接続されたアン
プ3の出力インピーダンスを意味している。FIG. 1 is a circuit diagram of a broadband push-pull amplifier showing one embodiment of the present invention. In the broadband push-pull amplifier of this embodiment, first, an input signal is input to a signal source V IN . In the circuit of FIG. 1, R L is an equivalent input resistance, and considering a circuit configuration in an IC as shown in the configuration diagram of FIG. 2, an amplifier 3 connected in front of the amplifier 2 of the present embodiment Output impedance.
【0011】本実施例の回路の場合も、抵抗器R1,R
2、およびトランジスタQ4よりなるバイアス回路でも
ってトランジスタQ2およびトランジスタQ3のアイド
リング電流を決めている。なお、第3のトランジスタQ
3のコレクタに接続されている容量Cは、ICチップ内
のパッド、およびICパッケージのピン容量などを合計
した容量である。第1のトランジスタQ1は、第2のト
ランジスタQ2をドライブするために設けられているも
のであり、本実施例の場合も上述した従来回路と同様に
トランジスタQ1、およびQ2でダーリントン接続回路
を構成している。In the case of the circuit of this embodiment, the resistors R1, R
The idling current of the transistor Q2 and the transistor Q3 is determined by a bias circuit including the transistor Q2 and the transistor Q4. Note that the third transistor Q
The capacitance C connected to the collector of No. 3 is a total of the pad capacitance in the IC chip and the pin capacitance of the IC package. The first transistor Q1 is provided for driving the second transistor Q2. In the case of the present embodiment, the transistors Q1 and Q2 form a Darlington connection circuit in the same manner as the above-described conventional circuit. ing.
【0012】このように構成された本実施例の広帯域プ
ッシュプルアンプにおいては、定電流源1の電流量は以
下のようにして求められる。すなわち、出力振幅をV
P-P 、求めたい周波数をfmax とし、そのときの立ち上
がりおよび立ち下がり時間をtmin とすると、In the wide-band push-pull amplifier of this embodiment configured as described above, the current amount of the constant current source 1 is obtained as follows. That is, the output amplitude is V
PP , the frequency to be obtained is f max, and the rise and fall times at that time are t min ,
【数1】 (Equation 1)
【数2】 の式が成り立つ。(Equation 2) Holds.
【0013】“数1”、“数2”から最大電流Imax を
求めると、When the maximum current I max is obtained from “Equation 1” and “Equation 2”,
【数3】 に示すようになる。すなわち、図1の回路構成で出力と
して求めたい出力振幅VP-P 、最高周波数fmax 、およ
び負荷容量をCとしたときに、トランジスタQ2,Q3
のエミッタ電流は、“数3”における最大電流Imax だ
け必要となる。(Equation 3) It becomes as shown in. That is, when the output amplitude V PP , the maximum frequency f max , and the load capacitance to be obtained as outputs in the circuit configuration of FIG.
The emitter current is required by the maximum current I max in "number 3".
【0014】そのため、定電流源1には、NPNトラン
ジスタの電流増幅率をhFEP とすると、上記定電流源1
の電流Iは、最低でも“数4”にて求められる量だけ必
要となる。Therefore, assuming that the current amplification factor of the NPN transistor is h FEP , the constant current source 1
Of the current I is required at least by the amount determined by “Equation 4”.
【数4】 “数4”から明らかなように、PNPトランジスタのト
ランジション周波数fT は、NPNトランジスタのトラ
ンジション周波数fT と比較して、最高周波数fmax が
高いほど電流増幅率hFEP が減るので、電流源を流れる
電流I0 はより一層多く必要とされる。(Equation 4) "Number 4" As is apparent from T ransition frequency f T of the PNP transistor, as compared to T ransition frequency f T of the NPN transistor, the maximum frequency f max the higher current amplification factor h FEP decreases, a current source Even more current I 0 is needed.
【0015】すなわち、例えば、100MHzにおいて
必要とされる電流I100 と、200MHzにおいて必要
とされる電流I200 とを比較した場合、100MHz帯
の電流I100 は、I100 =(100・Vm)/(10+
1)となる。また、200MHzの電流I200 は、I
200 =(200・Vm)/(5+1)となる。したがっ
て、電流I200 /電流I100 ≒3.7となり、高周波帯
域においては周波数が2倍となると、電流は約4倍必要
となることとなり、周波数が高くなればなるほど多くの
電流が必要であることが判る。That is, for example, when the current I 100 required at 100 MHz is compared with the current I 200 required at 200 MHz, the current I 100 in the 100 MHz band is I 100 = (100 · Vm) / (10+
1). Also, the 200 MHz current I 200
200 = (200 · Vm) / (5 + 1) Therefore, current I 200 / current I 100 ≒ 3.7, and in the high frequency band, if the frequency doubles, the current will need to be about four times, and the higher the frequency, the more current is required. You can see that.
【0016】上記したように、従来は電流源を流れる電
流I0 を増やすと第1のトランジスタQ1のエミッタ電
流も増えてしまい、抵抗器RL とI/(hFEN +1)と
の積である、RL ・I/(hFEN +1)のDC損失を生
じ、アンプのダイナミックレンジが減ってしまう不都合
があった。また、NPNトランジスタの電流増幅率hFE
のばらつきによってもダイナミックレンジが変わり、ダ
イナミックレンジのばらつきが大きくなる問題があっ
た。これを解決するために、第1のトランジスタQ1を
ダーリントン接続にすると、上記ダイナミックレンジが
更に減ってしまう不都合があった。As described above, conventionally, if the current I 0 flowing through the current source is increased, the emitter current of the first transistor Q1 is also increased, which is the product of the resistor RL and I / (h FEN +1). , R L / I / (h FEN +1), which reduces the dynamic range of the amplifier. Also, the current amplification factor h FE of the NPN transistor
There is a problem that the dynamic range also changes due to the variation in the dynamic range, and the variation in the dynamic range becomes large. If the first transistor Q1 is Darlington-connected to solve this problem, there is a disadvantage that the dynamic range is further reduced.
【0017】本実施例においては、このような不都合な
くf特を向上させるために、図1の回路に示したよう
に、電源VccとトランジスタQ3のベースとの間に、
第5のトランジスタQ5を接続し、このトランジスタQ
5のベースと第4のトランジスタQ4のベースとを共通
に接続している。In this embodiment, in order to improve the frequency characteristics without such inconvenience, as shown in the circuit of FIG. 1, the power supply is connected between the power supply Vcc and the base of the transistor Q3.
A fifth transistor Q5 is connected, and this transistor Q5
5 and the base of the fourth transistor Q4 are commonly connected.
【0018】このようにして、第5のトランジスタQ5
を接続すると、このトランジスタQ5に流れる電流をn
I1 とした場合、定電流源1に流れる電流Iは、(I0
+nI1 )となり、第1のトランジスタQ1のエミッタ
に流れる電流I0 を増やすことなく定電流源1に流れる
電流Iを増やすことができる。したがって、入力信号の
立ち下がり時には、最大(I0 +nI1 )・(hFEP +
1)の電流で負荷容量Cをドライブすることができるよ
うになる。Thus, the fifth transistor Q5
Is connected, the current flowing through the transistor Q5 becomes n
Assuming that I 1 , the current I flowing through the constant current source 1 is (I 0
+ NI 1 ), and the current I flowing to the constant current source 1 can be increased without increasing the current I 0 flowing to the emitter of the first transistor Q1. Therefore, when the input signal falls, the maximum (I 0 + nI 1 ) · (h FEP +
The load capacitance C can be driven by the current 1).
【0019】したがって、図5に示した従来回路より
も、nI1 ・(hFEP +1)の電流分だけ負荷容量を余
計にドライブすることができるようになる。このため、
高周波数帯になりPNPトランジスタの電流増幅率hFE
が低くなっても、高いf特を得ることができる。すなわ
ち、本実施例の広帯域プッシュプルアンプは、ダイナミ
ックレンジを犠牲にすることなくf特を高周波帯まで伸
ばすことが可能となる。図3に、入力端からパルス信号
PINが入力され、出力端からパルス信号POUT が出力さ
れるときにおける、トランジスタQ2,Q3、第5のト
ランジスタQ5の各エミッタの電流を示す。Therefore, it becomes possible to drive the load capacity more by the current of nI 1 · (h FEP +1) than the conventional circuit shown in FIG. For this reason,
It becomes a high frequency band and the current amplification factor h FE of the PNP transistor
, A high f characteristic can be obtained. That is, the wideband push-pull amplifier of the present embodiment can extend the frequency characteristic to the high frequency band without sacrificing the dynamic range. FIG. 3 shows the currents at the emitters of the transistors Q2 and Q3 and the fifth transistor Q5 when the pulse signal P IN is input from the input terminal and the pulse signal P OUT is output from the output terminal.
【0020】なお、第1のトランジスタQ1のエミッタ
に流れる電流I0 を増やすことなく定電流源1に流れる
電流Iを増やすようにするためには、図4の回路図に示
すように、第1のトランジスタQ1と並列に第6のトラ
ンジスタQ6を接続する方法も考えられる。しかしなが
ら、PNPトランジスタはコレクタ−接地間の容量CCS
が大きいため、このように構成するとf特が悪化してし
まう不都合が生じる。また、上述したようにPNPトラ
ンジスタはトランジション周波数fT が低いので、高周
波数帯になると、電流増幅率hFEがすぐに低下してしま
う。このため、トランジスタQ6のコレクタ電流が減
り、トランジスタQ1のエミッタ電流が増えてしまい、
従来回路と同様にDC損失が生じる不都合があった。し
たがって、図1に示した本実施例の回路のようにf特お
よびダイナミックレンジの両方を良好に向上させること
ができない。In order to increase the current I flowing to the constant current source 1 without increasing the current I 0 flowing to the emitter of the first transistor Q1, as shown in the circuit diagram of FIG. A method of connecting the sixth transistor Q6 in parallel with the transistor Q1 is also conceivable. However, the PNP transistor has a collector-to-ground capacitance C CS
Therefore, there is an inconvenience that the f characteristic is deteriorated by such a configuration. Also, the PNP transistor as described above because of the low transition frequency f T, becomes a high-frequency band, the current amplification factor h FE would quickly drop. As a result, the collector current of the transistor Q6 decreases, and the emitter current of the transistor Q1 increases.
There is a disadvantage that DC loss occurs as in the conventional circuit. Therefore, it is not possible to improve both the f characteristic and the dynamic range as well as the circuit of the present embodiment shown in FIG.
【0021】[0021]
【発明の効果】本発明は上述したように、出力段に設け
られている第2のトランジスタと第3のトランジスタと
からなる出力用プッシュプル回路をドライブするため
に、入力段に設けられている第1のトランジスタを経由
しない電流が電流源に流れるようにしたので、上記第1
のトランジスタに流れる電流量を増加させることなく上
記電流源に流れる電流の量を増やし、上記プッシュプル
回路が負荷容量をドライブする能力を向上させることが
できる。これにより、第1のトランジスタの入力インピ
ーダンスによる電圧降下が増えないようにしてf特を向
上させることができるようになり、ダイナミックレンジ
を犠牲にすることなくf特を向上させることが可能とな
る。As described above, the present invention is provided at the input stage to drive the output push-pull circuit comprising the second transistor and the third transistor provided at the output stage. Since the current that does not pass through the first transistor flows to the current source, the first
The amount of current flowing to the current source can be increased without increasing the amount of current flowing to the transistor, and the ability of the push-pull circuit to drive a load capacitance can be improved. As a result, the f characteristic can be improved without increasing the voltage drop due to the input impedance of the first transistor, and the f characteristic can be improved without sacrificing the dynamic range.
【図1】本発明の一実施例を示す広帯域プッシュプルア
ンプの回路図である。FIG. 1 is a circuit diagram of a broadband push-pull amplifier showing one embodiment of the present invention.
【図2】本実施例の広帯域プッシュプルアンプが設けら
れるIC内の概略構成図である。FIG. 2 is a schematic configuration diagram in an IC provided with a wideband push-pull amplifier of the present embodiment.
【図3】各素子に流れる電流の波形を示す波形図であ
る。FIG. 3 is a waveform diagram showing a waveform of a current flowing through each element.
【図4】実施例の変形例を示す回路図である。FIG. 4 is a circuit diagram showing a modification of the embodiment.
【図5】従来の広帯域プッシュプルアンプの一例を示す
回路図である。FIG. 5 is a circuit diagram showing an example of a conventional wideband push-pull amplifier.
1 定電流源 2 実施例のアンプ 3 前段に接続されたアンプ C 負荷容量 Q1 第1のトランジスタ Q2 第2のトランジスタ Q3 第3のトランジスタ Q4 第4のトランジスタ Q5 第5のトランジスタ I 電流源を流れる電流 I0 第1のトランジスタを流れる電流 nI1 第5のトランジスタを流れる電流Reference Signs List 1 constant current source 2 amplifier of embodiment 3 amplifier connected in front stage C load capacitance Q1 first transistor Q2 second transistor Q3 third transistor Q4 fourth transistor Q5 fifth transistor I current flowing through current source I 0 Current flowing through the first transistor nI 1 Current flowing through the fifth transistor
Claims (1)
ンジスタと、PNPトランジスタよりなる第3のトラン
ジスタとからなる出力用プッシュプル回路と、上記第2
のトランジスタをドライブするために入力段に設けられ
ていて、上記第2のトランジスタとともにダーリントン
接続回路を構成する第1のトランジスタと、上記第1の
トランジスタのエミッタと電流源との間に介設されてい
て、上記第2のトランジスタのベースおよび上記第3の
トランジスタのベースにバイアス電流を供給するバイア
ス回路と、上記第3のトランジスタのベースと電源との
間に接続され、上記第1のトランジスタのエミッタを経
由しない電流が上記電流源に流れるようにする第5のト
ランジスタとを具備し、上記バイアス回路は、上記第1のトランジスタと上記電
流源との間に直列接続されて配された第1および第2の
抵抗器、およびベースが該第1および第2の抵抗器の接
続点と上記第5のトランジスタのベースとに接続された
第4のトランジスタからなる ことを特徴とするプッシュ
プルアンプ。An output push-pull circuit including a second transistor including an NPN transistor and a third transistor including a PNP transistor;
A first transistor which is provided in the input stage for driving the transistor of the first embodiment and forms a Darlington connection circuit together with the second transistor, and is interposed between the emitter of the first transistor and a current source. A bias circuit for supplying a bias current to the base of the second transistor and the base of the third transistor; a bias circuit connected between the base of the third transistor and a power supply; current which does not pass through the emitter comprises a fifth transistor to flow to the current source, the bias circuit, said collector and said first transistor
A first and a second arrangement connected in series with the flow source;
A resistor and a base are connected to the first and second resistors.
Connected to the connection point and the base of the fifth transistor.
A push-pull amplifier comprising a fourth transistor .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20379991A JP3213975B2 (en) | 1991-07-17 | 1991-07-17 | Push-pull amplifier |
| US07/913,967 US5252931A (en) | 1991-07-17 | 1992-07-17 | Wide band frequency amplifiers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20379991A JP3213975B2 (en) | 1991-07-17 | 1991-07-17 | Push-pull amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529844A JPH0529844A (en) | 1993-02-05 |
| JP3213975B2 true JP3213975B2 (en) | 2001-10-02 |
Family
ID=16479935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20379991A Expired - Fee Related JP3213975B2 (en) | 1991-07-17 | 1991-07-17 | Push-pull amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213975B2 (en) |
-
1991
- 1991-07-17 JP JP20379991A patent/JP3213975B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529844A (en) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429700B1 (en) | Driver circuit with output common mode voltage control | |
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| US10862437B2 (en) | Amplification device | |
| EP1468489B1 (en) | Operational amplifier having improved input offset performance | |
| JPH11340785A (en) | Active low-pass filter | |
| JPS6212692B2 (en) | ||
| US6140879A (en) | Cascode amplifier with positive feedback for high frequency performance and method for operating and optimizing such amplifier | |
| JP3213975B2 (en) | Push-pull amplifier | |
| JP2573666B2 (en) | Unbalanced / balanced conversion circuit | |
| JP2000022451A (en) | Signal processing circuit device | |
| EP0406964B1 (en) | Amplifier arrangement | |
| US4504794A (en) | Integrable differential amplifier | |
| US4330755A (en) | Power-amplifying circuit | |
| JPS6011913A (en) | Current source circuit | |
| JPH07118618B2 (en) | Negative feedback amplifier | |
| JPS6228087Y2 (en) | ||
| JP3595398B2 (en) | Combined broadband amplifier | |
| KR20010017641A (en) | A low-voltage balun circuit | |
| JP3565258B2 (en) | Ripple filter circuit and amplifier using the same | |
| JPH04369907A (en) | High frequency amplifier circuit | |
| JPH07105669B2 (en) | Amplifier circuit | |
| JP3000737B2 (en) | Output buffer circuit | |
| JP2548419B2 (en) | Amplifier circuit | |
| JPH0520010Y2 (en) | ||
| USRE29286E (en) | Power amplifier with a bootstrapped driver stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |