JP3214517B2 - Gamma correction circuit - Google Patents
Gamma correction circuitInfo
- Publication number
- JP3214517B2 JP3214517B2 JP26653992A JP26653992A JP3214517B2 JP 3214517 B2 JP3214517 B2 JP 3214517B2 JP 26653992 A JP26653992 A JP 26653992A JP 26653992 A JP26653992 A JP 26653992A JP 3214517 B2 JP3214517 B2 JP 3214517B2
- Authority
- JP
- Japan
- Prior art keywords
- gamma correction
- data
- input video
- video signal
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は液晶プロジェクタ等に
用いられるガンマ補正回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma correction circuit used for a liquid crystal projector or the like.
【0002】[0002]
【従来例】従来、この種のガンマ補正回路は、例えば図
4に示す構成をしており、入力映像信号をディジタル変
換するA/D変換回路1と、予め液晶ディスプレイ装置
のガンマ特性に対応するガンマ補正用のデータを記憶
し、A/D変換回路1からのディジタル信号をアドレス
とするガンマ補正用ROM(以下ROMと記す)2と、
このROM2から読み出されたデータをアナログ変換す
るD/A変換部3とを備え、このアナログ変換された信
号を液晶ディスプレイ装置のガンマ補正出力とする。こ
のように、上記ROM2をテーブルとして用いること
で、入力信号により液晶ディスプレイの階調特性を補正
する制御信号を得ることができる。2. Description of the Related Art Conventionally, this kind of gamma correction circuit has, for example, the configuration shown in FIG. 4, and has an A / D conversion circuit 1 for digitally converting an input video signal and a gamma characteristic of a liquid crystal display device in advance. A gamma correction ROM (hereinafter referred to as ROM) 2 which stores data for gamma correction and uses a digital signal from the A / D conversion circuit 1 as an address;
A D / A converter 3 for converting the data read from the ROM 2 into an analog signal; the analog-converted signal is used as a gamma correction output of the liquid crystal display device. As described above, by using the ROM 2 as a table, a control signal for correcting the gradation characteristics of the liquid crystal display can be obtained by the input signal.
【0003】[0003]
【発明が解決しようとする課題】ところで、上記ガンマ
補正回路において、2.2乗のガンマ補正を行うと、例
えば図5のグラフに示すように、入力映像信号による表
示画像の輝度差レベルが大きいところではガンマ補正値
が大きく変化するため、画面に縦縞が生じ、例えばカラ
ー画像の場合その輝度差のところが緑に見えてしまうと
いう欠点があった。When the gamma correction circuit performs 2.2 gamma correction, for example, as shown in the graph of FIG. 5, the luminance difference level of the display image due to the input video signal is large. By the way, since the gamma correction value greatly changes, vertical stripes are generated on the screen, and for example, in the case of a color image, there is a disadvantage that the luminance difference appears green.
【0004】これを解消するには上記A/D変換回路1
のビット数を増やせばよいが、このビット数の多いA/
D変換回路が高価であり、コストアップになる。[0004] To solve this, the A / D conversion circuit 1
Can be increased, but A /
The D conversion circuit is expensive, which increases the cost.
【0005】この発明は上記課題に鑑みなされたもので
あり、その目的はガンマ補正出力を得るためのデータの
ビット数を増やし、滑らかなガンマ補正出力を得ること
ができ、輝度差が大きいところの画像を滑らかにし、階
調を滑らかにすることができるようにしたガンマ補正回
路を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to increase the number of bits of data for obtaining a gamma-corrected output, to obtain a smooth gamma-corrected output, and to provide a large luminance difference. An object of the present invention is to provide a gamma correction circuit capable of smoothing an image and smoothing a gradation.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
に、この発明は、入力映像信号による映像(画像)を液
晶ディスプレイに表示する際、テーブルとしてROMを
用い、このROMから読み出されたデータをD/A変換
してガンマ補正信号とするガンマ補正回路において、上
記入力映像信号をディジタル変換するA/D変換手段
と、予め所定のガンマ補正用データを記憶し、上記A/
D変換手段によって得られたデータをアドレスとして上
記入力映像信号に応じたガンマ補正用データを読み出し
可能としている記憶手段と、上記入力映像信号の水平お
よび垂直同期信号にディザマトリックスのしきい値を出
力するディザマトリックス手段と、上記記憶手段から読
み出されたデータを上位ビットとし、上記ディザマトリ
ックス手段によって得られたデータを下位ビットとし、
これら上位ビットおよび下位ビットで構成したデータを
アナログ変換してガンマ補正の制御信号とするD/A変
換手段とを備えたことを特徴としている。In order to achieve the above-mentioned object, the present invention provides a method for converting a video (image) based on an input video signal into a liquid.
When displaying the LCDs, using the ROM as a table, the gamma correction circuit for a data read from the ROM are D / A converted and gamma correction signal, you digital converting the input video signal A / D conversion means previously stores a predetermined gamma correction data, the upper SL a /
A storage unit that is to be read the gamma correction data corresponding to the input video signal data obtained by the D converting means as an address, your horizontal of said input video signal
And a dither matrix means for outputting a threshold value of the dither matrix to the vertical synchronization signal, data read from the storage means as upper bits, data obtained by the dither matrix means as lower bits,
D / A conversion means for converting the data constituted by the upper bits and the lower bits into analog signals and converting the data into a control signal for gamma correction is provided.
【0007】[0007]
【作用】上記構成としたので、上記ディザマトリックス
手段から画面の各画素に対応してデータ(しきい値)が
読み出されるが、このデータは記憶手段(ガンマ補正用
ROM)から読み出される本来のガンマ補正用のデータ
の下位ビットとされ、この下位ビットデータの付加によ
りガンマ補正出力を得るためのデータビット数が増やさ
れる。With the above configuration, the above dither matrix
Although corresponding to each pixel of the unit or al screen data (threshold) is read, the data is a low-order bit data for the original gamma correction read from the storage means (gamma correction ROM), By adding the lower bit data, the number of data bits for obtaining a gamma correction output is increased.
【0008】これにより、上記D/A変換手段によって
得られるガンマ補正出力が滑らかなものとされるため、
映像の輝度差が大きいところでも、ガンマ補正値が極端
に変化することもなくなり、画面においてはその輝度差
の境に縦縞が生じることもなくなる。As a result, the gamma correction output obtained by the D / A conversion means is made smooth,
Even where the luminance difference of the video is large, the gamma correction value does not change drastically, and no vertical stripes appear on the screen at the boundary of the luminance difference.
【0009】[0009]
【実施例】この発明は、入力映像信号に基づいてガンマ
補正出力を得るために、ROMをテーブルとして利用す
るガンマ補正回路で、入力映像信号をディジタル変換し
たデータによってROMから読み出されたデータを上位
ビットとし、この上位ビットデータに組織的ディザマト
リックスのしきい値を呼び出して下位ビットデータとし
て付加し、この付加された上位ビットおよび下位ビット
のデータをアナログ変換し、つまりD/A変換の実効的
なビット数を増やし、映像(画像)のレベルの急変する
ところを滑らかさにするガンマ補正出力を得る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a gamma correction circuit using a ROM as a table in order to obtain a gamma correction output based on an input video signal. Upper bits, a threshold value of an organized dither matrix is called out to the upper bit data and added as lower bit data, and the added upper bit and lower bit data are converted into analog signals, that is, the effective D / A conversion is performed. Gamma correction output for smoothing a sudden change in the level of a video (image).
【0010】そのため、図1に示すように、この発明の
ガンマ補正回路は、入力映像信号の水平同期信号および
水平同期信号を分離する同期分離回路4と、この分離さ
れた水平同期信号に同期して所定周波数のドットクロッ
ク(液晶ディスプレイのドライバで使用するサンプルク
ロック)を再生するドットクロック再生回路5と、この
ドットクロックをカウントとし、上記分離された水平同
期信号によってクリアされる第1のカウンタ(水平カウ
ンタ)6と、上記分離された水平同期信号をカウント
し、上記分離された垂直同期信号によってクリアされる
第2のカウンタ(垂直カウンタ)7と、上記第1および
第2のカウンタ6,7のカウント値をアドレス(例えば
各2ビット)とし、ガンマ補正用ROM(以下ROMと
記す)2からのデータの下位ビットデータ(例えば4ビ
ットデータ)を読み出し可能とするディザROM8と、
ROM2およびディザROM8から読み出された上位ビ
ットおよび下位ビットで構成したデータ(12ビット)
をアナログ変換してガンマ補正出力とするD/A変換回
路(例えば12ビットの)9とを備えている。Therefore, as shown in FIG. 1, the gamma correction circuit according to the present invention includes a horizontal synchronizing signal of an input video signal and a synchronizing / separating circuit 4 for separating the horizontal synchronizing signal, and a synchronizing circuit for synchronizing with the separated horizontal synchronizing signal. A dot clock reproducing circuit 5 that reproduces a dot clock of a predetermined frequency (a sample clock used in a driver of a liquid crystal display), and a first counter (which uses this dot clock as a count and is cleared by the separated horizontal synchronization signal). A horizontal counter) 6, a second counter (vertical counter) 7 that counts the separated horizontal synchronization signals and is cleared by the separated vertical synchronization signals, and the first and second counters 6, 7 The count value of the data is an address (for example, 2 bits each), and the data from the gamma correction ROM (hereinafter referred to as ROM) 2 A dither ROM8 to enable reading the lower bit data (e.g. 4 bits data),
Data composed of upper bits and lower bits read from ROM 2 and dither ROM 8 (12 bits)
And a D / A conversion circuit (e.g., 12 bits) 9 for converting the analog signal into a gamma correction output.
【0011】なお、A/D変換回路1およびガンマ補正
用ROM2については、先の図4で説明したものと同じ
であってよい。また、組織的ディザ法とは2値化する場
合のスレッショルド(しきい値)を位置によって一意的
に決めるものであることから、上記ディザROM8とし
て例えば図2に示すベイヤー(Bayer)型を用い、
上記下位4ビットデータを得ている。 A / D conversion circuit 1 and gamma correction
ROM 2 is the same as that described in FIG.
It may be. Further, since the systematic dither method uniquely determines a threshold (threshold) in the case of binarization according to a position, for example, a Bayer type shown in FIG.
The lower 4-bit data is obtained.
【0012】次に、上記構成のガンマ補正回路の動作を
図2のディザROMの模式図および図3の表示画面図を
参照して説明すると、入力映像信号による画像を液晶デ
ィスプレイに表示するに際して、同入力映像信号がA/
D変換回路1でディジタル信号に変換され、このディジ
タル信号によってガンマ補正用ROM(以下ROMと記
す)2からガンマ補正用のデータが読み出される。この
とき、入力映像信号の水平、垂直同期信号が同期分離回
路4で分離されており、この水平同期信号に基づいて画
面10の水平方向のドットが第1のカウンタ6でカウン
トされ、また上記垂直同期信号に基づいて画面10の水
平同期信号が第2のカウンタ7でカウントされる。Next, the operation of the gamma correction circuit having the above configuration will be described with reference to the schematic diagram of the dither ROM of FIG. 2 and the display screen diagram of FIG. 3. When displaying an image based on an input video signal on a liquid crystal display, The input video signal is A /
The data is converted into a digital signal by the D conversion circuit 1, and gamma correction data is read from a gamma correction ROM (hereinafter referred to as a ROM) 2 by the digital signal. At this time, the horizontal and vertical synchronizing signals of the input video signal are separated by the synchronizing separation circuit 4, and the horizontal dots of the screen 10 are counted by the first counter 6 based on the horizontal synchronizing signal. The horizontal counter on the screen 10 is counted by the second counter 7 based on the sync signal.
【0013】そして、上記第1および第2のカウンタ
6,7によるカウント値によってディザROM8のデー
タ(しきい値)が読み出される。この場合、図2に示す
ように、ベイヤーマトリックスの要素が0から15まで
あり、これを(0000)乃至(1111)まで割り当
てたものである。The data (threshold) of the dither ROM 8 is read out based on the count values of the first and second counters 6 and 7. In this case, as shown in FIG. 2 , the elements of the Bayer matrix are from 0 to 15, which are assigned from (0000) to (1111).
【0014】したがって、上記D/A変換回路9には、
従来同様にROM2から読み出された8ビットデータが
上位ビットとし、上記ディザROM8から読み出された
4ビットデータが下位ビットとして入力され、この12
ビットデータがアナログ変換されてガンマ補正の制御信
号が得られる。Therefore, the D / A conversion circuit 9 includes:
As in the conventional case, 8-bit data read from the ROM 2 is input as upper bits, and 4-bit data read from the dither ROM 8 is input as lower bits.
The bit data is converted into an analog signal to obtain a gamma correction control signal.
【0015】また、上記ベイヤー型マトリックスが16
個であることから、画面10に適用するためディザRO
M8のデータが同画面10全体に繰り返し読み出される
(図3の波線に示す)。The above-mentioned Bayer type matrix is 16
Dither RO to apply to screen 10
The data of M8 is repeatedly read out to the entire screen 10 (shown by a broken line in FIG. 3).
【0016】このように、ガンマ補正のテーブルとして
用いたROM2の本来のガンマ補正のデータを上位ビッ
トとし、この上位ビットデータの下位ビットとしてディ
ザROM8によるデータ(しきい値)を用いてビット数
を増やし、このビット数が増えたデータをアナログ変換
してガンマ補正出力としたので、輝度差が大きいところ
でも滑らかな補正出力を得ることができ、例えば入力映
像信号による表示映像(画像)に縦縞が生じることもな
く、カラー画像の場合輝度の境が緑として見えることも
ない。すなわち、表示画像の輝度差が分かりにくくな
り、つまり表示画像のそのところの階調が滑らかにな
る。また、A/D変換回路1としてビット数の多いもの
を使用する必要がないことから、廉価に済ませることが
できる。As described above, the original gamma correction data of the ROM 2 used as the gamma correction table is set as the upper bit, and the number of bits is determined by using the data (threshold) of the dither ROM 8 as the lower bit of the upper bit data. Since the data with the increased number of bits is converted to analog and output as a gamma correction output, a smooth correction output can be obtained even in a place where the luminance difference is large. This does not occur, and in the case of a color image, the boundary of luminance does not appear as green. That is, the luminance difference of the display image becomes difficult to understand, that is, the gradation of the display image at that location becomes smooth. Further, since it is not necessary to use an A / D conversion circuit having a large number of bits, the cost can be reduced.
【0017】[0017]
【発明の効果】以上説明したように、この発明によれ
ば、入力映像信号をディジタル変換してガンマ補正のテ
ーブルとしてのガンマ補正用ROMのアドレスとし、こ
のガンマ補正用ROMから読み出されたデータをアナロ
グ変換してガンマ補正の制御信号を出力するガンマ補正
回路において、入力映像信号の水平同期信号に基づいて
画面のドットクロックをカウントする一方、入力映像信
号の垂直同期信号に基づいて水平同期信号をカウント
し、これらカウント値をディザROMのアドレスとして
同ディザROMのデータ(しきい値)を読み出し、この
読み出されたデータを上記ROMから読み出されたデー
タの下位ビットとしてD/A変換のビット数を増やし、
このビット数が増えたデータをアナログ変換してガンマ
補正出力としたので、滑らかなガンマ補正出力を得るこ
とができ、表示画像のレベル差の大きいところに縦縞が
生じることもなく、カラー画像の場合には、輝度の境が
緑として見えることもない。また、ビット数の多いA/
D変換回路を用いる必要もなく、比較的に簡単な回路で
済ませられる。 As described above, according to the present invention, an input video signal is digitally converted to an address of a gamma correction ROM as a gamma correction table, and the data read from the gamma correction ROM is read. A gamma correction circuit that converts the analog signal to an analog signal and outputs a gamma correction control signal counts the dot clock of the screen based on the horizontal synchronization signal of the input video signal, and counts the horizontal synchronization signal based on the vertical synchronization signal of the input video signal The data (threshold) of the dither ROM is read using these count values as the address of the dither ROM, and the read data is used as the lower bits of the data read from the ROM, and Increase the number of bits,
Since the data with the increased number of bits is converted to analog and output as a gamma correction output, a smooth gamma correction output can be obtained, and no vertical stripes appear in places where the level difference of the displayed image is large. in, it is also not name the boundary of the brightness can be seen as green. Also , A /
There is no need to use a D conversion circuit, a relatively simple circuit
Done.
【図1】この発明の一実施例を示すガンマ補正回路の概
略的ブロック線図である。FIG. 1 is a schematic block diagram of a gamma correction circuit showing one embodiment of the present invention.
【図2】図1に示すガンマ補正回路に用いられるディザ
ROMの概略的模式図である。FIG. 2 is a schematic diagram of a dither ROM used in the gamma correction circuit shown in FIG.
【図3】図1に示すガンマ補正回路の動作を説明する概
略的部分画面図である。FIG. 3 is a schematic partial screen diagram for explaining the operation of the gamma correction circuit shown in FIG.
【図4】従来のガンマ補正回路の概略的ブロック線図で
ある。FIG. 4 is a schematic block diagram of a conventional gamma correction circuit.
【図5】図4に示すガンマ補正回路の動作を説明する概
略的グラフ図である。5 is a schematic graph illustrating the operation of the gamma correction circuit shown in FIG.
1 A/D変換回路(8ビット) 2 ガンマ補正用ROM(記憶手段) 4 同期分離回路 5 ドットクロック再生回路 6 第1のカウンタ 7 第2のカウンタ 8 ディザROM(4ビット) 9 D/A変換回路(12ビット) Reference Signs List 1 A / D conversion circuit (8 bits) 2 Gamma correction ROM (storage means) 4 Synchronization separation circuit 5 Dot clock reproduction circuit 6 First counter 7 Second counter 8 Dither ROM (4 bits) 9 D / A conversion Circuit (12 bits)
Claims (1)
レイに表示する際、前記入力映像信号をディジタル変換
したデータに基づいてガンマ補正出力を得るガンマ補正
回路において、 前記入力映像信号をディジタル変換するA/D変換手段
と、 予め所定のガンマ補正用データを記憶し、前記A/D変
換手段によって得られたデータをアドレスとして前記入
力映像信号に応じたガンマ補正用データを読み出し可能
な記憶手段と、 前記入力映像信号の水平および垂直同期信号に基づいて
ディザマトリックスのしきい値を出力するディザマトリ
ックス手段と、 前記記憶手段から読み出されたデータを上位ビットと
し、前記ディザマトリックス手段によって得られたデー
タを下位ビットとし、これら上位ビットおよび下位ビッ
トで構成されたデータをアナログ変換してガンマ補正出
力とするD/A変換手段とを備えたことを特徴とする液
晶ディスプレイのガンマ補正回路。1. A when displaying an image according to the input video signal to the liquid crystal Disupu <br/> ray, the gamma correction circuit for obtaining a gamma corrected output based on the input video signal into digital converted data, the input video signal a / D converting means you digital conversion beforehand predetermined gamma storing correction data, before SL a / D gamma correction de corresponding to the input video signal as an address the data obtained by the conversion means Data can be read
And Do storage means, a dither matrix unit for outputting a threshold value of the dither matrix on the basis of the horizontal and vertical synchronizing signals of the input video signal, the data read from said memory means and higher bits, the dither matrix means Gamma correction for a liquid crystal display, comprising D / A conversion means for converting the data obtained by the above-mentioned operations into lower bits and converting the data constituted by these upper bits and lower bits into an analog output by gamma correction. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26653992A JP3214517B2 (en) | 1992-09-09 | 1992-09-09 | Gamma correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26653992A JP3214517B2 (en) | 1992-09-09 | 1992-09-09 | Gamma correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690384A JPH0690384A (en) | 1994-03-29 |
| JP3214517B2 true JP3214517B2 (en) | 2001-10-02 |
Family
ID=17432273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26653992A Expired - Fee Related JP3214517B2 (en) | 1992-09-09 | 1992-09-09 | Gamma correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214517B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100384872B1 (en) * | 2000-12-30 | 2003-05-22 | 주식회사 하이닉스반도체 | Gamma correction circuit for analog gamma-correction of CMOS image sensor |
-
1992
- 1992-09-09 JP JP26653992A patent/JP3214517B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0690384A (en) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519450A (en) | Graphics subsystem for digital television | |
| JP4059944B2 (en) | Method and circuit for reducing perceived contouring in a display system | |
| US7969793B2 (en) | Register configuration control device, register configuration control method, and program for implementing the method | |
| JP3763397B2 (en) | Image processing apparatus, image display apparatus, personal computer, and image processing method | |
| CN100477803C (en) | Colour inhomogeneous correction for LCOS | |
| JP2003050572A (en) | Image display system, projector, program, information storage medium, and image processing method | |
| CN100407284C (en) | Display device and display method thereof | |
| KR100277311B1 (en) | Image display device and image display method | |
| JP2006106345A (en) | Video display device | |
| JPH10145806A (en) | White balance adjustment circuit | |
| JP3214517B2 (en) | Gamma correction circuit | |
| JPH0823460A (en) | Dynamic gamma correction circuit | |
| JP3577434B2 (en) | Digital image display device | |
| JPH09212131A (en) | Image processing device | |
| JP2807569B2 (en) | Liquid crystal display | |
| JP2004120366A (en) | Image processing apparatus and image processing method | |
| JP2969408B2 (en) | Video display device | |
| JP3344173B2 (en) | Multi-panel display | |
| JP5057053B2 (en) | Gamma switching device and method | |
| JP2910883B2 (en) | Video signal processing device | |
| JP5132081B2 (en) | Display device | |
| JP2005039593A (en) | Image processing apparatus, image processing method, and image projection apparatus | |
| JPH11205633A (en) | Video display device | |
| KR20030060463A (en) | Gamma Correction Device | |
| JP2846781B2 (en) | Image information processing apparatus and image information processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010627 |
|
| LAPS | Cancellation because of no payment of annual fees |