JP3216594B2 - System LSI - Google Patents
System LSIInfo
- Publication number
- JP3216594B2 JP3216594B2 JP32774097A JP32774097A JP3216594B2 JP 3216594 B2 JP3216594 B2 JP 3216594B2 JP 32774097 A JP32774097 A JP 32774097A JP 32774097 A JP32774097 A JP 32774097A JP 3216594 B2 JP3216594 B2 JP 3216594B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal oscillation
- circuit
- bit
- converter
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、水晶発振回路と1
ビットDA変換器と前記水晶発振回路からの水晶発振ク
ロックを加工するブロックとセレクター回路を有するシ
ステムLSIに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crystal oscillator
The present invention relates to a system LSI having a bit DA converter, a block for processing a crystal oscillation clock from the crystal oscillation circuit, and a selector circuit.
【0002】[0002]
【従来の技術】従来、1ビットDA変換器をシステムL
SIに搭載し、良いアナログ特性を得ようとするときに
は、以下の点に注意をする必要があった。2. Description of the Related Art Conventionally, a 1-bit DA converter is connected to a system L.
When trying to obtain good analog characteristics by mounting on an SI, it was necessary to pay attention to the following points.
【0003】(1)1ビットDA変換器に入力されるク
ロックはノイズ、ジッターの少ないものを用いる。(1) As a clock input to a 1-bit DA converter, a clock having little noise and jitter is used.
【0004】(2)1ビットDA変換器のPWM変調回
路と前記PWM変調回路に接続されたインバータ部の電
源はノイズの少ないものを用いる。(2) The power supply of the PWM modulation circuit of the 1-bit DA converter and the power supply of the inverter connected to the PWM modulation circuit have low noise.
【0005】これらの内容を実現するため、1ビットD
A変換器をシステムLSIに搭載するときには、水晶発
振回路の電源と前記1ビットDA変換器の電源とその他
のロジック回路の電源は、各々電気的に独立するように
構成していた。To realize these contents, one bit D
When the A converter is mounted on the system LSI, the power supply of the crystal oscillation circuit, the power supply of the 1-bit D / A converter, and the power supply of the other logic circuits are configured to be electrically independent of each other.
【0006】図2に1ビットDA変換器をシステムLS
Iに搭載する場合の電源供給の構成図を示す。FIG. 2 shows a 1-bit DA converter using a system LS.
1 shows a configuration diagram of power supply when mounted on an I. FIG.
【0007】図2において、21は水晶発振回路、22
は1ビットDA変換器、23は1ビットDA変換器22
以外のロジック回路、24は水晶発振回路21から出力
される水晶発振クロック、CVDD,CVSS,AVD
D,AVSS,DVDD,DVSSはそれぞれ水晶発振
回路21、1ビットDA変換器22、1ビットDA変換
器以外のロジック回路23の各ブロックに電源電位、グ
ランド電位を供給する電源端子、グランド端子を表す。In FIG. 2, reference numeral 21 denotes a crystal oscillation circuit;
Is a 1-bit DA converter, 23 is a 1-bit DA converter 22
And 24, a crystal oscillation clock output from the crystal oscillation circuit 21, CVDD, CVSS, AVD
D, AVSS, DVDD, and DVSS represent a power supply terminal and a ground terminal that supply a power supply potential and a ground potential to each block of the crystal oscillation circuit 21, the 1-bit D / A converter 22, and the logic circuit 23 other than the 1-bit D / A converter, respectively. .
【0008】1ビットDA変換器22をシステムLSI
に搭載するだけであれば、以上の対策により1ビットD
A変換器22のアナログ特性は1ビットDA変換器22
単体のときの特性に近づけられた。The 1-bit DA converter 22 is connected to a system LSI
If it is only mounted on a 1-bit D
The analog characteristic of the A converter 22 is a 1-bit DA converter 22
Closed to the characteristics of a single unit.
【0009】しかし最近、1ビットDA変換器に水晶発
振回路からの水晶発振クロックが入力されるだけではな
く、水晶発振回路からの水晶発振クロックを加工するブ
ロックを有し、水晶発振回路からの水晶発振クロックを
加工するブロックからの出力であるクロック信号と水晶
発振回路からの水晶発振クロックとがセレクター回路に
入力され、前記セレクター回路からの出力信号が1ビッ
トDA変換器に入力されるような構成のシステムLSI
が増加してきている。However, recently, a 1-bit D / A converter not only receives a crystal oscillation clock from a crystal oscillation circuit but also has a block for processing the crystal oscillation clock from the crystal oscillation circuit. A configuration in which a clock signal output from a block for processing an oscillation clock and a crystal oscillation clock from a crystal oscillation circuit are input to a selector circuit, and an output signal from the selector circuit is input to a 1-bit DA converter. System LSI
Is increasing.
【0010】水晶発振回路からの水晶発振クロックを加
工するブロックの一例としては、VCO、位相比較器、
分周器などの回路からなり、水晶発振回路からの水晶発
振クロック24をその周波数を中心にして上下に20%
程度まで周波数を違えたクロックを得る回路が挙げられ
る。Examples of a block for processing a crystal oscillation clock from a crystal oscillation circuit include a VCO, a phase comparator,
It is composed of a circuit such as a frequency divider, and the crystal oscillation clock 24 from the crystal oscillation circuit is
There is a circuit that obtains a clock having a frequency different to the extent.
【0011】このようなクロックはカラオケなどに利用
され、本来の音楽のテンポから違えて音楽を再生するよ
うなときに用いられる。このような用途のため、一般に
水晶発振回路からの水晶発振クロックを加工するブロッ
クを経由するクロックの品質は、水晶発振回路からの水
晶発振クロックを1ビットDA変換器のクロックとして
直接使用する場合のクロックの品質と比較して、数dB
から数十dB程度の劣化は許容される場合が多い。[0011] Such a clock is used for karaoke and the like, and is used when music is reproduced from the original music tempo. For such an application, generally, the quality of a clock passing through a block for processing a crystal oscillation clock from a crystal oscillation circuit is determined when the crystal oscillation clock from the crystal oscillation circuit is directly used as a 1-bit D / A converter clock. Several dB compared to clock quality
To several tens of dB is often permissible.
【0012】このようなシステムLSIでは、2つ以上
の音声再生モードを持っている。基本モードでは、水晶
発振回路からの水晶発振クロックをセレクター回路を通
して1ビットDACのクロックとして直接用いられる。
この場合は、CDの音楽の再生などに用いられるため、
クロックとしてノイズ、ジッターの少ない高品質なもの
が要求される。Such a system LSI has two or more audio reproduction modes. In the basic mode, the crystal oscillation clock from the crystal oscillation circuit is directly used as a 1-bit DAC clock through the selector circuit.
In this case, since it is used for playing music on a CD,
A high quality clock with little noise and jitter is required.
【0013】応用モードでは、水晶発振回路からの水晶
発振クロックが水晶発振クロックを加工するブロックに
入力され、水晶発振クロックを加工するブロックからの
出力がセレクター回路に入力され、前記セレクター回路
からの出力信号が1ビットDAのクロックとして用いら
れる。この場合は、カラオケ用の音楽の再生などに用い
られるため、クロックとして高品質なものは要求されな
いことが多い。In the application mode, the crystal oscillation clock from the crystal oscillation circuit is input to the block for processing the crystal oscillation clock, the output from the block for processing the crystal oscillation clock is input to the selector circuit, and the output from the selector circuit is output. The signal is used as a 1-bit DA clock. In this case, since it is used for reproducing music for karaoke, a high-quality clock is not often required.
【0014】図3にこのような場合の従来のシステムL
SIの電源供給の構成図を示す。図3において、31は
水晶発振回路、32は1ビットDA変換器、33は1ビ
ットDA変換器32以外のロジック回路、34は水晶発
振回路31から出力される水晶発振クロック、35は前
記水晶発振回路からの水晶発振クロックを加工するブロ
ック、36はセレクター回路、37は水晶発振回路31
からの水晶発振クロック34を加工するブロックからの
出力であるクロック信号、38はセレクター回路36の
出力信号、CVDD,CVSS,AVDD,AVSS,
DVDD,DVSSはそれぞれ水晶発振回路31、1ビ
ットDA変換器32、1ビットDA変換器以外のロジッ
ク回路33(水晶発振回路31からの水晶発振クロック
を加工するブロック35とセレクター回路36を含む)
の各ブロックに電源電位、グランド電位を供給する電源
端子、グランド端子を示す。FIG. 3 shows a conventional system L in such a case.
1 shows a configuration diagram of a power supply of SI. In FIG. 3, 31 is a crystal oscillation circuit, 32 is a 1-bit D / A converter, 33 is a logic circuit other than the 1-bit D / A converter 32, 34 is a crystal oscillation clock output from the crystal oscillation circuit 31, and 35 is the crystal oscillation clock. A block for processing the crystal oscillation clock from the circuit, 36 is a selector circuit, 37 is a crystal oscillation circuit 31
A clock signal which is an output from a block for processing the crystal oscillation clock 34 from the CPU, 38 is an output signal of the selector circuit 36, CVDD, CVSS, AVDD, AVSS,
DVDD and DVSS each include a crystal oscillation circuit 31, a 1-bit D / A converter 32, and a logic circuit 33 other than the 1-bit D / A converter (including a block 35 for processing a crystal oscillation clock from the crystal oscillation circuit 31 and a selector circuit 36).
1 shows a power supply terminal and a ground terminal for supplying a power supply potential and a ground potential to each block.
【0015】図3において、水晶発振回路31から出力
される水晶発振クロック34は1ビットDA変換器以外
のロジック回路33に入力される。1ビットDA変換器
32以外のロジック回路33の内部に水晶発振回路31
からの水晶発振クロック34を加工するブロック35が
存在し、水晶発振回路31から出力される水晶発振クロ
ック34は、この中にも入力され、周波数などの加工が
なされる。水晶発振回路31からの水晶発振クロック3
4をセレクター回路36の第1の入力端子に入力し、水
晶発振回路31からの水晶発振クロック34を加工する
ブロック35からの信号37をセレクター回路36の第
2の入力端子に入力し、セレクター回路36の出力信号
38を1ビットDA変換器32に入力している。In FIG. 3, a crystal oscillation clock 34 output from a crystal oscillation circuit 31 is input to a logic circuit 33 other than the 1-bit DA converter. The crystal oscillation circuit 31 is provided inside the logic circuit 33 other than the 1-bit DA converter 32.
There is a block 35 for processing the crystal oscillation clock 34 from the crystal oscillator 34. The crystal oscillation clock 34 output from the crystal oscillation circuit 31 is also input to the block 35 and the frequency and the like are processed. Crystal oscillation clock 3 from crystal oscillation circuit 31
4 is input to a first input terminal of a selector circuit 36, and a signal 37 from a block 35 for processing a crystal oscillation clock 34 from the crystal oscillation circuit 31 is input to a second input terminal of the selector circuit 36. An output signal 38 is input to the 1-bit DA converter 32.
【0016】1ビットDA変換器32以外のロジック回
路33の内部に水晶発振回路31からの水晶発振クロッ
ク34を加工するブロック35とセレクター回路36が
存在し、これらの電源電位とグランド電位はそれぞれD
VDD,DVSSと表されている電源端子、グランド端
子から供給されている。A block 35 for processing the crystal oscillation clock 34 from the crystal oscillation circuit 31 and a selector circuit 36 exist inside the logic circuit 33 other than the 1-bit DA converter 32. The power supply potential and the ground potential are D, respectively.
Power is supplied from a power terminal and a ground terminal represented by VDD and DVSS.
【0017】この構成により、1ビットDA変換器32
が水晶発振回路31からの水晶発振クロック34を直接
使用するモードにおいても、セレクター回路36の電源
を水晶発振回路31からの水晶発振クロック34を加工
するブロック35の電源と同一電源にする構成を取って
いるために、セレクター回路36の出力信号38はノイ
ズの多いロジック部の電源電位(DVDD)からの影響
を受ける構成になっている。最初に述べたように、1ビ
ットDA変換器32をシステムLSIに搭載するときに
は、1ビットDA変換器32に入力されるクロックはノ
イズ、ジッターの少ないものを用いる、という点に注意
をする必要があった。With this configuration, the 1-bit DA converter 32
In a mode in which the crystal oscillation clock 34 from the crystal oscillation circuit 31 is directly used, the power supply of the selector circuit 36 is set to be the same as the power supply of the block 35 for processing the crystal oscillation clock 34 from the crystal oscillation circuit 31. Therefore, the output signal 38 of the selector circuit 36 is configured to be affected by the power supply potential (DVDD) of the logic portion having much noise. As mentioned earlier, when the 1-bit D / A converter 32 is mounted on a system LSI, it is necessary to pay attention to the fact that the clock input to the 1-bit D / A converter 32 uses a clock with little noise and jitter. there were.
【0018】従来の構成は1ビットDA変換器をシステ
ムLSIに使用する上でのこの原則を侵しているため、
1ビットDA変換器のアナログ特性を向上させることが
できなかった。Since the conventional configuration violates this principle in using a 1-bit D / A converter for a system LSI,
The analog characteristics of the 1-bit DA converter could not be improved.
【0019】[0019]
【発明が解決しようとする課題】以上のような構成のシ
ステムLSIにおいては、1ビットDA変換器のアナロ
グ特性、特に信号対雑音比(S/N)、全高調波ひずみ
率(THD)などの特性が1ビットDA変換器単体のと
きと比較して、一桁以上悪くなる欠点があった。In the system LSI configured as described above, the analog characteristics of the 1-bit D / A converter, particularly, the signal-to-noise ratio (S / N), the total harmonic distortion (THD), etc. There is a drawback that the characteristics are deteriorated by one digit or more compared to the case of a single-bit DA converter alone.
【0020】本発明は、上記従来の問題点を解決するも
ので、1ビットDA変換器に水晶発振回路からの水晶発
振クロックが入力されるだけではなく、水晶発振回路か
らの水晶発振クロックを加工するブロックを有し、前記
水晶発振回路からの水晶発振クロックを加工するブロッ
クからの出力であるクロック信号と水晶発振回路からの
水晶発振クロックとがセレクター回路に入力され、前記
セレクター回路からの出力信号が前記1ビットDA変換
器に入力されるような構成のシステムLSIにおいて、
前記1ビットDA変換器のアナログ特性を向上させる手
段を提供することを目的とする。The present invention solves the above-mentioned conventional problems. In addition to the input of the crystal oscillation clock from the crystal oscillation circuit to the 1-bit DA converter, the present invention processes the crystal oscillation clock from the crystal oscillation circuit. A clock signal that is an output from a block that processes a crystal oscillation clock from the crystal oscillation circuit and a crystal oscillation clock from the crystal oscillation circuit are input to a selector circuit, and an output signal from the selector circuit is provided. Is input to the 1-bit D / A converter.
It is an object to provide means for improving the analog characteristics of the 1-bit DA converter.
【0021】[0021]
【課題を解決するための手段】この目的を達成するため
本発明のシステムLSIは、水晶発振回路と、1ビット
DA変換器と、前記水晶発振回路からの水晶発振クロッ
クを加工するブロックと、前記水晶発振回路の出力又は
前記ブロックの出力のいずれかを選択し前記1ビットD
A変換器に出力するセレクター回路とを備え、前記水晶
発振回路の電源、前記1ビットDA変換器の電源、及び
前記水晶発振回路からの水晶発振クロックを加工するブ
ロックの電源は、相互に電気的に独立して構成され、か
つ前記セレクター回路の電源は前記水晶発振回路の電源
と同一電源となるよう構成されたことを特徴とする。To achieve this object, a system LSI according to the present invention comprises a crystal oscillation circuit, a 1-bit D / A converter, a block for processing a crystal oscillation clock from the crystal oscillation circuit, Either the output of the crystal oscillation circuit or the output of the block is selected and the 1-bit D
A power supply for the crystal oscillation circuit, a power supply for the 1-bit D / A converter, and a power supply for a block for processing a crystal oscillation clock from the crystal oscillation circuit. And the power supply of the selector circuit is configured to be the same power supply as the power supply of the crystal oscillation circuit.
【0022】[0022]
【発明の実施の形態】この構成により、1ビットDA変
換器が水晶発振回路からの水晶発振クロックを直接使用
するモードにおいて、セレクター回路の電源を水晶発振
回路の電源と同一電源にする構成を取っているので、セ
レクター回路の出力信号はノイズの多いロジック部の電
源電位(DVDD)からの影響を受けることがなくな
る。その結果、1ビットDA変換器のアナログ特性を向
上させることができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS According to this configuration, in a mode in which a 1-bit D / A converter directly uses a crystal oscillation clock from a crystal oscillation circuit, a configuration is adopted in which the power supply of the selector circuit is the same as the power supply of the crystal oscillation circuit. Therefore, the output signal of the selector circuit is not affected by the power supply potential (DVDD) of the logic part having much noise. As a result, the analog characteristics of the 1-bit DA converter can be improved.
【0023】以下、本発明の実施の形態について、図面
を参照しながら説明する。 (実施の形態1)図1(a)は本発明の実施の形態1の
システムLSIの電源供給の構成図である。図1(a)
において、1は水晶発振回路、2は1ビットDA変換
器、3aは1ビットDA変換器2とセレクター回路6以
外のロジック回路、4は水晶発振回路1から出力される
水晶発振クロック、5は水晶発振回路1からの水晶発振
クロック4を加工するブロック、6はセレクター回路、
7は水晶発振回路1からの水晶発振クロックを加工する
ブロックからの出力であるクロック信号、8はセレクタ
ー回路6の出力信号、CVDD,CVSS,AVDD,
AVSS,DVDD,DVSSはそれぞれ水晶発振回路
1とセレクター回路6、1ビットDA変換器2、1ビッ
トDA変換器とセレクター回路以外のロジック回路3a
(水晶発振回路1からの水晶発振クロック4を加工する
ブロック5を含む)の各ブロックに電源電位、グランド
電位を供給する電源端子、グランド端子を示す。Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1A is a configuration diagram of a power supply of a system LSI according to Embodiment 1 of the present invention. FIG. 1 (a)
1, 1 is a crystal oscillation circuit, 2 is a 1-bit D / A converter, 3a is a logic circuit other than the 1-bit D / A converter 2 and the selector circuit 6, 4 is a crystal oscillation clock output from the crystal oscillation circuit 1, and 5 is a crystal. A block for processing the crystal oscillation clock 4 from the oscillation circuit 1, 6 a selector circuit,
Reference numeral 7 denotes a clock signal which is an output from a block for processing the crystal oscillation clock from the crystal oscillation circuit 1, 8 denotes an output signal of the selector circuit 6, CVDD, CVSS, AVDD,
AVSS, DVDD and DVSS are respectively a crystal oscillation circuit 1 and a selector circuit 6, a 1-bit DA converter 2, a 1-bit DA converter and a logic circuit 3a other than the selector circuit.
A power supply terminal and a ground terminal for supplying a power supply potential and a ground potential to each block (including a block 5 for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1) are shown.
【0024】図1(a)において、水晶発振回路1から
出力される水晶発振クロック4はセレクター回路6と1
ビットDA変換器2とセレクター回路6以外のロジック
回路3aに入力される。1ビットDA変換器2とセレク
ター回路6以外のロジック回路3aの内部に水晶発振回
路1からの水晶発振クロック4を加工するブロック5が
存在し、水晶発振回路1から出力される水晶発振クロッ
ク4は、この中にも入力され、周波数などの加工がなさ
れる。水晶発振回路1からの水晶発振クロック4をセレ
クター回路6の第1の入力端子に入力し、水晶発振回路
1からの水晶発振クロック4を加工するブロックからの
出力であるクロック信号7をセレクター回路6の第2の
入力端子に入力し、セレクター回路6の出力信号8を1
ビットDA変換器2に入力している。In FIG. 1A, the crystal oscillation clock 4 output from the crystal oscillation circuit 1 is supplied to the selector circuits 6 and 1.
It is input to a logic circuit 3 a other than the bit DA converter 2 and the selector circuit 6. A block 5 for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1 exists inside the logic circuit 3a other than the 1-bit DA converter 2 and the selector circuit 6, and the crystal oscillation clock 4 output from the crystal oscillation circuit 1 , Are also input, and processing such as frequency is performed. The crystal oscillation clock 4 from the crystal oscillation circuit 1 is input to a first input terminal of the selector circuit 6, and a clock signal 7, which is an output from a block for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1, is supplied to the selector circuit 6. And the output signal 8 of the selector circuit 6 is set to 1
It is input to the bit DA converter 2.
【0025】1ビットDA変換器2とセレクター回路6
以外のロジック回路3aの内部に水晶発振回路1からの
水晶発振クロック4を加工するブロック5が存在する
が、セレクター回路6は水晶発振回路1と同じ電源ブロ
ック内に存在し、これらの電源電位とグランド電位はそ
れぞれCVDD,CVSSと表されている電源端子、グ
ランド端子から供給されている。1-bit DA converter 2 and selector circuit 6
A block 5 for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1 exists inside the logic circuit 3a other than the logic circuit 3a, but the selector circuit 6 exists in the same power supply block as the crystal oscillation circuit 1, The ground potential is supplied from a power supply terminal represented by CVDD and CVSS and a ground terminal, respectively.
【0026】1ビットDA変換器2が水晶発振回路1か
らの水晶発振クロック4を直接使用するモード(基本モ
ード)において、セレクター回路6の電源を水晶発振回
路1の電源と同一電源にする構成を取っているために、
セレクター回路6の出力信号はノイズの多いロジック部
の電源電位(DVDD)からの影響を受けることがなく
なっている。In a mode (basic mode) in which the 1-bit DA converter 2 directly uses the crystal oscillation clock 4 from the crystal oscillation circuit 1, the power supply of the selector circuit 6 is set to the same power supply as the power supply of the crystal oscillation circuit 1. To take
The output signal of the selector circuit 6 is no longer affected by the power supply potential (DVDD) of the noisy logic section.
【0027】このことにより、1ビットDA変換器2の
アナログ特性を向上させることが可能になっている。As a result, it is possible to improve the analog characteristics of the 1-bit DA converter 2.
【0028】実施の形態1においては応用モードの応用
用途としてカラオケ用の音楽の再生などを想定している
ため、クロックとして高品質なものは要求されないこと
が多いとした。In the first embodiment, reproduction of music for karaoke is assumed as an application of the application mode, so that a high-quality clock is not often required.
【0029】しかし、今後、新たな用途が開拓されて、
応用モードのクロックとしても高品質なものは要求され
る可能性がある。このような例として、請求項2の実施
形態が存在する。However, new applications will be developed in the future,
A high-quality clock may be required as a clock in the application mode. As such an example, there is an embodiment of claim 2.
【0030】(実施の形態2)図1(b)は本発明の実
施の形態2のシステムLSIの電源供給の構成図であ
る。図1(b)において、1は水晶発振回路、2は1ビ
ットDA変換器、3bは1ビットDA変換器2とセレク
ター回路6と水晶発振回路1からの水晶発振クロックを
加工するブロック5以外のロジック回路、4は水晶発振
回路1から出力される水晶発振クロック、5は水晶発振
回路1からの水晶発振クロック4を加工するブロック、
6はセレクター回路、7は水晶発振回路1からの水晶発
振クロック4を加工するブロックからの出力であるクロ
ック信号、8はセレクター回路6の出力信号、CVD
D,CVSS,AVDD,AVSS,DVDD,DVS
S,CVDD1,CVSS1はそれぞれ水晶発振回路1
とセレクター回路6、1ビットDA変換器2、1ビット
DA変換器2とセレクター回路6と水晶発振回路1から
の水晶発振クロック4を加工するブロック5以外のロジ
ック回路3b、水晶発振回路1からの水晶発振クロック
4を加工するブロック5の各ブロックに電源電位、グラ
ンド電位を供給する電源端子、グランド端子を示す。(Embodiment 2) FIG. 1B is a configuration diagram of power supply of a system LSI according to Embodiment 2 of the present invention. In FIG. 1B, 1 is a crystal oscillation circuit, 2 is a 1-bit D / A converter, and 3b is a block other than the 1-bit D / A converter 2, the selector circuit 6, and the block 5 other than the block 5 that processes the crystal oscillation clock from the crystal oscillation circuit 1. A logic circuit, 4 a crystal oscillation clock output from the crystal oscillation circuit 1, 5 a block for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1,
6 is a selector circuit, 7 is a clock signal which is an output from a block for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1, 8 is an output signal of the selector circuit 6, CVD
D, CVSS, AVDD, AVSS, DVDD, DVS
S, CVDD1 and CVSS1 are crystal oscillation circuits 1 respectively.
A logic circuit 3b other than the block 5 for processing the crystal oscillation clock 4 from the 1-bit D / A converter 2, the 1-bit D / A converter 2, the selector circuit 6 and the crystal oscillation circuit 1; A power supply terminal and a ground terminal for supplying a power supply potential and a ground potential to each block of the block 5 for processing the crystal oscillation clock 4 are shown.
【0031】図1(b)において、セレクター回路6は
水晶発振回路1と同じ電源ブロック内に存在し、これら
の電源電位とグランド電位はそれぞれCVDD、CVS
Sと表されている電源端子、グランド端子から供給され
ているだけではなく、水晶発振回路1からの水晶発振ク
ロック4を加工するブロック5の電源電位とグランド電
位はそれぞれCVDD1、CVSS1と表されている電
源端子、グランド端子から供給されている。In FIG. 1B, the selector circuit 6 exists in the same power supply block as the crystal oscillation circuit 1, and these power supply potentials and ground potentials are CVDD and CVS, respectively.
The power supply potential and the ground potential of the block 5 for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1 as well as the power supply terminal and the ground terminal represented by S are represented as CVDD1 and CVSS1, respectively. Power terminal and ground terminal.
【0032】この構成のため、1ビットDA変換器2の
アナログ特性を向上させることが可能になっているばか
りでなく、応用モードにおいても水晶発振回路1からの
水晶発振クロック4を加工するブロック5がノイズの多
いロジック部の電源電位(DVDD)からの影響を受け
ることがなくなっている。このことにより、基本モード
ばかりでなく、応用モードにおいても1ビットDA変換
器2のアナログ特性を向上させることが可能になってい
る。With this configuration, not only can the analog characteristics of the 1-bit DA converter 2 be improved, but also the block 5 for processing the crystal oscillation clock 4 from the crystal oscillation circuit 1 in the application mode. Are no longer affected by the power supply potential (DVDD) of the noisy logic section. This makes it possible to improve the analog characteristics of the 1-bit DA converter 2 not only in the basic mode but also in the application mode.
【0033】本発明において、DA変換器として1ビッ
トDA変換器を例にして説明してきたが、無論1ビット
DA変換器に限定されるものではない。In the present invention, a 1-bit D / A converter has been described as an example of a D / A converter. However, the invention is not limited to a 1-bit D / A converter.
【0034】[0034]
【発明の効果】以上のように、本発明は1ビットDA変
換器に水晶発振回路からの水晶発振クロックが入力され
るだけではなく、水晶発振回路からの水晶発振クロック
を加工するブロックを有し、前記水晶発振回路からの水
晶発振クロックを加工するブロックからの出力であるク
ロック信号と水晶発振回路からの水晶発振クロックとが
セレクター回路に入力され、前記セレクター回路からの
出力信号が前記1ビットDA変換器に入力されるような
構成のシステムLSIにおいて、1ビットDA変換器の
アナログ特性を向上させる効果をもたらす。As described above, the present invention has a block for processing the crystal oscillation clock from the crystal oscillation circuit as well as inputting the crystal oscillation clock from the crystal oscillation circuit to the 1-bit DA converter. A clock signal, which is an output from a block for processing a crystal oscillation clock from the crystal oscillation circuit, and a crystal oscillation clock from the crystal oscillation circuit are input to a selector circuit, and an output signal from the selector circuit is the one-bit DA signal. In a system LSI configured to be input to the converter, an effect of improving the analog characteristics of the 1-bit DA converter is provided.
【図1】本発明の実施の形態のシステムLSIの電源供
給の構成図FIG. 1 is a configuration diagram of power supply of a system LSI according to an embodiment of the present invention;
【図2】1ビットDA変換器をシステムLSIに搭載す
る場合の電源供給の構成図FIG. 2 is a configuration diagram of power supply when a 1-bit DA converter is mounted on a system LSI;
【図3】従来のシステムLSIの電源供給の構成図FIG. 3 is a configuration diagram of power supply of a conventional system LSI.
1 水晶発振回路 2 1ビットDA変換器 3a 1ビットDA変換器とセレクター回路以外のロジ
ック回路 3b 1ビットDA変換器とセレクター回路と前記水晶
発振回路からの水晶発振クロックを加工するブロック以
外のロジック回路 4 水晶発振回路から出力される水晶発振クロック 5 水晶発振回路からの水晶発振クロックを加工するブ
ロック 6 セレクター回路 7 水晶発振回路からの水晶発振クロックを加工するブ
ロックからの出力であるクロック信号 8 セレクター回路の出力信号Reference Signs List 1 crystal oscillation circuit 2 1-bit DA converter 3a logic circuit other than 1-bit DA converter and selector circuit 3b logic circuit other than 1-bit DA converter, selector circuit and block for processing crystal oscillation clock from the crystal oscillation circuit 4 Crystal oscillation clock output from crystal oscillation circuit 5 Block for processing crystal oscillation clock from crystal oscillation circuit 6 Selector circuit 7 Clock signal output from block for processing crystal oscillation clock from crystal oscillation circuit 8 Selector circuit Output signal
Claims (2)
前記水晶発振回路からの水晶発振クロックを加工するブ
ロックと、前記水晶発振回路の出力又は前記ブロックの
出力のいずれかを選択し前記1ビットDA変換器に出力
するセレクター回路とを備え、 前記水晶発振回路の電源、前記1ビットDA変換器の電
源、及び前記水晶発振回路からの水晶発振クロックを加
工するブロックの電源は、相互に電気的に独立して構成
され、かつ前記セレクター回路の電源は前記水晶発振回
路の電源と同一電源となるよう構成されたことを特徴と
するシステムLSI。A crystal oscillator circuit, a 1-bit D / A converter,
A block for processing a crystal oscillation clock from the crystal oscillation circuit, and a selector circuit for selecting either the output of the crystal oscillation circuit or the output of the block and outputting the output to the 1-bit D / A converter. The power supply for the circuit, the power supply for the 1-bit D / A converter, and the power supply for the block that processes the crystal oscillation clock from the crystal oscillation circuit are electrically independent of each other, and the power supply for the selector circuit is A system LSI characterized in that the power supply is the same as the power supply of the crystal oscillation circuit.
工するブロックの電源を、前記水晶発振回路の電源、前
記1ビットDA変換器の電源及びその他のロジック部の
電源と電気的に独立するよう構成された請求項1記載の
システムLSI。2. A power supply of a block for processing a crystal oscillation clock from a crystal oscillation circuit is electrically independent from a power supply of the crystal oscillation circuit, a power supply of the 1-bit D / A converter, and a power supply of other logic units. The system LSI according to claim 1, wherein the system LSI is configured.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32774097A JP3216594B2 (en) | 1997-11-28 | 1997-11-28 | System LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32774097A JP3216594B2 (en) | 1997-11-28 | 1997-11-28 | System LSI |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163723A JPH11163723A (en) | 1999-06-18 |
| JP3216594B2 true JP3216594B2 (en) | 2001-10-09 |
Family
ID=18202458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32774097A Expired - Fee Related JP3216594B2 (en) | 1997-11-28 | 1997-11-28 | System LSI |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3216594B2 (en) |
-
1997
- 1997-11-28 JP JP32774097A patent/JP3216594B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163723A (en) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3469326B2 (en) | Digital to analog converter | |
| US8487797B2 (en) | Audio clocking in video applications | |
| JPH1155121A5 (en) | ||
| JPH07212234A (en) | DA converter and frequency synthesizer using the same | |
| JP2005510110A (en) | Sigma delta modulation | |
| JPH11168384A (en) | D / A converter | |
| JP2002026734A (en) | Digital/analog converter and digital/analog conversion method | |
| JP3216594B2 (en) | System LSI | |
| JPH11112245A (en) | Digital switching amplifier | |
| US6664841B1 (en) | Method and apparatus for conditioning an analog signal | |
| JP3185963B2 (en) | Speaker drive circuit | |
| JP3927478B2 (en) | D / A converter | |
| JP3388173B2 (en) | Feedback circuit | |
| CN1939023A (en) | Transmission signal producing apparatus | |
| JP3145860B2 (en) | DA converter | |
| JP5248425B2 (en) | Current switch circuit and digital-analog converter using the same | |
| JP3448508B2 (en) | Data transmission system | |
| JP7433758B2 (en) | digital power amplifier circuit | |
| JP2780421B2 (en) | Noise shaping type quantization device | |
| JPH05308286A (en) | D/a converter | |
| JP2591286B2 (en) | DA converter | |
| JP2629986B2 (en) | Satellite receiver | |
| JPH1174787A (en) | Phase locked loop circuit | |
| JPH11298333A (en) | Voice synthesizer | |
| Midya | Generation of variable frequency digital pwm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |