JP3222882B2

JP3222882B2 - 表示パネル駆動用ドライバ駆動方法および表示装置

Info

Publication number: JP3222882B2
Application number: JP11483790A
Authority: JP
Inventors: 宏之真野; 智小沼; 雅明北島; 利男二見; 孝次高橋; 勉古橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-04-27
Filing date: 1990-04-27
Publication date: 2001-10-29
Anticipated expiration: 2016-10-29
Also published as: JPH0411282A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、表示装置に係り、特に、ドットマトリクス
系表示パネルを用いて表示する表示装置および表示パネ
ルの表示装置のドライバ駆動方法に関する。

［従来の技術］従来の液晶表示装置は、マトリクス状の液晶パネル
と、コモン側を駆動するコモンドライバと、カラム側を
駆動するカラムドライバとからなる液晶パネルモジュー
ルに対して、液晶表示コントローラから、マトリクス状
液晶パネルを表示駆動するための表示同期信号と、表示
データを出力し、これにより、液晶パネルを表示駆動す
る構成となっている。この従来の液晶表示装置を第２図
および第３図に示す。

第２図において、液晶表示コントローラ１は、液晶パ
ネルの１水平ライン表示用の表示データD0〜７を表示デ
ータ線６を介して順次シリアルにカラムドライバ４に転
送する。カラムドライバ４は、表示信号線５中の信号線
５−２を介して送られ、表示データと同期している表示
データシフトクロックCL2により、この表示データを、
カラムドライバ４−1,4−2,4−3,4−４内部でシフト
し、ラッチしていく。１つのカラムドライバ４−１内の
表示データラッチがラッチし終ったところで、次段のカ
ラムドライバ４−２に対してキャリア信号▲▼を
キャリア信号線９−１を介して出力し、これを次段カラ
ムドライバ４−２が、表示データのシフト、ラッチ動作
のイネーブル信号として入力し、シフトラッチ動作を開
始する。以上の動作を、各カラムドライバ４−１〜４−
４が繰り返し行なう。

液晶パネル１水平ライン表示分の表示データをラッチ
し終ったところで、この１水平ライン分の表示データに
対応した電圧が液晶パネル２に出力され、コモンドライ
バ３より出力される１水平ラインを選択表示するために
出力される電圧との電位差により、液晶パネル２の液晶
セルが変位し、表示データが表示される。上記表示デー
タシフトクロックCL2、表示データD0〜７と各カラムド
ライバが出力するキャリア信号▲▼の出力タイミ
ングを第４図に示す。

［発明が解決しようとする課題］上記従来技術では、カラムドライバ４を駆動する表示
同期信号の周波数を高くし、表示データの転送速度を速
くしようとすると、次のような問題があった。

すなわち、カラムドライバは、その半導体集積回路と
しての特性により、カラムドライバに入力する表示同期
信号に対して、それから出力するキャリヤ信号▲
▼の出力が遅延する。一方、表示データの転送について
は、その転送速度が一定であるから、後段のドライバに
おいて表示データ取込のタイミングが狂わないようにす
るため、各カラムドライバにおいて生じる遅延時間を吸
収し得る周期となるようにクロック周波数を低くして、
転送速度を遅くしなければならないという制約を受ける
こととなる。そのため、第２図に示すように、液晶パネ
ル２を表示する際に、カラムドライバ４を直列配置し
て、表示データを転送する表示同期信号５中の表示デー
タシフトクロクCL2の周波数は、キャリア信号▲
▼の変位時間よりも十分に長い周期の一定周波数になら
ざるを得ない。この結果、従来の技術では、表示データ
の転送速度を速くすることができないという問題が生じ
ている。

本発明の目的は、表示データの転送を高速に行なえ
る、ドットマトリクス形の表示装置、および、それを駆
動するための方法を提供することにある。

［課題を解決するための手段］上記目的を達成するため、本発明は、複数段接続され
て、表示パネルを駆動する各ドライバについて、それぞ
れの内部のシフトレジスタにおけるシフト量に相当する
量を、各ドライバに供給される表示データシフトクロッ
クを各ドライバ対応に順次計数して求め、求めたシフト
量に相当する量に基づいて、現在表示データを取り込ん
でいるドライバから次段ドライバに対してシフトイネー
ブル信号を出力する時点を検出し、この検出された時点
から、当該ドライバから次段ドライバに出力されるシフ
トイネーブル信号の出力遅延時間より長い時間として予
め定めた時間、表示データシフトクロックの供給を遅延
させることを特徴とする。

また、本発明は、複数段接続されて、表示パネルを駆
動する各ドライバに、上位装置からの表示データを転送
する際に、現在表示データを取り込んでいるドライバに
おける表示データ取り込み終了後、当該ドライバから次
段ドライバに出力されるシフトイネーブル信号の出力遅
延時間より長い時間として予め定めた時間、ドライバが
表示データを取り込むためのクロック信号の出力を抑止
すると共に、その間に上位装置側から送られる表示デー
タをこれに合わせて遅延させて、ドライバへの転送を抑
止し、上記クロック信号の抑止が解除されたとき、該表
示データの転送を再開することを特徴とする。

ここで、表示データおよび同期信号（クロック）の抑
止は、これらの周波数の一時的な変換と考えてもよい。
すなわち、本発明は、表示パネルを表示するための表示
同期信号と表示データの転送周波数を、ドライバに対す
る表示データの転送途中で一時的に変化させて、変換表
示同期信号、変換表示データとして出力することによ
り、上記課題を解決する。

また、本発明は、上記目的を達成するため、表示パネ
ルと、複数段接続されて、表示パネルを駆動するドライ
バと、上位装置からの表示データを同期信号と共にドラ
イバに転送する表示コントローラとを備え、かつ、現在表示データを取り込んでいるドライバにおける表
示データ取り込み終了後、当該ドライバから次段ドライ
バに出力されるシフトイネーブル信号の出力遅延時間よ
り長い時間として予め定めた時間、ドライバが表示デー
タを取り込むための同期信号の出力を抑止する同期信号
転送制御手段と、その間に上位装置側から送られる表示
データをこれに合わせて遅延させて、ドライバへの転送
を抑止し、上記同期信号の抑止が解除されたとき、該表
示データの転送を再開する表示データ転送制御手段とを
備えることを特徴とする表示装置を提供する。

また、本発明は、上記目的を達成するため、表示パネ
ルと、複数段接続されて、上位装置からの表示データを
同期信号と共に受けて、表示パネルを駆動するドライバ
とを備える表示装置であって、現在表示データを取り込んでいるドライバにおける表
示データ取り込み終了後、当該ドライバから次段ドライ
バに出力されるシフトイネーブル信号の出力遅延時間よ
り長い時間として予め定めた時間、ドライバが表示デー
タを取り込むための同期信号の出力を抑止する同期信号
転送制御手段と、その間に上位装置側から送られる表示
データをこれに合わせて遅延させて、ドライバへの転送
を抑止し、上記同期信号の抑止が解除されたとき、該表
示データの転送を再開する表示データ転送制御手段とを
備えること特徴とする表示装置を提供する。

なお、本発明では、表示パネルとして、例えば、液晶
パネルを用いることができる。また、カラー表示を行な
える表示パネルにも適用することができる。

［作用］本発明は、複数段接続されて、表示パネルを駆動する
各ドライバ、特にカラムドライバに、上位装置からの表
示データを転送する際に、現在表示データを取り込んで
いるドライバの表示データ取り込み後、次段のドライバ
が表示データを取り込み可能となるまでの間、ドライバ
が表示データを取り込むためのクロック信号の出力を抑
止する。この抑止により、この間は、次段のドライバが
表示データ取り込み可能状態となっても、表示データの
取り込みは行なわれない。従って、データの不正確な取
り込みが防止される。

現在表示データを取り込んでいるドライバの表示デー
タ取り込み後、次段のドライバが表示データを取り込み
可能となるまでの間は、例えば、カウンタ回路を用い
て、各ドライバの表示データ取り込み開始と同期して上
記クロック信号の計数を開始し、計数値が、各ドライバ
が表示データの取り込みに要する時間に相当する一定値
に達する第１の時点、および、その時から、予め設定さ
れた次段のドライバが表示データの取り込み可能となる
時間に相当する値になる第２の時点を検出することによ
り、決定することができる。

この第１の時点と第２の時点とを用いて、上記クロッ
ク信号を各ドライバに転送することを抑止することがで
きる。

また、本発明は、上記クロックの転送抑止と共に、ク
ロックの転送抑止中に上位装置側から送られる表示デー
タを、これに合わせて遅延させて、ドライバへの転送を
抑制する。この遅延は、抑止期間の長さに相当するクロ
ックパルス数に対応した段数のシフト回路により行なう
ことができる。この場合、シフト段数は、表示データを
転送すべきドライバの配置順位に応じて、累積して多く
なる。すなわち、シフト段数をｍ段とし、ドライバの配
置段数をｎ段とすると、ｍ×（ｎ−１）段となる。ここ
で、ｎ＝１である最初のドライバについては、シフト段
数が０となり、表示データは、遅延することなく送られ
る。そして、２番目以降のドライバについては、その順
位が後になる毎に、ｍ段ずつシフト数が増加する。

このようにして、複数段のドライバに表示データを順
次転送する場合に、ドライバ間で連続して表示データを
遅れないとき、すなわち、次段のドライバに送るために
待ち時間が生じる場合でも、表示データを遅延させて保
持するため、上位装置側では、表示タをドライバの取り
込みに同期して連続的に転送することができる。従っ
て、待ち時間の周期にあわせて、転送する場合に比べ、
高速に表示データを転送することができる。

［実施例］以下、本発明の実施例について、図面を参照して説明
する。

第１図、第５図および第6A図に本発明の第１の実施例
の構成を示す。

本実施例は、横640ドット×縦320ドットの液晶パネル
２を用いた表示装置であって、その他に、液晶表示コン
トローラ１、コモンドライバ３、カラムドライバ４およ
び表示信号変換回路10を備えている。なお、コモンドラ
イバ３は、本実施例では、図面の表記を簡略化するた
め、２台を図示してあるが、必ずしも２台だけ構成され
るものではない。また、本発明を限定するものではない
が、縦方向を２分割して駆動することも含むものであ
る。

液晶表示コントローラ１は、水平同期信号（以下CL1
と略記する）、表示データシフトクロック（以下CL2と
略記する）および垂直同期信号（以下FLMと略記する）
の表示同期信号と、交流化信号（以下Ｍと略記する）
と、表示データD0〜７とを、対応する表示信号線５−１
〜５−４と表示データ線６を介して出力する。

表示信号変換回路10は、第6A図に示すように、カウン
タ回路100と、クロックマスク回路200と、シフト回路群
300とを備えて構成され、上位装置からの表示データを
同期信号と共にドライバに転送する。

カウンタ回路100は、CL2を入力して、カウントし、カ
ラムドライバ４がキャリア信号（以下▲▼と略記
する）をキャリア信号線９−１を介して出力するタイミ
ングを検出して、検出信号を出力する。この検出は、後
述するように、CL2をカラムドライバ４内のシフトレジ
スタのシフト量に相当する一定値（既知の値）を計数す
ることにより行ない、予め設定される。次段のドライバ
が表示データの取り込み可能となる時間に相当する間、
この検出信号を継続して出力する。

クロックマスク回路200は、通常、前記CL2を入力し、
同じ周波数クロックを出力しているが、前記検出信号に
より入力CL2をマスクし、カラムドライバ４出力の▲
▼の出力ディレイ時間Tdelayよりも長い時間、タイ
ミングを遅延させたTclockパルスに変換し、変換表示デ
ータシフトクロック（以下CL2′）７−２として出力す
る。

シフト回路群300は、前記検出信号により、▲
▼出力変化時の表示データを、CL2′と同期した変換表
示データとして出力するためにシフトさせると共に、CL
1、FLM、Ｍ等の表示同期信号についても、CL2′に同期
させるためシフトさせて、CL1′,FLM′,M′として各々
対応する表示データ線８、表示信号線７−１〜７−４を
介して出力する。

液晶パネル２のコモン側を駆動するコモンドライバ３
に対し、上記表示信号変換回路10から表示信号線７−1,
7−３および７−４が接続されて、CL1′,FLM′および
Ｍ′が送られる。一方、液晶パネル２のカラム側電極を
駆動するカラムドライバ４−１〜４−４に対し、表示信
号変換回路10から、表示信号線７−1,7−２および７−
４と、表示データ線８とが接続されて、CL1′,CL2′お
よびＭ′と、表示データD0〜７が送られる。

上記したカウンタ回路100およびクロックマスク回路2
00で、当該段のカラムドライバｉの表示データ取り込み
後、次段のカラムドライバ（ｉ＋１）が表示データを取
り込み可能となるまでの間、カラムドライバ４が表示デ
ータを取り込むための同期信号の出力を抑止する同期信
号転送制御手段が構成される。また、シフト回路群300
で、その間に液晶表示コントローラ１を介して上位装置
側から送られる表示データをこれに合わせて遅延させ
て、カラムドライバ４への転送を抑止し、上記同期信号
の抑止が解除されたとき、該表示データの転送を再開す
る表示データ転送制御手段が構成される。

次に、上記のように構成される本実施例の表示装置の
動作について第７図〜第９図をも参照して説明する。な
お、各信号および表示データには、対応関係を示すた
め、信号線およびデータ線の符号を付記してある。

第７図は、上記カラムドライバ４−1,4−2,4−3,4−
４に入力するCL1′,CL2′および変換表示データと、各
カラムドライバが出力する▲▼とのタインミング
を示す。

各カラムドライバ４−1,4−2,4−3,4−４の液晶パネ
ル２のカラム側電極駆動端子（以下Y1−160）は、160本
あり、これを駆動するための変換表示データD0〜７は、
CL2′の１クロックで８ビットデータ転送されるので、C
L2′の20クロックで１カラムドライバ用の160ドットの
表示データがカラムドライバ内にラッチされる。よっ
て、CL2′の20クロック、40クロック、60クロック、80
クロックで、各カラムドライバ４−１〜４−４より、そ
れぞれのキャリア信号線９−１〜９−４に出力される▲
▼信号が、次々とイネーブルとなり、CL1′のパ
ルスの立下がりでリセットされ、ディスイネーブルとな
る。

表示信号変換回路10に入力するCL2および表示データD
0〜７と、出力するCL2′および変換表示データD0〜７
と、▲▼のタイミングとを第８図に示す。

このCL2について、カウント20,40,60,80の点をａとし
た時、前述のカウンタ回路100が、このａ点をカウント
検出して、検出信号を出力する。前述のクロックマスク
回路200は、このａ点検出信号により、CL2をマスクし、
出力CL2′をTclock1から、Tdelayよりも周期の長いTclo
ck2となるように変換して出力する。

また、これと同時に、前述のシフト回路300も、ａ点
の表示データ８のDa以降のＤ（ａ＋１）、Ｄ（ａ＋
２），…をシフトし、ａ点からTclock2時間後のｂ点（C
L2′のカウント21,41,61,81の点）以後で、ラッチでき
るよう遅延させて、変換表示データ８として出力する。
また、この時、このシフト回路300は、前記ａ点検出信
号により、CL1,FLMおよびＭを、Tclock2の時間シフトし
て、CL2′,FLM′およびＭ′として、カラムドライバ４
−1,4−2,4−３および４−４が正常動作できるタイミン
グで出力する。

ここで、CL2′は、通常、周期Tclock1で出力され、ａ
点検出後１周期はTclock2で出力され、ｂ点以後は、再
び周期Tclock1にもどる。カラムドライバ４−1,4−2,4
−３および４−４出力の▲▼の出力遅延時間をTd
elayとすると、Tclock1,Tclock2は、 Tclock1＜Tdelay＜Tclock2 の関係になるように設定する。

なお、表示信号変換回路10を用いずに前記液晶パネル
２を表示駆動しようとすると、第９図のように、CL2の
周期をTclock3として、 Tdelay＜Tclock3 とする必要がある。

以上の実施例は、ドットマトリクスフラットパネルと
して液晶パネルを用いた場合の例であるが、本発明は、
これに限定されず、他の種類のドットマトリクスフラッ
トパネルに対しても同様に適用することができる。これ
は、以下の実施例についても同様である。

次に、上述した実施例を含めて、本発明に好適に用い
られる表示信号変換回路の一実施例について、第6B図〜
第6E図を参照して説明する。

本実施例の表示信号変換回路は、各カラムドライバ４
−１〜４−４の表示データ取り込み開始と同期して上記
クロック信号の計数を開始し、計数値が、各カラムドラ
イバ４−１〜４−４が表示データの取り込みに要する時
間に相当する一定値に達する第１の時点、および、その
時から、予め設定された次段のカラムドライバが表示デ
ータの取り込み可能となる時間に相当する値になる第２
の時点を検出するカウンタ回路100と、上記検出信号に
より、第１の時点から第２の時点までの間、上記CL2が
各カラムドライバ４−１〜４−４に転送されることを抑
止するクロックマスク200と、表示データおよび各種同
期信号を遅延させる、複数のシフト回路を有するシフト
回路群300を備えて構成される。

カウンタ回路100は、CL2をカウントする５ビット同期
カウンタ110と、そのQ2およびQ4出力とQ3の反転出力と
の論理積をとるアンドゲート回路120と、このアンドゲ
ート回路120の出力をデータ入力としてCL2のクロックで
取り込むＤ−フリップフロップ回路130と、このフリッ
プフロップ回路130の出力とアンドゲート回路120の出
力との論理和否定をとるノアゲート回路140と、このノ
アゲート140の出力とCL1との論理和を取って上記５ビッ
ト同期カウンタ110のクリア信号とするオアゲート回路1
50と、CL1をリセット信号とし、アンドゲート120の出力
をクロックとして動作するカウンタ160を形成するＤ−
フリップフロップ回路161,162とを備えて構成される。

上記５ビット同期カウンタ110は、例えば、第6C図に
示すように構成される。この５ビット同期カウンタ110
は、Q0〜Q4の出力に対応する５段のＤ−フリップフロッ
プ回路111−１〜111−５と、フリップフロップ回路111
−２〜1115への桁上がりを制御する排他オアゲート回路
112−１〜112−４およびナンドゲート回路113−１〜113
−３と、入力クロックを反転するインバータ114とを備
えて構成される。

クロックマスク回路200は、CL2と上記カウンタ回路10
0のアンドゲート回路120の出力との論理積をとるアンド
ゲート回路210を有する。

シフト同期群300は、同一構成の11本のシフト回路300
−０〜10を並列に配置して構成され、その内、300−０
〜７の８本がデータ用に用いられ、300−８〜10の３本
がCL1′,FLM′およびＭ′の表示信号用に用いられる。

シフト回路300−０は、上記第１の時点から第２の時
点までの間のクロック信号のパルス数分表示データをシ
フトさせるシフタを、ドライバの段数より１少ない段数
分縦列接続して構成されるシフタ部310と、上記クロッ
クが抑止される毎に、シフトされない表示データ、つい
でシフタの縦列順に各シフタの出力を順次選択して、転
送出力するセレクタ部320とを有している。

シフタ部310は、４つのＤ−フリップフロップ回路301
を縦列接続した４段シフタ311,312および313を、この順
に縦列接続して構成される。

なお、シフタ部310は、第6F図に示すように、ライン
メモリを用いて構成することもできる。

セレクタ部320は、シフトされないデータ入力DATA0、
４段シフタ311から出力されるデータ６−１、４段シフ
タ312から出力されるデータ６−２および４段シフタ313
から出力されるデータ６−３を、上記カウンタ回路100
のＤ−フリップフロップ161,162の出力によりゲート制
御されて選択的に出力する、アンドゲート回路を用いた
セレクタ321〜324と、それらの出力の論理輪をとるオア
ゲート回路325とを有している。セレクタ部320の選択枝
が４であるのは、カラムドライバ４−１〜４−４に対応
させているためである。すなわち、各カラムドライバ４
−１〜４−３での遅延が累積されることに対応するもの
である。

次に、本実施例の表示信号変換回路の動作について説
明する。

第6D図は、CL1,CL2および表示データDATA0と、セレク
タ部320の各セレクタ321〜324のオンタイミングと、シ
フト回路シフト回路群300のシフト回路300−０から出力
される表示データDATA0′との関係を示す。また、第6E
図は、CL2と表示データDATA0およびシフトDATAと、CL2
マスク信号と、５ビット同期カウンタ出力およびカウン
タリセットと、CL2′および表示データDATA0′との関係
を示す。なお、第6D図および第6E図では、信号線との対
応関係を明確にするため、信号線の符号を付記してあ
る。

また、本実施例では、８ビット分の表示データがパラ
レルに転送されるが、以下の説明を簡単にするため、DA
TA0の１ビット分についてのみ示す。

液晶パルスの１水平ライン分のデータをカラムドライ
バ４−１〜４−４に送る場合、先ず、CL1が出力され
る。これにより、５ビット同期カウンタ110、Ｄ−フリ
ップフロップ161および162がリセットされる。この状態
では、カウンタ160の各フリップフロップ回路161および
162のＱ出力がローレベルであるため、シフト回路300−
０（300−１〜10も同様、以下同じ。）のセレクタ部320
では、セレクタ321のみが出力可能状態（オン状態）に
なる。すなわち、DATA0（表示データ線６）が選択され
る。

この後、５ビット同期カウンタ110はCL2をその立ち下
がりで計数する。また、シフタ部310の各フリップフロ
ップ301にもCL2がクロックとして供給され、DATA0を取
り込んでCL2と同期してDATA0のシフトが行なわれる。

次に、データDATA0がD152まで送られ、５ビット同期
カウンタ110の計数値が20、すなわち、二進法表記で“0
0101"になると、CL2マスク信号が出力される。これを受
けて、クロックマスク回路200は、それまで通過させて
いたCL2の通過を阻止する。また、フリップフロップ回
路130の出力がハイレベルとなる。さらに、フリップ
フロップ回路161のＱ出力がハイレベルとなる。

このフリップフロップ回路161のＱ出力がハイレベル
になると、セレクタ部320のセレクタ321はオフに変わ
り、セレクタ322のみがオン状態となる。従って、４段
シフタ311の出力である表示データ線６−１が選択され
る。

４段シフタ311は、この状態では、D128〜D152までの
４ビット分のデータが各段のフリップフロップ301に順
に格納されている。この後、CL2に同期して、D160以降
のデータが順次取り込まれると共に、D128〜D152のデー
タが順次シフトして出力される。なお、このビットのシ
フトが行なわれている間に、カラムドライバ４−２がデ
ータの入力可能状態となっても、クロックマスク回路20
0によりCL2の出力が抑止されているので、この抑止期間
中は、表示データがカラムドライバ４−２に取り込まれ
ることはない。これらの様子は、第6E図に示されてい
る。

次に、５ビット同期カウンタ110の計数値が24、すな
わち二進法表記で“00011"になると、CL2マスク信号11
−１がローレベルに変わる。これにより、クロックマス
ク回路の抑止が解除され、CL2がCL2′として出力され
る。また、ノアゲート140の入力が共にローレベルとな
るので、５ビット同期カウンタ110がクリアされる。

この状態では、フリップフロップ161および162の状態
は変化しない。従って、セレクタ322のオン状態が保持
される。このため、４段シフタ311の表示データ線６−
１からD160以降の表示データがDATA0′として出力され
る。この時、上述したように、CL2′にはCL2′がそのま
ま出力されているので、カラムドライバ４−２は、D160
以降のデータを順次取り込む。

そして、５ビット同期カウンタ110の計数値が再び20
になると、CL2マスク信号11−１がオンとなり、上述し
たようにCL2のマスクが行なわれると共に、セレクタ部3
20の切り換えが行なわれる。

すなわち、上述の状態では、ハイレベルとなっていた
フリップフロップ回路161のＱ出力がローレベルに変わ
り、これに伴って、フリップフロップ回路162のＱ出力
がハイレベルとなる。従って、セレクタ322がオフとな
り、セレクタ323のみがオン状態となる。これに伴っ
て、４段シフタ312の出力である表示データ線６−２が
選択される。

この後は、上述した動作と同様に動作して、カラムド
ライバ４−３がD320からの表示データの取り込みを行な
う。さらに、同期の動作を繰り返して、カラムドライバ
４−４がD480からの表示データの取り込みを行なう。こ
の様子を第6D図に示す。

以上のようにして、本実施例では、表示データの取り
込みが前段のカラムドライバから後段のカラムドライバ
に切り換わる際に、切り換えに要する時間、すなわち、
キャリア信号の変位時間を十分に含む期間中、表示デー
タをシフト回路にてバッファするので、液晶表示コント
ローラ１は、表示データの転送をそのまま続行すること
ができる。従って、表示データの転送をカラムドライバ
の切り換えに要する時間に合せる必要がなく、表示デー
タの高速転送が実現できる。

次に、本発明の第２の実施例について、第10図および
第11図を参照して説明する。

本実施例は、RGB縦ストライプ形のカラー液晶パネル1
2を用いた表示装置であって、その他に、カラー液晶表
示コントローラ21、コモンドライバ23、カラムドライバ
24および表示信号変換回路30を備えて構成される。

カラー液晶表示コントローラ21は、RGB縦ストライプ
形のカラー液晶パネル12のコモン側電極を駆動するコモ
ンドライバ23と、カラム側電極を駆動するカラムドライ
バ24に対し、カラー表示同期信号およびカラー表示デー
タを、各々信号線13および表示データ線14を介して出力
する。表示信号変換回路30は、これらを変換カラー表示
同期信号と変換カラー表示データに変換して、信号線16
および表示データ線17を介してコモンドライバ23および
カラムドライバ24に出力する。

なお、本実施例の構成要素であるコモンドライバ23、
カラムドライバ24および表示変換回路30は、カラー表示
のためR,G,Bの３種類の表示データを扱うことを除いて
は、前述した第１図に示した対応する構成要素のものと
同様に構成される。例えば、表示信号変換回路30は、特
に図示しないが、第6A図に示す表示信号変換回路10の各
構成要素に相当する、カウンタ回路、クロックマスク回
路およびシフト回路を備えて構成される。従って、これ
らの構成要素の詳細については説明を繰り返さない。

次に、本実施例の動作について説明する。

第11図に、カラー表示同期信号中のカラー表示データ
シフトクロック（以下CCL2）と、カラー表示データ（以
下CD0−７）と、変換カラー表示同期信号中の変換カラ
ー表示データシフトクロック（以下CCL2′）と、変換カ
ラー表示データ（以下CD0−７′）と、カラムドライバ
４出力のキャリア信号（以下▲▼）のタイミング
を示す。なお、第11図において、信号線との関係を明確
にするため、信号線および表示データ線の符号を付記し
てある。

第11図において、表示データ線14を介して出力される
CD0−７は、CCL2に同期して表示信号変換回路30に入力
される。カラー表示データCD0−７は、赤色、緑色、青
色の表示データR,G,Bの順に転送され、カラー液晶パネ
ル12上では、R,G,Bのデータで１画素を表示する。表示
信号変換回路30内のカウンタ回路（第6A図のカウンタ回
路100に相当）で、キャリア信号線９に出力されるカラ
ムドライバ４の▲▼の出力点ａ点を検出し、（ａ
＋１）点までのCD0−７のデータ、Ｒ（ａ＋１）,G（ａ
＋１）,B（ａ＋１）をシフト回路（第6A図のシフト回路
300に相当）でシフトし、CCL2′に同期するように、CD0
−７′として出力する。また、クロックマスク回路（第
6A図のクロックマスク回路200に相当）は、入力するCCL
2のａ点から（ａ＋１）点までのクロックをマスクし、C
CL2′として出力する。

これにより、周期Tclock3で１画素分のカラー表示デ
ータ（R,G,B各１ドットで構成）を転送するが、１ドッ
ト表示データ転送の最短時間Tclock1が▲▼の出
力遅延時間Tdelayよりも短くても、CCL2′がａ点よりTc
lock2時間のタイミングを遅らせた周期のパルスを出力
し、CD0−７′のカラー表示データを、前段カラムドラ
イバ４につづいて、連続して次段のカラムドライバ４で
確実にシフトラッチできるようにしている。

本実施例でのａ点は、CD0−７でカラー表示データＢ
の位置にあるが、他カラー表示データ位置ＲまたはＧの
位置に存在しても、CD0−７′にカラー表示データが連
続して出力され、かつ、これに同期したCCL2′が出力さ
れる。

なお、前述の各信号の周期の関係は、下記のようにな
る。

Tclock1＜Tdelay＜Tclock3＜Tclock2 本実施例では、第11図のように、 4Tclock1≦Tclock3 としてある。また、前述の表示信号変換回路10は、CCL2
以外のカラー表示同期信号についても、シフト回路にて
カラー液晶パネルを駆動表示できるタイミングにシフト
変換して、出力する。

次に、本発明の第３および第４の実施例について第12
図および第13図を参照して説明する。

第12図に示す実施例は、上記第１の実施例に示す表示
信号変換回路を内蔵した液晶コントローラ19を用いる例
である。他の構成要素は、第１の実施例と同じである。

本実施例の液晶コントローラ19は、第12B図に示すよ
うに、上述した第１図のものと同じ液晶表示コントロー
ラ１と、カウンタ回路100と、クロックマスク回路200
と、シフト回路群300とを備えて構成される。

また、第13図に示す実施例は、上記第２の実施例に示
す表示信号変換回路を内蔵したカラー液晶表示コントロ
ーラ18を用いる例である。他の構成要素は、第２の実施
例と同じである。

本実施例の液晶コントローラ18は、第13B図に示すよ
うに、上述した第10図に示すものと同様のカラー液晶表
示コントローラ21と、カウンタ回路100と、クロックマ
スク回路200と、シフト回路群300とを備えて構成され
る。

第12図および第13図に示す各実施例によれば、それぞ
れ、従来の液晶表示パネル、コモンドライバおよびカラ
ムドライバを用いて、液晶の高速表示駆動ができる。

上述したように、本発明の各実施例によれば、従来の
液晶装置での表示データ転送速度が、第９図に示すよう
に、１ドット１周期Tclock3であったのが、同じカラム
ドライバを用いても、表示信号変換回路を設けること
で、表示データ転送速度を、第８図に示すように、最
短、１ドット転送を１周期（Tclock1）の時間で転送す
ることになる。すなわち、 Tclock1＜Tdelay＜Tclock3, Tdelay＜Tclock2 の関係があり、しかも、Tclock2カラムドライバの台数
分のみであるから、結局、表示データ転送速度を従来よ
りも速くすることができる。

また、第２の実施例で示したようなカラー液晶装置
で、第９図に示すタイミングで駆動する従来のモノクロ
液晶パネルで用いていたカラムドライバを使用した時で
も、表示信号変換回路を設けることで、第11図のタイミ
ングチャートに示すように１ドット表示データの転送時
間は▲▼イネーブル出力時のみ１周期Tclock2（T
delay＜Tclock2とする）とし、他は１周期Tclock1（3Tc
lock≦Tclock3、第２実施例では4Tclock1＝Tclock3）
と、高速化が可能となり、従来のカラムドライバを用い
て、カラー液晶パネルを表示駆動できる。

上記各実施例の表示装置は、液晶コントローラを備え
ているが、これは、表示装置ではなく上位装置側に接続
することもできる。また、表示信号変換回路についても
上位装置側に設けるようにしてもよい。この場合には、
上位装置、例えば、中央処理装置、メモリ等を備えた情
報処理装置の本体側に表示コントローラおよび表示信号
変換回路が設けられ、これらを含めて、情報処理装置の
表示部を構成する。

次に、本発明の第５の実施例について第14図を参照し
て説明する。

第14図に示す実施例は、カラー液晶パネルに対して、
第11図に示す周期関係と同じ変換カラー表示データおよ
び変換カラー表示同期信号を信号線16および表示データ
線17を介してコモンドライド23およびカラムドライド24
に出力する例である。

CRT表示コントローラ31は、アドレスバス42、データ
バス41を介して、MPU40より送られてきた表示情報を変
換し、フレーム表示メモリ32を用いて、CRT表示用の表
示データ34および同期信号35に変換して出力する。

表示信号変換回路33は、第15図に示すように、データ
モジュール36とクロックモジュール37とを有している。
この表示信号変換回路33は、このCRT表示用の同期信号3
5の垂直同期信号（VSYNC）、水平同期信号（HSYNC）、
表示開始位置信号（BLANK）、表示データシフトドット
クロック（DOTCLOCK）を、内部のクロックモジュール37
を用いてカラー液晶用の変換カラー表示同期信号16に変
換出力し、CRT表示用のカラー表示データ34も、データ
モジュール36により、クロックモジュール37と同期をと
ってカラー液晶用の変換カラー表示データ17に変換出力
する。

次に本発明の第６の実施例について第16図を参照して
説明する。

カラー液晶表示コントローラ43は、アドレスバス42、
テータバス41を介して、MPU40より送られてた表示情報
を変換し、フレーム表示メモリ44を用いて、第11図に示
す周期関係と同じカラー液晶パネル表示用の変換カラー
表示データおよび変換カラー表示同期信号を生成または
変換して、信号線16および表示データ線17を介して、コ
モンドライバ23およびカラムドライバ24に出力する。

第17図に、カラー液晶表示コントローラ43の内部構成
を示す。

第17図において、MPUインターフェイスモジュール46
は、MPUからの表示信号の同期取込みを行う。クロック
モジュール47は、カラー液晶表示コントローラ43内部の
同期化用クロック信号を生成する。メモリインターフェ
イス48は、表示メモリ44にカラー液晶パネル表示データ
を格納および読み出す制御を主に行う。LCDインターフ
ェイスモジュール49は、カラー液晶パネル表示用同期を
とっての表示データ、同期信号を出力する。

上記各実施例では、カラムドライバに適用した例を示
したが、本発明は、コモンドライバにも適用することが
できる。

また、上記各実施例では、CL2の出力の抑止制御を、
表示信号変換回路において予め設定したタイミングで行
なっているが、カラムドライバ側からの情報に基づいて
行なう構成としてもよい。例えば、各カラムドライバの
キャリア信号の出力を検出して、CL2の出力の抑止制御
を行なうようにすることができる。

さらに、本発明は、独立の表示装置のみならず、この
ような表示装置を一部に有する装置についても含むもの
である。この種のものの一例を挙げれば、ワークステー
ション、パーソナルコンピュータ、ラップトップ型コン
ピュータ、ノート型コンピュータ、電子手帳等、また、
これらと同様の形態のワードプロセッサ、等が挙げられ
る。また、情報処理装置に限らず、テレビモニタ、計測
器、制御装置等の表示パルス等にも適用可能である。

［発明の効果］本発明によれば、表示パネルのカラムドライバの状態
如何によらず、表示データの転送を高速に行なうことが
できる効果がある。

【図面の簡単な説明】

第１図は本発明を液晶パネルを用いた表示装置に適用し
た第１実施例の概要を示すブロック図、第２図は従来の
液晶表示装置の一実施例の概要を示すブロック図、第３
図はその詳細な構成を示すブロック図、第４図は従来の
液晶表示装置におけるカラムドライバの動作を示すタイ
ミングチャート、第５図は本発明の第１実施例の表示装
置の詳細な構成を示すブロック図、第6A図は本発明の第
１実施例に用いられる表示信号変換回路の構成を示すブ
ロック図、第6B図は本発明に用いることができる表示信
号変換回路の一実施例の構成を示すブロック図、第6C図
は上記表示信号変換回路に用いられる５ビット同期カウ
ンタの一例を示すブロック図、第6D図および第6E図は表
示信号変換回路の動作を示すタイミングチャート、第6F
図はシフタ回路の他の構成例を示すブロック図、第７図
および第８図は上記第１の実施例の動作を示すタイミン
グチャート、第９図は従来のカラムドライバの動作を示
すタイミングチャート、第10図は本発明をカラー液晶パ
ネルを用いた表示装置に適用した第２実施例の概要を示
すブロック図、第11図は上記第２実施例の動作を示すタ
イミングチャート、第12A図は本発明の第３の実施例の
概要を示すブロック図、第12B図はその内部構成を示す
ブロック図、第13A図は本発明の第４の実施例の概要を
示すブロック図、第13B図はその内部構成を示すブロッ
ク図、第14図は本発明の第５の実施例の概要を示すブロ
ック図、第15図はその内部構成を示すブロック図、第16
図は本発明の第６の実施例の概要を示すブロック図、第
17図はその内部構成を示すブロック図である。１……液晶表示コントローラ、２……液晶パネル、３…
…コモンドライバ、４……カラムドライバ、５……表示
同期信号、６……表示データ、７……変換表示同期信
号、８……変換表示データ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者北島雅明茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者二見利男千葉県茂原市早野3300番地株式会社日立製作所茂原工場内 (72)発明者高橋孝次千葉県茂原市早野3300番地株式会社日立製作所茂原工場内 (72)発明者古橋勉神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (56)参考文献特開平２−217895（ＪＰ，Ａ) 特開平３−233492（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133 505 G09G 3/20 623

Claims

(57)【特許請求の範囲】

【請求項１】複数段接続されて、表示パネルを駆動する
各ドライバについて、それぞれの内部のシフトレジスタ
におけるシフト量に相当する量を、各ドライバに供給さ
れる表示データシフトクロックを各ドライバ対応に順次
計数して求め、求めたシフト量に相当する量に基づい
て、現在表示データを取り込んでいるドライバから次段
ドライバに対してシフトイネーブル信号を出力する時点
を検出し、この検出された時点から、当該ドライバから
次段ドライバに出力されるシフトイネーブル信号の出力
遅延時間より長い時間として予め定めた時間、表示デー
タシフトクロックの供給を遅延させることを特徴とする表示パネル駆動用ドライバ駆動方法。
【請求項２】複数段接続されて、表示パネルを駆動する
各ドライバに、上位装置からの表示データを転送する際
に、現在表示データを取り込んでいるドライバにおける
表示データ取り込み終了後、当該ドライバから次段ドラ
イバに出力されるシフトイネーブル信号の出力遅延時間
より長い時間として予め定めた時間、ドライバが表示デ
ータを取り込むためのクロック信号の出力を抑止すると
共に、その間に上位装置側から送られる表示データをこ
れに合わせて遅延させて、ドライバへの転送を抑止し、
上記クロック信号の抑止が解除されたとき、該表示デー
タの転送を再開することを特徴とする表示装置における
表示データ転送方法。
【請求項３】表示パネルと、複数段接続されて、表示パ
ネルを駆動するドライバと、上位装置からの表示データ
を同期信号と共にドライバに転送する表示コントローラ
とを備え、かつ、現在表示データを取り込んでいるドライバにおける表示
データ取り込み終了後、当該ドライバから次段ドライバ
に出力されるシフトイネーブル信号の出力遅延時間より
長い時間として予め定めた時間、ドライバが表示データ
を取り込むための同期信号の出力を抑止する同期信号転
送制御手段と、その間に上位装置側から送られる表示デ
ータをこれに合わせて遅延させて、ドライバへの転送を
抑止し、上記同期信号の抑止が解除されたとき、該表示
データの転送を再開する表示データ転送制御手段とを備
えることを特徴とする表示装置。
【請求項４】表示パネルと、複数段接続されて、上位装
置からの表示データを同期信号と共に受けて、表示パネ
ルを駆動するドライバとを備える表示装置であって、現在表示データを取り込んでいるドライバにおける表示
データ取り込み終了後、当該ドライバから次段ドライバ
に出力されるシフトイネーブル信号の出力遅延時間より
長い時間として予め定めた時、ドライバが表示データを
取り込むための同期信号の出力を抑止する同期信号転送
制御手段と、その間に上位装置側から送られる表示デー
タをこれに合わせて遅延させて、ドライバへの転送を抑
止し、上記同期信号の抑止が解除されたとき、該表示デ
ータの転送を再開する表示データ転送制御手段とを備え
ること特徴とする表示装置。
【請求項５】表示パネルと、複数段接続されて、表示パ
ネルを駆動するドライバとを有する表示装置に対し、上
位装置からの表示データを同期信号と共にドライバに転
送する表示信号変換回路であって、現在表示データを取り込んでいるドライバにおける表示
データ取り込み終了後、当該ドライバから次段ドライバ
に出力されるシフトイネーブル信号の出力遅延時間より
長い時間として予め定めた時間、ドライバが表示データ
を取り込むための同期信号の出力を抑止する同期信号転
送制御手段と、その間に上位装置側から送られる表示デ
ータをこれに合わせて遅延させて、ドライバへの転送を
抑止し、上記同期信号の抑止が解除されたとき、該表示
データの転送を再開する表示データ転送制御手段とを備
えること特徴とする表示信号変換回路。
【請求項６】表示パネルと、複数段接続されて、表示パ
ネルを駆動するドライバとを有する表示装置に対し、上
位装置からの表示データを、表示データの転送に同期し
たクロック信号を含む同期信号と共にドライバに転送す
る表示信号変換回路であって、各ドライバの表示データ取り込み開始と同期して上記ク
ロック信号の計数を開始し、計数値が、各ドライバが表
示データの取り込みに要する時間に相当する一定値に達
する第１の時点、および、その時から、予め設定された
次段のドライバが表示データの取り込み可能となる時間
に相当する値になる第２の時点を検出するカウンタ回路
と、上記検出信号により、第１の時点から第２の時点までの
間、上記クロック信号を各ドライバに転送することを抑
止するクロックマスク回路と、上記第１の時点から第２の時点までの間のクロック信号
のパルス数分表示データをシフトさせるシフタを、ドラ
イバの段数より１少ない段数分縦列接続して構成される
シフタ部、および、上記クロックが抑止される毎に、シ
フトされない表示データ、ついでシフタの縦列順に各シ
フタの出力を順次選択して、転送出力するセレクタ部と
を有するシフト回路とを備える表示信号変換回路。
【請求項７】請求項３または４記載の表示装置を備える
ことを特徴とする情報処理装置。
【請求項８】表示パネルと、複数段接続されて、表示パ
ネルを駆動するドライバとを有する表示装置に対して、
上位装置からの表示データを同期信号と共にドライバに
転送する表示コントローラであって、現在表示データを取り込んでいるドライバにおける表示
データ取り込み終了後、当該ドライバから次段ドライバ
に出力されるシフトイネーブル信号の出力遅延時間より
長い時間として予め定めた時間、ドライバが表示データ
を取り込むための同期信号の出力を抑止する同期信号転
送制御手段と、その間に上位装置側から送られる表示デ
ータをこれに合わせて遅延させて、ドライバへの転送を
抑止し、上記同期信号の抑止が解除されたとき、該表示
データの転送を再開する表示データ転送制御手段とを備
えることを特徴とする表示コントローラ。