Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3228165B2 - Trimming method - Google Patents
[go: Go Back, main page]

JP3228165B2 - Trimming method - Google Patents

Trimming method

Info

Publication number
JP3228165B2
JP3228165B2 JP02596897A JP2596897A JP3228165B2 JP 3228165 B2 JP3228165 B2 JP 3228165B2 JP 02596897 A JP02596897 A JP 02596897A JP 2596897 A JP2596897 A JP 2596897A JP 3228165 B2 JP3228165 B2 JP 3228165B2
Authority
JP
Japan
Prior art keywords
circuit
zener diode
terminal
trimming
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02596897A
Other languages
Japanese (ja)
Other versions
JPH10209282A (en
Inventor
隆一 喜岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02596897A priority Critical patent/JP3228165B2/en
Publication of JPH10209282A publication Critical patent/JPH10209282A/en
Application granted granted Critical
Publication of JP3228165B2 publication Critical patent/JP3228165B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、トリミング方法
関し、特に高精度なアナログ半導体集積回路を実現する
ために用いて好適とされるトリミング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trimming method , and more particularly to a trimming method which is suitably used for realizing a highly accurate analog semiconductor integrated circuit.

【0002】[0002]

【従来の技術】高精度なアナログ半導体集積回路を実現
するために、製造工程で生じたばらつきを製造後に補正
する手段として、「ツェナーザップトリミング」という
オンチップトリミングの調整方法が広く行なわれてい
る。これは、ツェナーダイオードがそのブレークダウン
電圧以下のバイアス状態では回路的に存在しないに等し
く、一方、そのツェナーダイオードにブレークダウン以
上の電圧を外部から印加し、大きな電流を流すと、ダイ
オードが破壊(ザッピング)されて永久的に短絡(ショ
ート)するという性質を利用したものである。そしてこ
のようなツェナーダイオードを予め回路中にいくつか配
置しておき、ザッピングしない場合にはダイオードは順
方向に導通せず、逆方向にツェナー電圧以上の電圧が加
わらないようなバイアス条件のもとでオープン状態と
し、トリミングの際に、回路誤差をみながら指定箇所を
決めてザッピングし、いくつかの適当な組合せのみをシ
ョートさせることによりトータルな誤差を減らしてい
く。
2. Description of the Related Art In order to realize a highly accurate analog semiconductor integrated circuit, a method of adjusting on-chip trimming called "Zener zap trimming" is widely used as a means for correcting variations caused in a manufacturing process after manufacturing. . This is equivalent to the fact that a Zener diode does not exist in a circuit in a bias state below its breakdown voltage. On the other hand, when a voltage higher than the breakdown is externally applied to the Zener diode and a large current flows, the diode is destroyed ( This utilizes the property of being zapped and permanently short-circuited. Then, several such zener diodes are arranged in the circuit in advance, and when zapping is not performed, the diodes do not conduct in the forward direction, and under a bias condition that a voltage higher than the zener voltage is not applied in the reverse direction. In trimming, zapping is performed by deciding a designated portion while looking at a circuit error, and only a few appropriate combinations are short-circuited to reduce the total error.

【0003】従来のトリミング回路の一例を図5に示
す。図5を参照して、この回路は、トランジスタQ1、
Q2、抵抗R1〜R7によりカレントミラー回路が構成さ
れており、トランジスタQ1のエミッタに接続された抵
抗R1と、トランジスタQ2のエミッタに直列形態に接続
されたR2〜R7の抵抗比を変化させることにより、入力
端子に入力する電流と、出力端子より出力される電流の
関係を変化することができる。
FIG. 5 shows an example of a conventional trimming circuit. Referring to FIG. 5, this circuit includes transistors Q1,
A current mirror circuit is constituted by Q2 and the resistors R1 to R7, and by changing the resistance ratio of the resistor R1 connected to the emitter of the transistor Q1 and R2 to R7 connected in series to the emitter of the transistor Q2. The relationship between the current input to the input terminal and the current output from the output terminal can be changed.

【0004】まず、ザップ端子P1〜P6を全てオープン
状態として、所定の入力電流を入力端子に印加した時の
出力端子の出力電流を測定し、次にザップ端子P1とP2
をショートして、上記と同様に出力電流を測定し、以下
ザップ端子の組合せを順次ショートしてみて、どのツェ
ナーダイオードがショートした時に、所望の出力電流が
得られるかを調べる。
[0004] First, the Zap terminals P1 to P6 are all opened, and the output current of the output terminal when a predetermined input current is applied to the input terminal is measured.
Is short-circuited, and the output current is measured in the same manner as described above. Thereafter, the combination of zap terminals is sequentially short-circuited to determine which Zener diode short-circuits to obtain a desired output current.

【0005】そしてザッピングするツェナーダイオード
が決定したら、該ツェナーダイオードの両端のザップ端
子間にツェナーダイオードのブレークダウン電圧以上の
電圧を外部より印加すれば、ツェナーダイオードが破壊
(ショート)して、ツェナーダイオードと並列に接続さ
れていた抵抗はほぼゼロオームとなったことになり、ツ
ェナーザップトリミングが完了する。
When a zener diode to be zapped is determined, a voltage equal to or higher than the breakdown voltage of the zener diode is externally applied between zap terminals at both ends of the zener diode. The resistance connected in parallel with the resistor becomes almost zero ohm, and the zener zap trimming is completed.

【0006】図5に示した従来のトリミング回路では、
カレントミラー回路の出力電流を所望の値にトリミング
を行っているが、このカレントミラー回路の出力電流値
によって特性が制御できる他の回路ブロックと組合せて
使用される場合には、他の回路ブロックの特定の特性を
測定しながら、上記と同様の手順でツェナーザップトリ
ミングが行なわれる。
In the conventional trimming circuit shown in FIG.
Although the output current of the current mirror circuit is trimmed to a desired value, when the current mirror circuit is used in combination with another circuit block whose characteristics can be controlled by the output current value of the current mirror circuit, Zener zap trimming is performed in the same procedure as above while measuring specific characteristics.

【0007】しかしながら、図5に示した従来のトリミ
ング回路では、ツェナーザップトリミングを行うための
ザップ端子が多数必要となり、このザップ端子はトリミ
ングが完了した後には、回路的に何ら役に立たず、経済
的に損失となる。
However, the conventional trimming circuit shown in FIG. 5 requires a large number of zap terminals for performing zener zap trimming, and these zap terminals are useless in terms of circuitry after trimming is completed, and are economical. Loss.

【0008】特に高精度を求める場合には、モールド封
入時の樹脂によるピエゾ効果を含めてトリミングが必要
となり、モールド後にトリミングが行なえるように、ザ
ップ端子をパッケージの端子として引出す必要があり、
パッケージの端子数の増大となる。
In particular, when high precision is required, trimming is necessary including the piezo effect by the resin at the time of molding, and it is necessary to draw out the zap terminals as package terminals so that the trimming can be performed after molding.
This increases the number of package terminals.

【0009】一方、このパッケージ端子数を減らす目的
で、例えば特開平6−140512号公報には、デコー
ダ回路を用いて、ツェナーダイオードに対してスイッチ
回路により選択的に破壊電圧を印加するようにしたトリ
ミング回路が提案されている。
On the other hand, for the purpose of reducing the number of package terminals, for example, Japanese Unexamined Patent Publication No. Hei 6-140512 discloses a method in which a decoder circuit is used to selectively apply a breakdown voltage to a Zener diode by a switch circuit. Trimming circuits have been proposed.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記特
開平6−140512号公報に提案されるトリミング回
路では、ツェナーダイオードを選択的に破壊することは
できるものの、事前にツェナーダイオードを試しに外部
でショートして測定を行い、破壊するツェナーダイオー
ドの最適な組合せを決定することができない。また、デ
コーダ回路を制御するためのデコーダ入力端子も、トリ
ミングのビット数が増えれば、その端子数が増えてしま
うことになる。
However, in the trimming circuit proposed in JP-A-6-140512, the Zener diode can be selectively destroyed, but the Zener diode is tested beforehand and externally short-circuited. It is not possible to determine the optimum combination of the Zener diodes to be destroyed. Also, as the number of bits for trimming increases, the number of terminals of the decoder input terminals for controlling the decoder circuit also increases.

【0011】上記したように、従来のトリミング回路
は、下記記載の問題点を有している。
As described above, the conventional trimming circuit has the following problems.

【0012】(1)第1の問題点は、従来のトリミング
回路においては、ザップ端子を多数用意する必要があ
る、ということである。
(1) The first problem is that it is necessary to prepare a large number of zap terminals in the conventional trimming circuit.

【0013】その理由は、複数のトリミング用ツェナー
ダイオードのそれぞれの両端にザップ端子を配置する必
要があるからである。
The reason is that it is necessary to arrange zap terminals at both ends of each of a plurality of zener diodes for trimming.

【0014】(2)第2の問題点は、ザップ端子の数を
減らそうとすると、ツェナーダイオードを破壊する前
に、破壊するツェナーダイオードの最適な組合せを測定
することができない、ことである。
(2) The second problem is that when trying to reduce the number of zap terminals, it is not possible to measure the optimum combination of zener diodes to be destroyed before destroying the zener diode.

【0015】その理由は、ツェナーダイオードを外部か
ら試しにショートするための端子が無くなってしまうか
らである。
The reason is that there is no terminal for short-circuiting the Zener diode from the outside.

【0016】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ツェナーザップ
トリミングに必要なザップ端子の数を減らし半導体集積
回路の端子数を縮減を達成するトリミング回路を用いた
トリミング方法を提供することにある。また、本発明の
他の目的は、ツェナーザップトリミングに必要なザップ
端子を減らしても、ツェナーダイオードを破壊する前
に、破壊する最適なツェナーダイオードを決定すること
ができるトリミング回路を用いたトリミング方法を提供
することにある。
SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above problems, and has as its object to reduce the number of zap terminals required for zener zap trimming and to reduce the number of terminals of a semiconductor integrated circuit. Using a circuit
It is to provide a trimming method . Another object of the present invention is to provide a trimming method using a trimming circuit that can determine an optimum Zener diode to be destroyed before destroying the Zener diode even if the number of zap terminals required for Zener zap trimming is reduced. Is to provide.

【0017】[0017]

【課題を解決するための手段】前記目的を達成する本発
明は、複数のツェナーダイオードの一方の電極よりそれ
ぞれ対応するスイッチを介して共通の1端子よりなる
圧印加端子へ導出するスイッチ回路と、前記スイッチ回
路の各スイッチのオン又はオフ状態を制御端子の入力電
圧により選択する選択回路と、を備え、前記複数のツェ
ナーダイオードのいずれかを選択的に破壊して所望の特
性を得るトリミング回路におけるトリミング方法であっ
て、前記制御端子への印加電圧に応じて前記スイッチ回
路のスイッチを順次オン状態とし、前記電圧印加端子を
介して前記スイッチに対応した各ツェナーダイオードの
電極間を順次短絡することにより、前記破壊すべきツェ
ナーダイオードを予め決定し、前記電圧印加端子にツェ
ナーダイオードの破壊電圧を印加して前記破壊すべきツ
ェナーダイオードを破壊する、ことを特徴とする。
Means for Solving the Problems The present invention to achieve the object, derived via the switches corresponding respectively from one electrode of the plurality of Zener diodes to a common 1 becomes conductive <br/> voltage application terminal from the terminal And a selection circuit for selecting an on or off state of each switch of the switch circuit based on an input voltage of a control terminal, and selectively destroying any of the plurality of zener diodes to obtain desired characteristics. A trimming method in a trimming circuit, wherein the switches of the switch circuit are sequentially turned on according to the voltage applied to the control terminal, and the electrodes of the respective Zener diodes corresponding to the switches are connected via the voltage application terminal. Are sequentially short-circuited to determine in advance the Zener diode to be destroyed, and connect a Zener diode to the voltage application terminal. To be a breakdown voltage is applied destroy the Zener diode to be the breakdown, characterized in that.

【0018】[発明の概要]上記のように構成されてな
る本発明によれば、まず、電圧印加端子に共通電位(接
地電位)を印加して制御端子の入力電圧を順次ステップ
印加してスイッチ回路のオンするスイッチを順次切り替
えることにより、ツェナーダイオードを試しにショート
してみて測定が可能となり、測定が完了した後に、最適
な特性が得られるスイッチがオンする制御端子の入力電
圧を印加した状態で、電圧印加端子にツェナーダイオー
ドが破壊する電圧を印加すれば、トリミングが完了す
る。
According to the present invention constructed as described above, first, a common potential (ground potential) is applied to a voltage application terminal, and an input voltage of a control terminal is sequentially applied in a stepwise manner. By sequentially switching the switches that turn on the circuit, it is possible to short-circuit the Zener diode and measure it.After the measurement is completed, the input voltage at the control terminal that turns on the switch that gives the optimum characteristics is applied. Then, if a voltage that destroys the Zener diode is applied to the voltage application terminal, the trimming is completed.

【0019】[0019]

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0020】図1は、本発明の実施の形態の構成を示す
図である。図1を参照すると、トランジスタQ11、Q1
2、抵抗R11、R12でカレントミラー回路が構成されて
おり、入力端子10から入力された入力電流が所定の電
流比をもって出力端子11から出力電流として出力され
る。
FIG. 1 is a diagram showing a configuration of an embodiment of the present invention. Referring to FIG. 1, transistors Q11, Q1
2. A current mirror circuit is formed by the resistors R11 and R12, and the input current input from the input terminal 10 is output as an output current from the output terminal 11 with a predetermined current ratio.

【0021】カレントミラー回路の出力側には、トラン
ジスタQ11、Q12とベースが共通接続され、トランジス
タQ12とコレクタが共通接続されたトランジスタQ13〜
Q17を備え、トランジスタQ13〜Q17の各々のエミッタ
には、抵抗R13〜R17、ツェナーダイオードZD11〜Z
D15がそれぞれ直列形態に接続され、抵抗R11、R12、
及びツェナーダイオードZD11〜ZD15のアノードは共
通接続されて低位側電源(接地端子)に接続され、ツェ
ナーダイオードZD11〜ZD15のカソードはスイッチ回
路12の各スイッチSW1〜SW5に接続され、各スイッ
チSW1〜SW5は選択回路13によりオン・オフが選択
制御されて、電源印加端子14に接続される。
On the output side of the current mirror circuit, transistors Q11, Q12 and bases are commonly connected and transistors Q12 and Q13 are connected in common to the collector.
Q17, and the emitters of the transistors Q13 to Q17 have resistors R13 to R17 and zener diodes ZD11 to ZD, respectively.
D15 are respectively connected in series, and resistors R11, R12,
The anodes of the Zener diodes ZD11 to ZD15 are commonly connected and connected to a lower power supply (ground terminal). The cathodes of the Zener diodes ZD11 to ZD15 are connected to the switches SW1 to SW5 of the switch circuit 12, and the switches SW1 to SW5. Is turned on and off by the selection circuit 13 and is connected to the power supply terminal 14.

【0022】スイッチ回路12のスイッチSW1〜SW5
がオフの時には、ツェナーダイオードZD11〜ZD15は
全てオフしているため、これらの出力電流の補正のため
のカレントミラー回路の出力部は動作していず、出力端
子11にはトランジスタQ12、抵抗R12による出力電流
のみが流れる。
The switches SW1 to SW5 of the switch circuit 12
Is off, the Zener diodes ZD11 to ZD15 are all off, so that the output of the current mirror circuit for correcting these output currents is not operating, and the output terminal 11 is connected to the transistor Q12 and the resistor R12. Only the output current flows.

【0023】選択回路13は、その制御端子15に印加
される制御電圧が接地電位のときにはスイッチ回路のS
W1〜SW5の全てがオフとなるように動作する。
When the control voltage applied to the control terminal 15 is at the ground potential, the selection circuit 13
The operation is performed so that all of W1 to SW5 are turned off.

【0024】次に、選択回路13の制御端子15に印加
する制御電圧を徐々に上昇させていくと、選択回路13
はスイッチ回路12のスイッチのうちまずSW1をオン
(他はオフ)させ、さらに制御電圧を上昇させるとスイ
ッチSW2がオン(他はオフ)となり、以下順次スイッ
チSW1からSW5の順で交互にオンしていく。
Next, when the control voltage applied to the control terminal 15 of the selection circuit 13 is gradually increased,
Turns on SW1 (others are off) of the switches of the switch circuit 12, and when the control voltage is further increased, the switch SW2 is turned on (others are off). Thereafter, the switches SW1 to SW5 are alternately turned on in order. To go.

【0025】このときスイッチ回路12の電圧印加端子
に接地電位を与えておけば、スイッチSW1〜SW5によ
り、ツェナーダイオードZD11〜ZD15が交互にショー
トされた状態となり、ツェナーダイオードZD11〜ZD
15が試しにショートされた状態が実現でき、ツェナーダ
イオードZD11〜ZD15のいずれかがショートされるこ
とにより、出力電流の補正のためのカレントミラー回路
の出力部が動作し、この補正電流の分だけ出力電流が増
加する。
At this time, if the ground potential is applied to the voltage application terminal of the switch circuit 12, the Zener diodes ZD11 to ZD15 are alternately short-circuited by the switches SW1 to SW5, and the Zener diodes ZD11 to ZD
15 can be realized as a trial, and any one of the Zener diodes ZD11 to ZD15 is short-circuited, so that the output section of the current mirror circuit for correcting the output current operates. The output current increases.

【0026】各ツェナーダイオードがショートされてい
るポイントで出力端子11の出力電流をそれぞれ測定す
れば、どのツェナーダイオードを破壊させれば、最良の
特性が得られるかを決定することができる。
By measuring the output current of the output terminal 11 at the point where each Zener diode is short-circuited, it is possible to determine which Zener diode should be destroyed to obtain the best characteristics.

【0027】上記の手順により破壊するツェナーダイオ
ードが決定したら、次に目的のツェナーダイオードがシ
ョートされるように設定した制御電圧を選択回路13の
制御端子に印加し、スイッチ回路12において、目的の
ダイオードに対応したスイッチをオンさせ、スイッチ回
路12の電圧印加端子14にツェナーダイオードが破壊
する電圧を印加すれば、目的のツェナーダイオードだけ
に破壊電流が流れて、かかるツェナーダイオードが破壊
し、トリミングが完了する。
After the zener diode to be destroyed is determined by the above procedure, a control voltage set so that the target zener diode is short-circuited is applied to the control terminal of the selection circuit 13, and the target diode is applied to the switch circuit 12. Is turned on, and a voltage that destroys the Zener diode is applied to the voltage application terminal 14 of the switch circuit 12, a breakdown current flows only in the target Zener diode, and the Zener diode is destroyed and trimming is completed. I do.

【0028】トリミングが完了して、この半導体集積回
路をセットに実装する時には、選択回路13の制御端子
15は接地電位へ接続し、スイッチ回路12の電圧印加
端子14はオープンにしておけば良い。
When the semiconductor integrated circuit is mounted on a set after the trimming is completed, the control terminal 15 of the selection circuit 13 may be connected to the ground potential, and the voltage application terminal 14 of the switch circuit 12 may be left open.

【0029】[0029]

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に詳細に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;

【0030】図2は、本発明の一実施例として、図1に
示したトリミング回路におけるスイッチ回路12の構成
の一例を示す図である。図2を参照すると、図1に示し
たスイッチSW1は、トランジスタQ21とトランジスタ
Q22をコレクタ−エミッタが逆向きに並列接続したトラ
ンジスタスイッチを用いている。ここで、2つのトラン
ジスタをコレクタ−エミッタを逆向きに並列接続してい
るのは、スイッチ回路12の電圧印加端子14に接地電
位を与えた場合と、ツェナーダイオードZD11が破壊す
る電圧を印加した場合で電流の向きが逆転するからであ
る。トランジスタQ21とQ22の共通ベースには、内部端
子161が接続され、トランジスタQ21、トランジスタ
Q22のベース電流が内部端子161に供給されれば、ト
ランジスタQ21又はトランジスタQ22がオンして、スイ
ッチSW1がオンしたことになる。スイッチSW2〜SW
5もスイッチSW1と同じ構成とされている。
FIG. 2 is a diagram showing an example of the configuration of the switch circuit 12 in the trimming circuit shown in FIG. 1 as one embodiment of the present invention. Referring to FIG. 2, the switch SW1 shown in FIG. 1 uses a transistor switch in which a transistor Q21 and a transistor Q22 are connected in parallel with their collector and emitter connected in opposite directions. Here, the two transistors are connected in parallel with their collector-emitters connected in the opposite direction when a ground potential is applied to the voltage application terminal 14 of the switch circuit 12 and when a voltage that destroys the Zener diode ZD11 is applied. This reverses the direction of the current. The common base of the transistors Q21 and Q22, the internal terminal 16 1 is connected, the transistors Q21, the base current of the transistor Q22 is if it is supplied to the internal terminal 16 1, the transistor Q21 or transistor Q22 is turned on, the switch SW1 is It is turned on. Switches SW2 to SW
5 has the same configuration as the switch SW1.

【0031】図3は、本発明の一実施例として、図1に
示したトリミング回路における選択回路13の構成の一
例を示す図である。
FIG. 3 is a diagram showing an example of the configuration of the selection circuit 13 in the trimming circuit shown in FIG. 1 as one embodiment of the present invention.

【0032】図3を参照すると、エミッタが共通接続さ
れたPNPトランジスタによる差動対が5組構成され
(Q31とQ32、Q33とQ34、Q35とQ36、Q37とQ38、
Q39とQ40の5組の差動対)、各差動対を構成する一方
のトランジスタのベースは、それぞれ抵抗R31〜R36に
よって抵抗分割され重みづけされたそれぞれの分割点
(電源電圧の分圧値)に順次接続され、各差動対を構成
する他方のトランジスタのベースは共通接続して制御端
子15へ接続される。
Referring to FIG. 3, five pairs of differential pairs are formed by PNP transistors whose emitters are commonly connected (Q31 and Q32, Q33 and Q34, Q35 and Q36, Q37 and Q38,
The bases of one of the transistors constituting each differential pair are divided by resistors R31 to R36 and weighted at respective division points (divided values of the power supply voltage). ) Are sequentially connected, and the bases of the other transistors constituting each differential pair are connected in common and connected to the control terminal 15.

【0033】一方のトランジスタのベースが最も低い電
圧の抵抗分割点に接続された差動対Q31、Q32の動作電
流は、一方のトランジスタのベースが2番目に低い電圧
の抵抗分割点に接続された差動対Q33、Q34より供給さ
れ、以下電位関係に従って順次同様に接続され、一方の
ベースが最も高い電圧の抵抗分割点に接続された差動対
Q39、Q40の動作電流は定電流I0より供給される。
The operating current of the differential pair Q31, Q32 in which the base of one transistor is connected to the lowest voltage divider point is such that the base of one transistor is connected to the second lowest voltage resistor divider point. differential pair Q33, is supplied from Q34, the following are sequentially similarly connected according to the potential relationship, one of the base with the highest voltage resistance division point connected to differential pair Q39, Q40 operating current than the constant current I 0 Supplied.

【0034】ここで、制御端子15に印加する電圧が、
まず接地電位の場合は、各差動対のそれぞれのトランジ
スタのベース電圧の関係から、トランジスタQ32、Q3
4、Q36、Q38、Q40がオンし、定電流I0はこれらのオ
ンしているトランジスタを経由してトランジスタQ32の
コレクタから接地電位に流れ、内部端子171〜175
いずれにも電流は供給されない。
Here, the voltage applied to the control terminal 15 is
First, in the case of the ground potential, the transistors Q32, Q3
4, Q36, Q38, Q40 are turned on, the constant current I 0 flows to the ground potential from the collector of the transistor Q32 via these on to that transistor, in any current is also the internal terminal 17 1 to 17 5 Not supplied.

【0035】次に制御端子15に印加する電圧を徐々に
上昇させていくと、トランジスタQ31とトランジスタQ
32のベース電位が逆転し、トランジスタQ31がオンし、
トランジスタQ32がオフする。これによって、定電流I
0は内部端子171に供給されることになる。
Next, when the voltage applied to the control terminal 15 is gradually increased, the transistors Q31 and Q
The base potential of 32 reverses, transistor Q31 turns on,
The transistor Q32 turns off. As a result, the constant current I
0 is supplied to the internal terminal 17 1 .

【0036】制御端子15に印加する電圧をさらに上昇
させていくと、次にトランジスタQ33とトランジスタQ
34のベース電位が逆転して、トランジスタQ33がオン
し、トランジスタQ34がオフする。これにより定電流I
0は、内部端子172に供給され、トランジスタQ34がオ
フしているので、トランジスタQ31とトランジスタQ32
の差動対には動作電流が供給されないために、内部端子
171には定電流I0が流れなくなる。
When the voltage applied to the control terminal 15 is further increased, the transistors Q33 and Q
The base potential of 34 reverses, turning on transistor Q33 and turning off transistor Q34. As a result, the constant current I
0 is supplied to the internal terminal 17 2, the transistor Q34 is turned off, the transistor Q31 and the transistor Q32
For the differential pair of operating current not supplied, the constant current I 0 not flow through the internal terminal 17 1.

【0037】同様の動作で、制御端子15に印加する電
圧を接地電位から順次上昇させていくと、以下の6つの
状態が実現できる。
When the voltage applied to the control terminal 15 is sequentially increased from the ground potential by the same operation, the following six states can be realized.

【0038】(1)内部端子171〜175全てに定電流
0が供給されない。
[0038] (1) internal terminal 17 1 to 17 5 constant current I 0 into all is not supplied.

【0039】(2)内部端子171のみに定電流I0が供
給される。
(2) The constant current I 0 is supplied only to the internal terminal 17 1 .

【0040】(3)内部端子172のみに定電流I0が供
給される。
[0040] (3) the internal terminal 17 2 only to the constant current I 0 is supplied.

【0041】(4)内部端子173のみに定電流I0が供
給される。
[0041] (4) a constant current I 0 is supplied only to the internal terminal 17 3.

【0042】(5)内部端子174のみに定電流I0が供
給される。
[0042] (5) a constant current I 0 is supplied only to the internal terminal 17 4.

【0043】(6)内部端子175のみに定電流I0が供
給される。
[0043] (6) a constant current I 0 is supplied only to the internal terminal 17 5.

【0044】以上の動作より、図3の内部端子171
175と、図2の内部端子161〜165の同じ番号(添
字)の端子同士を接続すれば、図1に示した実施の形態
が実現できることになる。
From the above operation, the internal terminals 17 1 to 17 1 in FIG.
17 5, by connecting the terminals of the same number of internal terminals 16 1 to 16 5 in FIG. 2 (subscript), so that can be realized the embodiment shown in FIG.

【0045】図4は、本発明の一実施例のスイッチ回路
と選択回路の内部端子をそれぞれ内部接続して構成され
る全体の回路構成を示す図である。なお、図4におい
て、図1〜図3と同一要素には同一の参照符号を付して
ある。
FIG. 4 is a diagram showing the overall circuit configuration of the switch circuit and the selection circuit according to one embodiment of the present invention, which are internally connected to each other. In FIG. 4, the same elements as those in FIGS. 1 to 3 are denoted by the same reference numerals.

【0046】[0046]

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
As described above, according to the present invention, the following effects can be obtained.

【0047】(1)本発明の第1の効果は、ツェナーザ
ップトリミングに必要なザップ端子数を削減することが
できる、ということである。
(1) The first effect of the present invention is that the number of zap terminals required for zener zap trimming can be reduced.

【0048】その理由は、本発明においては、制御端子
と電圧印加端子の2端子のみでツェナーザップトリミン
グの全ての工程を実現することを可能としたことによ
る。
The reason is that in the present invention, it is possible to realize all the steps of zener zap trimming with only two terminals, the control terminal and the voltage application terminal.

【0049】(2)本発明の第2の効果は、ツェナーザ
ップトリミングに必要なザップ端子を減らしても、ツェ
ナーダイオードを破壊する前に、破壊する最適なツェナ
ーダイオードを決定することができる、ということであ
る。
(2) The second effect of the present invention is that, even if the number of zap terminals required for zener zap trimming is reduced, an optimum zener diode to be destroyed can be determined before the zener diode is destroyed. That is.

【0050】その理由は、本発明においては、制御端子
と電圧印加端子に印加する電圧の組合せでツェナーダイ
オードを順次試しにショートさせて特性を測定すること
ができる、ためである。
The reason is that, in the present invention, the characteristics can be measured by sequentially short-circuiting the Zener diodes in a trial manner with a combination of the voltage applied to the control terminal and the voltage application terminal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を説明するための図であ
る。
FIG. 1 is a diagram for describing an embodiment of the present invention.

【図2】本発明の一実施例としてスイッチ回路の回路構
成の一例を示す図である。
FIG. 2 is a diagram illustrating an example of a circuit configuration of a switch circuit as one embodiment of the present invention.

【図3】本発明の一実施例として選択回路の回路構成の
一例を示す図である。
FIG. 3 is a diagram showing an example of a circuit configuration of a selection circuit as one embodiment of the present invention.

【図4】本発明の一実施例の全体の回路構成を示す図で
ある。
FIG. 4 is a diagram showing an entire circuit configuration of an embodiment of the present invention.

【図5】従来のトリミング回路の構成の一例を示す図で
ある。
FIG. 5 is a diagram illustrating an example of a configuration of a conventional trimming circuit.

【符号の説明】 10 入力端子 11 出力端子 12 スイッチ回路 13 選択回路 14 電圧印加端子 15 制御端子 16、17 内部端子 Q11〜Q17 NPNトランジスタ Q31〜Q40 PNPトランジスタ I0 定電流源 R11〜R17、R31〜R36 抵抗 ZD11〜ZD17 ツェナーダイオード SW1〜SW5 スイッチ[Description of Signs] 10 input terminal 11 output terminal 12 switch circuit 13 selection circuit 14 voltage application terminal 15 control terminal 16, 17 internal terminal Q11 to Q17 NPN transistor Q31 to Q40 PNP transistor I 0 constant current source R11 to R17, R31 to R36 resistor ZD11 ~ ZD17 Zener diode SW1 ~ SW5 switch

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のツェナーダイオードの一方の電極よ
りそれぞれ対応するスイッチを介して共通の1端子より
なる電圧印加端子へ導出するスイッチ回路と、前記スイ
ッチ回路の各スイッチのオン又はオフ状態を制御端子の
入力電圧により選択する選択回路と、を備え、前記複数
のツェナーダイオードのいずれかを選択的に破壊して所
望の特性を得るトリミング回路におけるトリミング方法
であって、 前記制御端子への印加電圧に応じて前記スイッチ回路の
スイッチを順次オン状態とし、前記電圧印加端子を介し
て前記スイッチに対応した各ツェナーダイオードの電極
間を順次短絡することにより、前記破壊すべきツェナー
ダイオードを予め決定し、前記電圧印加端子にツェナー
ダイオードの破壊電圧を印加して前記破壊すべきツェナ
ーダイオードを破壊する、ことを特徴とするトリミング
方法。
1. A common terminal from one electrode of a plurality of Zener diodes via a corresponding switch.
And a selection circuit for selecting an on or off state of each switch of the switch circuit by an input voltage of a control terminal, and selectively selecting any one of the plurality of zener diodes. A trimming method for a trimming circuit that obtains desired characteristics by destruction, wherein a switch of the switch circuit is sequentially turned on in accordance with a voltage applied to the control terminal, and the switch is connected to the switch via the voltage application terminal. By sequentially shorting the electrodes of each Zener diode, the Zener diode to be destroyed is determined in advance, and the Zener diode to be destroyed is destroyed by applying a Zener diode breakdown voltage to the voltage application terminal. Characteristic trimming method.
【請求項2】前記複数のツェナーダイオードの他方の電
極に接地電位を印加すると共に、前記電圧印加端子に接
地電位を印加した状態で前記スイッチ回路のスイッチを
順次オン状態として前記破壊すべきツェナーダイオード
を決定し、その後、前記電圧印加端子にツェナーダイオ
ードの破壊電圧を印加して前記破壊すべきツェナーダイ
オードを破壊する、ことを特徴とする請求項1記載のト
リミング方法。
2. A Zener diode to be destroyed by applying a ground potential to the other electrode of the plurality of Zener diodes and sequentially turning on the switches of the switch circuit while applying a ground potential to the voltage application terminal. 2. The trimming method according to claim 1, further comprising: applying a breakdown voltage of a Zener diode to the voltage application terminal to destroy the Zener diode to be destroyed.
JP02596897A 1997-01-24 1997-01-24 Trimming method Expired - Fee Related JP3228165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02596897A JP3228165B2 (en) 1997-01-24 1997-01-24 Trimming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02596897A JP3228165B2 (en) 1997-01-24 1997-01-24 Trimming method

Publications (2)

Publication Number Publication Date
JPH10209282A JPH10209282A (en) 1998-08-07
JP3228165B2 true JP3228165B2 (en) 2001-11-12

Family

ID=12180537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02596897A Expired - Fee Related JP3228165B2 (en) 1997-01-24 1997-01-24 Trimming method

Country Status (1)

Country Link
JP (1) JP3228165B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007066395A1 (en) * 2005-12-07 2007-06-14 Fujitsu Limited Semiconductor circuit and its controlling method
ITMI20110844A1 (en) * 2011-05-13 2012-11-14 St Microelectronics Srl ELECTRONIC TRIMMING CIRCUIT

Also Published As

Publication number Publication date
JPH10209282A (en) 1998-08-07

Similar Documents

Publication Publication Date Title
US5446407A (en) Trimming circuit
US6169393B1 (en) Trimming circuit
JPH022161B2 (en)
US5563549A (en) Low power trim circuit and method
JPS60501035A (en) Comparator circuit with reduced input bias current
US6725436B2 (en) Resistor circuit
JP3228165B2 (en) Trimming method
US6586985B1 (en) Methods and apparatus for trimming packaged electrical devices
US4797578A (en) Arrangement for adjusting an impedance network in an integrated semiconductor circuit
US3979663A (en) Constant current source
JPH0325092B2 (en)
JP4800478B2 (en) Buffer circuit
CN1229868C (en) Burnout circuit
JP2003068858A (en) Trimming circuit
JP3571926B2 (en) Semiconductor integrated circuit trimming method
JP2002184954A (en) Constant current circuit with trimming
JPH06236966A (en) Integrated circuit
JP2880714B2 (en) Integrated circuit
JP2597029Y2 (en) Monolithic integrated circuit device
JPH08125537A (en) Trimming circuit
JP3716572B2 (en) Output adjustment circuit
JP2885848B2 (en) Hysteresis circuit
JPH05346826A (en) Reference voltage generating circuit
US20120019310A1 (en) Trimmer circuit and method
JP2815038B2 (en) Semiconductor integrated circuit trimming device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees