JP3230495B2 - 自動配線装置及び自動配線方法 - Google Patents
自動配線装置及び自動配線方法Info
- Publication number
- JP3230495B2 JP3230495B2 JP25385598A JP25385598A JP3230495B2 JP 3230495 B2 JP3230495 B2 JP 3230495B2 JP 25385598 A JP25385598 A JP 25385598A JP 25385598 A JP25385598 A JP 25385598A JP 3230495 B2 JP3230495 B2 JP 3230495B2
- Authority
- JP
- Japan
- Prior art keywords
- division
- macro
- wiring
- net
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000010586 diagram Methods 0.000 claims description 106
- 238000003780 insertion Methods 0.000 claims description 15
- 230000037431 insertion Effects 0.000 claims description 15
- 238000000605 extraction Methods 0.000 claims description 9
- 238000013461 design Methods 0.000 description 10
- 238000012795 verification Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、集積回路等におけ
る自動配線装置及び方法に関する。
る自動配線装置及び方法に関する。
【0002】
【従来の技術】従来から、LSI等においては、回路図
に基づき、各電子部品間を自動的に配線する手法が広く
利用されている。このような自動配線方法は、ごく大ま
かに以下のような流れになる。 (1)設計者が各電子部品を用いて回路図を作成する。 (2)自動配線ツールが、この回路図に基づき自動的に
LSI上の配線パターンを計算して求める。 (3)求められた配線パターンに基づき各種の回路動作
シミュレーションが行われ、回路動作検証が行われる。
に基づき、各電子部品間を自動的に配線する手法が広く
利用されている。このような自動配線方法は、ごく大ま
かに以下のような流れになる。 (1)設計者が各電子部品を用いて回路図を作成する。 (2)自動配線ツールが、この回路図に基づき自動的に
LSI上の配線パターンを計算して求める。 (3)求められた配線パターンに基づき各種の回路動作
シミュレーションが行われ、回路動作検証が行われる。
【0003】もちろん、必要により、回路図の変更や、
部品の配置配線のやり直しが行われ、最終的なLSI等
の設計が完了する。このような自動配線技術は、LSI
等の設計効率に大きく影響を与えるため、この技術に関
する発明は種々なされている。
部品の配置配線のやり直しが行われ、最終的なLSI等
の設計が完了する。このような自動配線技術は、LSI
等の設計効率に大きく影響を与えるため、この技術に関
する発明は種々なされている。
【0004】例えば、特開平7−36964号公報に
は、レイアウトパターン(配置・配線パターン)検証装
置が示されている。この検証装置は、レイアウトデータ
や回路図の修正を行わずに、ノード分割を行い、設計時
間の短縮化を実現できる発明が開示されている。同号公
報によれば、従来の設計手法ではレイアウトパターンの
検証を行う際にノード分割(配線番号の分割)を行う必
要がある場合、レイアウトパターンデータや回路図の修
正が必要となり、時間が係るという問題があると指摘さ
れている。
は、レイアウトパターン(配置・配線パターン)検証装
置が示されている。この検証装置は、レイアウトデータ
や回路図の修正を行わずに、ノード分割を行い、設計時
間の短縮化を実現できる発明が開示されている。同号公
報によれば、従来の設計手法ではレイアウトパターンの
検証を行う際にノード分割(配線番号の分割)を行う必
要がある場合、レイアウトパターンデータや回路図の修
正が必要となり、時間が係るという問題があると指摘さ
れている。
【0005】この問題に対し、同号公報の装置によれ
ば、レイアウトパターンデータに座標やノードの割り振
りを自動的に行い、これに基づき、ノード分割が必要か
否かを自動的に判断する手段が備えられていると述べら
れている。そして、座標の所望の位置に割り振られた指
定ノードの抽出を行う手段が備えられており、自動的に
ノードの分割を行うことができると述べられている。そ
の結果、同号公報に記載の装置によれば、レイアウトパ
ターンや回路図の修正を行うことなくノード分割が可能
となり、設計時間の短縮を図ることができると述べられ
ている。
ば、レイアウトパターンデータに座標やノードの割り振
りを自動的に行い、これに基づき、ノード分割が必要か
否かを自動的に判断する手段が備えられていると述べら
れている。そして、座標の所望の位置に割り振られた指
定ノードの抽出を行う手段が備えられており、自動的に
ノードの分割を行うことができると述べられている。そ
の結果、同号公報に記載の装置によれば、レイアウトパ
ターンや回路図の修正を行うことなくノード分割が可能
となり、設計時間の短縮を図ることができると述べられ
ている。
【0006】また、例えば、特開平9−114871号
公報には、回路抽出装置が示されている。ここに示され
ている装置は、レイアウトデータにノード生成情報を与
えて、任意の位置に識別可能なノードを付与する装置で
ある。同号公報によれば、従来は、ノードの回路上の位
置が識別困難であり、シミュレーション時のプローブポ
イントの特定が困難であったと述べられている。これに
対し、同号公報の装置によれば、識別可能なノードが生
成されるため、係るノード名をネットリストに反映させ
ることができると述べられている。その結果、プローブ
ポイントの指定が容易となり、シミュレーションが行い
やすくなると述べられている。
公報には、回路抽出装置が示されている。ここに示され
ている装置は、レイアウトデータにノード生成情報を与
えて、任意の位置に識別可能なノードを付与する装置で
ある。同号公報によれば、従来は、ノードの回路上の位
置が識別困難であり、シミュレーション時のプローブポ
イントの特定が困難であったと述べられている。これに
対し、同号公報の装置によれば、識別可能なノードが生
成されるため、係るノード名をネットリストに反映させ
ることができると述べられている。その結果、プローブ
ポイントの指定が容易となり、シミュレーションが行い
やすくなると述べられている。
【0007】また、同号公報の装置によれば、上記ノー
ド生成情報を与えることにより、階層構造を有する回路
のレイアウトデータに対して、階層間の識別を可能とす
るノードを生成することもできると述べられている。
ド生成情報を与えることにより、階層構造を有する回路
のレイアウトデータに対して、階層間の識別を可能とす
るノードを生成することもできると述べられている。
【0008】さらに、特開平9−198414号公報に
は、レイアウトパターン検証方法が開示されている。同
号公報に記載されている検証方法は、まず、配線名を認
識できるパターンデータ11を、矩形データに分割し、
この分割データにそれぞれ名称を付加したデータを作成
する。そして、この名称を付加したデータに基づき、レ
イアウトパターンの検証を行い、検証違反を、分割した
矩形データに基づき、矩形データごとに絞り込んで出力
することができると述べられている。その結果、エラー
(検証違反)が発生した箇所を絞り込んで表示すること
ができ、検証効率が向上すると述べられている。このよ
うに、自動配線に関する技術は数多く提案されている。
は、レイアウトパターン検証方法が開示されている。同
号公報に記載されている検証方法は、まず、配線名を認
識できるパターンデータ11を、矩形データに分割し、
この分割データにそれぞれ名称を付加したデータを作成
する。そして、この名称を付加したデータに基づき、レ
イアウトパターンの検証を行い、検証違反を、分割した
矩形データに基づき、矩形データごとに絞り込んで出力
することができると述べられている。その結果、エラー
(検証違反)が発生した箇所を絞り込んで表示すること
ができ、検証効率が向上すると述べられている。このよ
うに、自動配線に関する技術は数多く提案されている。
【0009】
【発明が解決しようとする課題】さて、近年、通信機器
が発達し、小型の通信機器が広く活用されている。特
に、極めて小型の通信機器においては、そのアンテナも
内部のアナログICにしばしば内蔵される。すなわち、
アナログIC内部の配線パターンをそのまま通信機器の
アンテナとして利用するのである。このように配線パタ
ーンそのものをアンテナとして使用するためには、その
配線パターンは、電磁波を送受波しアンテナとして動作
を行うために所定の配線パターンをとらなければならな
い。
が発達し、小型の通信機器が広く活用されている。特
に、極めて小型の通信機器においては、そのアンテナも
内部のアナログICにしばしば内蔵される。すなわち、
アナログIC内部の配線パターンをそのまま通信機器の
アンテナとして利用するのである。このように配線パタ
ーンそのものをアンテナとして使用するためには、その
配線パターンは、電磁波を送受波しアンテナとして動作
を行うために所定の配線パターンをとらなければならな
い。
【0010】しかしながら、従来の自動配線方法や装置
においては、電子素子間の配線を自動的に行うものの、
所定の配線パターンを採用させることは困難であった。
すなわち、従来の自動配線方法や装置は、電子素子間の
配線を行う場合に、主にその素子間の接続情報に着目
し、素子間の電気的な接続を所定の電気的な条件を満た
すように行っているだけであった。そのため、配線自体
がどのようなパターンになるかは自動配線が完了するま
で特定できなかった。
においては、電子素子間の配線を自動的に行うものの、
所定の配線パターンを採用させることは困難であった。
すなわち、従来の自動配線方法や装置は、電子素子間の
配線を行う場合に、主にその素子間の接続情報に着目
し、素子間の電気的な接続を所定の電気的な条件を満た
すように行っているだけであった。そのため、配線自体
がどのようなパターンになるかは自動配線が完了するま
で特定できなかった。
【0011】例えば、図7に示されているような回路図
データに対して、従来の自動配線手法を適用した場合に
ついて説明する。この図において、Aは、端子、例えば
電源やGND端子といったアンテナ配線となる外部入出力
端子である。また、a、c、d、gは、ドットを表す。
ドットとは、配線が交わる点を意味し、以下ドットa、
ドットc、ドットd、ドットg等と呼ぶ。また、b、
e、f、hは、素子の端子、すなわちピンを表す。ま
た、図中、a−b、a−c、c−d、d−e、d−f、
c−g、g−hがアンテナ配線の所望のパターンを表
す。なお、ピンb、e、f、hは、例として抵抗素子の
端子(ピン)として描かれている。もちろん、この抵抗
素子は回路の種類によっては、容量素子であったり、ま
たトランジスタ等の場合もある。
データに対して、従来の自動配線手法を適用した場合に
ついて説明する。この図において、Aは、端子、例えば
電源やGND端子といったアンテナ配線となる外部入出力
端子である。また、a、c、d、gは、ドットを表す。
ドットとは、配線が交わる点を意味し、以下ドットa、
ドットc、ドットd、ドットg等と呼ぶ。また、b、
e、f、hは、素子の端子、すなわちピンを表す。ま
た、図中、a−b、a−c、c−d、d−e、d−f、
c−g、g−hがアンテナ配線の所望のパターンを表
す。なお、ピンb、e、f、hは、例として抵抗素子の
端子(ピン)として描かれている。もちろん、この抵抗
素子は回路の種類によっては、容量素子であったり、ま
たトランジスタ等の場合もある。
【0012】さて、このような所定の配線パターンでア
ンテナ配線を構築したい場合に、図7の回路図データに
基づいて、そのまま従来の手法でネットリストを作成す
ると、a−b、a−c、c−d、d−e、d−f、c−
g、g−hの各配線間の区別が付かない。これは従来の
ネットリスト作成手法においては、各電子素子間の接続
のみが認識されているため、単なる配線の交差点である
ドットは無視されて配線が行われるからである。そのた
め、図7の回路図データの全ての部分に対し、単一のネ
ットのみが作成されていた。換言すれば、全て同一のネ
ット名が割り当てられていたのである。
ンテナ配線を構築したい場合に、図7の回路図データに
基づいて、そのまま従来の手法でネットリストを作成す
ると、a−b、a−c、c−d、d−e、d−f、c−
g、g−hの各配線間の区別が付かない。これは従来の
ネットリスト作成手法においては、各電子素子間の接続
のみが認識されているため、単なる配線の交差点である
ドットは無視されて配線が行われるからである。そのた
め、図7の回路図データの全ての部分に対し、単一のネ
ットのみが作成されていた。換言すれば、全て同一のネ
ット名が割り当てられていたのである。
【0013】その結果、上記a−b、a−c、c−d、
d−e、d−f、c−g、g−hという配線パターンが
無視されて、例えば図8のような配線結果にもなりかね
なかった。図8に示されている回路図は、図7の回路図
に基づいて実際に自動配線をした結果の一例をいわば模
式的に表したものである。従来の自動配線手法では、各
電子素子の端子間を電気的に接続することを念頭に置い
ているため、単なる配線の交差点であるドットa、c、
d、gを必ずしも通過しない配線が生成されている。
d−e、d−f、c−g、g−hという配線パターンが
無視されて、例えば図8のような配線結果にもなりかね
なかった。図8に示されている回路図は、図7の回路図
に基づいて実際に自動配線をした結果の一例をいわば模
式的に表したものである。従来の自動配線手法では、各
電子素子の端子間を電気的に接続することを念頭に置い
ているため、単なる配線の交差点であるドットa、c、
d、gを必ずしも通過しない配線が生成されている。
【0014】例えば、図8に示されいる例においては、
ドットcやdは無視されて配線が引かれている。この図
8においても、電気的な接続関係は図7の回路図と同様
であるが、配線のパターン(配線の態様)が異なってい
る。このように、従来の配線手法では、設計者がアンテ
ナ等の所定の配線パターンを採用させたい部分について
その配線パターンに基づいた回路図(図7)を作成して
も、自動配線の結果はその所定の配線パターンを無視し
たものとなってしまう場合もあった。
ドットcやdは無視されて配線が引かれている。この図
8においても、電気的な接続関係は図7の回路図と同様
であるが、配線のパターン(配線の態様)が異なってい
る。このように、従来の配線手法では、設計者がアンテ
ナ等の所定の配線パターンを採用させたい部分について
その配線パターンに基づいた回路図(図7)を作成して
も、自動配線の結果はその所定の配線パターンを無視し
たものとなってしまう場合もあった。
【0015】したがって、アナログIC内部に設けられ
るアンテナのように、配線自体を所望のパターンにした
い場合には、その配線部分だけを設計者が別個に一本一
本マニュアルで配線する必要があった。その結果、この
種のアナログICでは、一般のLSI等に比べて設計効
率が悪化してしまう事態も想定された。
るアンテナのように、配線自体を所望のパターンにした
い場合には、その配線部分だけを設計者が別個に一本一
本マニュアルで配線する必要があった。その結果、この
種のアナログICでは、一般のLSI等に比べて設計効
率が悪化してしまう事態も想定された。
【0016】本発明は、このような課題に鑑みなされた
ものであり、アンテナ配線のように所定の配線パターン
をとらなければならない配線に対しても自動配線の対象
とすることができる自動配線装置及び方法を提供するこ
とを目的とする。
ものであり、アンテナ配線のように所定の配線パターン
をとらなければならない配線に対しても自動配線の対象
とすることができる自動配線装置及び方法を提供するこ
とを目的とする。
【0017】
【課題を解決するための手段】本発明は、上記課題を解
決するために、2種類の仮想素子を回路図中において用
いる。それらは、分割認識マクロ、及び、配線分割マク
ロと呼ぶ。
決するために、2種類の仮想素子を回路図中において用
いる。それらは、分割認識マクロ、及び、配線分割マク
ロと呼ぶ。
【0018】分割認識マクロとは、回路図中に接続され
る仮想素子であって、この仮想素子に接続する回路のう
ち、所定の回路に対し、他の回路とは別個の独立したネ
ットを生成すべきことを指示する情報を含む仮想素子を
いう。
る仮想素子であって、この仮想素子に接続する回路のう
ち、所定の回路に対し、他の回路とは別個の独立したネ
ットを生成すべきことを指示する情報を含む仮想素子を
いう。
【0019】配線分割マクロとは、回路図中に接続され
る仮想素子であって、この仮想素子に接続する各回路に
対して、それぞれ別個の独立したネットを生成すべきこ
とを指示する情報を含む仮想素子をいう。
る仮想素子であって、この仮想素子に接続する各回路に
対して、それぞれ別個の独立したネットを生成すべきこ
とを指示する情報を含む仮想素子をいう。
【0020】このような2種類の仮想素子を用いて、以
下のような流れで、アンテナ等の回路部分を含む回路の
自動配線が行われる。
下のような流れで、アンテナ等の回路部分を含む回路の
自動配線が行われる。
【0021】(1)まず、通常の回路図データに対し、
設計者が、分割認識マクロを、所定の配線パターンを採
用させたい回路部分に接続する。この場合、接続の仕方
によっては、接続する回路部分が2個以上ある場合があ
る。このような場合は、その分割認識マクロに、他の回
路部分と独立したネットを生成すべき回路部分を指示す
る情報を付加する。この情報によって指示される回路部
分は、上述したように、例えばアンテナ回路等の所定の
配線パターンを採用させたい回路部分である。また、こ
の分割認識マクロが接続された回路図データを、通常の
回路図データと区別して、本文では分割認識回路図デー
タと呼ぶ。
設計者が、分割認識マクロを、所定の配線パターンを採
用させたい回路部分に接続する。この場合、接続の仕方
によっては、接続する回路部分が2個以上ある場合があ
る。このような場合は、その分割認識マクロに、他の回
路部分と独立したネットを生成すべき回路部分を指示す
る情報を付加する。この情報によって指示される回路部
分は、上述したように、例えばアンテナ回路等の所定の
配線パターンを採用させたい回路部分である。また、こ
の分割認識マクロが接続された回路図データを、通常の
回路図データと区別して、本文では分割認識回路図デー
タと呼ぶ。
【0022】(2)このようにして分割認識マクロを含
む回路図データが作成された後、本発明に係る第1ネッ
トリスト生成手段を用いて、前記回路図データに基づき
ネットリストの生成が行われる。この第1ネットリスト
生成手段は、上記分割認識マクロを認識し、分割認識マ
クロが指示する回路部分に対して別個にネットを生成す
る。このようにして生成されたネットリストを分割ネッ
トリストと呼ぶ。
む回路図データが作成された後、本発明に係る第1ネッ
トリスト生成手段を用いて、前記回路図データに基づき
ネットリストの生成が行われる。この第1ネットリスト
生成手段は、上記分割認識マクロを認識し、分割認識マ
クロが指示する回路部分に対して別個にネットを生成す
る。このようにして生成されたネットリストを分割ネッ
トリストと呼ぶ。
【0023】(3)次に、本発明に係る分割ネット抽出
手段が、分割ネットリストから、上記分割認識マクロで
指示された回路部分に基づき生成されたネットのみを抽
出する。この抽出されたネットは、上述したアンテナ回
路のように所定の配線パターンをとらせたい回路部分に
対応するネットである。
手段が、分割ネットリストから、上記分割認識マクロで
指示された回路部分に基づき生成されたネットのみを抽
出する。この抽出されたネットは、上述したアンテナ回
路のように所定の配線パターンをとらせたい回路部分に
対応するネットである。
【0024】(4)次に、本発明に係る配線分割マクロ
挿入手段が、上記抽出したネットと、分割認識回路図デ
ータと、に基づき、前記分割認識回路図データ中の所定
のドットを配線分割マクロと入れ換える。入れ換えるド
ットは、上記抽出したネットのネット番号に対応する全
てのネットに対して行われる。換言すれば、抽出したネ
ットに対応する回路部分に含まれる全てのドットを前記
配線分割マクロと入れ換える。配線分割マクロは上記分
割認識マクロとは異なり、接続する各階路部分の全てに
対し、別個独立にネットを生成することを指示する仮想
素子であるため、特に所定の回路のみを指示する情報を
付与する必要はない。このようにして配線分割マクロが
挿入された回路図データを最終回路図データと呼ぶ。な
お、この際、分割認識マクロはその役目を終えたため、
最終回路図データ中から削除される。
挿入手段が、上記抽出したネットと、分割認識回路図デ
ータと、に基づき、前記分割認識回路図データ中の所定
のドットを配線分割マクロと入れ換える。入れ換えるド
ットは、上記抽出したネットのネット番号に対応する全
てのネットに対して行われる。換言すれば、抽出したネ
ットに対応する回路部分に含まれる全てのドットを前記
配線分割マクロと入れ換える。配線分割マクロは上記分
割認識マクロとは異なり、接続する各階路部分の全てに
対し、別個独立にネットを生成することを指示する仮想
素子であるため、特に所定の回路のみを指示する情報を
付与する必要はない。このようにして配線分割マクロが
挿入された回路図データを最終回路図データと呼ぶ。な
お、この際、分割認識マクロはその役目を終えたため、
最終回路図データ中から削除される。
【0025】(5)最後に、この最終回路図データに基
づき、本発明に係る第2ネットリスト生成手段がネット
リストを作成する。この第2ネットリスト生成手段は、
回路図データ中にある配線分割マクロが接続している回
路部分に対して、それぞれ別個にネットを生成する。こ
の第2ネットリスト生成手段が作成したネットリスト
を、最終ネットリストと呼ぶ。この最終ネットリスト
は、レイアウト設計工程に供給される。
づき、本発明に係る第2ネットリスト生成手段がネット
リストを作成する。この第2ネットリスト生成手段は、
回路図データ中にある配線分割マクロが接続している回
路部分に対して、それぞれ別個にネットを生成する。こ
の第2ネットリスト生成手段が作成したネットリスト
を、最終ネットリストと呼ぶ。この最終ネットリスト
は、レイアウト設計工程に供給される。
【0026】このようにして、本発明では、所定の配線
パターンで配線を行いたい回路部分を分割認識マクロで
指定し、また、指定された回路部分からドットで分割し
たネットを生成するために、配線分割マクロをそれぞれ
のドットと置き換えた。この結果、ドットで分割された
配線部分に対して別個にネットが生成されたネットリス
トが得られる。したがって、必ずドットを通過するよう
に配線が行われ、所定の回路部分に対し、所望の配線パ
ターンで配線を行わせることが自動的に実行される。
パターンで配線を行いたい回路部分を分割認識マクロで
指定し、また、指定された回路部分からドットで分割し
たネットを生成するために、配線分割マクロをそれぞれ
のドットと置き換えた。この結果、ドットで分割された
配線部分に対して別個にネットが生成されたネットリス
トが得られる。したがって、必ずドットを通過するよう
に配線が行われ、所定の回路部分に対し、所望の配線パ
ターンで配線を行わせることが自動的に実行される。
【0027】具体的には、本発明は以下のような、手段
を採用している。請求項1記載の本発明は、上記課題を
解決するために、分割認識マクロを含む分割認識回路図
データを入力し、ネットリストを生成する手段であっ
て、前記分割認識マクロが指定する回路部分に対して別
個独立のネットを生成し、分割ネットリストを出力する
第1ネットリスト生成手段と、前記第1ネットリスト生
成手段が出力した分割ネットリストから、前記分割認識
マクロによって指定されている1個以上の回路部分にそ
れぞれ対応して生成された1個以上の分割ネットを抽出
し、抽出した結果である抽出ネットを出力する分割ネッ
ト抽出手段と、前記抽出ネットと前記分割認識回路デー
タとに基づき、前記分割認識マクロが指定する回路部分
に含まれる全てのドットに、配線分割マクロを挿入し、
最終回路図データを出力する配線分割マクロ挿入手段
と、前記最終回路図データを入力し、ネットリストを生
成する手段であって、前記配線分割マクロが接続してい
る回路部分に対して別個独立のネットを生成し、最終ネ
ットリストを出力する第2ネットリスト生成手段と、を
含む構成としてある。
を採用している。請求項1記載の本発明は、上記課題を
解決するために、分割認識マクロを含む分割認識回路図
データを入力し、ネットリストを生成する手段であっ
て、前記分割認識マクロが指定する回路部分に対して別
個独立のネットを生成し、分割ネットリストを出力する
第1ネットリスト生成手段と、前記第1ネットリスト生
成手段が出力した分割ネットリストから、前記分割認識
マクロによって指定されている1個以上の回路部分にそ
れぞれ対応して生成された1個以上の分割ネットを抽出
し、抽出した結果である抽出ネットを出力する分割ネッ
ト抽出手段と、前記抽出ネットと前記分割認識回路デー
タとに基づき、前記分割認識マクロが指定する回路部分
に含まれる全てのドットに、配線分割マクロを挿入し、
最終回路図データを出力する配線分割マクロ挿入手段
と、前記最終回路図データを入力し、ネットリストを生
成する手段であって、前記配線分割マクロが接続してい
る回路部分に対して別個独立のネットを生成し、最終ネ
ットリストを出力する第2ネットリスト生成手段と、を
含む構成としてある。
【0028】このため、所定の配線パターンを採用した
い回路部分に対し、別個独立にネットを生成することが
できる。また、その独立に生成したネットに対応する回
路部分のドットを配線分割マクロと置き換えることによ
り。各ノードごとに別個のネットが生成される。したが
って、回路の設計者は、所定の配線パターンを採用した
い回路部分に分割認識マクロを接続するだけで、自動的
に所望の配線を行わせることができる。
い回路部分に対し、別個独立にネットを生成することが
できる。また、その独立に生成したネットに対応する回
路部分のドットを配線分割マクロと置き換えることによ
り。各ノードごとに別個のネットが生成される。したが
って、回路の設計者は、所定の配線パターンを採用した
い回路部分に分割認識マクロを接続するだけで、自動的
に所望の配線を行わせることができる。
【0029】
【0030】
【0031】
【0032】また、請求項2の本発明は、上記請求項1
の発明に対して、さらに、前記分割認識マクロは、前記
分割認識マクロが接続する複数の回路部分のうち、所定
の回路部分に対してのみ、別個独立にネットを生成する
ことを指定する情報を含むことを特徴とする自動配線装
置である。
の発明に対して、さらに、前記分割認識マクロは、前記
分割認識マクロが接続する複数の回路部分のうち、所定
の回路部分に対してのみ、別個独立にネットを生成する
ことを指定する情報を含むことを特徴とする自動配線装
置である。
【0033】分割認識マクロは、回路図データ中に挿入
するため、2端子素子や、3端子素子の形態をとること
がある。この場合、所定の配線パターンをとらせたい回
路部分は、その分割認識マクロの接続する回路の中の1
部分であることがある。このような場合も考慮し、分割
認識マクロには、その接続する複数の回路部分の中でど
の回路部分が所定の配線パターンをとらせたい回路部分
であるのかを指定する情報を含ませることが望ましい。
このような情報を付与することによって、より的確に上
記所定の回路部分を指定させることができる。
するため、2端子素子や、3端子素子の形態をとること
がある。この場合、所定の配線パターンをとらせたい回
路部分は、その分割認識マクロの接続する回路の中の1
部分であることがある。このような場合も考慮し、分割
認識マクロには、その接続する複数の回路部分の中でど
の回路部分が所定の配線パターンをとらせたい回路部分
であるのかを指定する情報を含ませることが望ましい。
このような情報を付与することによって、より的確に上
記所定の回路部分を指定させることができる。
【0034】また、請求項3の本発明は、さらに前記配
線分割マクロ挿入手段は、前記分割認識回路図データか
ら、前記分割認識マクロを削除することを特徴とする自
動配線装置である。
線分割マクロ挿入手段は、前記分割認識回路図データか
ら、前記分割認識マクロを削除することを特徴とする自
動配線装置である。
【0035】分割認識マクロによって指定される回路部
分を認識し、配線分割マクロをドットと入れ換えた後
は、前記分割認識マクロはもはや不要である。したがっ
て、本発明ではこの分割認識マクロを、その役目を終え
た後に削除したのである。
分を認識し、配線分割マクロをドットと入れ換えた後
は、前記分割認識マクロはもはや不要である。したがっ
て、本発明ではこの分割認識マクロを、その役目を終え
た後に削除したのである。
【0036】請求項4〜6は、本発明の技術的思想を方
法として具現化したものであり、その作用は、上記請求
項1〜3と実質的には同様である。
法として具現化したものであり、その作用は、上記請求
項1〜3と実質的には同様である。
【0037】なお、上記従来技術と本発明の相違点は、
以下の通りである。まず、特開平7−36964号公報
は、上述したように、レイアウトパターンから分割され
たノードを抽出することによって、その分割されたノー
ドに対して回路の修正やレイアウト修正をせずに回路の
検証を行うことを目的とする。
以下の通りである。まず、特開平7−36964号公報
は、上述したように、レイアウトパターンから分割され
たノードを抽出することによって、その分割されたノー
ドに対して回路の修正やレイアウト修正をせずに回路の
検証を行うことを目的とする。
【0038】これに対し、本発明は、回路図データを展
開することによって、分割されていない回路図データを
自動的に分割し、従来手動で配線をしていた部分に対し
て自動配線を可能にすることを目的とするものである。
開することによって、分割されていない回路図データを
自動的に分割し、従来手動で配線をしていた部分に対し
て自動配線を可能にすることを目的とするものである。
【0039】また、特開平9−114871号公報は、
レイアウトデータにノード生成情報を付加することによ
ってレイアウト後のシミュレーション(バックアノテー
ション)を実行しやすくすることを目的としている。
レイアウトデータにノード生成情報を付加することによ
ってレイアウト後のシミュレーション(バックアノテー
ション)を実行しやすくすることを目的としている。
【0040】これに対して、本発明は、回路図データに
ノード生成情報を付加することによって、アンテナ配線
等を自動的に実行することを目的とする。
ノード生成情報を付加することによって、アンテナ配線
等を自動的に実行することを目的とする。
【0041】さらに、特開平9−198414号公報に
は、レイアウト後のアルミ配線矩形を分割することによ
って検証結果の表示を見やすくなるという効果を奏す
る。
は、レイアウト後のアルミ配線矩形を分割することによ
って検証結果の表示を見やすくなるという効果を奏す
る。
【0042】これに対して、本発明は回路図データか
ら、アンテナ配線部分等のみを分割することによって、
アンテナ配線等を自動的に行いうるという効果を奏する
ものである。
ら、アンテナ配線部分等のみを分割することによって、
アンテナ配線等を自動的に行いうるという効果を奏する
ものである。
【0043】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。 [実施の形態1] 1−1.自動配線装置の構成 図1には、本実施の形態に係る自動配線装置の構成ブロ
ック図が示されている。この図に示されているように、
この自動配線装置10は、第1ネットリスト生成手段1
2を備えている。この第1ネットリスト生成手段12
は、分割認識回路図データ、すなわち分割認識マクロを
含む回路図データを入力し、この分割認識マクロによっ
て指定された回路部分に対し、別個のネットを生成す
る。この第1ネットリスト生成手段12は、具体的には
ソフトウェアで構成され、その詳細な動作はフローチャ
ートに基づき後に詳述する。
を図面に基づいて説明する。 [実施の形態1] 1−1.自動配線装置の構成 図1には、本実施の形態に係る自動配線装置の構成ブロ
ック図が示されている。この図に示されているように、
この自動配線装置10は、第1ネットリスト生成手段1
2を備えている。この第1ネットリスト生成手段12
は、分割認識回路図データ、すなわち分割認識マクロを
含む回路図データを入力し、この分割認識マクロによっ
て指定された回路部分に対し、別個のネットを生成す
る。この第1ネットリスト生成手段12は、具体的には
ソフトウェアで構成され、その詳細な動作はフローチャ
ートに基づき後に詳述する。
【0044】また、この自動配線装置10は、分割ネッ
ト抽出手段14を備えている。分割ネット抽出手段14
は、上記第1ネットリスト生成手段が生成した分割ネッ
トリストの中から、分割認識マクロが指定する回路部分
に対応して作成されたネットのみを抽出する。この抽出
したネットを抽出ネットと呼ぶ。この抽出するネット
は、第1ネットリスト生成手段12が前記分割認識マク
ロの指定に基づき生成したものである。抽出ネットは1
個だけでなく、複数個である場合もある。抽出ネットが
複数個とは、分割認識マクロが指定する回路部分が複数
個あり、それに応じて前記第1ネットリスト生成手段が
複数個のネットを各階路部分に対して生成したことを意
味する。この分割ネット抽出手段14も、具体的にはソ
フトウェアで構成され、その詳細な動作もフローチャー
トに基づき後に詳述する。
ト抽出手段14を備えている。分割ネット抽出手段14
は、上記第1ネットリスト生成手段が生成した分割ネッ
トリストの中から、分割認識マクロが指定する回路部分
に対応して作成されたネットのみを抽出する。この抽出
したネットを抽出ネットと呼ぶ。この抽出するネット
は、第1ネットリスト生成手段12が前記分割認識マク
ロの指定に基づき生成したものである。抽出ネットは1
個だけでなく、複数個である場合もある。抽出ネットが
複数個とは、分割認識マクロが指定する回路部分が複数
個あり、それに応じて前記第1ネットリスト生成手段が
複数個のネットを各階路部分に対して生成したことを意
味する。この分割ネット抽出手段14も、具体的にはソ
フトウェアで構成され、その詳細な動作もフローチャー
トに基づき後に詳述する。
【0045】また、この自動配線装置10は、配線分割
マクロ挿入手段16を備えている。配線分割マクロ挿入
手段16は、上記分割認識回路図データと上記抽出ネッ
トとに基づき、この抽出ネットが対応する回路部分に対
して、配線分割マクロを挿入する。挿入する位置は、前
記対応する回路部分に含まれる全てのドットである。こ
のようして、配線分割マクロが所定の回路部分の全ての
ドットに挿入された回路図データが、上述したように最
終回路図データである。この配線分割マクロ挿入手段1
6も、具体的にはソフトウェアで構成され、その詳細な
動作もフローチャートに基づき後に詳述する。
マクロ挿入手段16を備えている。配線分割マクロ挿入
手段16は、上記分割認識回路図データと上記抽出ネッ
トとに基づき、この抽出ネットが対応する回路部分に対
して、配線分割マクロを挿入する。挿入する位置は、前
記対応する回路部分に含まれる全てのドットである。こ
のようして、配線分割マクロが所定の回路部分の全ての
ドットに挿入された回路図データが、上述したように最
終回路図データである。この配線分割マクロ挿入手段1
6も、具体的にはソフトウェアで構成され、その詳細な
動作もフローチャートに基づき後に詳述する。
【0046】さらに、この自動配線装置10は、第2ネ
ットリスト生成手段18を備えている。第2ネットリス
ト生成手段18は、上記最終回路図データに基づき、ネ
ットリストを生成する。この生成の際、第2ネットリス
ト生成手段18は、最終回路図データに挿入されている
配線分割マクロに応じて、その配線分割マクロが接続し
ている各回路部分に対してそれぞれ別個のネットを生成
する。このようにして生成されたネットリストが上述し
たように最終ネットリストである。この最終ネットリス
トは、回路図データ中のドットで分割されたネットから
なるネットリストであるため、必ずドットを通過する配
線が生成される。その結果、設計者が意図した所望の配
線パターンで配線を生成することができる。この第2ネ
ットリスト生成手段18も、具体的にはソフトウェアで
構成され、その詳細な動作はフローチャートに基づき次
に詳述する。
ットリスト生成手段18を備えている。第2ネットリス
ト生成手段18は、上記最終回路図データに基づき、ネ
ットリストを生成する。この生成の際、第2ネットリス
ト生成手段18は、最終回路図データに挿入されている
配線分割マクロに応じて、その配線分割マクロが接続し
ている各回路部分に対してそれぞれ別個のネットを生成
する。このようにして生成されたネットリストが上述し
たように最終ネットリストである。この最終ネットリス
トは、回路図データ中のドットで分割されたネットから
なるネットリストであるため、必ずドットを通過する配
線が生成される。その結果、設計者が意図した所望の配
線パターンで配線を生成することができる。この第2ネ
ットリスト生成手段18も、具体的にはソフトウェアで
構成され、その詳細な動作はフローチャートに基づき次
に詳述する。
【0047】1−2.自動配線の動作 以下、フローチャートに基づき、本発明の動作を詳細に
説明する。図2には本実施の形態の自動配線装置の動作
を表すフローチャートが示されている。
説明する。図2には本実施の形態の自動配線装置の動作
を表すフローチャートが示されている。
【0048】まず、ステップS2−1においては、設計
者が回路図データの作成を行う。ここで作成される回路
図データは、上述した分割マクロを用いた分割認識回路
図データである。この分割認識回路図データの例が、図
3に示されている。この図に示されているように、分割
認識マクロ20は、例えば2端子素子であり、一方の端
子Xは、外部入出力端子Aに接続されており、他方の端
子Yは、ドットa、c、d、g及びピンb、e、f、h
が接続されている。
者が回路図データの作成を行う。ここで作成される回路
図データは、上述した分割マクロを用いた分割認識回路
図データである。この分割認識回路図データの例が、図
3に示されている。この図に示されているように、分割
認識マクロ20は、例えば2端子素子であり、一方の端
子Xは、外部入出力端子Aに接続されており、他方の端
子Yは、ドットa、c、d、g及びピンb、e、f、h
が接続されている。
【0049】この図3に示されている分割認識回路図デ
ータが、従来の回路図データと異なる点は、設計者が、
分割認識マクロ20を、回路図データ通りの配線のパタ
ーンを採用したい回路部分に接続している点である。そ
して、設計者は、この分割認識マクロ20に、端子Yに
接続している回路部分が独立してネットを作成すべきこ
とを意味する情報を付与するのである。これによって、
次に述べるように、第1ネットリスト作成手段12が、
端子Y側に接続している回路部分に対して独立してネッ
トを生成する。
ータが、従来の回路図データと異なる点は、設計者が、
分割認識マクロ20を、回路図データ通りの配線のパタ
ーンを採用したい回路部分に接続している点である。そ
して、設計者は、この分割認識マクロ20に、端子Yに
接続している回路部分が独立してネットを作成すべきこ
とを意味する情報を付与するのである。これによって、
次に述べるように、第1ネットリスト作成手段12が、
端子Y側に接続している回路部分に対して独立してネッ
トを生成する。
【0050】次に、ステップS2−2は、第1ネットリ
スト生成ステップであり、上記ステップS2−1におい
て設計者が作成した分割認識回路図データに基づき、ネ
ットリストの生成を行う。ネットリストの生成は、上述
した第1ネットリスト生成手段12が行う。第1ネット
リスト生成手段12は、上記分割認識回路図データに中
に分割認識マクロ20がある場合には、その分割認識マ
クロ20が指定する回路部分に対して独立してネットを
生成する。生成したネットリストは例えば以下の表1の
ようになる。
スト生成ステップであり、上記ステップS2−1におい
て設計者が作成した分割認識回路図データに基づき、ネ
ットリストの生成を行う。ネットリストの生成は、上述
した第1ネットリスト生成手段12が行う。第1ネット
リスト生成手段12は、上記分割認識回路図データに中
に分割認識マクロ20がある場合には、その分割認識マ
クロ20が指定する回路部分に対して独立してネットを
生成する。生成したネットリストは例えば以下の表1の
ようになる。
【0051】
【表1】
【0052】ここで、ピン群(電子素子の端子群)とは
ピンb、e、f、hを意味する。なお、ドットa、c、
d、gはピン群と異なり回路図データにのみ現れ、ネッ
トリスト上には現れない。従来のネット生成手段によれ
ば、単一のネットからなるネットリストが生成された
が、本実施の形態によれば、このように2つのネットか
らなるネットリストが生成される。このネットリスト
は、上述したように分割ネットリストと呼ぶ。
ピンb、e、f、hを意味する。なお、ドットa、c、
d、gはピン群と異なり回路図データにのみ現れ、ネッ
トリスト上には現れない。従来のネット生成手段によれ
ば、単一のネットからなるネットリストが生成された
が、本実施の形態によれば、このように2つのネットか
らなるネットリストが生成される。このネットリスト
は、上述したように分割ネットリストと呼ぶ。
【0053】次に、ステップS2−3は、分割ネット抽
出ステップであり、分割ネットリストの中から、分割認
識マクロ20が指定する回路部分を抽出する。この抽出
は上述した分割ネット抽出手段14が行う。本実施の形
態で示した例においては分割認識マクロ20が指定する
回路部分は端子Yが接続された回路部分であるため、上
記分割ネットリストからネット2が抽出される。この抽
出したネット2が上述した抽出ネットである。
出ステップであり、分割ネットリストの中から、分割認
識マクロ20が指定する回路部分を抽出する。この抽出
は上述した分割ネット抽出手段14が行う。本実施の形
態で示した例においては分割認識マクロ20が指定する
回路部分は端子Yが接続された回路部分であるため、上
記分割ネットリストからネット2が抽出される。この抽
出したネット2が上述した抽出ネットである。
【0054】次に、ステップS2−4は、配線分割マク
ロ挿入ステップであり、分割認識回路図データに対し
て、配線分割マクロ22が挿入される。この挿入は、上
述した配線分割マクロ挿入手段16が行う。配線分割マ
クロ挿入手段16は、すでに述べたように、上記ネット
2(抽出ネット)に基づき、そのネット2に対応する回
路部分を分割認識回路図データにおいて認識し、その回
路部分に含まれる全てのドットを配線分割マクロ22と
入れ換える。ここで、全てのドットとは、上述したドッ
ト群、すなわちドットa、c、d、gである。
ロ挿入ステップであり、分割認識回路図データに対し
て、配線分割マクロ22が挿入される。この挿入は、上
述した配線分割マクロ挿入手段16が行う。配線分割マ
クロ挿入手段16は、すでに述べたように、上記ネット
2(抽出ネット)に基づき、そのネット2に対応する回
路部分を分割認識回路図データにおいて認識し、その回
路部分に含まれる全てのドットを配線分割マクロ22と
入れ換える。ここで、全てのドットとは、上述したドッ
ト群、すなわちドットa、c、d、gである。
【0055】このように、全てのドットa、c、d、g
を配線分割マクロ22a、22c、22d、22gと入
れ換えた最終回路図データが図4に示されている。な
お、図4に示されている最終回路図データにおいては、
分割認識マクロ20が削除されている。これは、分割認
識マクロ20はその役目を終えておりもはや必要ないか
らである。この削除も配線分割マクロ挿入手段16が行
う。
を配線分割マクロ22a、22c、22d、22gと入
れ換えた最終回路図データが図4に示されている。な
お、図4に示されている最終回路図データにおいては、
分割認識マクロ20が削除されている。これは、分割認
識マクロ20はその役目を終えておりもはや必要ないか
らである。この削除も配線分割マクロ挿入手段16が行
う。
【0056】次に、ステップS2−5は、第2ネットリ
スト生成ステップであり、最終回路図データに基づき最
終ネットリストの生成が行われる。この生成は、上述し
た第2ネットリスト生成手段18が行う。第2ネットリ
スト生成手段18は、配線分割マクロ22a、22c、
22d、22gを認識し、配線分割マクロ22a、22
c、22d、22gに接続している回路部分に対して、
別個にネットを生成する。その結果得られる最終ネット
リストは、例えば以下の表2の内容となる。
スト生成ステップであり、最終回路図データに基づき最
終ネットリストの生成が行われる。この生成は、上述し
た第2ネットリスト生成手段18が行う。第2ネットリ
スト生成手段18は、配線分割マクロ22a、22c、
22d、22gを認識し、配線分割マクロ22a、22
c、22d、22gに接続している回路部分に対して、
別個にネットを生成する。その結果得られる最終ネット
リストは、例えば以下の表2の内容となる。
【0057】
【表2】
【0058】このように、最終ネットリストは、図4の
最終回路図データに基づき、8個のネットを含むネット
リストとなる。この最終ネットリストは、レイアウト行
程に供給され、この最終ネットリストに基づき配線レイ
アウトが行われる。その結果、本実施の形態によれば、
必ずドットに対応した位置を通過するように配線が行わ
れるため、設計者が意図した通りの配線パターンで配線
を行わせることができる。
最終回路図データに基づき、8個のネットを含むネット
リストとなる。この最終ネットリストは、レイアウト行
程に供給され、この最終ネットリストに基づき配線レイ
アウトが行われる。その結果、本実施の形態によれば、
必ずドットに対応した位置を通過するように配線が行わ
れるため、設計者が意図した通りの配線パターンで配線
を行わせることができる。
【0059】以上述べたように、本実施の形態によれ
ば、設計者がマニュアルで配線を行わなくとも、単に配
線分割マクロ20を回路図データ中に挿入するだけで所
望の配線パターンで配線を行わせることができる。その
結果、マスク設計工数の削減を図ることができ、設計効
率の向上が図れる。
ば、設計者がマニュアルで配線を行わなくとも、単に配
線分割マクロ20を回路図データ中に挿入するだけで所
望の配線パターンで配線を行わせることができる。その
結果、マスク設計工数の削減を図ることができ、設計効
率の向上が図れる。
【0060】[実施の形態2]上記実施の形態1によれ
ば、配線分割マクロ挿入手段16が、抽出ネットと分割
認識ネットリストに基づき、最終回路図データを生成し
た。
ば、配線分割マクロ挿入手段16が、抽出ネットと分割
認識ネットリストに基づき、最終回路図データを生成し
た。
【0061】しかし、配線分割マクロ22を挿入するド
ットは、分割認識マクロ20で指定された回路部分に含
まれる全てのドットであるため、分割認識マクロ20が
指定する回路部分が認識できれば、必ずしも分割ネット
リストや抽出ネットを生成する必要はない。したがっ
て、配線分割マクロ挿入手段16が、直接分割認識回路
図データの分割認識マクロ20の指定に基づいて、配線
分割マクロ22を回路図データ中に挿入することも理論
的には可能である。
ットは、分割認識マクロ20で指定された回路部分に含
まれる全てのドットであるため、分割認識マクロ20が
指定する回路部分が認識できれば、必ずしも分割ネット
リストや抽出ネットを生成する必要はない。したがっ
て、配線分割マクロ挿入手段16が、直接分割認識回路
図データの分割認識マクロ20の指定に基づいて、配線
分割マクロ22を回路図データ中に挿入することも理論
的には可能である。
【0062】そこで、本実施の形態2においては、配線
分割マクロ挿入手段16が、分割認識回路図データに基
づき、その中の分割認識マクロ20が指定する回路部分
を認識し、その回路部分に含まれる全てのドットを配線
分割マクロ22と入れ換える例を示す。
分割マクロ挿入手段16が、分割認識回路図データに基
づき、その中の分割認識マクロ20が指定する回路部分
を認識し、その回路部分に含まれる全てのドットを配線
分割マクロ22と入れ換える例を示す。
【0063】2−1.自動配線装置の構成 本実施の形態2に係る自動配線装置30の構成ブロック
図が図5に示されている。この図に示されているよう
に、自動配線装置30は、配線分割マクロ挿入手段36
と、第2ネットリスト生成手段38のみを備えている。
図が図5に示されている。この図に示されているよう
に、自動配線装置30は、配線分割マクロ挿入手段36
と、第2ネットリスト生成手段38のみを備えている。
【0064】本実施の形態において特徴的なことは、配
線分割マクロ挿入手段36が、上述した抽出ネットを用
いずに、分割認識回路図データにのみ基づいて、最終回
路図データを作成していることである。この動作は、次
に詳述する。
線分割マクロ挿入手段36が、上述した抽出ネットを用
いずに、分割認識回路図データにのみ基づいて、最終回
路図データを作成していることである。この動作は、次
に詳述する。
【0065】この最終回路図データに基づき最終ネット
リストを生成する第2ネットリスト生成手段38は、上
記実施の形態1における第2ネットリスト生成手段18
と全く同様の動作を行うため、その説明は省略する。
リストを生成する第2ネットリスト生成手段38は、上
記実施の形態1における第2ネットリスト生成手段18
と全く同様の動作を行うため、その説明は省略する。
【0066】2−2.自動配線の動作 以下、フローチャートに基づき、本発明の動作を詳細に
説明する。図6には本実施の形態2の自動配線装置の動
作を表すフローチャートが示されている。
説明する。図6には本実施の形態2の自動配線装置の動
作を表すフローチャートが示されている。
【0067】まず、ステップS6−1においては、設計
者が回路図データの作成を行う。ここで作成される回路
図データは、上述した分割認識マクロ20を用いた分割
認識回路図データである。この分割認識回路図データの
例は、すでに図3において示した。この動作、及び作成
される回路図データの例(図3)は、上記実施の形態1
と全く同様である。
者が回路図データの作成を行う。ここで作成される回路
図データは、上述した分割認識マクロ20を用いた分割
認識回路図データである。この分割認識回路図データの
例は、すでに図3において示した。この動作、及び作成
される回路図データの例(図3)は、上記実施の形態1
と全く同様である。
【0068】次に、ステップS6−2は、配線分割マク
ロ挿入ステップであり、分割認識回路図データに対し
て、配線分割マクロ22が挿入される。この挿入は、上
述した配線分割マクロ挿入手段36が行う。
ロ挿入ステップであり、分割認識回路図データに対し
て、配線分割マクロ22が挿入される。この挿入は、上
述した配線分割マクロ挿入手段36が行う。
【0069】本実施の形態2において特徴的なことは、
配線分割マクロ挿入手段36が、抽出ネットを用いず
に、分割認識回路図データ中の分割認識マクロ20の指
定に基づき、配線分割マクロ22を挿入すべき回路部分
を識別することである。この点が、上記実施の形態1と
の相違点であり、その他の点は上記実施の形態と全く同
様である。
配線分割マクロ挿入手段36が、抽出ネットを用いず
に、分割認識回路図データ中の分割認識マクロ20の指
定に基づき、配線分割マクロ22を挿入すべき回路部分
を識別することである。この点が、上記実施の形態1と
の相違点であり、その他の点は上記実施の形態と全く同
様である。
【0070】このようにして、配線分割マクロ挿入手段
36は、最終回路図データを生成する。この最終回路図
データは、上記実施の形態1と全く同様であり、上述し
た図4に示されている回路図データである。なお、本実
施の形態2においても実施の形態1と同様に、配線分割
マクロ挿入手段36が、分割認識マクロ20を回路図デ
ータ中から削除する。
36は、最終回路図データを生成する。この最終回路図
データは、上記実施の形態1と全く同様であり、上述し
た図4に示されている回路図データである。なお、本実
施の形態2においても実施の形態1と同様に、配線分割
マクロ挿入手段36が、分割認識マクロ20を回路図デ
ータ中から削除する。
【0071】ステップS6−3は第2ネットリスト生成
ステップであり、第2ネットリスト生成手段38が、最
終回路図データに基づき最終ネットリストを生成する。
この生成動作は、上記実施の形態1における第2ネット
リスト生成手段18と全く同様である。
ステップであり、第2ネットリスト生成手段38が、最
終回路図データに基づき最終ネットリストを生成する。
この生成動作は、上記実施の形態1における第2ネット
リスト生成手段18と全く同様である。
【0072】以上述べたように、本実施の形態2によれ
ば、より簡易な構成で上記実施の形態1と同様の効果を
奏することができる。なお、現在の自動配線ソフトウェ
アは、上記実施の形態1のようなソフトウェア構成を採
用している場合が多い。したがって、原理的には実施の
形態2の構成の方が簡易ではあるが、既存のソフトウェ
アの改修をすることによって本発明を実施する場合に
は、上記実施の形態1の構成を採用した方が、ソフトウ
ェアの作成が容易となる場合がある。そのような場合に
は、上記実施の形態1で示したようなソフトウェア構成
を採用することが好ましい。
ば、より簡易な構成で上記実施の形態1と同様の効果を
奏することができる。なお、現在の自動配線ソフトウェ
アは、上記実施の形態1のようなソフトウェア構成を採
用している場合が多い。したがって、原理的には実施の
形態2の構成の方が簡易ではあるが、既存のソフトウェ
アの改修をすることによって本発明を実施する場合に
は、上記実施の形態1の構成を採用した方が、ソフトウ
ェアの作成が容易となる場合がある。そのような場合に
は、上記実施の形態1で示したようなソフトウェア構成
を採用することが好ましい。
【0073】
【発明の効果】以上述べたように、本発明によれば、回
路図データ中の所望の配線パターンをとらせたい部分に
対し、ドットで分割されたネットリストを生成した。そ
の結果ドットに沿った配線パターンを自動的に生成する
ことによって所望の配線パターンを自動的に採用させる
ことができた。したがって、マスク設計工数の削減を図
ることができ、設計効率の向上が図れる。
路図データ中の所望の配線パターンをとらせたい部分に
対し、ドットで分割されたネットリストを生成した。そ
の結果ドットに沿った配線パターンを自動的に生成する
ことによって所望の配線パターンを自動的に採用させる
ことができた。したがって、マスク設計工数の削減を図
ることができ、設計効率の向上が図れる。
【0074】また、所望の配線パターンで配線したい回
路部分に対して一旦1つのネットを生成するのではな
く、直接に回路図データからドットで分割されたネット
リストを生成すれば、より簡易な構成で、所望の配線パ
ターンの自動配線を行うことができる。
路部分に対して一旦1つのネットを生成するのではな
く、直接に回路図データからドットで分割されたネット
リストを生成すれば、より簡易な構成で、所望の配線パ
ターンの自動配線を行うことができる。
【0075】さらに、本発明では、所望の配線パターン
で配線した回路部分を分割認識マクロで指定した。この
分割認識マクロには、接続する回路のうち、所定の回路
部分のみを指定する情報を含ませれば、所望の配線パタ
ーンを採用させたい回路部分をより正確に指定可能であ
る。
で配線した回路部分を分割認識マクロで指定した。この
分割認識マクロには、接続する回路のうち、所定の回路
部分のみを指定する情報を含ませれば、所望の配線パタ
ーンを採用させたい回路部分をより正確に指定可能であ
る。
【0076】また、本発明では、分割認識マクロで所定
の回路部分を指定し、配線分割マクロでその回路部分を
ドットで分割したネットを生成したが、最終的な分割し
たネットを生成する前に、前記分割認識マクロを削除し
たので、効率的なネットリストの生成を行うことができ
る。
の回路部分を指定し、配線分割マクロでその回路部分を
ドットで分割したネットを生成したが、最終的な分割し
たネットを生成する前に、前記分割認識マクロを削除し
たので、効率的なネットリストの生成を行うことができ
る。
【図1】本実施の形態1に係る自動配線装置の構成ブロ
ック図である。
ック図である。
【図2】本実施の形態1の自動配線装置の動作を表すフ
ローチャートである。
ローチャートである。
【図3】分割認識回路図データの例を示す説明図であ
る。
る。
【図4】最終回路図データの例を示す説明図である。
【図5】本実施の形態2に係る自動配線装置の構成ブロ
ック図である。
ック図である。
【図6】実施の形態2の自動配線装置の動作を表すフロ
ーチャートである。
ーチャートである。
【図7】アンテナ配線等を含む回路図データの例を示す
回路図である。
回路図である。
【図8】図7の回路図に基づいて実際に従来の自動配線
をした配線結果の1例を模式的に表した回路図である。
をした配線結果の1例を模式的に表した回路図である。
10 自動配線装置 12 第1ネットリスト生成手段 14 分割ネット抽出手段 16 配線分割マクロ挿入手段 18 第2ネットリスト生成手段 20 分割認識マクロ 22 配線分割マクロ 30 自動配線装置 36 配線分割マクロ挿入手段 38 第2ネットリスト生成手段 A 外部入出力端子 a、c、d、g ドット b、d、f、h ピン
Claims (6)
- 【請求項1】 分割認識マクロを含む分割認識回路図デ
ータを入力し、ネットリストを生成する手段であって、 前記分割認識マクロが指定する回路部分に対して別個独
立のネットを生成し、分割ネットリストを出力する第1
ネットリスト生成手段と、 前記第1ネットリスト生成手段が出力した分割ネットリ
ストから、前記分割認識マクロによって指定されている
1個以上の回路部分にそれぞれ対応して生成された1個
以上の分割ネットを抽出し、抽出した結果である抽出ネ
ットを出力する分割ネット抽出手段と、 前記抽出ネットと前記分割認識回路データとに基づき、
前記分割認識マクロが指定する回路部分に含まれる全て
のドットに、配線分割マクロを挿入し、最終回路図デー
タを出力する配線分割マクロ挿入手段と、 前記最終回路図データを入力し、ネットリストを生成す
る手段であって、前記配線分割マクロが接続している回
路部分に対して別個独立のネットを生成し、最終ネット
リストを出力する第2ネットリスト生成手段と、 を含むことを特徴とする自動配線装置。 - 【請求項2】 前記分割認識マクロは、前記分割認識マ
クロが接続する複数の回路部分のうち、所定の回路部分
に対してのみ、別個独立にネットを生成することを指定
する情報を含むことを特徴とする請求項1記載の自動配
線装置。 - 【請求項3】 前記配線分割マクロ挿入手段は、前記分
割認識回路図データから、前記分割認識マクロを削除す
ることを特徴とする請求項1または2記載の自動配線装
置。 - 【請求項4】 分割認識マクロを含む分割認識回路図デ
ータを入力し、ネットリストを生成するステップであっ
て、前記分割認識マクロが指定する回路部分に対して別
個独立のネットを生成し、分割ネットリストを出力する
第1ネットリスト生成ステップと、 前記第1ネットリスト生成ステップが出力した分割ネッ
トリストから、前記分割認識マクロによって指定されて
いる1個以上の回路部分にそれぞれ対応して生成された
1個以上の分割ネットを抽出し、抽出した結果である抽
出ネットを出力する分割ネット抽出ステップと、 前記抽出ネットと前記分割認識回路図データとに基づ
き、前記分割認識マクロが指定する回路部分に含まれる
全てのドットに、配線分割マクロを挿入し、最終回路図
データを出力する配線分割マクロ挿入ステップと、 前記最終回路図データを入力し、ネットリストを生成す
るステップであって、前記配線分割マクロが接続してい
る回路部分に対して別個独立のネットを生成し、最終ネ
ットリストを出力する第2ネットリスト生成ステップ
と、 を含むことを特徴とする自動配線方法。 - 【請求項5】 前記分割認識マクロは、前記分割認識マ
クロが接続する複数の回路部分のうち、所定の回路部分
に対してのみ、別個独立にネットを生成することを指定
する情報を含むことを特徴とする請求項4記載の自動配
線方法。 - 【請求項6】 前記配線分割マクロ挿入ステップは、前
記分割認識回路図データから、前記分割認識マクロを削
除することを特徴とする請求項4または5記載の自動配
線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25385598A JP3230495B2 (ja) | 1998-09-08 | 1998-09-08 | 自動配線装置及び自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25385598A JP3230495B2 (ja) | 1998-09-08 | 1998-09-08 | 自動配線装置及び自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000090134A JP2000090134A (ja) | 2000-03-31 |
| JP3230495B2 true JP3230495B2 (ja) | 2001-11-19 |
Family
ID=17257080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25385598A Expired - Fee Related JP3230495B2 (ja) | 1998-09-08 | 1998-09-08 | 自動配線装置及び自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230495B2 (ja) |
-
1998
- 1998-09-08 JP JP25385598A patent/JP3230495B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000090134A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754826A (en) | CAD and simulation system for targeting IC designs to multiple fabrication processes | |
| US7398497B2 (en) | Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method | |
| US6815811B2 (en) | Semiconductor integrated circuit with dummy patterns | |
| US8219959B2 (en) | Generating integrated circuit floorplan layouts | |
| US20040255258A1 (en) | Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout | |
| JPH10207937A (ja) | レイアウト・クリティカルなネット用のタイミング・エラー限界値をフィルタリングすることにより、マイクロエレクトロニクス回路のレイアウト後検証を実行する方法、装置およびコンピュータ・プログラム製品 | |
| JP2005158075A (ja) | 相互接続対応の集積回路設計 | |
| KR100216691B1 (ko) | 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법 | |
| JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP3230495B2 (ja) | 自動配線装置及び自動配線方法 | |
| JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
| JP2003091566A (ja) | 配置配線構想設計装置 | |
| JP2004013821A (ja) | 半導体集積回路設計方法および設計装置 | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
| JP2001249954A (ja) | 電気電子回路の結線図作成装置 | |
| JP2009283657A (ja) | 半導体集積回路のレイアウト生成装置およびレイアウト設計方法 | |
| JPH10326300A (ja) | 配線板設計装置 | |
| JPH06216249A (ja) | Icチップ自動レイアウト設計システム | |
| JP2005129869A (ja) | 半導体集積回路設計方法 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JP2008097541A (ja) | レイアウト検証方法およびレイアウト検証装置 | |
| JP2000231577A (ja) | 部品配置装置および部品配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |