JP3236285B2 - High-speed AGC circuit - Google Patents
High-speed AGC circuitInfo
- Publication number
- JP3236285B2 JP3236285B2 JP22540390A JP22540390A JP3236285B2 JP 3236285 B2 JP3236285 B2 JP 3236285B2 JP 22540390 A JP22540390 A JP 22540390A JP 22540390 A JP22540390 A JP 22540390A JP 3236285 B2 JP3236285 B2 JP 3236285B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- constant
- burst
- variable gain
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 (1) 発明の属する技術分野 本発明は、高速なバースト伝送で信号レベルの異なる
バーストの信号レベルを一定にするためのAGC(自動利
得制御)方式に関するものであり、例えば、光ファイバ
を用いた光通信で、スターカプラを用いた経済的な通信
において、受信光レベルの差のある場合においても安定
に光信号を受信するためのAGC回路に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to an AGC (Automatic Gain Control) system for maintaining constant signal levels of bursts having different signal levels in high-speed burst transmission. For example, the present invention relates to an AGC circuit for stably receiving an optical signal even when there is a difference in received light level in economical communication using a star coupler in optical communication using an optical fiber.
(2) 従来の技術 従来のAGC(自動利得制御)回路について説明する前
に、高速なバースト伝送で信号レベルの異なるバースト
の信号が通信において発生する状況について説明する。
第1図に、光ファイバを用いた通信系の一例を示す。1
は光ファイバ伝送路、2は光送信器、3は光受信器であ
る。4はスターカプラ(SC)である。この構成では、光
ファイバ伝送路にスターカプラ(SC)4を接続し、複数
の加入者(ユーザ)を収容する。図では、#jの加入者
のみ図示している。ここで#jとは番号すなわちNo.を
意味する。この構成では、1個の局装置(光受信器)を
複数の加入者で共用するため経済的である。さらに、局
(光受信器側)とスターカプラ4間の長さLaの光ファイ
バ伝送路1は複数の加入者で共用することができる。こ
の構成では複数の加入者を経済的に収容することが可能
である。通常のスターカプラを使用しない1:1(ponit−
to−point)の光通信においても光ファイバ伝送路の損
失は振動等の環境条件により変化する。しかし、第1図
の構成では、スターカプラ(SC)4と加入者(光送信器
側)の距離Lbがばらつくことと、スターカプラ4の各出
力ポートの損失のばらつき、更に光送信器2の送信光レ
ベル差のため、損失値が大幅にばらつくことになる。こ
れは、場合により、10dB以上の光レベルの差となる。な
お、第1図の構成では複数の加入者で伝送路を共用する
ため、加入者が同一の波長で通信する場合には時分割に
伝送路を使用することになる。(2) Prior Art Before describing a conventional AGC (automatic gain control) circuit, a situation in which burst signals having different signal levels occur in communication in high-speed burst transmission will be described.
FIG. 1 shows an example of a communication system using an optical fiber. 1
Is an optical fiber transmission line, 2 is an optical transmitter, and 3 is an optical receiver. 4 is a star coupler (SC). In this configuration, a star coupler (SC) 4 is connected to an optical fiber transmission line to accommodate a plurality of subscribers (users). In the figure, only the subscriber #j is shown. Here, #j means a number, that is, No. This configuration is economical because one station device (optical receiver) is shared by a plurality of subscribers. Further, the optical fiber transmission line 1 having a length La between the station (optical receiver side) and the star coupler 4 can be shared by a plurality of subscribers. In this configuration, a plurality of subscribers can be accommodated economically. 1: 1 (ponit-
Even in to-point optical communication, the loss of the optical fiber transmission line changes depending on environmental conditions such as vibration. However, in the configuration of FIG. 1, the distance Lb between the star coupler (SC) 4 and the subscriber (on the optical transmitter side) varies, the loss of each output port of the star coupler 4 varies, and the optical transmitter 2 Due to the transmission light level difference, the loss value will vary greatly. This may result in a light level difference of 10 dB or more. In the configuration shown in FIG. 1, since a transmission line is shared by a plurality of subscribers, when the subscribers communicate with the same wavelength, the transmission line is used in a time-division manner.
第2図に各加入者の信号の時間位置関係を示す。各加
入者は決められたタイムスロットに信号を伝送する。図
中のGは、ガードタイムであり、スターカプラと加入者
間の距離Lb(第1図)のばらつきを吸収して各加入者の
情報の重なりを防止するために設けてある。各加入者で
伝送路を共用するため、伝送路の情報伝送速度は各加入
者の情報伝送速度B(b/s)のN倍以上(N:収容加入者
数)となり、非常に高速となる。FIG. 2 shows the time positional relationship of the signals of each subscriber. Each subscriber transmits a signal in a predetermined time slot. G in the figure is a guard time, which is provided in order to absorb variations in the distance Lb (FIG. 1) between the star coupler and the subscriber and prevent information of each subscriber from overlapping. Since the transmission path is shared by each subscriber, the information transmission rate of the transmission path is N times or more (N: the number of accommodated subscribers) of the information transmission rate B (b / s) of each subscriber, which is extremely high. .
このような光損失の変化やばらつきを吸収して、安定
な受信をするため、従来は光受信回路の利得を変化させ
ることで対応してきた。このいわゆるAGC(automatic g
ain control)は、受信光のレベルを検出し、その値を
基に受光回路の増幅度を変化させる技術である。この技
術は広く使用されているが、第1図のような光ファイバ
伝送路に適用する場合には以下のような問題がある。即
ち、第1図の構成の場合、第3図(a)に示すように各
加入者からの情報が高速に、かつ光レベルの大幅に異な
るバースト情報として伝送されることがある。例えばB
−1.5Mb/sでN=16のとき、光ファイバ伝送路を伝送す
る速度は24Mb/s以上となる。各タイムスロットの長さを
125μsとすると各タイムスロットの先頭数ビット以内
で安定に受信するためには、40〜100nsecの非常に高速
に応答するAGCが必要となる。従来技術のAGC方式では、
受信光のレベルを検出し、その値を基に受光回路の増幅
度を変化させていた。Conventionally, in order to absorb such changes and variations in optical loss and perform stable reception, the gain has been conventionally changed by changing the gain of the optical receiving circuit. This so-called AGC (automatic g
Ain control) is a technique for detecting the level of received light and changing the amplification degree of the light receiving circuit based on the value. This technique is widely used, but has the following problems when applied to an optical fiber transmission line as shown in FIG. That is, in the case of the configuration shown in FIG. 1, information from each subscriber may be transmitted at high speed and as burst information having significantly different optical levels, as shown in FIG. 3 (a). For example, B
When N = 16 at −1.5 Mb / s, the transmission speed of the optical fiber transmission line is 24 Mb / s or more. The length of each time slot
If the time is set to 125 μs, an AGC that responds at a very high speed of 40 to 100 nsec is required for stable reception within the first few bits of each time slot. In the conventional AGC method,
The level of the received light is detected, and the amplification degree of the light receiving circuit is changed based on the detected value.
従来技術のAGC方式にもとずく回路例を第4図に示
す。5は利得可変増幅器で、図の端子gに印加する電圧
により増幅度(利得)が変化する。6は低域フィルタ
で、7は整流器である。整流器7と低域フィルタ6で信
号のピークレベルを検出し、増幅器5の利得を変え信号
レベルが一定出力となるように構成している。FIG. 4 shows a circuit example based on the AGC system of the prior art. Reference numeral 5 denotes a variable gain amplifier whose amplification degree (gain) changes according to a voltage applied to a terminal g in the figure. 6 is a low-pass filter, and 7 is a rectifier. The rectifier 7 and the low-pass filter 6 detect the peak level of the signal, and change the gain of the amplifier 5 so that the signal level becomes a constant output.
(3) 発明が解決しようとする課題 この構成で各タイムスロットの先頭数ビット以内の高
速応答AGCを設定するためには、増幅器5と整流器7と
低域フィルタ6で構成されるループが高速に応答するこ
とが必要である。従って、フィルタの時定数を数ビット
程度の短時間にする必要がある。このように、設計する
ことで従来方式でも高速応答が実現可能であるが、入力
信号に“0"(ここでは、ゼロをレベルロー“L"に対応さ
せて説明する)が連続した場合でもフィルタの時定数が
短時間であるため、増幅器5の制御電圧も変化し、直後
の信号“1"(“H")に対して過大な出力レベルとなる欠
点がある。これは、“0"の連続時に利得可変増幅器5は
一定レベルの出力を出すようにすれば利得を最大又は最
大近くに設定することになり、“1"の入力時に過大な出
力となるためである。この結果、出力レベルは入力信号
パターン(即ち、“0",“1"の発生するパターン)に依
存して大幅に変動する。よって、従来方式で高速応答を
可能とする設計をすると、安定に動作するAGC機能を達
成することができない。(3) Problems to be Solved by the Invention In order to set a high-speed response AGC within the first few bits of each time slot in this configuration, a loop composed of the amplifier 5, the rectifier 7, and the low-pass filter 6 needs to operate at high speed. It is necessary to respond. Therefore, it is necessary to set the time constant of the filter to a short time of about several bits. By designing in this way, a high-speed response can be realized even in the conventional method. However, even when the input signal is continuously “0” (here, zero is associated with the level low “L”), the filter can be used. Has a shortcoming that the control voltage of the amplifier 5 also changes, resulting in an excessively high output level with respect to the immediately succeeding signal "1"("H"). This is because if the variable gain amplifier 5 outputs a constant level when "0" continues, the gain is set to the maximum or near the maximum, and the output becomes excessive when "1" is input. is there. As a result, the output level fluctuates greatly depending on the input signal pattern (that is, the pattern in which “0” and “1” occur). Therefore, if the conventional method is designed to enable high-speed response, the AGC function that operates stably cannot be achieved.
本発明の目的は、高速なバースト伝送で信号レベルの
異なるバーストの信号レベルを一定にし安定な受信器を
構成するためのAGC回路を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide an AGC circuit for configuring a stable receiver by making signal levels of bursts having different signal levels constant in high-speed burst transmission.
(4) 課題を解決するための手段 この目的を達成するために、本発明の高速AGC回路
は、高速なバースト伝送での信号レベルの異なるバース
トの信号レベルを一定にするためのAGC回路において、
利得可変素子とレベル検出回路とキャパシタとスイッチ
とを備え、前記利得可変素子は前記キャパシタの端子電
圧により利得が変化するように接続され、更に前記利得
可変素子の出力信号レベルを検出するように配置された
前記レベル検出回路で検出された信号レベルで前記キャ
パシタを充電するための時定数T1と前記キャパシタを放
電するための時定数T2が、T1≪T2の関係を満たし、かつ
前記バーストの空きタイムスロット時に該バーストのフ
レームタイミング情報から得られる制御信号を用いて前
記スイッチにより強制的に前記キャパシタを放電してリ
セットするような構成を有している。(4) Means for Solving the Problems In order to achieve this object, a high-speed AGC circuit according to the present invention is an AGC circuit for making the signal level of bursts having different signal levels in high-speed burst transmission constant.
A variable gain element, a level detection circuit, a capacitor, and a switch, wherein the variable gain element is connected so that a gain changes according to a terminal voltage of the capacitor, and is further arranged to detect an output signal level of the variable gain element. has been the level detecting circuit constant T 2 time for discharging the constants T 1 and the capacitor when for charging the capacitor at the detected signal level is, satisfy the relationship of T 1 << T 2, and the The switch is forcibly discharged and reset by the switch using a control signal obtained from the frame timing information of the burst in an empty time slot of the burst.
第5図に本発明の原理図を示す。8は利得可変素子、
9はスイッチ、10はレベル検出回路、11はキャパシタで
ある。図の接続から、利得可変素子8はキャパシタ11の
電圧により利得が変化する。レベル検出回路10で検出し
た信号レベルでキャパシタ11を充電するための時定数T1
とキャパシタ11を放電するための時定数T2が、T1≪T2の
関係を満たすように構成する。即ち、いわゆるピークホ
ールド動作をさせる。さらにバースト信号の空きタイム
スロット時にスイッチ9により強制的にキャパシタ11を
放電してリセットする。ここで、バースト信号の空きタ
イムスロット時として、第2図のガードタイムGなどを
利用することができる。この方式では、各加入者間の信
号レベルは第2図に示すように大幅に異なるが、一加入
者の信号レベル(1つのタイムスロット内)は大幅に異
ならないという事実を利用している。即ち、充電の時定
数T1はバースト(時間的にみれば1タイムスロット)の
数ビット以内の時間とし、放電の時定数T2は少なくとも
“0"が連続する最大時間以上に設定する。即ちT1≪T2の
関係を満たすように構成する。これにより、1つのタイ
ムスロット内では、数ビット程度の短時間に応答し、か
つ、放電の時定数T2は少なくとも1タイムスロット以上
に設定しているので、入力信号が“0"(ここでは、“0"
をレベルロー“L"に対応させて説明する)が連続した直
後の“1"(“H")に対しても安定なAGC動作が可能であ
る。大幅に異なる各タイムスロット間のレベルに対して
は、次のタイムスロットの信号がくる前にスイッチ9に
より強制的にキャパシタ11を放電してリセットする。こ
れにより、高速応答で、入力信号パターンに依存しない
安定なAGC機能を達成することが出来る。FIG. 5 shows a principle diagram of the present invention. 8 is a variable gain element,
9 is a switch, 10 is a level detection circuit, and 11 is a capacitor. From the connection in the figure, the gain of the variable gain element 8 changes according to the voltage of the capacitor 11. Time constant T 1 for charging capacitor 11 at the signal level detected by level detection circuit 10
And the time constant T 2 for discharging the capacitor 11 satisfies the relationship of T 1 ≪T 2 . That is, a so-called peak hold operation is performed. Further, the switch 9 is forcibly discharged by the switch 9 at the time of an empty time slot of the burst signal to reset the capacitor. Here, the guard time G or the like in FIG. 2 can be used as an empty time slot of the burst signal. This scheme takes advantage of the fact that the signal levels between each subscriber differ significantly, as shown in FIG. 2, but the signal levels (within one time slot) of one subscriber do not differ significantly. That is, the charging time constant T 1 is set to a time within several bits of a burst (one time slot in terms of time), and the discharging time constant T 2 is set to at least the maximum time during which “0” continues. That is, the configuration is such that the relationship of T 1 ≪T 2 is satisfied. Thus, within a single time slot, in response to short time of about several bits, and, since constant T 2 when the discharge is set to more than at least one time slot, an input signal is "0" (here , “0”
Is described in association with the level low “L”), and a stable AGC operation is possible even for “1” (“H”) immediately after the continuation. The switch 9 forcibly discharges and resets the capacitor 11 by the switch 9 before the signal of the next time slot arrives at the level between each time slot which is greatly different. This makes it possible to achieve a stable AGC function that has a high-speed response and does not depend on the input signal pattern.
第6図に実現手段としての回路構成の1例を示す。14
は高速演算増幅器(高速OP−AMP)、12はFET、13はスイ
ッチ用のFET、15はダイオードである。増幅器14のフィ
ードバック抵抗RfとFET12のソースドレイン間抵抗の比
により利得が決定する。FET12のソースドレイン間抵抗
はゲート電圧により変化し、FET12と反転増幅器として
使用した演算増幅器14及びフィードバック抵抗Rfで利得
可変素子を構成する。FET13はスイッチであり、ゲート
に制御信号を印加することでオン/オフする。レベル検
出はダイオード15でピーク検出を行う。レベル検出前の
空きタイムスロット時にスイッチ13がオンとなって、強
制的にキャパシタ11を放電してリセットする。新しいタ
イムスロットのバースト信号が入力する前に、スイッチ
13はオフになるように制御信号を印加する。キャパシタ
11は放電されているので、新しいタイムスロットのバー
スト信号が入力すると、最大利得のままダイオード15で
レベル検出され、ダイオード15の順方向抵抗とキャパシ
タ11で決まる充電の時定数T1でキャパシタ11が充電され
る。信号出力がダイオード15の順方向電圧になるまで利
得が減少し一定値になる。キャパシタ11を放電するため
の時定数T2はダイオード15の逆方向抵抗とキャパシタ11
の容量値で決まる。FET12,13の漏れ電流でキャパシタ11
の電荷が若干放電してT2に影響を与えるが、T2はダイオ
ード15の逆方向抵抗とキャパシタ11の容量値でほぼ決ま
る。ダイオード15の順方向抵抗と逆方向抵抗は大きく異
なるため、T1≪T2の関係を満足する。FIG. 6 shows an example of a circuit configuration as a realizing means. 14
Is a high-speed operational amplifier (high-speed OP-AMP), 12 is an FET, 13 is a switch FET, and 15 is a diode. The gain is determined by the ratio between the feedback resistance Rf of the amplifier 14 and the resistance between the source and drain of the FET 12. The resistance between the source and the drain of the FET 12 changes according to the gate voltage, and a variable gain element is constituted by the FET 12, the operational amplifier 14 used as the inverting amplifier, and the feedback resistor Rf . The FET 13 is a switch, and is turned on / off by applying a control signal to the gate. In the level detection, peak detection is performed by the diode 15. The switch 13 is turned on in an empty time slot before the level is detected, and the capacitor 11 is forcibly discharged and reset. Before the burst signal of the new timeslot is input, switch
13 applies a control signal to turn off. Capacitor
Since the signal 11 is discharged, when a burst signal of a new time slot is input, the level is detected by the diode 15 while maintaining the maximum gain, and the capacitor 11 is detected by the charging time constant T 1 determined by the forward resistance of the diode 15 and the capacitor 11. Charged. The gain decreases until the signal output reaches the forward voltage of the diode 15 and becomes a constant value. The time constant T 2 for discharging the capacitor 11 is determined by the reverse resistance of the diode 15 and the capacitor 11.
Is determined by the capacitance value. Capacitor 11 with leakage current of FET12,13
Affect T 2 charges of slightly discharged to but, T 2 is substantially determined by the capacitance value of the reverse resistance and the capacitor 11 of the diode 15. Since the forward resistance and the reverse resistance of the diode 15 are significantly different, the relationship of T 1 ≪T 2 is satisfied.
実際に、ビットレート30Mb/sで、各タイムスロットの
長さを125μsとし、タイムスロット間隔を2μsとし
て第6図の回路で実験を実施し本発明の効果を調べた。
その結果、各タイムスロット間の信号レベルが20dB異な
っても、タイムスロットの先頭約2ビット(約60ns)で
AGCが動作することを確認した。Actually, an experiment was carried out with the circuit of FIG. 6 at a bit rate of 30 Mb / s, the length of each time slot was 125 μs, and the time slot interval was 2 μs, and the effect of the present invention was examined.
As a result, even if the signal level between the time slots differs by 20 dB, the first two bits of the time slot (about 60 ns)
Confirmed that AGC works.
第7図に他の回路構成例を示す。17は割り算器、18は
増幅器、16はスイッチ用トランジスタである。レベル検
出方法は第6図の実施例と同じである。スイッチ16のFE
Tがトランジスタに変わっただけで、動作は第6図と同
じである。スイッチ素子16としてFETでも可能である。
第6図との違いは、利得可変素子を割り算器17で実現し
ていることにある。割り算器17は、(入力信号)÷(検
出レベル信号)の機能を持ち、一定の出力レベルとな
る。FIG. 7 shows another example of the circuit configuration. 17 is a divider, 18 is an amplifier, and 16 is a switching transistor. The level detection method is the same as in the embodiment of FIG. Switch 16 FE
The operation is the same as in FIG. 6, except that T is changed to a transistor. An FET can be used as the switch element 16.
6 in that the variable gain element is realized by the divider 17. The divider 17 has a function of (input signal) ÷ (detection level signal) and has a constant output level.
また、第8図に示すように割り算器17の代わりに掛算
器19を用いても同様の効果が得られる。ここでは、19は
掛算器、20はバイアス電圧発生器である。The same effect can be obtained by using a multiplier 19 in place of the divider 17 as shown in FIG. Here, 19 is a multiplier, and 20 is a bias voltage generator.
なお、第6図,第7図,第8図の回路でスイッチの制
御信号は信号の空き時間検出回路を付与して信号から得
ることが可能であるし、またバーストフレームのタイミ
ング情報から得ることも可能である。In the circuits shown in FIGS. 6, 7 and 8, the switch control signal can be obtained from the signal by providing a signal idle time detection circuit, or can be obtained from the burst frame timing information. Is also possible.
(5) 発明の効果 以上のように、本発明では利得可変素子とレベル検出
回路とキャパシタとスイッチとから構成され、キャパシ
タの充・放電時定数を制御することにより、高速なバー
スト伝送での信号レベルの異なるバーストの信号レベル
を一定にするための高速AGC方式を実現することができ
る。本方式では、実施例で示したように簡単な回路素子
で実現出来るため経済的に構成することが可能である。(5) Effects of the Invention As described above, the present invention is composed of a variable gain element, a level detection circuit, a capacitor, and a switch, and controls the charge / discharge time constant of the capacitor, so that a signal in high-speed burst transmission is obtained. A high-speed AGC method for making the signal levels of bursts having different levels constant can be realized. This method can be implemented economically because it can be realized with simple circuit elements as shown in the embodiment.
第1図は本発明の方式の適用が考えられる光通信系を説
明するための接続系統図、第2図は第1図の光通信系を
用いて通信する場合の各加入者の信号の時間位置関係を
示すタイムチャート、第3図はAGC動作を説明するため
のタイムチャート、第4図は従来のAGC方式を説明する
ためのブロック図、第5図は本発明の原理を説明するた
めのブロック図、第6図は本発明の実施例を説明するた
めのブロック図、第7図及び第8図は本発明の他の実施
例を説明するためのブロック図である。 1……光ファイバ伝送路、2……光送信器、3……光受
信器、4……スターカプラ、5……利得可変増幅器、6
……低域フィルタ、7……整流器、8……利得可変素
子、9……スイッチ、10……レベル検出回路、11……キ
ャパシタ、12……FET、13……スイッチ用FET、14……高
速演算増幅器、15……ダイオード、16……スイッチ用ト
ランジスタ、17……割り算器、18……増幅器、19……掛
算器、20……バイアス電圧発生器。FIG. 1 is a connection system diagram for explaining an optical communication system to which the system of the present invention can be applied, and FIG. 2 is a signal time of each subscriber when communicating using the optical communication system of FIG. FIG. 3 is a time chart illustrating an AGC operation, FIG. 4 is a block diagram illustrating a conventional AGC method, and FIG. 5 is a diagram illustrating a principle of the present invention. FIG. 6 is a block diagram for explaining an embodiment of the present invention, and FIGS. 7 and 8 are block diagrams for explaining another embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 ... Optical fiber transmission line, 2 ... Optical transmitter, 3 ... Optical receiver, 4 ... Star coupler, 5 ... Variable gain amplifier, 6
...... Low-pass filter, 7 ... Rectifier, 8 ... Gain variable element, 9 ... Switch, 10 ... Level detection circuit, 11 ... Capacitor, 12 ... FET, 13 ... Switch FET, 14 ... High-speed operational amplifier, 15: Diode, 16: Switching transistor, 17: Divider, 18: Amplifier, 19: Multiplier, 20: Bias voltage generator.
フロントページの続き (56)参考文献 特開 昭61−94420(JP,A) 特開 昭60−81930(JP,A) 特開 昭60−152137(JP,A) 特開 平1−200710(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03G 3/20 - 3/34 Continuation of the front page (56) References JP-A-61-194420 (JP, A) JP-A-60-81930 (JP, A) JP-A-60-152137 (JP, A) JP-A-1-200710 (JP) , A) (58) Field surveyed (Int. Cl. 7 , DB name) H03G 3/20-3/34
Claims (2)
るバーストの信号レベルを一定にするためのAGC回路に
おいて、利得可変素子とレベル検出回路とキャパシタと
スイッチとを備え、前記利得可変素子は前記キャパシタ
の端子電圧により利得が変化するように接続され、更に
前記利得可変素子の出力信号レベルを検出するように配
置された前記レベル検出回路で検出された信号レベルで
前記キャパシタを充電するための時定数T1と前記キャパ
シタを放電するための時定数T2が、T1≪T2の関係を満た
し、かつ前記バーストの空きタイムスロット時に該バー
ストのフレームタイミング情報から得られる制御信号を
用いて前記スイッチにより強制的に前記キャパシタを放
電してリセットするように構成されたことを特徴とする
高速AGC回路。An AGC circuit for maintaining constant signal levels of bursts having different signal levels in high-speed burst transmission, comprising: a variable gain element, a level detection circuit, a capacitor, and a switch, wherein the variable gain element is When charging the capacitor at a signal level detected by the level detection circuit connected so that the gain changes according to the terminal voltage of the capacitor and further arranged to detect the output signal level of the variable gain element; constant T 2 time for discharging the capacitor and constant T 1 is, T 1 << T satisfy the second relation, and using said control signal derived from the frame timing information of the burst during the idle time slots of the burst A high-speed AGC circuit configured to forcibly discharge and reset the capacitor by a switch.
るバーストの信号レベルを一定にするためのAGC回路に
おいて、利得可変素子とレベル検出回路とキャパシタと
スイッチとを備え、前記利得可変素子は前記キャパシタ
の端子電圧により利得が変化するように接続され、更に
前記利得可変素子の出力信号レベルを検出するように配
置された前記レベル検出回路で検出された信号レベルで
前記キャパシタを充電するための時定数T1と前記キャパ
シタを放電するための時定数T2が、T1≪T2の関係を満た
し、かつ前記バーストのガードタイムスロット時に該バ
ーストのフレームタイミング情報から得られる制御信号
を用いて前記スイッチにより強制的に前記キャパシタを
放電してリセットするように構成されたことを特徴とす
る高速AGC回路。2. An AGC circuit for stabilizing signal levels of bursts having different signal levels in high-speed burst transmission, comprising: a variable gain element, a level detection circuit, a capacitor, and a switch, wherein the variable gain element is When charging the capacitor at a signal level detected by the level detection circuit connected so that the gain changes according to the terminal voltage of the capacitor and further arranged to detect the output signal level of the variable gain element; constant T 2 time for discharging the capacitor and constant T 1 is, T 1 << T satisfy the second relation, and using said control signal derived from the frame timing information of the burst when the burst guard time slot A high-speed AGC circuit configured to forcibly discharge and reset the capacitor by a switch.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22540390A JP3236285B2 (en) | 1990-08-29 | 1990-08-29 | High-speed AGC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22540390A JP3236285B2 (en) | 1990-08-29 | 1990-08-29 | High-speed AGC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04108206A JPH04108206A (en) | 1992-04-09 |
| JP3236285B2 true JP3236285B2 (en) | 2001-12-10 |
Family
ID=16828821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22540390A Expired - Lifetime JP3236285B2 (en) | 1990-08-29 | 1990-08-29 | High-speed AGC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236285B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7351673B2 (en) * | 2019-08-20 | 2023-09-27 | 矢崎総業株式会社 | Optical fiber wireless communication receiving module and optical fiber wireless communication system |
-
1990
- 1990-08-29 JP JP22540390A patent/JP3236285B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04108206A (en) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0786859B1 (en) | Power amplifying circuit and method | |
| KR100247079B1 (en) | Output-controlled power amplifier, radio communication terminal and radio communication base station | |
| EP1211762B1 (en) | Driver circuit for semiconductor laser, and driving method | |
| CN100512248C (en) | Self-adapting data amplitude limiter, method and frequency modulation communication receiver | |
| FI109157B (en) | Method and apparatus for starting a power amplifier | |
| EP0587760A1 (en) | Radio with fast lock phase-locked loop | |
| US4570127A (en) | Automatic gain control circuit for burst signal communication system | |
| EP0837570A2 (en) | Optical receiver capable of responding to both burst and continuous signals | |
| US5563893A (en) | Integrated level detector | |
| JPH07303119A (en) | Packet data receiver that can cancel sampled data output and background light | |
| US5065456A (en) | Method and apparatus for enhancing the enable response of a laser diode used in an optical communication system | |
| US6480311B1 (en) | Peak-hold circuit and an infrared communication device provided with such a circuit | |
| JP3236285B2 (en) | High-speed AGC circuit | |
| KR920011158A (en) | Secondary attenuator device for use in voice switching speakerphones and methods for selectively inserting losses into the speakerphone communication path | |
| US4087639A (en) | Amplitude modulated telephone carrier systems | |
| US4458209A (en) | Adaptive power control circuit | |
| KR100547840B1 (en) | Automatic Gain Control with Fast Settling Time | |
| US4081609A (en) | Synchronous ring detector for station carrier telephone systems | |
| JPH0435330A (en) | Optical reception system | |
| JPH0425745B2 (en) | ||
| US4017695A (en) | Customer operated gain control circuit | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| EP0599665B1 (en) | Detecting circuit and detection method | |
| EP0387990B1 (en) | Method and apparatus for enhancing the enable response of a laser diode used in an optical communication system | |
| US6034802A (en) | Wireless communications systems with self threshold setting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070928 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |