JP3240458B2 - 自動利得制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は自動利得制御装置に
関する。

【０００２】

【従来の技術】従来の例えば第１の自動利得制御装置は
図１０に示すように、可変利得増幅器１によって入力信
号を増幅し、可変利得増幅器１の出力信号を乗算器２に
よって増幅し、乗算器２の出力を自動利得制御装置の出
力とすると共に、制御電圧生成回路１００に供給して自
動利得制御装置の出力レベルを所望の範囲に制御するた
めの制御電圧を生成し、制御電圧を可変利得増幅器１に
供給して利得を制御し、制御電圧に基づく値を乗数とし
て乗算器２に供給して可変利得増幅器の出力信号を乗数
倍して実質的に増幅して、利得制御された出力信号（Ａ
ＧＣ出力信号と記す）としている。

【０００３】従来の例えば第２の自動利得制御装置とし
て図１１に示すように、乗算器２１によって入力信号を
増幅し、乗算器２の出力信号をフィルタ２２に供給して
フィルタ処理を行い、フィルタ２２を介した乗算器２１
の出力信号を乗算器２によって増幅し、乗算器２の出力
をＡＧＣ出力信号とすると共に、制御電圧生成回路１０
０に供給してＡＧＣ出力信号のレベルを所望の範囲に制
御するための制御電圧を生成し、制御電圧に基づく値を
乗数として乗算器２１に供給して入力信号を乗数倍して
入力信号を実質的に増幅し、制御電圧に基づく値を乗数
として乗算器２に供給してフィルタ２２を介した乗算器
２１の出力信号を乗数倍して実質的に増幅して、ＡＧＣ
出力信号としている。

【０００４】上記した従来の第１の自動利得制御装置で
は可変利得増幅器１と乗算器２によって入力信号が増幅
されるため、また第２の自動利得制御装置では乗算器２
１と乗算器２とによって入力信号が増幅されるため、可
変増幅器１または乗算器２１による１段の増幅の場合に
比較して総合利得は大きくとれ、入力信号レベルが小さ
いときにも利得が不足するようなことはなく、入力信号
レベルの変動が大きいときにも好都合である。

【０００５】

【発明が解決しようとする課題】従来の第１の自動利得
制御装置によるときは、制御電圧に対する可変利得増幅
器１の利得特性は直線特性ではなく、制御電圧に対する
乗算器２の出力特性、すなわち利得特性は通常直線特性
であり、可変利得増幅器１と乗算器２とによる制御電圧
に対する利得の総合特性は直線状にはならない。これに
対して制御電圧生成回路１００の入出力特性は直線状に
設計されることが普通である。

【０００６】従来の第１の自動利得制御装置に図１２
（ａ）に示すバースト信号が入力されたとき、制御電圧
生成回路１００の時定数が大きいときは図１２（ｂ）に
示すようにバースト信号が入力された初めの所定期間に
わたってＡＧＣ出力信号レベルは希望範囲内に入らず、
制御電圧生成回路１００の時定数が小さいときは図１２
（ｄ）に示すようにバースト信号が入力されている期間
中の一部に振動したりしてＡＧＣ出力信号レベルは希望
範囲内に入らず、制御電圧生成回路１００の時定数が適
切な範囲においてのみ図１２（ｃ）に示すように希望範
囲内に入ることになる。しかしながら、前記のように制
御電圧に対する利得の総合特性は非直線状であるために
時定数の適切な範囲は狭く、従来の第１の自動利得制御
装置の入力信号に対しＡＧＣ出力信号は歪んだ波形とな
るという問題点があった。

【０００７】また、入力信号が存在しないときに最大に
まで制御されている可変利得増幅器１の利得を下げるの
に時間がかかり、この場合に仮に、時定数が適切であっ
ても時定数が大きいときの図１２（ｂ）の場合と同様な
ＡＧＣ出力信号波形となって、ＡＧＣ出力信号波形が歪
むという問題点がある。

【０００８】また、従来の第２の自動利得制御装置のよ
うに乗算器２１と乗算器２とによって入力信号を増幅す
る場合は、制御電圧対利得の総合特性は直線状である。
しかし、乗算器２１と乗算器２との間にフィルタ２２が
存在するため、フィルタ２２により信号伝搬が遅延させ
られる。このため第２の自動利得制御装置に入力される
入力信号と制御電圧生成回路１００によって生成される
制御電圧との間に時間差が生じる。この時間差が大きく
入力信号の１周期にわたるような場合にも、制御電圧生
成回路１００の時定数を小さいままにしておくと、図１
３（ａ）に示すバースト信号が入力されたとき、図１３
（ｂ）に示すように乗算器２１の出力信号波形は希望範
囲内に入らず振動したりする。この振動は乗算器２１へ
乗数としての制御電圧に基づく値が遅れて供給されるた
めであって、これは時定数が小さすぎる場合に似た歪み
となる。

【０００９】また、乗算器２には乗算器２１の出力信号
がフィルタ２２による遅延時間ｔ０遅れて入力される。
したがって、乗算器２は図１３（ｂ）の乗算器２１の出
力信号を遅れて入力して増幅し、乗算器２の出力信号す
なわちＡＧＣ出力信号波形は図１３（ｃ）に示すように
歪んだ波形となる。この歪みはバースト信号が入力され
た直後から制御電圧生成回路１００がＡＧＣ出力信号を
検出するまでは１周期分の遅延時間があるため、この
間、乗算器２１の利得は変化させられず、１周期分の遅
延の後に乗算器２に乗算器２１の出力信号が入力され、
制御電圧生成回路１００がＡＧＣ出力信号のレベルを検
出することになって、ＡＧＣ出力信号レベルが希望範囲
に近づかない。

【００１０】このフィルタ２２による遅延時間のため
に、ＡＧＣ出力信号が過増幅状態になったり、逆に不足
増幅状態になる。この結果、ＡＧＣ出力信号は希望範囲
を超えたり、希望範囲より小さいレベルにになったりし
て、ＡＧＣ出力信号レベルが希望範囲になるように収束
しないという問題点があった。

【００１１】本発明は、制御電圧対利得特性が非線形で
あっても、またループ内に信号伝搬を遅延させる要素が
あっても歪みが少ない出力信号を得ることができる自動
利得制御装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の請求項１にかか
る自動利得制御装置は、入力信号を増幅する第１の可変
利得増幅手段と、第１の可変利得増幅手段からの出力信
号を増幅する第２および第３の可変利得増幅手段と、第
２の可変利得増幅手段からの出力信号を整流する整流手
段と、整流手段の出力を積分する第１の積分手段と、第
１の積分手段の出力を基準値から減算する演算手段と、
演算手段の出力を積分して積分出力を出力制御信号とす
る第２の積分手段とを備えて、出力制御信号に基づいて
第２の可変利得増幅手段からの出力信号レベルを所定レ
ベルにするべく第１および第２の可変利得増幅手段の利
得を制御する第１の制御信号生成手段と、第１の制御信
号生成手段の時定数より小さい時定数に設定されかつ第
３の可変利得増幅手段からの出力信号を入力信号とし第
３の可変利得増幅手段からの出力信号レベルを所定レベ
ルに制御するための出力制御信号を送出する第２の制御
信号生成手段と、第１の制御信号生成手段からの出力制
御信号と第２の制御信号生成手段からの出力制御信号と
の一方を選択し利得制御のための信号として第３の可変
利得増幅手段に送出する第１の選択手段と、第２および
第３の可変利得増幅手段のそれぞれの出力信号の一方を
選択して送出する第２の選択手段と、前記演算手段の出
力レベルが予め定められた閾値以上か否かを判別して判
別出力に基づいて第１および第２の選択手段を連動して
制御する選択制御手段とを備えたことを特徴とする。

【００１３】本発明の請求項１にかかる自動利得制御装
置によれば、入力信号は第１の可変利得増幅手段によっ
て増幅され、第１の可変利得増幅手段からの出力信号は
第２および第３の可変利得増幅手段によって増幅され
る。第２の可変利得増幅手段からの出力信号は整流さ
れ、整流出力は第１の積分手段によって積分されて積分
出力は基準値から減算され、減算出力は第２の積分手段
によって積分されて出力制御信号とされ、出力制御信号
に基づいて第２の可変利得増幅手段からの出力信号レベ
ルを所定レベルにするべく第１および第２の可変利得増
幅手段の利得が第１の制御信号生成手段によって制御さ
れる。一方、第１の選択手段によって選択された第１ま
たは第２の制御信号生成手段からの制御信号に基づいて
第３の可変利得増幅手段の利得は制御される。第２の可
変利得増幅手段の出力信号レベルが所定レベルのときに
は第２の選択手段によって第２の可変利得増幅手段から
の出力信号が選択され、第１の選択手段によって第１の
制御信号生成手段からの制御信号に基づいて第３の可変
利得増幅手段の利得が制御される。

【００１４】第２の可変利得増幅手段からの出力信号レ
ベルが所定レベルから変化したときは、第３の可変利得
増幅手段の利得は第１の選択手段を介して供給された第
２の制御信号生成手段からの制御信号に基づいて制御さ
れて、第３の可変利得増幅手段からの出力信号レベルは
所定レベルに制御される。すなわち、第１の制御信号生
成手段内の演算回路からの出力が閾値以上となり、以上
となっている期間、選択制御手段の制御の下に第１の選
択手段によって第３の可変利得増幅手段への制御信号が
第２の制御信号生成手段からの制御信号へ切り替えられ
て、第２の制御信号生成手段によって生成された制御信
号によって利得が制御された第３の可変利得増幅手段の
出力が第２の選択手段によって選択されることになる。

【００１５】この場合に、第２の制御信号生成手段の時
定数は第１の制御信号生成手段の時定数よりも小さく設
定されているため入力に対する追従は速く、第３の可変
利得増幅手段からの出力は所定レベルの範囲内にはいる
ことになる。仮にこの切り替えがなされないときは、第
１の制御信号生成手段の時定数は大きく設定されている
ため、第２の可変利得増幅手段からの出力信号レベルが
所定レベルから変化したとき第１の制御信号生成手段に
より生成される制御信号の追従は遅れ、第２の可変利得
増幅手段からの出力信号は所定レベルを超えることにな
る。また、この状態において、第２の可変利得増幅手段
の出力レベルが低下し、第１の制御信号生成手段内の演
算回路からの出力が所定の閾値未満になると、未満にな
っている期間、選択制御手段の制御の下に第１の選択手
段によって第３の可変利得増幅手段への制御信号が第１
の制御信号生成手段からの制御信号へ切り替えられて、
第１の制御信号生成手段によって生成された制御信号に
よって利得が制御された第２の可変利得増幅手段の出力
が第２の選択手段によって選択されることになる。

【００１６】本発明の請求項２にかかる自動利得制御装
置は、請求項１記載の自動利得制御装置において、第１
の選択手段によって第１の制御信号生成手段からの制御
信号に変わって第２の制御信号生成手段からの制御信号
を選択するとき、第２の制御信号生成手段からの制御信
号を直前における第１の制御信号生成手段からの制御信
号に一致させるコピー制御手段を備えたことを特徴とす
る。

【００１７】本発明の請求項２にかかる自動利得制御装
置によれば、第１の選択手段によって第１の制御信号生
成手段からの制御信号に変わって第２の制御信号生成手
段からの制御信号を選択するとき、コピー制御手段によ
って第２の制御信号生成手段からの制御信号が切り換え
直前における第１の制御信号生成手段からの制御信号に
一致させられるため、第１の選択手段により選択される
制御信号が第１の制御信号精製手段からの制御信号か
ら、第２の制御信号生成手段からの制御信号に切り換え
られても、自動利得制御装置からの出力信号レベルの切
り換えによる変動は抑制され切り換え時に歪みが生じな
い。

【００１８】本発明の請求項３にかかる自動利得制御装
置は、請求項１記載の自動利得制御装置において、第１
の可変利得増幅手段からの出力信号を入力信号とし該入
力信号に所定の処理をして第２および第３の可変利得増
幅手段の入力信号とする信号処理手段を備えてもよい。
信号処理手段を備えたとき信号処理手段による処理のた
めに信号伝搬に遅延時間が生じ、遅延時間により第２の
可変利得増幅手段からの出力信号レベルに変動が生ずる
が、このときには第３の可変利得増幅手段からの出力信
号に切り換えられるために、遅延時間にかかわらず、自
動利得制御装置からの出力信号レベルの変動は抑制され
る。

【００１９】本発明の請求項４にかかる自動利得制御装
置は、請求項１記載の自動利得制御装置において、第１
および第２の可変利得増幅手段は第１の制御信号生成手
段からの制御信号に基づく値を乗数とする第１および第
２の乗算器であり、第３の可変利得増幅手段は第１の選
択手段を介して送出される制御信号に基づく値を乗数と
する第３の乗算器であることを特徴とする。第１、第２
および第３の可変利得増幅手段を第１、第２および第３
の乗算器としても常数と入力信号とが乗算され、乗算出
力が送出されることになって、第１、第２および第３の
可変利得増幅手段と同様に作用する。

【００２０】本発明の請求項５にかかる自動利得制御装
置は、請求項１記載の自動利得制御装置において、第２
の制御信号生成手段は、第３の可変利得増幅手段からの
出力信号を整流する整流手段と、整流手段の出力を積分
する第１の積分手段と、第１の積分手段の出力を基準値
から減算する演算手段と、演算手段の出力を積分して積
分出力を出力制御信号とする第２の積分手段とを備えた
ことを特徴とする。

【００２１】本発明の請求項５にかかる自動利得制御装
置によれば、第２の制御信号生成手段を、第３の可変利
得増幅手段からの出力信号を整流する整流手段と、整流
手段の出力を積分する第１の積分手段と、第１の積分手
段の出力を基準値から減算する演算手段と、演算手段の
出力を積分し積分出力を制御信号とする第２の積分手段
とを備えた制御信号生成手段としたときは、第３の可変
利得増幅手段からの出力信号レベルに基づき第３の可変
利得増幅手段からの出力信号レベルを所定レベルに制御
する制御信号が第２の制御信号生成手段から送出され
る。

【００２２】

【００２３】本発明の請求項６にかかる自動利得制御装
置は、請求項５記載の自動利得制御装置において、第１
の選択手段によって第１の制御信号生成手段からの制御
信号に変わって第２の制御信号生成手段からの制御信号
を選択するとき、第１の制御信号生成手段における第１
の積分手段の出力を第２の制御信号生成手段における第
１の積分手段にコピーさせるコピー手段を備えたことを
特徴とし、切り換えによる自動利得制御装置の出力信号
レベルの変動がコピー手段によるコピーによって抑制さ
れる。

【００２４】本発明の請求項７にかかる自動利得制御装
置は、請求項６記載の自動利得制御装置において、前記
コピー手段は、第２の制御信号生成手段からの制御信号
を第１の制御信号生成手段に一致させるべく、第１の制
御信号生成手段からの制御信号のレベルと第２の制御信
号生成手段からの制御信号のレベルとが所定の関係にな
ったときに第２の制御信号生成手段からの制御信号を第
１の制御信号生成手段からの制御信号に一致させること
を特徴とする。

【００２５】本発明の請求項８にかかる自動利得制御装
置は、入力信号を増幅する第１の可変利得増幅手段と、
第１の可変利得増幅手段からの出力信号を増幅する第２
および第３の可変利得増幅手段と、第２の可変利得増幅
手段からの出力信号レベルを所定レベルにするべく第２
の可変利得増幅手段からの出力信号を入力信号とし出力
制御信号に基づいて第１および第２の可変利得増幅手段
の利得を制御する第１の制御信号生成手段と、第１の制
御信号生成手段の時定数より小さい時定数に設定されか
つ第３の可変利得増幅手段からの出力信号を入力信号と
し第３の可変利得増幅手段からの出力信号レベルを所定
レベルに制御するための出力制御信号を送出する第２の
制御信号生成手段と、第１の制御信号生成手段からの出
力制御信号と第２の制御信号生成手段からの出力制御信
号との一方を選択し利得制御のための信号として第３の
可変利得増幅手段に送出する第１の選択手段と、第２お
よび第３の可変利得増幅手段のそれぞれの出力信号の一
方を選択して送出する第２の選択手段と、第２の制御信
号生成手段からの制御信号を第１の制御信号生成手段か
らの制御信号に一致させるコピー手段とを備え、第１の
制御信号生成手段からの制御信号のレベルと第２の制御
信号生成手段からの制御信号のレベルとが所定の関係に
なったときに第２の制御信号生成手段からの制御信号を
第１の制御信号生成手段からの制御信号に一致させ、第
３の可変利得増幅手段からの出力信号を第１の選択手段
と連動する第２の選択手段によって選択して自動利得制
御信号出力として送出することを特徴とする。

【００２６】

【発明の実施の形態】本発明にかかる自動利得制御回路
の実施の第１形態について説明する。図１は本発明にか
かる自動利得制御回路の実施の第１形態を示すブロック
図である。

【００２７】図１に示す本発明にかかる自動利得制御回
路の実施の第１形態において、入力信号を可変利得増幅
器１に供給して増幅し、可変利得増幅器１の出力信号は
乗算器２および３に供給して後記する乗数と乗算し、乗
算器２、３の出力信号はＡＧＣ出力信号として送出す
る。乗算器２から出力されたＡＧＣ出力信号は制御電圧
生成回路４に供給してＡＧＣ出力信号の信号レベルを検
出し、検出した信号レベルに基づく制御電圧（第１の制
御電圧）を生成し、可変利得増幅器１に利得制御信号と
して供給すると共に、第１の制御電圧に基づく値を乗数
（以下、制御電圧に基づく値との記載を省略して単に乗
数と記す）として乗算器２に供給して、乗算器２から出
力されるＡＧＣ出力電圧が一定レベルになるように制御
する。

【００２８】同様に、乗算器３から出力されたＡＧＣ出
力信号は制御電圧生成回路５に供給してＡＧＣ出力信号
の信号レベルを検出し、検出した信号レベルに基づく制
御電圧（第２の制御電圧）を生成し、第１制御電圧およ
び第２の制御電圧はスイッチ回路７を介してその一方を
乗算器３に乗数として供給して、乗算器３から出力され
るＡＧＣ出力電圧が一定レベルになるように制御する。
乗算器２から出力されるＡＧＣ出力信号と乗算器３から
出力されるＡＧＣ出力信号とはスイッチ回路７と連動し
て切り換えられるスイッチ回路８を介して一方を選択し
て送出する。

【００２９】制御電圧生成回路４は、乗算器２から出力
されるＡＧＣ出力信号を整流する整流回路４１と、整流
回路４１の出力電圧を入力とする積分回路４２と、積分
回路４２の出力電圧を基準電圧から減算する加算器４３
と、加算器４３からの出力電圧を入力とする積分回路４
４とからなり、積分回路４４の出力電圧すなわち制御電
圧生成回路４から出力される第１の制御電圧は可変利得
増幅器１に利得制御電圧として供給して可変利得増幅器
１の利得を制御すると共に、乗算器２に乗数として供給
し、可変利得増幅器１の出力信号と乗算する。

【００３０】制御電圧生成回路５は、乗算器３から出力
されるＡＧＣ出力信号を整流する整流回路５１と、整流
回路５１の出力電圧を入力とする積分回路５２と、積分
回路５２の出力電圧を基準電圧から減算する加算器５３
と、加算器５３からの出力電圧を入力とする積分回路５
４とからなり、積分回路５４の出力電圧すなわち制御電
圧生成回路５から出力される第２の制御電圧と第１の制
御電圧とはスイッチ回路８と連動して切り換えられるス
イッチ回路７を介して一方を選択して乗算器３に乗数と
して供給し、可変利得増幅器１の出力信号と乗算する。

【００３１】コピー制御回路９は、積分回路４２の積分
コンデンサ４２１の電圧を入力とするバッファ増幅器９
１と、積分回路４４の積分コンデンサ４４１の電圧を入
力とするバッファ増幅器９２と、バッファ増幅器９１を
介して積分コンデンサ４２１の電荷を積分回路５２の積
分コンデンサ５２１に転送してコピーさせるスイッチ回
路９３と、バッファ増幅器９２を介して積分コンデンサ
４４１の電荷を積分コンデンサ５２１に転送してコピー
させるスイッチ回路９４とからなり、連動するスイッチ
回路９３および９４をオン状態にすることにより電荷を
転送させる。

【００３２】切換制御回路６は、加算器４３の出力電圧
すなわち切換制御回路６の入力信号のレベルの絶対値が
予め定められた閾値未満のときは、スイッチ回路７を制
御電圧生成回路４の出力側に切り換えて乗算器３に第１
の制御電圧に基づく値を乗数としてを供給すると共に、
スイッチ回路８を乗算器２の出力側に切り換えて乗算器
２から出力されるＡＧＣ出力信号を選択して送出させ
る。以下、切換制御回路６による切り換えのための閾値
を説明の簡単化のために、絶対値の大小に代わって、零
を含む正、負として説明する。

【００３３】またさらに、切換制御回路６は、加算器４
３の出力電圧を入力信号とし該入力信号レベルが負のと
きには、スイッチ回路７を制御電圧生成回路５の出力側
に切り換えて乗算器３に第２の制御電圧に基づく値を乗
数として供給すると共に、スイッチ回路８を乗算器３の
出力側に切り換えて乗算器３から出力されるＡＧＣ出力
信号を選択して送出させる。また、制御回路６は乗算器
３への乗数を第１の制御電圧に基づく値から第２の制御
電圧に基づく値にスイッチ回路７により切り換えるとき
から予め定めた期間のみ、スイッチ回路９３および９４
をオン状態に制御して積分コンデンサ４２１、４４１の
電荷をそれぞれ積分コンデンサ５２１、５４１へ転送し
てコピーさせる。

【００３４】ここで、制御信号生成回路４の時定数はＡ
ＧＣ出力信号波形に振動を生じない時定数であって、制
御信号生成回路５の時定数より大きい時定数に設定して
ある。また、制御電圧生成回路５の時定数は制御信号生
成回路４の時定数より小さい時定数であって、乗算器３
から最適な応答信号波形が得られる時定数に設定してあ
る。

【００３５】上記のように構成された実施の第１形態に
おいて、自動利得制御装置に入力信号が供給されていな
いときは、加算器４３の出力電圧レベルは増加させられ
て正であるため切り換え基準値としての閾値未満となっ
て、切換制御回路６の制御のもとにスイッチ回路７およ
び８は図１に示す状態になっている。

【００３６】この状態において図２（ａ）に示すバース
ト信号がＡＧＣ回路に入力信号として供給されると、こ
のバースト信号が可変利得増幅器１によって増幅され、
可変利得増幅器１からの増幅出力が乗算器２および乗算
器３によって実質的に増幅される。この場合に、可変利
得増幅器１は第１の制御電圧によって利得が制御されて
おり、乗算器２は第１の制御電圧に基づく値が乗数とさ
れ、乗算器３は第１の制御電圧に基づく値が乗数とされ
ており、乗算器２から出力されるＡＧＣ出力信号は制御
電圧生成回路４に供給され、乗算器３から出力されるＡ
ＧＣ出力信号は制御電圧生成回路５に供給されて、第１
および第２の制御電圧がそれぞれ生成される。

【００３７】しかし、制御電圧生成回路４の時定数が大
きいため、第１の制御電圧による制御では追従が不十分
であって、乗算器２からの出力信号のレベルは図２
（ｂ）に示すように希望範囲電圧レベルより大きくなる
部分が生ずる。ここで希望範囲電圧レベルを正負で示し
てあるのは、整流回路４１によって整流される前のＡＧ
Ｃ出力信号に対応して示してあるためである。希望範囲
電圧レベルは加算器４３および５３に供給される基準電
圧に対応する電圧であってＡＧＣ出力電圧レベルとして
希望している範囲を示す。

【００３８】一方、制御電圧生成回路５の時定数は制御
電圧生成回路４の時定数よりも小さく設定されているた
めに、追従は十分高速であって、第２の制御電圧に基づ
く値を乗数とした乗算器３からの出力信号がＡＧＣ出力
信号として出力される。ここで、制御電圧生成回路５の
時定数は前記のように小さく設定されているため乗算器
３から出力されるＡＧＣ出力信号は図２（ｃ）に示すご
とくであり、歪みは少ない。

【００３９】しかるに、乗算器２から出力されるＡＧＣ
出力信号は整流回路４１において整流され、整流回路４
１からの出力電圧は積分回路４２において積分され、積
分回路４２からの出力電圧は加算器４３において基準電
圧レベルから減算される。乗算器２から出力される出力
信号の信号レベルが増加させられると、積分回路４２の
出力電圧レベルは増加させられ、加算器４３の出力電圧
レベルは図２（ｅ）に示すように順次低下させられて負
となり、切り換え基準値としての閾値以上となる。この
結果、切換制御回路６の制御のもとにスイッチ回路７お
よび８は図１に示す状態から切り換えられて、第２の制
御電圧に基づく値の乗数が供給された乗算器３には、乗
算器３からの出力信号がＡＧＣ出力信号として送出され
る。したがって、ＡＧＣ出力信号レベルは希望範囲電圧
レベルを超えることはない。

【００４０】一方、この間においても、可変利得増幅器
１、乗算器２および制御電圧生成回路４により形成され
ている制御ループは継続して作動しており、制御電圧生
成回路４から出力される第１の制御電圧に基づく値を乗
数として受けた乗算器２から出力される出力信号レベル
は時間の経過と共に順次低下し、希望範囲電圧レベルに
まで低下していく。この結果、積分回路４２の出力電圧
レベルは減少させられ、加算器４３の出力電圧レベルは
切り換え基準値としての閾値未満（の零）になって、切
換制御回路６の制御のもとにスイッチ回路７および８は
図１の状態に切り換えられ、乗算器３からの出力信号に
代わって乗算器２からの出力信号が選択され、乗算器３
の乗数は第２の制御電圧に基づく値から第１の制御電圧
に基づく値に切り換えられる。

【００４１】すなわち、制御電圧生成回路４による利得
制御は、自動利得制御装置の入力信号がないときにおい
て可変利得増幅器１および乗算器２の利得を高く制御し
ていた状態から、自動利得制御装置に入力信号が供給さ
れて利得を下げて乗算器２からのＡＧＣ出力信号のレベ
ルを希望範囲電圧レベルにまで低下させるのに時間がか
かる。このため、この期間において乗算器２の出力信号
をＡＧＣ出力信号としていると、ＡＧＣ出力信号が希望
範囲電圧レベルを超えている期間が長くなって大振幅の
出力信号が徐々に減衰していく歪んだ波形の出力信号と
なる。

【００４２】しかし、上記したようにＡＧＣ出力信号が
希望範囲電圧レベルを超えている期間ｔ１、第２の制御
電圧に基づく値を乗数として受けた乗算器３の出力信号
がＡＧＣ出力信号として送出されるため、ＡＧＣ出力信
号レベルが希望範囲電圧レベルを超えることはなく、期
間ｔ１を超えるとバースト信号が継続して供給されてい
る残りの期間ｔ２の間、乗算器２の出力信号がＡＧＣ出
力信号として送出されることになる。この期間ｔ２にお
いては乗算器２の出力は希望範囲電圧レベルを超えるこ
とはなく、ＡＧＣ出力信号は図２（ｄ）に示すようにな
る。

【００４３】次に、自動利得制御装置の入力信号が消滅
したときには、積分回路４２からの出力電圧レベルは低
下し、加算器４３からの出力電圧レベルは順次増加して
正になる。このため、切換制御回路６の制御のもとにス
イッチ回路７および８は図１に示す状態のままとなる。

【００４４】この結果、上記したバースト信号が印加さ
れる前の状態に戻ることになって、次にバースト信号が
印加されたときも、上記と同様に作用することになる。

【００４５】また、バースト信号が無くなった後、速や
かに利得を増加させることによってレベルの低い信号に
追従する必要があるときには、切換制御回路６の切り換
え基準値としての閾値を、加算器４３からの出力電圧レ
ベルの絶対値が予め定められた閾値以上のときに有効と
するようにして、乗算器２から出力されるＡＧＣ出力信
号の信号レベルが増加して加算器４３からの出力電圧レ
ベルが閾値を超えたときに、第２の制御電圧を乗算器３
への乗数とすると共に乗算器３から出力されるＡＧＣ出
力信号をスイッチ回路８によって選択するようにして、
乗算器２から出力されるＡＧＣ出力信号の信号レベルが
増加または低下したときに切り換えが行われるようにも
することができる。

【００４６】また、バースト信号が無くなった後、速や
かに利得を増加させる必要があっても、ＡＧＣ回路の入
力信号がレベル大きくなったときに速やかに利得を下げ
て追従する必要がないときには、切換制御回路６の切換
基準値としての閾値を加算器４３からの出力信号レベル
が零を除く正側になったときのみ有効とするようにし
て、乗算器２から出力されるＡＧＣ出力信号の信号レベ
ルが低下して加算器４３からの出力電圧レベルが切り換
え基準値としての閾値を超えたときに、第２の制御電圧
を乗算器３への乗数とすると共に、乗算器３から出力さ
れるＡＧＣ出力信号をスイッチ回路８によって選択する
ようにして、乗算器２から出力されるＡＧＣ出力信号の
信号レベルが低下したときのみ切り換えが行われるよう
にもすることもできる。

【００４７】図２において、図２（ｅ）は加算器４３の
出力電圧の波形を示し、図２（ｆ）は加算器５３の出力
電圧の波形を示し、図２（ｇ）は第１および第２の制御
電圧が乗算器３へ乗数として供給される切り換えタイミ
ングを示している。

【００４８】上記において、可変利得増幅器１と乗算器
２とによる利得と可変利得増幅器１と乗算器３とによる
利得とが瞬時に切り換えられるため、制御電圧生成回路
４から出力される第１の制御電圧と制御電圧生成回路５
から出力される第２の制御電圧との切り換え時におい
て、第１の制御電圧レベルと第２の制御電圧レベルとが
僅かでも異なると、切り換え雑音が発生する。

【００４９】しかるに、本発明にかかる自動利得制御回
路の実施の第１形態によるときは、スイッチ回路７によ
って乗算器３への乗数として第１の制御電圧から第２の
制御電圧への切り換え時に所定期間スイッチ回路９３お
よび９４がオン状態にされて、コンデンサ４２１の電荷
がコンデンサ５２１へコピーされ、コンデンサ４４１の
電荷がコンデンサ５４１へコピーされる。したがって、
切り換え時における第１の制御電圧レベルと第２制御電
圧レベルとの差異は無く、切り換え雑音の発生は防止さ
れる。

【００５０】次に本発明にかかる自動利得制御回路の実
施の第２形態について説明する。図３は本発明にかかる
自動利得制御回路の実施の第２形態を示すブロック図で
ある。

【００５１】本第２形態は前記した可変利得増幅器１を
乗算器２１で置換し、乗算器２１の出力信号をフィルタ
２２に供給し、フィルタ２２によって乗算器２１の出力
をフィルタ処理し、フィルタ２２を介して乗算器２１か
ら出力される信号を乗算器２および３に供給するように
構成したものである。その他の構成は前記第１形態の構
成と同一であり、同一部分には同一の符号を付して示
し、重複する部分の説明は省略する。本第２形態におい
ても、制御電圧生成回路４の時定数は制御電圧生成回路
５の時定数を大きく設定してある。

【００５２】本第２形態に示した自動利得制御回路の作
用を図４に示す波形図に基づき説明する。本第２形態に
おいて、図４（ａ）に示すバースト信号が自動利得制御
装置の入力信号として印加されたときにおいて、乗算器
２１からの出力は図４（ｂ）に示すごとくになる。乗算
器２１からの出力信号はフィルタ２２におけるフィルタ
リングによる遅延時間ｔ０の存在のために遅延時間ｔ０
遅れて乗算器２および３に入力され、図２（ｂ）および
図２（ｃ）に対応して、乗算器２から出力されるＡＧＣ
出力信号および乗算器３から出力されるＡＧＣ出力信号
は図４（ｃ）および図４（ｄ）に示すごとくになる。

【００５３】また、加算器４３の出力電圧レベルは図４
（ｅ）に示すごとくなって、バースト信号の印加の最初
から切換制御回路６の制御のもとに第２の制御電圧に基
づく値が乗数として供給された乗算器３から出力される
ＡＧＣ出力信号がスイッチ回路８によって選択され、加
算器４３の出力電圧レベルが切り換え基準値としての閾
値未満となったとき、すなわち入力されたバースト信号
の後半部分において乗算器２から出力されるＡＧＣ出力
信号がスイッチ回路８によって選択されて送出される。

【００５４】図４（ｆ）は加算器５３の出力電圧レベル
を示し、図４（ｇ）は第１および第２の制御電圧が乗算
器３へ乗数として供給される切り換えタイミングを示
す。なお、乗算器２１および乗算器２には常に第１の制
御電圧が乗数として供給されている。本形態の場合にお
いては、フィルタ２２の持つ信号に対する遅延時間の存
在にかかわらず、ＡＧＣ出力信号を希望範囲電圧レベル
に制御することができる。

【００５５】次に、本発明にかかる自動利得制御回路の
実施の第３形態について説明する。図５は本発明にかか
る自動利得制御回路の実施の第３形態を示すブロック図
であり、本形態は前記第２形態の乗算器２１の後段から
スイッチ回路８の前段までをデジタル的に処理する場合
の形態である。

【００５６】図５に示す本発明にかかる自動利得制御回
路の実施の第３形態においては、ＡＧＣ回路の入力信号
を乗算器２１に供給して乗数と乗算し、乗算器２１の出
力をＡ／Ｄ変換器２３に供給してデジタル信号に変換す
る。Ａ／Ｄ変換器２３から出力されるデジタル信号はデ
ジタル乗算器２Ｄおよび３Ｄに供給して乗数と乗算し、
デジタル乗算器２Ｄの出力デジタル信号はデジタル制御
信号生成回路４Ｄに供給して第１のデジタル制御信号を
生成し、デジタル乗算器３Ｄの出力デジタル信号はデジ
タル制御信号生成回路５Ｄに供給して第２のデジタル制
御信号を生成する。

【００５７】第１のデジタル制御信号はデジタル乗算器
２Ｄに乗数として供給すると共に、Ｄ／Ａ変換器２６に
供給してアナログ信号に変換して乗数として乗算器２１
に供給する。第１のおよび第２のデジタル制御信号はス
イッチ回路７に供給して一方を選択して乗数としてデジ
タル乗算器３Ｄに供給する。デジタル乗算器２Ｄおよび
３Ｄの出力デジタル信号はスイッチ回路７と連動して切
り換えられるスイッチ回路８によって一方を選択してＤ
／Ａ変換器２５に供給し、アナログ信号に変換してＡＧ
Ｃ出力信号として送出する。

【００５８】デジタル制御信号生成回路４Ｄは、図６に
示すように、乗算器２Ｄの出力を絶対値化する絶対値化
回路１１と、絶対値化回路１１の出力に係数を乗算する
係数乗算器１２と、係数乗算器１２の出力が供給される
加算器１３と、加算器１３の出力を入力とするシフトレ
ジスタ１４と、シフトレジスタ１４の出力に係数を乗算
し出力を加算器１３に供給する係数乗算器１５と、シフ
トレジスタ１４の出力を基準値から減算する加算器１６
と、加算器１６の出力に係数を乗算する係数乗算器１７
と、係数乗算器１７の出力が供給される加算器１８と、
加算器の出力を置数し出力を加算器１８に供給するシフ
トレジスタ１９とからなり、絶対値化回路１１は実質的
に整流作用を行い整流回路４１に対応し、係数乗算器１
２と加算器１３とシフトレジスタ１４と係数乗算器１５
とは係数乗算と積分作用を行い積分回路４２に対応し、
加算器１６は加算器４３に対応し、係数乗算器１７と加
算器１８とシフトレジスタ１９とは係数乗算と累算を行
って積分作用を行い積分回路４４に対応している。した
がってデジタル制御信号生成回路４Ｄは制御電圧生成回
路４に対応し、それと同一の作用を行う。

【００５９】デジタル制御信号生成回路５Ｄはデジタル
制御信号生成回路４Ｄと同様に構成され、制御電圧生成
回路５に対応し、それと同一の作用を行う。ここで、制
御電圧生成回路４および５の時定数に対応して、係数乗
算器１２、１５および１７の係数値を設定することによ
って設定される。

【００６０】切換制御回路６Ｄは加算器１６の出力を受
けて、加算器１６の出力が予め定めた所定値、すなわち
閾値以上に達したときスイッチ回路７および８を図５に
示す位置から切り換え、前記閾値未満となったときスイ
ッチ回路７および８を図５に示す位置に切り換える。ま
た、コピー制御手段９Ｄはスイッチ回路７および８を図
５に示す位置から切り換えるときにシフトレジスタ１４
の置数値およびシフトレジスタ１９の置数値をデジタル
制御信号生成回路５Ｄの対応するシフトレジスタに転送
することによって行う。

【００６１】上記した第３形態によるときは第２形態の
場合と同様の作用を行う。この場合に、乗算器２１、Ａ
／Ｄ変換器２３、フィルタ２４、乗算器２Ｄ、デジタル
制御信号生成回路４ＤおよびＤ／Ａ変器２６からなるル
ープにおいては、Ａ／Ｄ変換器２３のサンプリングによ
る時間遅延、フィルタ２４における処理にかかる時間遅
延、Ｄ／Ａ変器２６の時間遅延によってループ内の時間
遅延が大きく、図４（ａ）のバースト信号の入力に対し
て、乗算器２１の出力信号および乗算器２Ｄの出力信号
の波形はそれぞれ図４（ｂ）および図４（ｃ）に示すご
とくになる。しかしながら、乗算器３Ｄおよびデジタル
制御信号生成回路５Ｄからなるループでは遅延要素は無
く、乗算器３Ｄからの出力信号の波形は図４（ｄ）に示
すごとくになって、図４（ｅ）に加算器１６からの出力
に基づく切り換えによって歪みのないＡＧＣ出力信号が
得られることは第２形態の場合と同様である。

【００６２】次に、本発明にかかる自動利得制御回路の
実施の第４形態について説明する。図７は本発明にかか
る自動利得制御回路の実施の第４形態を示すブロック図
であり、本形態は前記第３形態のＡ／Ｄ変換器２３の後
段からスイッチ回路８までをデジタル信号処理回路によ
って処理する場合の形態である。

【００６３】図７に示す本発明にかかる自動利得制御回
路の実施の第４形態においては、自動利得制御回路の入
力信号を乗算器２１に供給して乗数と乗算し、乗算器２
１の出力をＡ／Ｄ変換器２３に供給してデジタル信号に
変換する。Ａ／Ｄ変換器２３から出力されるデジタル信
号はデジタル信号処理回路２８に供給して信号処理し、
信号処理で得たデジタルＡＧＣ出力をＤ／Ａ変換器２５
に供給してアナログ信号に変換して送出し、信号処理に
よって得た乗数をＤ／Ａ変換器２６に供給してアナログ
信号の乗数に変換して乗算器２１に供給して入力信号と
乗算させるように構成してある。

【００６４】本形態においては、低歪み化を指示する低
歪化指示スイッチ２９が設けてあって、その指示に基づ
いて低歪み化指示がされているときは低歪み化を行い、
低歪み化処理を行わないときのデジタル信号処理回路２
８の負荷を低減させるようにしてある。低歪み化を指示
する必要のないときはＦＭ受信機に適用したような場合
である。ＡＧＣ回路によって生ずる歪みは振幅歪みであ
って、振幅情報より周波数情報および位相情報が重視さ
れるＦＭ受信機等においては低歪み化を必要としないの
である。

【００６５】本第４形態の作用を図８に示すフローチャ
ートに基づいて説明する。デジタル信号処理回路２８の
作用において図５および図６の構成における符号と同一
符号を用いて対応関係を示す。乗算器２１の出力Ｘをフ
ィルタ処理した値はＹとして一旦記憶され（ステップＳ
１）、値Ｙと第１の制御信号データ（ＡＧＣＶ１）とが
乗算され、乗算値をＭ２として一旦記憶される（ステッ
プＳ２）。ステップＳ２の演算は乗算器２Ｄの作用に対
応している。ステップＳ２に続いて乗算値Ｍ２の絶対値
が演算されて、値ＡＭ２として一旦記憶される（ステッ
プＳ３）。ステップＳ３の演算は絶対値化回路１１の演
算に対応している。

【００６６】ステップＳ３に続いて値ＡＭ２に係数Ａが
乗算され、第１シフトレジスタの置数値（ＲＥＧ１）に
係数Ｂが乗算され、両乗算結果が加算されて、値ＲＥＧ
１として一旦記憶される（ステップＳ４）。ステップＳ
１からステップＳ４までの演算は絶対値化回路１１、係
数乗算器１２、加算器１３、シフトレジスタ１４および
係数加算器１５による演算に対応している。ステップＳ
４に続いて基準値（ＲＥＦ）から値ＲＥＧ１が減算さ
れ、減算値が値Ｒ１として記憶される（ステップＳ
５）。ステップＳ５の演算は加算器１６における演算に
対応している。

【００６７】ステップＳ５に続いて値Ｒ１と係数Ｃ１と
が乗算され、乗算結果に第２シフトレジスタの置数値
（ＡＧＣＶ１）が加算されて、加算結果が値ＡＧＣＶ１
として一旦記憶され（ステップＳ６）、ステップＳ６に
続いて値ＡＧＣＶ１がＤ／Ａ変換器２６へ供給されてア
ナログ信号に変換され、乗数として乗算器２１に供給さ
れる（ステップＳ７）。ステップＳ６の演算は係数乗算
器１７、加算器１８およびシフトレジスタ１９による演
算に対応している。ステップＳ７に続いて、低歪指示ス
イッチ２９によって低歪み指示がなされているか否かが
チェックされ（ステップＳ８）、低歪み指示がなされて
いないと判別されたときはステップＳ８に続いて、値Ｍ
２がＤ／Ａ変換器２５に供給されてアナログＡＧＣ出力
信号として送出される（ステップＳ９）。Ｓステップ８
からステップＳ９が実行されているときは、乗算器３Ｄ
の出力への切り換えは行われない。

【００６８】ステップＳ８において低歪み指示がなされ
ていると判別されたときはステップＳ８に続いて、値Ｒ
１が正か否かがチェックされる（ステップＳ１０）。ス
テップＳ１０において正と判別されたときは、ステップ
Ｓ１０に続いて値ＡＧＣＶ１が値ＡＧＣＶ２とされて一
旦記憶される（ステップＳ１１）。ステップＳ１１に続
いて値ＲＥＦが値ＲＥＧ２とされて一旦記憶され（ステ
ップＳ１２）、ついで値Ｍ２がＤ／Ａ変換器２５へ送出
される（ステップＳ９）。ここで、ステップＳ１１の演
算は値ＡＧＣＶ１の値ＡＧＣＶ２への転送、コピーに対
応し、ステップＳ１２もＲＥＧ２への転送、コピーに対
応している。

【００６９】ステップＳ１０において正でないと判別さ
れたときは、ステップＳ１０に続いて値Ｙと第２の制御
信号データ（ＡＧＣＶ２）とが乗算され、乗算値がＭ３
として一旦記憶される（ステップＳ１３）。ステップＳ
１３の演算は乗算器３Ｄの作用に対応している。ステッ
プＳ１３に続いて乗算値Ｍ３の絶対値が演算されて値Ａ
Ｍ３として一旦記憶される（ステップＳ１４）。ステッ
プＳ１４からステップＳ１７までの演算はデジタル制御
電圧生成回路５Ｄにおける演算に対応している。

【００７０】ステップＳ１４に続いて値ＡＭ３に係数Ａ
が乗算され、値（ＲＥＧ２）に係数Ｂが乗算され、両乗
算結果が加算されて値ＲＥＧ２として一旦記憶される
（ステップＳ１５）。ステップＳ１５に続いて基準値
（ＲＥＦ）から値ＲＥＧ２が減算され、減算値が値Ｒ２
として一旦記憶される（ステップＳ１６）。ステップＳ
１６に続いて値Ｒ２と係数Ｃ２とが乗算され、乗算結果
に値（ＡＧＣＶ２）が加算され加算値が値ＡＧＣＶ２と
して一旦記憶される（ステップＳ１７）。

【００７１】ステップＳ１７に続いて、値ＡＧＣＶ２が
値ＡＧＣＶ１より大きいか否かがチェックされ（ステッ
プＳ１８）、ステップＳ１８において値ＡＧＣＶ２が値
ＡＧＣＶ１より大きいと判別されたときは、ステップＳ
１８に続いて値ＡＧＣＶ１は値ＡＧＣＶ２として一旦記
憶される（ステップＳ１９）。ステップＳ１９に続いて
値Ｍ３がＤ／Ａ変換器２５に供給されてアナログ信号に
変換され、ＡＧＣ出力信号とて送出される（ステップＳ
２０）。ステップ１８において値ＡＧＣＶ２が値ＡＧＣ
Ｖ１より大きいと判別されないときは、ステップＳ１８
に続いてステップＳ２０が実行される。

【００７２】ステップＳ８のステップを除去した場合に
おけるデジタル信号処理回路２８の上記の作用は形態３
の場合の作用と同一である。

【００７３】次に、本発明にかかる自動利得制御回路の
実施の第４形態の変形例について説明する。本第４形態
の変形例においては、図９のフローチャートに示すよう
に、図８のフローチャートにおいてステップＳ８〜ステ
ップＳ１２を省略して、ステップＳ７からステップＳ１
３を実行するようにしたものである。このようにするこ
とによって、本変形例においては乗算器３Ｄへの乗数を
デジタル制御信号生成回路５Ｄからの出力に固定した処
理とした場合である。

【００７４】

【発明の効果】以上説明したように本発明にかかる自動
利得制御装置によれば、制御電圧対利得特性が非線形で
あっても、またループ内に信号伝搬を遅延させる要素が
あっても歪みが少ない出力信号を得ることができる。

【図面の簡単な説明】

【図１】本発明にかかる自動利得制御装置の実施の第１
形態を示すブロック図である。

【図２】本発明にかかる自動利得制御装置の実施の第１
形態の作用の説明に供する波形図である。

【図３】本発明にかかる自動利得制御装置の実施の第２
形態を示すブロック図である。

【図４】本発明にかかる自動利得制御装置の実施の第２
形態の作用の説明に供する波形図である。

【図５】本発明にかかる自動利得制御装置の実施の第３
形態を示すブロック図である。

【図６】本発明にかかる自動利得制御装置の実施の第３
形態におけるデジタル制御信号生成回路のブロック図で
ある。

【図７】本発明にかかる自動利得制御装置の実施の第４
形態を示すブロック図である。

【図８】本発明にかかる自動利得制御装置の実施の第４
形態の作用の説明に供するフローチャートである。

【図９】本発明にかかる自動利得制御装置の実施の第４
形態の変形例における作用の説明に供するフローチャー
トである。

【図１０】従来の第１の自動利得制御装置の構成を示す
ブロック図である。

【図１１】従来の第２の自動利得制御装置の構成を示す
ブロック図である。

【図１２】図１０に示した従来の自動利得制御装置の作
用の説明に供する波形図である。

【図１３】図１１に示した従来の自動利得制御装置の作
用の説明に供する波形図である。

【符号の説明】

１ 可変利得増幅器 ２、３および２１ 乗算器 ４および５ 制御電圧生成回路 ４、８および１６ スイッチ ６および６Ｄ 切換制御回路 ７および８ スイッチ回路 ９ コピー制御回路 ２２および２４ フィルタ ２Ｄおよび３Ｄ デジタル乗算器 ４Ｄおよび５Ｄ デジタル制御信号生成回路 ２３ Ａ／Ｄ変換器 ２５および２６ Ｄ／Ａ変換器 ２８ デジタル信号処理回路 ２９ 低歪化指示スイッチ

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】入力信号を増幅する第１の可変利得増幅手
   段と、 第１の可変利得増幅手段からの出力信号を増幅する第２
   および第３の可変利得増幅手段と、第２の可変利得増幅手段からの出力信号を整流する整流
   手段と、整流手段の出力を積分する第１の積分手段と、
   第１の積分手段の出力を基準値から減算する演算手段
   と、演算手段の出力を積分して積分出力を出力制御信号
   とする第２の積分手段とを備えて、出力制御信号に基づ
   いて第２の可変利得増幅手段からの出力信号レベルを所
   定レベルにするべく 第１および第２の可変利得増幅手段
   の利得を制御する第１の制御信号生成手段と、 第１の制御信号生成手段の時定数より小さい時定数に設
   定されかつ第３の可変利得増幅手段からの出力信号を入
   力信号とし第３の可変利得増幅手段からの出力信号レベ
   ルを所定レベルに制御するための出力制御信号を送出す
   る第２の制御信号生成手段と、 第１の制御信号生成手段からの出力制御信号と第２の制
   御信号生成手段からの出力制御信号との一方を選択し利
   得制御のための信号として第３の可変利得増幅手段に送
   出する第１の選択手段と、 第２および第３の可変利得増幅手段のそれぞれの出力信
   号の一方を選択して送出する第２の選択手段と、前記演算手段の出力レベルが予め定められた閾値以上か
   否かを判別して判別出力に基づいて 第１および第２の選
   択手段を連動して制御する選択制御手段とを備えたこと
   を特徴とする自動利得制御装置。
2. 【請求項２】請求項１記載の自動利得制御装置におい
   て、第１の選択手段によって第１の制御信号生成手段か
   らの制御信号に変わって第２の制御信号生成手段からの
   制御信号を選択するとき、第２の制御信号生成手段から
   の制御信号を直前における第１の制御信号生成手段から
   の制御信号に一致させるコピー制御手段を備えたことを
   特徴とする自動利得制御装置。
3. 【請求項３】請求項１記載の自動利得制御装置におい
   て、第１の可変利得増幅手段からの出力信号を入力信号
   とし該入力信号に所定の処理をして第２および第３の可
   変利得増幅手段の入力信号とする信号処理手段を備えた
   ことを特徴とする自動利得制御装置。
4. 【請求項４】請求項１記載の自動利得制御装置におい
   て、第１および第２の可変利得増幅手段は第１の制御信
   号生成手段からの制御信号に基づく値を乗数とする第１
   および第２の乗算器であり、第３の可変利得増幅手段は
   第１の選択手段を介して送出される制御信号に基づく値
   を乗数とする第３の乗算器であることを特徴とする自動
   利得制御装置。
5. 【請求項５】請求項１記載の自動利得制御装置におい
   て、第２の制御信号生成手段は、第３の可変利得増幅手
   段からの出力信号を整流する整流手段と、整流手段の出
   力を積分する第１の積分手段と、第１の積分手段の出力
   を基準値から減算する演算手段と、演算手段の出力を積
   分して積分出力を出力制御信号とする第２の積分手段と
   を備えたことを特徴とする自動利得制御装置。
6. 【請求項６】請求項５記載の自動利得制御装置におい
   て、第１の選択手段によって第１の制御信号生成手段か
   らの制御信号に変わって第２の制御信号生成手段からの
   制御信号を選択するとき、第１の制御信号生成手段にお
   ける第１の積分手段の出力を第２の制御信号生成手段に
   おける第１の積分手段にコピーさせるコピー手段を備え
   たことを特徴とする自動利得制御装置。
7. 【請求項７】請求項６記載の自動利得制御装置におい
   て、前記コピー手段は、第２の制御信号生成手段からの
   制御信号を第１の制御信号生成手段に一致させるべく、
   第１の制御信号生成手段からの制御信号のレベルと第２
   の制御信号生成手段からの制御信号のレベルとが所定の
   関係になったときに第２の制御信号生成手段からの制御
   信号を第１の制御信号生成手段からの制御信号に一致さ
   せることを特徴とする自動利得制御装置。
8. 【請求項８】入力信号を増幅する第１の可変利得増幅手
   段と、第１の可変利得増幅手段からの出力信号を増幅す
   る第２および第３の可変利得増幅手段と、第２の可変利
   得増幅手段からの出力信号レベルを所定レベルにするべ
   く第２の可変利得増幅手段からの出力信号を入力信号と
   し出力制御信号に基づいて第１および第２の可変利得増
   幅手段の利得を制御する第１の制御信号生成手段と、第
   １の制御信号生成手段の時定数より小さい時定数に設定
   されかつ第３の可変利得増幅手段からの出力信号を入力
   信号とし第３の可変利得増幅手段からの出力信号レベル
   を所定レベルに制御するための出力制御信号を送出する
   第２の制御信号生成手段と、第１の制御信号生成手段か
   らの出力制御信号と第２の制御信号生成手段からの出力
   制御信号との一方を選択し利得制御のための信号として
   第３の可変利得増幅手段に送出する第１の選択手段と、
   第２および第３の可変利得増幅手段のそれぞれの出力信
   号の一方を選択して送出する第２の選択手段と、第２の
   制御信号生成手段からの制御信号を第１の制御信号生成
   手段からの制御信号に一致させるコピー手段とを備え、
   第１の制御信号生成手段からの制御信号のレベルと第２
   の制御信号生成手段からの制御信号のレベルとが所定の
   関係になったときに第２の制御信号生成手段からの制御
   信号を第１の制御信号生成手段からの制御信号に一致さ
   せ、第３の可変利得増幅手段からの出力信号を第１の選
   択手段と連動する第２の選択手段によって選択して自動
   利得制御信号出力として送出することを特徴とする自動
   利得制御装置。