JP3243471B2 - Method for manufacturing electron-emitting device - Google Patents
Method for manufacturing electron-emitting deviceInfo
- Publication number
- JP3243471B2 JP3243471B2 JP22176894A JP22176894A JP3243471B2 JP 3243471 B2 JP3243471 B2 JP 3243471B2 JP 22176894 A JP22176894 A JP 22176894A JP 22176894 A JP22176894 A JP 22176894A JP 3243471 B2 JP3243471 B2 JP 3243471B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- substrate
- type
- electron
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、ディスプレイ,真空
管,半導体製造装置等に用いられる冷陰極電子源の電子
放出素子の製造方法に関するものである。BACKGROUND OF THE INVENTION This invention is a display, vacuum tubes, it relates to a manufacturing how electron-emitting devices of the cold cathode electron source used in a semiconductor manufacturing device or the like.
【0002】[0002]
【従来の技術】図14は例えば特開平4−94033号
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、12はエミッタ、13は低抵抗Si基
板、14は絶縁膜、15はエミッタ12の周囲に空間を
隔てて設けたゲート電極で、例えば内径が約2μmにな
るように設けたものである。20はエミッタ12に対向
して設けたアノード板、73はエミッタを形成する工程
で設けた熱酸化膜である。エミッタ12はSi基板13
をエッチングして、その先端の曲率半径を例えば100
nm以下に尖らせて円錐状に形成されている。2. Description of the Related Art FIG. 14 is a sectional view showing a conventional electron-emitting device described in, for example, Japanese Patent Application Laid-Open No. 4-94033. In the figure, 12 is an emitter, 13 is a low-resistance Si substrate, 14 is an insulating film, and 15 is a gate electrode provided around the emitter 12 with a space therebetween, for example, provided so that the inner diameter is about 2 μm. . Reference numeral 20 denotes an anode plate provided facing the emitter 12, and reference numeral 73 denotes a thermal oxide film provided in a step of forming the emitter. Emitter 12 is Si substrate 13
Is etched, and the radius of curvature of the tip is set to, for example, 100.
It is formed in a conical shape that is sharpened below nm.
【0003】次に動作について説明する。Si基板13
とゲート電極15の間にゲート電極側が正となるように
電圧をかけると、Si基板13からエミッタ12間の抵
抗が低いため、実効的の電圧はエミッタ12の先端とゲ
ート電極15の間の空間にかかる。更に、エミッタ12
の先端が尖っているために、エミッタ12の先端とゲー
ト電極15の電界はエミッタ12の先端近傍の空間に集
中する。ゲート電極15の電圧をさらに上げると、エミ
ッタ12の先端からトンネル効果による電子の放出が始
まる。この時、アノード板20に正の電圧をかけておく
と、放出された電子はアノード板20に流れ、アノード
電流が観測される。Si基板13を接地し、アノード板
20にゲート電極15に対して200Vの電圧を加え、
ゲート電極15の電圧(ゲート電圧)を0Vから順次増
加させてアノード電流を測定した場合、ゲート電圧が8
0Vを越えるとアノード電流が観測され始めた。このア
ノード電流が観測され始める電圧をはさんでゲート電圧
を変調することにより、この素子を電子源として作用さ
せることができる。Next, the operation will be described. Si substrate 13
When a voltage is applied between the gate electrode 15 and the gate electrode 15 so that the gate electrode side becomes positive, the resistance between the Si substrate 13 and the emitter 12 is low. It takes Further, the emitter 12
Is sharp, the electric field between the tip of the emitter 12 and the gate electrode 15 is concentrated in the space near the tip of the emitter 12. When the voltage of the gate electrode 15 is further increased, the emission of electrons from the tip of the emitter 12 by the tunnel effect starts. At this time, if a positive voltage is applied to the anode plate 20, the emitted electrons flow to the anode plate 20, and the anode current is observed. The Si substrate 13 is grounded, a voltage of 200 V is applied to the anode plate 20 with respect to the gate electrode 15,
When the anode current is measured by sequentially increasing the voltage (gate voltage) of the gate electrode 15 from 0 V, the gate voltage becomes 8
When the voltage exceeded 0 V, an anode current began to be observed. By modulating the gate voltage across the voltage at which the anode current starts to be observed, this element can be made to act as an electron source.
【0004】また、図15はこの電子放出素子の製造方
法を工程順に示す断面図である。図15(a)で低抵抗
Si基板13上に熱酸化処理、リソグラフィ及びドライ
エッチング工程によって、SiO2 膜からなる円形のマ
スク71を形成する。図15(b)では、SiO2 膜の
円形パターン71をマスクにして、Si基板13をリア
クティブイオンエッチング(以下、RIEと記す)し、
マスク71の下にエミッタのもととなるコーン72を形
成する。次に熱酸化処理によりコーン72の表面に熱酸
化膜73を設けて、図15(c)に示すものが得られ
る。この状態で絶縁膜14及びゲート電極15を蒸着し
(図15(d))、この後、ウェットエッチングにより
マスク71に成膜された絶縁膜材料及びゲート電極材料
をリフトオフすると共に、熱酸化膜73を除去し、図1
5(e)で示す電子放出素子が得られる。FIG. 15 is a sectional view showing a method of manufacturing the electron-emitting device in the order of steps. In FIG. 15A, a circular mask 71 made of a SiO 2 film is formed on the low-resistance Si substrate 13 by a thermal oxidation process, a lithography process, and a dry etching process. In FIG. 15B, the Si substrate 13 is subjected to reactive ion etching (hereinafter referred to as RIE) using the circular pattern 71 of the SiO 2 film as a mask.
A cone 72 serving as an emitter is formed under the mask 71. Next, a thermal oxide film 73 is provided on the surface of the cone 72 by a thermal oxidation process to obtain the one shown in FIG. In this state, the insulating film 14 and the gate electrode 15 are deposited (FIG. 15D). Thereafter, the insulating film material and the gate electrode material formed on the mask 71 by wet etching are lifted off, and the thermal oxide film 73 is formed. And Figure 1
An electron-emitting device shown in FIG. 5E is obtained.
【0005】上記の電子放出素子において、アノード電
流が観測され始めるゲート電圧の大きさは約80Vであ
り、これは大きな値である。このため、ゲート電圧を駆
動するドライブ回路として高価な高電圧タイプのものが
必要であり、結果として電子放出素子を利用したディス
プレイや真空管等の装置の値段を高いものとしている。
エミッタの先端近傍の空間における電界強度の大きさ
は、エミッタ先端の曲率半径に依存する。従って、エミ
ッタ先端の曲率半径を小さくすれば、アノード電流が観
測され始める電圧の大きさは小さくなる。ところが従来
の電子放出素子は上記のように、図15(b)に示すR
IE,図15(c)に示す熱酸化処理及び図15(e)
のウエットエッチングでの加工精度でエミッタ先端部の
曲率半径が決まる。また、RIEのエッチング深さを大
きくする,または熱酸化処理での熱酸化膜を理想値より
わずかでも厚くすると、先端が尖っている分エミッタの
高さは急激に低くなり電界の集中が悪くなるので、加工
精度限界までエミッタの曲率半径を小さくすることは望
ましくない。従って、アノード電流が観測され始める電
圧の大きさはあまり小さくできなかった。In the above-mentioned electron-emitting device, the magnitude of the gate voltage at which the anode current starts to be observed is about 80 V, which is a large value. For this reason, an expensive high voltage type drive circuit is required as a drive circuit for driving the gate voltage, and as a result, the price of a device using an electron-emitting device, such as a display or a vacuum tube, is high.
The magnitude of the electric field strength in the space near the tip of the emitter depends on the radius of curvature of the tip of the emitter. Therefore, when the radius of curvature at the tip of the emitter is reduced, the magnitude of the voltage at which the anode current starts to be observed decreases. However, as described above, the conventional electron-emitting device has an R element shown in FIG.
IE, thermal oxidation treatment shown in FIG. 15 (c) and FIG.
The radius of curvature of the tip of the emitter is determined by the processing accuracy in the wet etching. If the etching depth of the RIE is increased or the thermal oxide film in the thermal oxidation process is slightly thicker than the ideal value, the height of the emitter is sharply reduced by the sharpened tip and the concentration of the electric field is deteriorated. Therefore, it is not desirable to reduce the radius of curvature of the emitter to the processing accuracy limit. Therefore, the magnitude of the voltage at which the anode current starts to be observed could not be too small.
【0006】一方、刊行物(J.Vac.Sci.Te
chnol.B12(2),Mar/Aprl,199
4年,第662頁〜第665頁)に掲載された電子放出
素子がある。これは、p型Si基板上に設けたエミッタ
の先端部を、陽極化成法を用いて直径数nmの微小繊維
状の集まりからなる多孔質状に形成している。そして、
エミッタ先端の曲率半径を微小繊維のそれとすることに
より、電界を集中させ、アノード電流が観測され始める
ゲート電圧の大きさを下げている。しかしながら、この
素子ではp型Siを用いているため、電界が加わるとエ
ミッタの表面近傍に空乏層ができる。この空乏層が内部
からの電子の供給を妨げるため、ゲート電圧を上げた場
合にアノード電流が飽和すること及び周囲の温度や光が
あたることによってアノード電流が変動するといった欠
点があった。On the other hand, a publication (J. Vac. Sci. Te
chnol. B12 (2), Mar / Aprl, 199
4th year, pp. 662 to 665). In this method, the tip of an emitter provided on a p-type Si substrate is formed into a porous shape composed of a collection of fine fibers having a diameter of several nm by anodization. And
By setting the radius of curvature at the tip of the emitter to that of the microfiber, the electric field is concentrated, and the magnitude of the gate voltage at which the anode current starts to be observed is reduced. However, since p-type Si is used in this element, when an electric field is applied, a depletion layer is formed near the surface of the emitter. Since the depletion layer impedes the supply of electrons from the inside, the anode current is saturated when the gate voltage is increased, and the anode current fluctuates due to ambient temperature or light.
【0007】[0007]
【発明が解決しようとする課題】従来の電子放出素子は
上記のように構成されており、アノード電流が観測され
始めるゲート電圧が大きいという問題点があった。ま
た、p型Siのエミッタ先端に多孔質Si層を形成した
ものでは、アノード電流が観測され始めるゲート電圧を
下げることができるが、アノード電流が飽和したり、周
囲の温度や光に影響されるという問題点があった。The conventional electron-emitting device is configured as described above, and has a problem that the gate voltage at which the anode current starts to be observed is large. Further, in the case where a porous Si layer is formed at the tip of the emitter of p-type Si, the gate voltage at which the anode current starts to be observed can be lowered, but the anode current is saturated or the temperature is affected by ambient temperature or light. There was a problem.
【0008】この発明は上記のような問題点を解消する
ためになされたもので、アノード電流が飽和することな
く、また周囲の温度や光に影響されずに、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことを目的としており、更にこの電子放出素子に適した
製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. The gate voltage at which the anode current starts to be observed without saturating the anode current and without being affected by ambient temperature or light. aims at obtaining a low electron-emitting devices of, and to provide a further manufacturing how suitable for this electron-emitting device.
【0009】[0009]
【課題を解決するための手段】請求項1の発明に係る電
子放出素子の製造方法は、n型Si基板のエミッタ形成
部にマスクを形成する工程、マスクを形成したn型Si
基板のドライエッチングによりマスクの下のエミッタ形
成部にコーンを形成する工程、熱酸化処理によりコーン
を形成したn型Si基板の電子放出側に熱酸化膜を設け
る工程、熱酸化膜を形成したn型Si基板の電子放出側
に絶縁膜とゲート電極を順次蒸着する工程、エッチング
によりエミッタ形成部の熱酸化膜及びマスクを除去して
エミッタ形成部の突状のn型Si基板を露出する工程、
及びn型Si基板の露出部に光を照射しながら陽極化成
して多孔質Si層を形成する工程を施すこと特徴とする
ものである。According to a first aspect of the present invention, there is provided a method of manufacturing an electron-emitting device, comprising the steps of: forming a mask on an emitter forming portion of an n-type Si substrate;
A step of forming a cone in an emitter formation portion under a mask by dry etching of a substrate, a step of providing a thermal oxide film on an electron emission side of an n-type Si substrate having a cone formed by thermal oxidation, and a step of forming a thermal oxide film A step of sequentially depositing an insulating film and a gate electrode on the electron emission side of the type Si substrate, a step of exposing the protruding n-type Si substrate of the emitter formation part by removing the thermal oxide film and the mask of the emitter formation part by etching,
And performing a step of forming a porous Si layer by anodizing while irradiating the exposed portion of the n-type Si substrate with light.
【0010】また、請求項2の発明に係る電子放出素子
の製造方法は、n型Si基板に光を照射しながら陽極化
成して、n型Si基板に多孔質Si層を形成する工程、
n型Si基板に形成した多孔質Si層のエミッタ形成部
にマスクを形成する工程、マスクを形成したn型Si基
板をエッチングしてマスクの下のエミッタ形成部にコー
ンを形成する工程、コーンを形成したn型Si基板の電
子放出側に絶縁膜とゲート電極を順次蒸着する工程、及
びエミッタ形成部のマスクを除去する工程を施すことを
特徴とするものである。 Further , an electron-emitting device according to the invention of claim 2 is provided.
Is a method of anodizing while irradiating light to an n-type Si substrate.
Forming a porous Si layer on the n-type Si substrate,
Emitter formation part of porous Si layer formed on n-type Si substrate
Forming a mask on the substrate, an n-type Si base having the mask formed thereon
Etch the plate to coat the emitter formation under the mask.
Forming the cone, and charging the n-type Si substrate with the cone formed.
A step of sequentially depositing an insulating film and a gate electrode on the electron emission side, and
Process to remove the mask in the
It is a feature.
【0011】請求項1の発明における電子放出素子の製
造方法により、光を照射させながら陽極化成を行うこと
により、n型Si基板上のエミッタ先端部に直径数nm
の微小繊維状の集まりからなる多孔質Si層を形成でき
る。 The manufacturing of the electron-emitting device according to the first aspect of the present invention.
Anodizing while irradiating light by the fabrication method
A few nm in diameter at the tip of the emitter on the n-type Si substrate.
Can form a porous Si layer consisting of fine fibrous aggregates
You.
【0012】また、請求項2の発明における電子放出素
子の製造方法により、請求項1と同様、n型Si基板上
のエミッタ先端部に直径数nmの微小繊維状の集まりか
らなる多孔質Si層を形成できる。 The electron-emitting device according to the second aspect of the present invention.
According to the method of manufacturing a semiconductor device, on an n-type Si substrate,
Of nanofibrils with a diameter of several nanometers at the tip of the emitter
A porous Si layer can be formed.
【0013】[0013]
【実施例】実施例1. 図1は、この発明の実施例1による電子放出素子を示す
断面図である。図において、12はn型Siからなる電
界放出エミッタで、その表面部に多孔質Si層11が形
成されている。13は基板となる単結晶Si、14は絶
縁膜による絶縁層、15はゲート電極である。ゲート電
極15には、エミッタ12の周囲に空間を隔てて配置さ
れるように、エミッタ12の先端部を中心とする開口が
形成されている。エミッタ12の先端とゲート電極15
の間の距離は1〜0.5μm程度である。図2は、多孔
質Si層11を拡大して示す断面図である。図に示すよ
うに、多孔質Si層11はほぼ数nm径、長さ数千Åの
Siの微小繊維がSi表面から伸びた構造になってい
る。[Embodiment 1] FIG. 1 is a sectional view showing an electron-emitting device according to Embodiment 1 of the present invention. In the figure, reference numeral 12 denotes a field emission emitter made of n-type Si, on the surface of which a porous Si layer 11 is formed. Reference numeral 13 denotes a single crystal Si serving as a substrate, 14 denotes an insulating layer of an insulating film, and 15 denotes a gate electrode. The gate electrode 15 has an opening centered on the tip of the emitter 12 so as to be arranged around the emitter 12 with a space therebetween. Tip of emitter 12 and gate electrode 15
Is about 1 to 0.5 μm. FIG. 2 is an enlarged sectional view showing the porous Si layer 11. As shown in the figure, the porous Si layer 11 has a structure in which Si microfibers having a diameter of several nm and a length of several thousand Å extend from the Si surface.
【0014】図3は、多孔質Si層11を形成する前後
のアノード電流、即ち放出電流(μA)とゲート電圧
(V)の関係を示すグラフである。これは、Si基板1
3を接地し、アノード板にゲート電極15に対して20
0Vの電圧を加え、ゲート電極15の電圧(ゲート電
圧)を0Vから順次増加させてアノード電流を測定した
ものである。図において、多孔質Si層11をエミッタ
12の表面部に形成した電子放出素子のアノード電流と
ゲート電圧の関係を黒塗りの四角(A)でプロットし、
多孔質Si層11を形成する前の電子放出素子のアノー
ド電流とゲート電圧の関係を白抜きの四角(B)でプロ
ットしている。Bではゲート電圧が80Vを越えるとア
ノード電流が観測され始めたのに対し、Aでは60Vで
アノード電流が観測され始めている。即ち、多孔質Si
層11を形成したものは、形成する前のものに比べ、ア
ノード電流が観測され始めるゲート電圧の大きさが小さ
くなっていることがわかる。このように、アノード電流
が観測され始めるゲート電圧の低い電子放出素子を得る
ことができる。FIG. 3 is a graph showing the relationship between the anode current before and after forming the porous Si layer 11, that is, the emission current (μA) and the gate voltage (V). This is the Si substrate 1
3 is grounded, and the anode plate is connected to the gate electrode 15 by 20.
A voltage of 0 V was applied, and the anode current was measured while sequentially increasing the voltage (gate voltage) of the gate electrode 15 from 0 V. In the figure, the relationship between the anode current and the gate voltage of the electron-emitting device in which the porous Si layer 11 is formed on the surface of the emitter 12 is plotted by a black square (A).
The relationship between the anode current and the gate voltage of the electron-emitting device before the formation of the porous Si layer 11 is plotted by a white square (B). In B, the anode current starts to be observed when the gate voltage exceeds 80 V, whereas in A, the anode current starts to be observed at 60 V. That is, porous Si
It can be seen that the gate voltage at which the anode current starts to be observed is smaller in the case where the layer 11 is formed than in the case where the layer 11 is formed. Thus, an electron-emitting device having a low gate voltage at which the anode current starts to be observed can be obtained.
【0015】また、図3にも明らかなように、ゲート電
圧を大きくしていってもアノード電流の飽和現象が観測
されていない。これは、エミッタ12としてn型Siを
用いているためであり、p型Siを用いたときのような
空乏がエミッタ表面に集まって電子の供給を妨げること
がない。従って、アノード電流が飽和することなく、ま
たその特性が周囲の温度や光に影響されない。As is apparent from FIG. 3, even when the gate voltage is increased, no saturation phenomenon of the anode current is observed. This is because the n-type Si is used for the emitter 12, and depletion unlike the case where p-type Si is used does not collect on the surface of the emitter and does not hinder the supply of electrons. Therefore, the anode current does not saturate, and its characteristics are not affected by ambient temperature or light.
【0016】図4は、3つ電子放出素子を試料とした放
出電流特性の変化を示すグラフである。図において、ゲ
ート電圧をV,アノード電流をIとすると、横軸は1/
V、縦軸はI/V2 として、所謂ファウラノルドハイム
プロットで比較している。白抜きのプロットは多孔質S
i層を形成していない電子放出素子であり、黒塗りのプ
ロットは多孔質Si層を形成した電子放出物質の特性で
ある。図から明らかなように、多孔質Si層を形成した
試料では低いゲート電圧からアノード電流の増加が見ら
れる。これに加え、多孔質Si層を形成した電子放出素
子では、放出電流特性が比較的揃っていることも観測さ
れている。FIG. 4 is a graph showing changes in emission current characteristics using three electron-emitting devices as samples. In the figure, when the gate voltage is V and the anode current is I, the horizontal axis is 1 /
V, and the vertical axis is I / V 2 , which is compared by a so-called Fowler-Nordheim plot. The open plot is porous S
This is an electron-emitting device in which the i-layer is not formed, and the black plot indicates the characteristics of the electron-emitting material in which the porous Si layer is formed. As is clear from the figure, in the sample in which the porous Si layer was formed, the anode current increased from a low gate voltage. In addition, it has been observed that the emission current characteristics of the electron-emitting device having the porous Si layer formed thereon are relatively uniform.
【0017】実施例2. この発明の実施例2による電子放出素子の製造方法につ
いて説明する。まず、n型Si基板13のエミッタ形成
部にSiO2 からなる円形のマスクを形成する。次に、
ドライエッチングを行うことにより、マスクの下にエミ
ッタとなるコーンを形成する。この後、熱酸化処理によ
り、Siの電子放出側の面に熱酸化膜を設け、さらに絶
縁膜とゲート電極を蒸着する。次に、ウエットエッチン
グによりエミッタ形成部の熱酸化膜とマスクを除去し
て、n型Siからなるエミッタ12を形成する。次に、
図5に示す陽極化成セルで、エミッタ12の表面に多孔
質Si層を陽極化成により形成した。Embodiment 2 FIG. A method for manufacturing an electron-emitting device according to Embodiment 2 of the present invention will be described. First, a circular mask made of SiO 2 is formed on the emitter forming portion of the n-type Si substrate 13. next,
By performing dry etching, a cone serving as an emitter is formed under the mask. Thereafter, a thermal oxidation film is provided on the surface on the electron emission side of Si by thermal oxidation treatment, and further, an insulating film and a gate electrode are deposited. Next, the thermal oxide film and the mask in the emitter forming portion are removed by wet etching, and the emitter 12 made of n-type Si is formed. next,
In the anodization cell shown in FIG. 5, a porous Si layer was formed on the surface of the emitter 12 by anodization.
【0018】以下、陽極化成セルの構成を図について説
明する。31は電界放出エミッタを形成したn型Si基
板、32は陰極、33は定電流源、35は陽極、36は
電解液、37は光源、38は隔壁である。例えば、陽極
35,陰極32は共にPt(白金)電極を用い、電解液
36はHF:H2 O:C2 H5 OH=1:1:2水溶液
を用いる。電界放出エミッタを形成したn型Si基板3
1は電解液36を陽極側と陰極側に分離する隔壁38
に、エミッタ12を陰極に対向させるように設置する。
試料31に電解液36を介して電圧を加える。電流は4
0mA/cm2 の電流密度で定電流源33より供給し、
約30秒間通電した。通電中はSi基板31に光源37
より光をあてた。光をあてることにより、正孔数を増加
させ、反応を促進させる。形成した多孔質Si層の厚み
は470nmである。多孔質Si層の存在は別のSiウ
エハで同様の処理を行った試料にArレーザを照射し発
光が起こることで確認している。The structure of the anodization cell will be described below with reference to the drawings. 31 is an n-type Si substrate on which a field emission emitter is formed, 32 is a cathode, 33 is a constant current source, 35 is an anode, 36 is an electrolyte, 37 is a light source, and 38 is a partition. For example, a Pt (platinum) electrode is used for both the anode 35 and the cathode 32, and an electrolyte solution 36 is an aqueous solution of HF: H 2 O: C 2 H 5 OH = 1: 1: 2. N-type Si substrate 3 on which field emission emitter is formed
1 is a partition 38 for separating the electrolyte 36 into an anode side and a cathode side.
Next, the emitter 12 is installed so as to face the cathode.
A voltage is applied to the sample 31 via the electrolyte 36. Current is 4
Supplied from the constant current source 33 at a current density of 0 mA / cm 2 ,
The electricity was supplied for about 30 seconds. During energization, the light source 37 is
More light. Exposure to light increases the number of holes and promotes the reaction. The thickness of the formed porous Si layer is 470 nm. The existence of the porous Si layer has been confirmed by irradiating an Ar laser on a sample that has been subjected to the same process using another Si wafer and emitting light.
【0019】実施例3. 図6は、この発明の実施例3による電子放出素子を示す
断面図である。これは、先端部が平らな柱状のエミッタ
12からなる電子放出素子の例である。図において、1
2はn型Si基板13をエッチングして得られた、表面
が平らなコーン状のエミッタで、表面全面に実施例2と
同じ方法で陽極化成処理を施し、多孔質Si層11を形
成した。エミッタの上面は0.2〜0.5μm程度の径
の円形とした。また、ゲート電極15の開口径は2μm
に形成した。Embodiment 3 FIG. FIG. 6 is a sectional view showing an electron-emitting device according to Embodiment 3 of the present invention. This is an example of an electron-emitting device including a columnar emitter 12 having a flat tip. In the figure, 1
Reference numeral 2 denotes a cone-shaped emitter having a flat surface obtained by etching the n-type Si substrate 13, and the entire surface was subjected to anodizing treatment in the same manner as in Example 2 to form a porous Si layer 11. The upper surface of the emitter was a circle having a diameter of about 0.2 to 0.5 μm. The opening diameter of the gate electrode 15 is 2 μm.
Formed.
【0020】図7は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。図7(a)に示
すように、n型Si基板13のエミッタ形成部にSiO
2 からなる円形のマスク71を作成する。次に図7
(b)に示すように、RIEを行うことによりマスク7
1の下にコーンを形成する。この後、絶縁膜14とゲー
ト電極15を蒸着し(図7(c))、その後、ウエット
エッチングによりマスク71を除去して、図7(d)の
形状のn型Siからなるエミッタ12を作成する。最後
にこれを実施例2と同様の陽極化成を行い、エミッタ1
2の表面に多孔質Si層11を形成する(図7
(e))。FIG. 7 is a sectional view showing a method of manufacturing an electron-emitting device according to this embodiment in the order of steps. As shown in FIG. 7A, the emitter formation portion of the n-type Si
A circular mask 71 made of 2 is created. Next, FIG.
As shown in (b), the mask 7 is formed by performing RIE.
Form a cone under 1. Thereafter, an insulating film 14 and a gate electrode 15 are deposited (FIG. 7C), and thereafter, the mask 71 is removed by wet etching to form an emitter 12 made of n-type Si having a shape shown in FIG. 7D. I do. Finally, this was subjected to anodization in the same manner as in Example 2 to obtain an emitter 1
A porous Si layer 11 is formed on the surface of FIG.
(E)).
【0021】この実施例による電子放出素子の製造方法
は、実施例2の製造方法において、熱酸化処理のプロセ
スを不要としたものであり、作成が容易である。この電
子放出素子のゲート電圧−アノード電流特性を測定し、
アノード電流が観測され始めるゲート電圧の大きさが改
善されていることを確認した。熱酸化処理工程を省略で
きることにより、製造コストが低減できる効果がある。
また、熱酸化膜厚のバラツキによるエミッタ高さのバラ
ツキがなくなり、歩留まりが向上するという効果があ
る。The method for manufacturing an electron-emitting device according to this embodiment eliminates the need for the thermal oxidation process in the manufacturing method according to the second embodiment, and is easy to fabricate. The gate voltage-anode current characteristics of this electron-emitting device were measured,
It was confirmed that the magnitude of the gate voltage at which the anode current began to be observed was improved. Since the thermal oxidation process can be omitted, the production cost can be reduced.
In addition, there is an effect that variations in the height of the emitter due to variations in the thickness of the thermally oxidized film are eliminated, and the yield is improved.
【0022】なお、図6では陽極化成処理をエミッタ1
2の表面全面に施しているが全面に多孔質Si層11を
設けなくてもよい。即ち、電界の集中する位置は、エミ
ッタ12の上面の縁の部分なので、後述する図11に示
すようにエミッタ12の上面のみに陽極化成処理を施し
て多孔質Si層11を設けるようにしても、アノード電
流特性の改善がみられる。更に、図6,図7ではエミッ
タ12の上面は円形のものを示したが、これに限るもの
ではなく、例えば多角形としても、上記と同様の効果が
ある。In FIG. 6, the anodizing treatment is performed for the emitter 1
2, the porous Si layer 11 may not be provided on the entire surface. That is, since the position where the electric field is concentrated is the edge of the upper surface of the emitter 12, as shown in FIG. 11 described later, only the upper surface of the emitter 12 may be subjected to anodizing treatment to provide the porous Si layer 11. In addition, the anode current characteristics are improved. 6 and 7, the upper surface of the emitter 12 is circular. However, the present invention is not limited to this. For example, a polygonal shape has the same effect as described above.
【0023】実施例4. 実施例3において、RIEに異方性エッチングを用いる
ことにより円柱状のエミッタを作成しても実施例3と同
様の効果が得られた。Embodiment 4 FIG. In Example 3, the same effect as in Example 3 was obtained even if a columnar emitter was formed by using anisotropic etching for RIE.
【0024】実施例5. 図8は、この発明の実施例5による電子放出素子を示す
断面図である。これは、エミッタ12がSi基板13の
表面より突出していない平面状の構成である電子放出素
子の例である。この実施例による電子放出素子のエミッ
タはn型Si基板13の上に実施例2と同様の陽極化成
処理を施し、多孔質Si層11を形成した。Embodiment 5 FIG. FIG. 8 is a sectional view showing an electron-emitting device according to Embodiment 5 of the present invention. This is an example of an electron-emitting device having a planar configuration in which the emitter 12 does not protrude from the surface of the Si substrate 13. The emitter of the electron-emitting device according to this embodiment was subjected to the same anodizing treatment as in the embodiment 2 on the n-type Si substrate 13 to form the porous Si layer 11.
【0025】図9は、この実施例による電子放出素子の
製造方法を工程順に示す断面図である。n型Si基板1
3上にCVD法を用いて絶縁膜14を形成し、更にスパ
ッタ法を用いてゲート電極15を成膜する(図9
(a))。次に、写真製版とRIEによりゲート電極1
5と絶縁膜14をエッチングする(図9(b))。その
後、実施例1と同様の陽極化成により、露出したSi基
板13の表面に多孔質Si層11を形成し、図9(c)
の構成となる。FIG. 9 is a sectional view showing a method of manufacturing an electron-emitting device according to this embodiment in the order of steps. n-type Si substrate 1
9, an insulating film 14 is formed by a CVD method, and a gate electrode 15 is formed by a sputtering method (FIG. 9).
(A)). Next, the gate electrode 1 was formed by photolithography and RIE.
5 and the insulating film 14 are etched (FIG. 9B). Thereafter, a porous Si layer 11 is formed on the exposed surface of the Si substrate 13 by anodization in the same manner as in Example 1, and FIG.
Configuration.
【0026】この電子放出素子のゲート電圧−アノード
電流特性を測定し、アノード電流が観測され始めるゲー
ト電圧の大きさが改善されていることを確認した。この
ような構成の電子放出素子は非常に簡略な工程で製造で
きる効果がある。また、工程バラツキが生じやすいエッ
チング工程がなく品質が安定するという効果があった。The gate voltage-anode current characteristics of this electron-emitting device were measured, and it was confirmed that the magnitude of the gate voltage at which the anode current began to be observed was improved. The electron-emitting device having such a configuration has an effect that it can be manufactured by a very simple process. In addition, there is an effect that the quality is stabilized because there is no etching step in which process variation easily occurs.
【0027】実施例6. 図10は、この発明の実施例6による電子放出素子の製
造方法を工程順に示す断面図である。また、図11は、
この実施例による製造方法で作成した電子放出素子を示
す断面図である。この実施例では、エミッタを作成する
前に陽極化成を行う。図10(a)に示すように、n型
Si基板13表面を実施例2と同様の方法で陽極化成し
て、多孔質Si層11を形成する。次にSiO2 膜をス
パッタリングにより成膜した後、写真製版とスパッタS
iO2 膜のRIEにより、エミッタ形成部に直径2μm
の円形マスク71を作成する(図10(b))。更に、
n型Si基板13をやはりRIEによりマスク71の下
にエミッタ12となるコーンを形成して、図10(c)
の形状を作成する。次に、絶縁膜となるSiO2 膜14
とゲート電極となる金属膜15を真空蒸着により成膜す
る(図10(d))。最後に、図10(e)でウエット
エッチングによりSiO2 膜のマスク71を除去し、図
11に示すようなn型Siからなる多孔質Si層を設け
た円錐台状のエミッタ12を形成する。この実施例で
は、以上の様に極めて簡単な製造方法により、円錐台状
のエミッタを得ることができ、ゲート電圧の大きさを下
げることのできる電子放出素子を作成できる。Embodiment 6 FIG. FIG. 10 is a sectional view showing a method of manufacturing an electron-emitting device according to Embodiment 6 of the present invention in the order of steps. Also, FIG.
FIG. 4 is a cross-sectional view illustrating an electron-emitting device manufactured by the manufacturing method according to the embodiment. In this embodiment, anodization is performed before forming the emitter. As shown in FIG. 10A, the surface of the n-type Si substrate 13 is anodized in the same manner as in Example 2 to form the porous Si layer 11. Next, after forming an SiO 2 film by sputtering, photolithography and sputtering S
By RIE of the iO 2 film, a diameter of 2 μm
(FIG. 10B). Furthermore,
A cone serving as the emitter 12 is formed on the n-type Si substrate 13 under the mask 71 by RIE, as shown in FIG.
Create a shape. Next, the SiO 2 film 14 serving as an insulating film
Then, a metal film 15 to be a gate electrode is formed by vacuum evaporation (FIG. 10D). Finally, in FIG. 10E, the mask 71 of the SiO 2 film is removed by wet etching to form a truncated cone-shaped emitter 12 provided with a porous Si layer made of n-type Si as shown in FIG. In this embodiment, a frustoconical emitter can be obtained by the extremely simple manufacturing method as described above, and an electron-emitting device capable of reducing the magnitude of the gate voltage can be manufactured.
【0028】実施例7. 図12は、この発明の実施例7による電子放出素子を搭
載したCRTを示す構成図である。図において、121
は実施例1と同様の電子放出素子からなる電子源であ
り、Si基板13,表面に多孔質Si層11を設けたエ
ミッタ12,絶縁膜14,ゲート電極15にさらに、第
2絶縁膜123と集束電極122を備えている。電子源
121は通常600〜2000個のエミッタがアレイ状
に並んでいるが、ここでは省略して1個のみを示す。1
24,125,126は電子源121から放出された電
子を加速し集束させるための電子銃の電極である。12
7は電子線を偏向するための偏向ヨ−ク、128は電子
源121から放出された電子線、129は蛍光面、12
10は真空封体である。Embodiment 7 FIG. FIG. 12 is a configuration diagram showing a CRT equipped with an electron-emitting device according to Embodiment 7 of the present invention. In the figure, 121
Denotes an electron source composed of the same electron-emitting device as in the first embodiment. The electron source includes an Si substrate 13, an emitter 12 provided with a porous Si layer 11 on its surface, an insulating film 14, a gate electrode 15, and a second insulating film 123. A focusing electrode 122 is provided. The electron source 121 usually has 600 to 2000 emitters arranged in an array, but is omitted here and only one is shown. 1
Reference numerals 24, 125, and 126 denote electrodes of an electron gun for accelerating and focusing electrons emitted from the electron source 121. 12
7, a deflection yoke for deflecting the electron beam; 128, an electron beam emitted from the electron source 121; 129, a fluorescent screen;
Reference numeral 10 denotes a vacuum seal.
【0029】電子源121のエミッタ12から放出され
た電子は、まず集束電極122による減速の電界を受け
て集束される。さらに、電子銃の電極124,125,
126で加速されながら集束され、蛍光面129に当た
り発光する。偏向ヨーク127はこの電子線128を偏
向させる。Electrons emitted from the emitter 12 of the electron source 121 are first focused by receiving a deceleration electric field by the focusing electrode 122. Further, the electrodes 124, 125,
The light is focused at 126 while being accelerated, and hits the phosphor screen 129 to emit light. The deflection yoke 127 deflects the electron beam 128.
【0030】蛍光面129の発光の輝度は電子源121
から放出される電流の大きさにより決定される。この実
施例によるCRTは、電子源121に多孔質Si層を設
けたエミッタ12を用いているために、高電圧タイプの
ドライブ回路でゲート電極15を変調すれば、CRTの
輝度は従来の約5〜10倍程度明るくすることができ
る。従って、従来の輝度で光らせる場合には、低電圧タ
イプのドライブ回路で十分であり、コストを低減するこ
とができる。The brightness of the light emitted from the phosphor screen 129 depends on the electron source 121.
Is determined by the magnitude of the current emitted from the. Since the CRT according to this embodiment uses the emitter 12 provided with the porous Si layer in the electron source 121, if the gate electrode 15 is modulated by a high-voltage type drive circuit, the brightness of the CRT is about 5 times the conventional value. It can be about 10 to 10 times brighter. Therefore, when the light is emitted at the conventional luminance, a low-voltage type drive circuit is sufficient, and the cost can be reduced.
【0031】実施例8. 図13は、この発明の実施例8による電子放出素子を搭
載した平面ディスプレイを示す断面図である。図におい
て、12は表面に多孔質Si層11を設けたn型Siで
あるエミッタ、13はn型Si基板、14は絶縁膜、1
5はゲート電極、131は第2絶縁膜、132は第2ゲ
ート電極である。第1ゲート電極15と第2ゲート電極
132はそれぞれ直交するラインとなるようなマトリク
スに形成され、端部はフリットシ−ルを通って外部回路
とつながれている。このラインの交点が画素を構成す
る。一画素はエミッタ12を約1000個配列して構成
している。133は蛍光体層、134はアノ−ドとなる
透明導電膜、135はフェイスガラスである。フェイス
ガラス135とn型Si基板13は、図示していない
が、スペーサによって例えば200μmのギャップを確
保し、端部でフリットガラスにより接着され、その間を
高真空に排気している。Embodiment 8 FIG. FIG. 13 is a sectional view showing a flat display on which an electron-emitting device according to Embodiment 8 of the present invention is mounted. In the figure, reference numeral 12 denotes an n-type Si emitter having a porous Si layer 11 provided on the surface, 13 denotes an n-type Si substrate, 14 denotes an insulating film,
5 is a gate electrode, 131 is a second insulating film, and 132 is a second gate electrode. The first gate electrode 15 and the second gate electrode 132 are formed in a matrix so as to be orthogonal lines, and the ends are connected to an external circuit through a frit seal. The intersection of this line constitutes a pixel. One pixel is configured by arranging about 1000 emitters 12. 133 is a phosphor layer, 134 is a transparent conductive film serving as an anode, and 135 is a face glass. Although not shown, the face glass 135 and the n-type Si substrate 13 have a gap of, for example, 200 μm secured by spacers, are adhered to each other with frit glass at their ends, and the space therebetween is evacuated to a high vacuum.
【0032】次に動作について説明する。透明導電膜1
34に、n型Si基板13に対して例えば400V程度
の電圧を加えて、アノ−ドとする。一方、第1ゲート電
極15と第2ゲート電極132の両方に例えば60V程
度の電圧を加えると、図13に示す様に、エミッタ12
から電子が放出される。この電子は透明導電膜134の
電圧による電界により、透明導電膜134に向かい、蛍
光体層133の蛍光体を発光させる。第1ゲート電極1
5と第2ゲート電極132の電圧のいずれか一方が60
Vで他方が0Vの時には、電界の打ち消しあいにより、
電子は放出されない。これを利用して、マトリックス状
に配置された画素のうちの任意の画素を発光させること
ができる。Next, the operation will be described. Transparent conductive film 1
A voltage of, for example, about 400 V is applied to the n-type Si substrate 13 to form an anode. On the other hand, when a voltage of about 60 V is applied to both the first gate electrode 15 and the second gate electrode 132, as shown in FIG.
The electrons are emitted from. The electrons are directed to the transparent conductive film 134 by the electric field generated by the voltage of the transparent conductive film 134 and cause the phosphor of the phosphor layer 133 to emit light. First gate electrode 1
5 and the voltage of the second gate electrode 132 is 60
When V and the other are 0V, the electric field cancels out
No electrons are emitted. By utilizing this, any pixel among the pixels arranged in a matrix can emit light.
【0033】従来の電子放出素子を用いた平面ディスプ
レイでは、ゲート電極15にかける電圧として85Vを
必要としていた。これに対しこの発明の電子放出素子を
用いると、ゲート電極15を60V程度の電圧で動作で
き、外部回路を低電圧タイプのドライブ回路で構成でき
るようになった。In a conventional flat panel display using an electron-emitting device, 85 V was required as a voltage applied to the gate electrode 15. On the other hand, when the electron-emitting device of the present invention is used, the gate electrode 15 can be operated at a voltage of about 60 V, and the external circuit can be constituted by a low-voltage drive circuit.
【0034】[0034]
【発明の効果】請求項1の発明によれば、n型Si基板
のエミッタ形成部にマスクを形成する工程、マスクを形
成したn型Si基板のドライエッチングによりマスクの
下のエミッタ形成部にコーンを形成する工程、熱酸化処
理によりコーンを形成したn型Si基板の電子放出側に
熱酸化膜を設ける工程、熱酸化膜を形成したn型Si基
板の電子放出側に絶縁膜とゲート電極を順次蒸着する工
程、エッチングによりエミッタ形成部の熱酸化膜及びマ
スクを除去してエミッタ形成部の突状のn型Si基板を
露出する工程、及びn型Si基板の露出部に光を照射し
ながら陽極化成して多孔質Si層を形成する工程を施す
こと特徴とすることにより、アノード電流が飽和するこ
となく、また周囲の温度や光に影響されずに、アノード
電流が観測され始めるゲート電圧の低い電子放出素子の
製造方法が得られる効果がある。 According to the first aspect of the present invention, an n-type Si substrate
Forming a mask on the emitter formation area of the
Dry etching of the n-type Si substrate
Step of forming a cone in the lower emitter formation section, thermal oxidation
On the electron emission side of the n-type Si substrate
Step of providing thermal oxide film, n-type Si base with thermal oxide film formed
A process of sequentially depositing an insulating film and a gate electrode on the electron emission side of the plate
The thermal oxide film and the mask of the emitter formation portion
And remove the protruding n-type Si substrate of the emitter formation part.
Exposing, and irradiating the exposed portion of the n-type Si substrate with light.
While performing anodizing while forming a porous Si layer
The feature that the anode current is saturated
Anode without being affected by ambient temperature or light
The current starts to be observed.
There is an effect that a manufacturing method can be obtained.
【0035】また、請求項2の発明によれば、n型Si
基板に光を照射しながら陽極化成して、n型Si基板に
多孔質Si層を形成する工程、n型Si基板に形成した
多孔質Si層のエミッタ形成部にマスクを形成する工
程、マスクを形成したn型Si基板をエッチングしてマ
スクの下のエミッタ形成部にコーンを形成する工程、コ
ーンを形成したn型Si基板の電子放出側に絶縁膜とゲ
ート電極を順次蒸着する工程、及びエミッタ形成部のマ
スクを除去する工程を施すことを特徴とすることによ
り、アノード電流が飽和することなく、また周囲の温度
や光に影響されずに、アノード電流が観測され始めるゲ
ート電圧の低い電子放出素子の製造方法が得られる効果
がある。 According to the second aspect of the present invention, the n-type Si
Anodize while irradiating the substrate with light to form an n-type Si substrate
Step of forming porous Si layer, formed on n-type Si substrate
Step of forming a mask on the emitter formation portion of the porous Si layer
Etching the n-type Si substrate on which the mask is formed
Forming a cone in the emitter formation below the mask,
An insulating film and a gate are formed on the electron emission side of the n-type Si substrate
A step of sequentially depositing a gate electrode, and
A step of removing the disk.
The anode current does not saturate and the ambient temperature
The anode current starts to be observed without being affected by light or light.
Of obtaining a method of manufacturing an electron-emitting device having a low gate voltage
There is.
【図1】 この発明の実施例1による電子放出素子を示
す断面図である。FIG. 1 is a sectional view showing an electron-emitting device according to a first embodiment of the present invention.
【図2】 実施例1に係る多孔質Si層を拡大して示す
断面図である。FIG. 2 is an enlarged cross-sectional view illustrating a porous Si layer according to Example 1.
【図3】 実施例1に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。FIG. 3 is a graph showing a relationship between an emission current and a gate voltage of the electron-emitting device according to the first embodiment.
【図4】 実施例1に係る電子放出素子の放出電流とゲ
ート電圧の関係を示すグラフである。FIG. 4 is a graph showing a relationship between an emission current and a gate voltage of the electron-emitting device according to the first embodiment.
【図5】 実施例2に係る電子放出素子の製造方法にお
ける陽極化成セルを示す構成図である。FIG. 5 is a configuration diagram showing an anodization cell in a method for manufacturing an electron-emitting device according to a second embodiment.
【図6】 この発明の実施例3による電子放出素子を示
す断面図である。FIG. 6 is a sectional view showing an electron-emitting device according to a third embodiment of the present invention.
【図7】 実施例3による電子放出素子の製造方法を工
程順に示す断面図である。FIG. 7 is a sectional view illustrating a method of manufacturing the electron-emitting device according to the third embodiment in the order of steps.
【図8】 この発明の実施例5による電子放出素子を示
す断面図である。FIG. 8 is a sectional view showing an electron-emitting device according to a fifth embodiment of the present invention.
【図9】 実施例5による電子放出素子の製造方法を工
程順に示す断面図である。FIG. 9 is a sectional view illustrating a method of manufacturing an electron-emitting device according to a fifth embodiment in the order of steps.
【図10】 この発明の実施例6による電子放出素子の
製造方法を工程順に示す断面図である。FIG. 10 is a sectional view illustrating a method of manufacturing an electron-emitting device according to Embodiment 6 of the present invention in the order of steps.
【図11】 この発明の実施例6による電子放出素子を
示す断面図である。FIG. 11 is a sectional view showing an electron-emitting device according to a sixth embodiment of the present invention.
【図12】 この発明の実施例7によるCRTを示す構
成図である。FIG. 12 is a configuration diagram illustrating a CRT according to a seventh embodiment of the present invention.
【図13】 この発明の実施例8による平面ディスプレ
イを示す断面図である。FIG. 13 is a sectional view showing a flat panel display according to Embodiment 8 of the present invention.
【図14】 従来の電子放出素子を示す断面図である。FIG. 14 is a sectional view showing a conventional electron-emitting device.
【図15】 従来の電子放出素子の製造方法を工程順に
示す断面図である。FIG. 15 is a cross-sectional view showing a conventional method for manufacturing an electron-emitting device in the order of steps.
11 多孔質Si層、12 エミッタ、13 n型Si
基板、14 絶縁膜、15 ゲート電極、31 電子放
出素子を形成したn型Si基板、32 陰極、33 定
電流源、35 陽極、36 電解液、37 光源、71
マスク、73熱酸化膜。11 porous Si layer, 12 emitter, 13 n-type Si
Substrate, 14 insulating film, 15 gate electrode, 31 n-type Si substrate on which electron-emitting device is formed, 32 cathode, 33 constant current source, 35 anode, 36 electrolyte, 37 light source, 71
Mask, 73 thermal oxide film.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 乙武 正文 尼崎市塚口本町8丁目1番1号 三菱電 機株式会社 材料デバイス研究所内 審査官 小島 寛史 (56)参考文献 特開 平7−335116(JP,A) 国際公開94/3916(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Masafumi Ototake 8-1-1 Tsukaguchi Honcho, Amagasaki City Examiner, Materials and Devices Laboratory, Mitsubishi Electric Corporation Hiroshi Kojima (56) References JP-A-7-335116 ( JP, A) International Publication 94/3916 (WO, A1) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 9/02
Claims (2)
を形成する工程、マスクを形成したn型Si基板のドラ
イエッチングにより上記マスクの下の上記エミッタ形成
部にコーンを形成する工程、熱酸化処理により上記コー
ンを形成した上記n型Si基板の電子放出側に熱酸化膜
を設ける工程、上記熱酸化膜を形成した上記n型Si基
板の電子放出側に絶縁膜とゲート電極を順次蒸着する工
程、エッチングにより上記エミッタ形成部の上記熱酸化
膜及び上記マスクを除去して上記エミッタ形成部の突状
のn型Si基板を露出する工程、及び上記n型Si基板
の上記露出部に光を照射しながら陽極化成して多孔質S
i層を形成する工程を施すこと特徴とする電子放出素子
の製造方法。 A mask is formed on an emitter forming portion of an n-type Si substrate.
Forming a mask, and drying the n-type Si substrate on which the mask is formed.
Forming the emitter under the mask by etching
Forming a cone in the area, thermal oxidation
Thermal oxide film on the electron emission side of the n-type Si substrate
Forming the thermal oxide film, the n-type Si group
A process of sequentially depositing an insulating film and a gate electrode on the electron emission side of the plate
The thermal oxidation of the emitter formation portion by etching
The film and the mask are removed, and the protrusion of the emitter formation portion is formed.
Exposing the n-type Si substrate, and the n-type Si substrate
Anodizing while irradiating the exposed portion with light to form porous S
An electron-emitting device, comprising a step of forming an i-layer.
Manufacturing method.
成して、上記n型Si基板に多孔質Si層を形成する工
程、上記n型Si基板に形成した上記多孔質Si層のエ
ミッタ形成部にマスクを形成する工程、上記マスクを形
成したn型Si基板をエッチングして上記マスクの下の
上記エミッタ形成部にコーンを形成する工程、上記コー
ンを形成した上記n型Si基板の電子放出側に絶縁膜と
ゲート電極を順次蒸着する工程、及び上記エミッタ形成
部の上記マスクを除去する工程を施すことを特徴とする
電子放出素子の製造方法。 2. Anodizing while irradiating light to an n-type Si substrate
To form a porous Si layer on the n-type Si substrate.
In the process, the porous Si layer formed on the n-type Si substrate is etched.
Step of forming a mask in the mitter forming section, forming the mask
The formed n-type Si substrate is etched and
Forming a cone in the emitter formation portion;
An insulating film on the electron emission side of the n-type Si substrate having
Step of sequentially depositing a gate electrode, and forming the emitter
Removing a portion of the mask.
A method for manufacturing an electron-emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176894A JP3243471B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing electron-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22176894A JP3243471B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing electron-emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0887956A JPH0887956A (en) | 1996-04-02 |
| JP3243471B2 true JP3243471B2 (en) | 2002-01-07 |
Family
ID=16771901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22176894A Expired - Lifetime JP3243471B2 (en) | 1994-09-16 | 1994-09-16 | Method for manufacturing electron-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243471B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3281533B2 (en) * | 1996-03-26 | 2002-05-13 | パイオニア株式会社 | Cold electron emission display device and semiconductor cold electron emission element |
| KR100338140B1 (en) * | 1998-09-25 | 2002-05-24 | 이마이 기요스케 | Electric field emission type electron source |
| JP2000294122A (en) | 1999-04-08 | 2000-10-20 | Nec Corp | Manufacture of field emission cold cathode and flat- panel display |
| JP2003016921A (en) * | 2000-09-20 | 2003-01-17 | Canon Inc | Structure, electron-emitting device, image forming apparatus, and manufacturing method thereof |
| US6815875B2 (en) * | 2001-02-27 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Electron source having planar emission region and focusing structure |
| CN1216394C (en) * | 2001-09-25 | 2005-08-24 | 松下电工株式会社 | Field emission type electron source |
| JP3759043B2 (en) | 2002-01-21 | 2006-03-22 | 東京エレクトロン株式会社 | Anodizing apparatus and anodizing method |
| JP3789824B2 (en) * | 2002-01-22 | 2006-06-28 | 東京エレクトロン株式会社 | Liquid processing apparatus and liquid processing method |
| JP2007227076A (en) * | 2006-02-22 | 2007-09-06 | Dialight Japan Co Ltd | Field emission electron source and manufacturing method |
-
1994
- 1994-09-16 JP JP22176894A patent/JP3243471B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0887956A (en) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741026B2 (en) | Field emission display including carbon nanotube film and method for fabricating the same | |
| US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
| JP2000285801A (en) | Method of manufacturing electron-emitting device, electron source using the electron-emitting device, and image forming apparatus | |
| US5735721A (en) | Method for fabricating a field emission display | |
| US5527200A (en) | Method for making a silicon field emission emitter | |
| JP3730391B2 (en) | Method for manufacturing fluorescent display device | |
| JP3243471B2 (en) | Method for manufacturing electron-emitting device | |
| KR100243990B1 (en) | Field emission cathode and method for manufacturing the same | |
| JP3131339B2 (en) | Cathode, cathode ray tube and method of operating cathode ray tube | |
| JP3655447B2 (en) | Fluorescent display device and manufacturing method thereof | |
| JP2001101965A (en) | Thin-film electron source and display device using the same | |
| US5650689A (en) | Vacuum airtight device having NbN electrode structure incorporated therein | |
| JP3052845B2 (en) | Method of manufacturing field emission cathode having focusing electrode | |
| JP3158923B2 (en) | Display device | |
| JP2606406Y2 (en) | Vacuum sealing device and display device | |
| JP3086445B2 (en) | Method of forming field emission device | |
| KR100282261B1 (en) | Field emission cathode array and its manufacturing method | |
| KR940011723B1 (en) | Method of manufacturing fed | |
| JP3598267B2 (en) | Image display device | |
| KR100278502B1 (en) | Manufacturing method of volcanic metal FEA with double gate | |
| JP2000268703A (en) | Field emission device | |
| JPH11167886A (en) | Fluorescent character display device | |
| KR100795176B1 (en) | Field emission device and manufacturing method thereof | |
| KR100292829B1 (en) | Method for fabrication a tripolar mo tip emission display | |
| KR100343212B1 (en) | Horizontal field emission display and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |