Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3248261B2 - Signal equalization method, signal equalizer, and video tape recorder - Google Patents
[go: Go Back, main page]

JP3248261B2 - Signal equalization method, signal equalizer, and video tape recorder - Google Patents

Signal equalization method, signal equalizer, and video tape recorder

Info

Publication number
JP3248261B2
JP3248261B2 JP24550492A JP24550492A JP3248261B2 JP 3248261 B2 JP3248261 B2 JP 3248261B2 JP 24550492 A JP24550492 A JP 24550492A JP 24550492 A JP24550492 A JP 24550492A JP 3248261 B2 JP3248261 B2 JP 3248261B2
Authority
JP
Japan
Prior art keywords
error rate
value
input
predetermined
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24550492A
Other languages
Japanese (ja)
Other versions
JPH0677766A (en
Inventor
一行 家坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP24550492A priority Critical patent/JP3248261B2/en
Publication of JPH0677766A publication Critical patent/JPH0677766A/en
Application granted granted Critical
Publication of JP3248261B2 publication Critical patent/JP3248261B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えばビデオ信号をデ
ジタル的に磁気テープに記録再生する場合に用いて好適
な信号等化方法、信号等化装置およびビデオテープレコ
ーダに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal equalizing method, a signal equalizing apparatus, and a video tape recorder suitable for digitally recording and reproducing a video signal on a magnetic tape, for example.

【0002】[0002]

【従来の技術】図3は、従来のビデオテープレコーダの
一例の構成を示すブロック図である。磁気テープ1に
は、ビデオ信号がデジタル的に記録されている。磁気ヘ
ッド2は、磁気テープ1に記録されている信号を生成
し、再生増幅器3は、磁気ヘッド2の出力を増幅してA
/D変換器4に出力する。A/D変換器4は、入力され
た信号をA/D変換して信号等化回路(EQ)5に出力
する。信号等化回路5は、入力された信号の振幅と位相
を補償し、デコーダ6に出力する。デコーダ6は、入力
された信号を論理1または0にデコードし、誤り検出訂
正(ECC)回路7に出力する。マイクロコンピュータ
8は、A/D変換器4よりI/Oバスを介して入力され
るデータに対応して、信号等化回路5の乗算器の係数を
演算し、その係数を乗算器に出力する。
2. Description of the Related Art FIG. 3 is a block diagram showing an example of the configuration of a conventional video tape recorder. Video signals are digitally recorded on the magnetic tape 1. The magnetic head 2 generates a signal recorded on the magnetic tape 1, and the reproducing amplifier 3 amplifies the output of the magnetic head 2 to
/ D converter 4. The A / D converter 4 A / D converts the input signal and outputs the signal to a signal equalization circuit (EQ) 5. The signal equalization circuit 5 compensates for the amplitude and phase of the input signal and outputs the signal to the decoder 6. The decoder 6 decodes the input signal to logic 1 or 0 and outputs it to an error detection and correction (ECC) circuit 7. The microcomputer 8 calculates the coefficient of the multiplier of the signal equalization circuit 5 according to the data input from the A / D converter 4 via the I / O bus, and outputs the coefficient to the multiplier. .

【0003】マイクロコンピュータ8は、図4に示す、
アダプティブコントローラ11、FIR型トランスバー
サルフィルタ12、デコーダ13および減算器14より
なる回路における場合と同様の処理を行うプログラムを
有している(換言すれば、実質的に、図4に示す回路を
内蔵している)。このうち、FIR型トランスバーサル
フィルタ12は、信号等化回路5を構成する、図5に示
すFIR型トランスバーサルフィルタ30と同一の構成
とされている。
The microcomputer 8 is shown in FIG.
It has a program for performing the same processing as that in the circuit including the adaptive controller 11, the FIR transversal filter 12, the decoder 13, and the subtractor 14 (in other words, the circuit substantially shown in FIG. are doing). The FIR transversal filter 12 has the same configuration as the FIR transversal filter 30 shown in FIG.

【0004】図4に示すように、マイクロコンピュータ
8のFIR型トランスバーサルフィルタ12は、この例
においては、入力信号を1クロック分ずつ順次遅延して
出力する遅延回路211乃至214と、遅延回路211
至214の入出力に所定の係数W0乃至W4を乗算する乗
算器220乃至224と、乗算器220乃至224の出力を
加算する加算器23とにより構成されている。
[0004] As shown in FIG. 4, FIR-type transversal filter 12 of the microcomputer 8, in this example, a delay circuit 21 1 to 21 4 for sequentially delaying and outputting an input signal by one clock minute, the delay multipliers 22 0 to 22 4 for multiplying a predetermined coefficient W 0 through W 4 for input and output of the circuit 21 1 to 21 4, is constituted by an adder 23 for adding the outputs of the multipliers 22 0 to 22 4 I have.

【0005】同様に、図5に示すように、信号等化回路
5のFIR型トランスバーサルフィルタ30は、この例
においては、入力信号を1クロック分ずつ順次遅延して
出力する遅延回路311乃至314と、遅延回路311
至314の入出力に所定の係数W0乃至W4を乗算する乗
算器320乃至324と、乗算器320乃至324の出力を
加算する加算器33とにより構成されている。
[0005] Similarly, as shown in FIG. 5, FIR-type transversal filter 30 of the signal equalizer circuit 5, in this example, the delay circuits 31 1 to sequentially delay and outputs an input signal by one clock minute 31 4 and a delay circuit 31 1 to 31 4 of the input and output multipliers 32 0 to 32 4 for multiplying a predetermined coefficient W 0 through W 4, the multipliers 32 0 to 32 4 adder 33 for adding the output of the It is composed of

【0006】次に、その動作について説明する。磁気テ
ープ1に記録されたビデオ信号は、磁気ヘッド2により
再生され、増幅器3により増幅されてA/D変換器4に
入力される。A/D変換器4は、入力された信号をA/
D変換して、マイクロコンピュータ8に出力する。
Next, the operation will be described. The video signal recorded on the magnetic tape 1 is reproduced by the magnetic head 2, amplified by the amplifier 3 and input to the A / D converter 4. The A / D converter 4 converts the input signal into an A / D signal.
The data is D-converted and output to the microcomputer 8.

【0007】マイクロコンピュータ8は、A/D変換器
4より入力されたデータに対して、図5に示す構成のフ
ィルタ30が行う処理と同様の処理を、図6のフローチ
ャートに従って、ソフト的に実行する。
The microcomputer 8 performs the same processing as the processing performed by the filter 30 having the configuration shown in FIG. 5 on the data input from the A / D converter 4 in a software manner according to the flowchart of FIG. I do.

【0008】マイクロコンピュータ8においては、フィ
ルタ12の遅延回路211乃至214により、1クロック
分ずつ順次遅延された場合と同様のデータを生成する。
その結果、次式で表わされる入力データ列X(n)が得ら
れる(ステップS1)。 X(n)=〔x(n),x(n-1),・・・x(n-4)〕・・・
(1)
[0008] In the microcomputer 8, the delay circuit 21 1 to 21 4 of the filter 12, generates the same data as when it is sequentially delayed by one clock minute.
As a result, an input data string X (n) represented by the following equation is obtained (step S1). X (n) = [x (n) , x (n-1) , ... x (n-4) ] ...
(1)

【0009】一方、乗算器220乃至224にロードすべ
きタップ係数W0(n),W1(n),・・・W4(n)により構成
される、次式で示されるタップ係数ベクトルW(n)を生
成する。 W(n)=〔W0(n),W1(n),・・・W4(n)〕・・・
(2)
On the other hand, the multipliers 22 0 to 22 4 tap coefficients W 0 to be loaded into (n), W 1 (n ), constituted by · · · W 4 (n), the tap coefficients represented by the following formula Generate a vector W (n) . W (n) = [W0 (n) , W1 (n) , ... W4 (n) ] ...
(2)

【0010】次に、乗算器220乃至224が、各遅延回
路211乃至214の入出力に、これらの各タップ係数を
乗算して出力した値を加算器23により加算した場合に
得られる出力y(n)を、次式に従って演算する(ステッ
プS2)。 y(n)=W(n)X’(n)・・・(3) 尚、ここでX’(n)は、入力データ列のベクトルX(n)
転置行列を表わしている。
[0010] Next, obtained when the multiplier 22 0 to 22 4, the input and output of the delay circuits 21 1 to 21 4, were added by the adder 23 the value output by multiplying each of these tap coefficients The obtained output y (n) is calculated according to the following equation (step S2). y (n) = W (n) X ' (n) (3) Here, X' (n) represents a transposed matrix of the vector X (n) of the input data sequence.

【0011】次に、ステップS2において、加算器23
で求めた値y(n)と、目標値d(n)とから、誤差ε(n)
減算器14で演算する(ステップS3)。
Next, in step S2, the adder 23
An error ε (n) is calculated by the subtractor 14 from the value y (n) obtained in the above and the target value d (n) (step S3).

【0012】目標値d(n)は、デコーダ13により、y
(n)の値を、予め設定した所定の閾値THを基準として
デコードして、次のように求められる。
The target value d (n) is calculated by the decoder 13 as y
The value of (n) is decoded with reference to a predetermined threshold TH set in advance, and is obtained as follows.

【0013】即ち、d(n)は、y(n)>THのとき、1と
され、y(n)<−THのとき、−1とされ、−TH<y
(n)<THのとき、0とされる。そして、これらの各場
合において、誤差ε(n)は、次の各式から求められる。 y(n)>THの場合 ε(n)=d(n)−y(n)=1−y(n)・・・(4) y(n)<−THの場合 ε(n)=d(n)−y(n)=−1−y(n)・・・(5) −TH<y(n)<THの場合 ε(n)=d(n)−y(n)=0−y(n)=−y(n)・・・
(6)
That is, d (n) is set to 1 when y (n) > TH, and is set to -1 when y (n) <-TH, and -TH <y
(n) It is set to 0 when <TH. Then, in each of these cases, the error ε (n) is obtained from the following equations. When y (n) > TH, ε (n) = d (n) −y (n) = 1−y (n) (4) When y (n) <− TH, ε (n) = d (n) −y (n) = − 1−y (n) (5) When −TH <y (n) <TH ε (n) = d (n) −y (n) = 0− y (n) = −y (n)・ ・ ・
(6)

【0014】次に、グラジエント法としてのLMS法
(最小平均2乗法)に従って、ある時点における平均2
乗誤差を E〔{ε(n)2〕 とするとき、次式に従って乗算器220乃至224の次の
係数W(n+1)がアダプティブコントローラ11により演
算される。 W(n+1)=W(n)−(α/2)∇W(n)E〔{ε(n)2〕 =W(n)−αE〔ε(n)W(n){ε(n)}〕 =W(n)−αE〔ε(n)(n)〕・・・(7) ここで、αはステップサイズであり、勾配(グラジエン
ト)を一度に下る大きさを決定する正の数である。
Next, according to the LMS method (least mean square method) as a gradient method, the average 2
When the multiplication error as E [{ε (n)} 2], the following coefficients of the multipliers 22 0 to 22 4 in accordance with the following equation W (n + 1) is calculated by the adaptive controller 11. W (n + 1) = W (n) − (α / 2 ) ∇W (n) E [{ε (n)2 ] = W (n) −αE [ε (n) ∇W (n) { ε (n) }] = W (n) −αE [ε (n) X (n) ] (7) where α is a step size, and is a magnitude that falls down a gradient (gradient) at a time. A positive number to determine.

【0015】しかしながら、A/D変換器4より入力さ
れる信号の状態が時間的に変化している場合、信号の期
待値 E〔ε(n)(n)〕 も変化する。そこで、期待値の代りに、不偏分散値 ε(n)(n) が用いられる。これにより、上記(7)式は次のように
書き替えられる。 W(n+1)=W(n)−αε(n)(n)・・・(8)
However, when the state of the signal input from the A / D converter 4 changes with time, the expected value of the signal E [ε (n) X (n) ] also changes. Therefore, the unbiased variance ε (n) X (n) is used instead of the expected value. Thus, the above equation (7) can be rewritten as follows. W (n + 1) = W (n) −αε (n) X (n) (8)

【0016】この式に従って、マイクロコンピュータ8
内におけるソフト的な乗算器220乃至224の各タップ
係数が、アダプティブコントローラ11により更新され
る(ステップS4)。
According to this equation, the microcomputer 8
Each tap coefficients of the software-multiplier 22 0 to 22 4 in the inner is updated by adaptive controller 11 (step S4).

【0017】そして、次に、このようにして演算された
係数が信号等化回路5の実際の乗算器にロードされる
(ステップS5)。
Then, the coefficients calculated in this manner are loaded into an actual multiplier of the signal equalizing circuit 5 (step S5).

【0018】以上のようにして、マイクロコンピュータ
8により演算された係数が、信号等化回路5のフィルタ
30の各乗算器にロードされ、A/D変換器4より出力
されたデータに、その係数が乗算されて、等化が行われ
る。そして、この等化出力がデコーダ6に出力される。
デコーダ6は、フィルタ30の出力を所定の閾値と比較
し、1または0の論理に判定する(デコードする)。こ
のデコーダ6の出力がECC回路7に入力され、誤り検
出および訂正の処理が施され、図示せぬ回路に出力され
る。
As described above, the coefficients calculated by the microcomputer 8 are loaded into the respective multipliers of the filter 30 of the signal equalization circuit 5, and the data output from the A / D converter 4 are added to the coefficients. Are multiplied to perform equalization. Then, the equalized output is output to the decoder 6.
The decoder 6 compares the output of the filter 30 with a predetermined threshold value, and determines (decodes) the logic value of 1 or 0. The output of the decoder 6 is input to the ECC circuit 7, subjected to error detection and correction processing, and output to a circuit (not shown).

【0019】以上の動作が繰り返されて、信号等化回路
5を含む磁気記録再生系により、パーシャルレスポンス
クラスIVの記録再生の処理が行なわれる。
The above operation is repeated, and the recording / reproducing process of the partial response class IV is performed by the magnetic recording / reproducing system including the signal equalizing circuit 5.

【0020】[0020]

【発明が解決しようとする課題】従来、このように、L
MS法により、フィルタ30、乗算器320乃至324
係数を更新するようにしているため、アルゴリズムのパ
ラメータとして、収束の速度を決定するステップサイズ
αや、係数を更新する時間を所定の値に設定する必要が
ある。しかしながら、これらのパラメータを適正な値に
設定することが比較的困難であり、実質的にゼロレベル
の無信号部分が比較的長く再生されると、係数が殆んど
0となり、その後、信号のレベルが回復したとしても、
係数が0のままとなってしまう(所謂、発散状態とな
る)課題があった。
Conventionally, as described above, L
The MS method, the filter 30, because you have to update the coefficients of the multipliers 32 0 to 32 4, as parameters for the algorithm, and the step size α for determining the rate of convergence, a predetermined value of time for updating the coefficients Must be set to However, it is relatively difficult to set these parameters to appropriate values, and if a substantially zero level no-signal portion is played back for a relatively long time, the coefficient will be almost zero and then the signal Even if the level recovers,
There is a problem that the coefficient remains 0 (so-called divergent state).

【0021】本発明はこのような状況に鑑みてなされた
ものであり、発散を抑制するものである。
The present invention has been made in view of such circumstances, and suppresses divergence.

【0022】[0022]

【課題を解決するための手段】請求項1に記載の信号等
化方法は、入力信号を所定の特性で等化し、等化された
信号をデコードし、デコードされたデータのエラーレー
トを検出し、検出されたエラーレートを所定の時定数で
入力し、入力されたエラーレートが所定の基準値の範囲
内にあるとき、特性を設定する係数を所定の値に固定す
るとともに、入力されるエラーレートの時定数を所定の
第1の値に設定し、エラーレートが所定の基準値の範囲
外になったとき、特性を設定する係数を所定のアルゴリ
ズムに従って更新するとともに、入力されるエラーレー
トの時定数を第1の値より小さい第2の値に設定する
とを特徴とする。
A signal equalizing method according to claim 1 equalizes an input signal with predetermined characteristics, decodes the equalized signal, and detects an error rate of the decoded data. , The detected error rate with a predetermined time constant
When the input error rate is within a predetermined reference value range, the coefficient for setting the characteristic is fixed to a predetermined value, and the time constant of the input error rate is set to a predetermined value.
When the error rate is outside the range of a predetermined reference value, the coefficient for setting the characteristic is updated according to a predetermined algorithm, and the input error rate is set.
And this <br/> for setting the time constant of the bets to a first value smaller than the second value, characterized.

【0023】また、請求項2に記載の信号等化装置は、
入力信号を所定の特性で等化するフィルタ手段としての
FIR型トランスバーサルフィルタ30と、フィルタ3
0により等化された信号をデコードするデコード手段と
してのデコーダ6と、デコーダ6によりデコードされた
データのエラーレートを検出する検出手段としての誤り
検出訂正回路7と、誤り検出訂正回路7により検出され
たエラーレートを所定の時定数で入力する入力手段、入
力手段により入力されたエラーレートを所定の基準値と
比較し、エラーレートが所定の基準値の範囲内にあると
き、特性を設定する係数を所定の値に固定し、エラーレ
ートが所定の基準値の範囲外になったとき、特性を設定
する係数を所定のアルゴリズムに従って更新する係数設
定手段、およびエラーレートが所定の基準値の範囲内に
あるとき、入力されるエラーレートの時定数を所定の第
1の値に設定し、エラーレートが所定の基準値の範囲外
になったとき、入力されるエラーレートの時定数を第1
の値より小さい第2の値に設定する時定数設定手段とし
てのマイクロコンピュータ8とを備えることを特徴とす
る。
The signal equalizer according to claim 2 is
An FIR transversal filter 30 as filter means for equalizing an input signal with predetermined characteristics;
A decoder 6 as decoding means for decoding a signal equalized by 0, an error detection and correction circuit 7 as detection means for detecting an error rate of data decoded by the decoder 6, and an error detection and correction circuit 7
Input means for inputting the error rate with a predetermined time constant
The error rate input by the force means is compared with a predetermined reference value, and when the error rate is within the range of the predetermined reference value, the coefficient for setting the characteristic is fixed to a predetermined value, and the error rate is set to the predetermined reference value. Coefficient setting means for updating a coefficient for setting a characteristic according to a predetermined algorithm when the error rate is out of a range of values, and an error rate falling within a range of a predetermined reference value.
At some point, the time constant of the input error rate is
Set to 1 and the error rate is out of the range of the prescribed reference value
, The time constant of the input error rate is set to the first
And a microcomputer 8 as a time constant setting means for setting a second value smaller than the second value .

【0024】また、請求項3に記載のビデオテープレコ
ーダは、磁気テープ1に記録されている信号を再生する
再生手段としての磁気ヘッド2と、磁気ヘッド2により
再生された信号を所定の特性で等化するフィルタ手段と
してのFIR型トランスバーサルフィルタ30と、フィ
ルタ30により等化された信号をデコードするデコード
手段としてのデコーダ6と、デコーダ6によりデコード
されたデータのエラーレートを検出する検出手段として
の誤り検出訂正回路7と、誤り検出訂正回路7により検
出されたエラーレートを所定の時定数で入力する入力手
段、入力手段により入力されたエラーレートを所定の基
準値と比較し、エラーレートが所定の基準値の範囲内に
あるとき、特性を設定する係数を所定の値に固定し、エ
ラーレートが所定の基準値の範囲外になったとき、特性
を設定する係数を所定のアルゴリズムに従って更新する
係数設定手段、およびエラーレートが所定の基準値の範
囲内にあるとき、入力されるエラーレートの時定数を所
定の第1の値に設定し、エラーレートが所定の基準値の
範囲外になったとき、入力されるエラーレートの時定数
を、第1の値より小さい第2の値に設定する時定数設定
手段としてのマクロコンピュータ8とを備えることを特
徴とする。
A video tape recorder according to a third aspect of the present invention includes a magnetic head 2 as a reproducing means for reproducing a signal recorded on a magnetic tape 1, and a signal reproduced by the magnetic head 2 having a predetermined characteristic. FIR transversal filter 30 as filter means for equalizing, decoder 6 as decoding means for decoding a signal equalized by filter 30, and detecting means for detecting an error rate of data decoded by decoder 6 Error detection and correction circuit 7 and error detection and correction circuit 7
Input method for inputting the issued error rate with a predetermined time constant
The error rate input by the input means is compared with a predetermined reference value, and when the error rate is within the range of the predetermined reference value, a coefficient for setting characteristics is fixed to a predetermined value, and the error rate is set to a predetermined value. Coefficient setting means for updating a coefficient for setting characteristics according to a predetermined algorithm when the error rate is out of the range of the reference value, and when the error rate is within the range of the predetermined reference value.
When within the box, specify the time constant of the input error rate.
Set to the first fixed value and the error rate is
Time constant of the input error rate when out of range
Constant setting to set a second value smaller than the first value
And a macro computer 8 as means .

【0025】[0025]

【作用】請求項1乃至3に記載の発明においては、デコ
ードされたデータのエラーレートに対応して、入力信号
を等化する特性を決定する係数が変更される。従って、
発散を確実に抑制することが可能になる。
According to the present invention, the coefficient for determining the characteristic for equalizing the input signal is changed according to the error rate of the decoded data. Therefore,
Divergence can be reliably suppressed.

【0026】[0026]

【実施例】図1は、本発明のビデオテープレコーダの一
実施例の構成を示すブロック図であり、図3における場
合と対応する部分には同一の符号を付してある。本実施
例においては、誤り検出訂正回路7が検出したエラーレ
ートがマイクロコンピュータ8に供給されるようになさ
れている。その他の構成は、図3における場合と同様で
ある。但し、マイクロコンピュータ8における係数の演
算方法は、従来の場合と異なっている。
FIG. 1 is a block diagram showing the configuration of an embodiment of a video tape recorder according to the present invention, and portions corresponding to those in FIG. 3 are denoted by the same reference numerals. In this embodiment, the error rate detected by the error detection and correction circuit 7 is supplied to the microcomputer 8. Other configurations are the same as those in FIG. However, the method of calculating the coefficients in the microcomputer 8 is different from the conventional case.

【0027】次に図2のフローチャートを参照して、そ
の動作について説明する。磁気テープ1に記録されてい
るデジタルビデオ信号が磁気ヘッド2により再生され、
増幅器3により増幅されてA/D変換器4に入力され、
A/D変換される。そして、A/D変換器4によりA/
D変換されたデータが、図5に示すようなFIR型トラ
ンスバーサルフィルタ30により所定の係数が乗算され
た後、デコーダ6に出力され、論理1または0のデジタ
ルデータにデコードされる。そして、このデジタルデー
タがECC回路7において、誤り検出および訂正が施さ
れ、図示せぬ回路に出力される。以上の動作は、図3に
おける場合と同様である。
Next, the operation will be described with reference to the flowchart of FIG. A digital video signal recorded on a magnetic tape 1 is reproduced by a magnetic head 2,
Amplified by the amplifier 3 and input to the A / D converter 4,
A / D conversion is performed. The A / D converter 4 outputs A / D
The D-converted data is multiplied by a predetermined coefficient by an FIR transversal filter 30 as shown in FIG. 5 and then output to the decoder 6 to be decoded into logic 1 or 0 digital data. Then, this digital data is subjected to error detection and correction in the ECC circuit 7 and output to a circuit (not shown). The above operation is the same as in FIG.

【0028】本実施例においては、信号等化回路5を構
成するフィルタ30の乗算器320乃至324の係数が、
図2のフローチャートに従ってマイクロコンピュータ8
により演算、設定される。
[0028] In the present embodiment, the coefficient of the multiplier 32 0 to 32 4 of the filter 30 constituting the signal equalization circuit 5
The microcomputer 8 according to the flowchart of FIG.
Is calculated and set by

【0029】即ち、最初にステップS11において、マ
イクロコンピュータ8は、予め内蔵するメモリに記憶さ
れている初期係数をフィルタ30の乗算器320乃至3
4に設定する。その結果、この初期係数に対応する特
性に処理された信号がデコーダ6に供給され、デコード
されることになる。ECC回路7は、このデコーダ6よ
り入力されるデジタルデータのエラーを検出する。
[0029] That is, first in step S11, the microcomputer 8, the multipliers 32 0 through 3 of the filter 30 an initial coefficient stored in the internal memory in advance
It is set to 2 to 4. As a result, a signal processed to have a characteristic corresponding to the initial coefficient is supplied to the decoder 6 and decoded. The ECC circuit 7 detects an error in digital data input from the decoder 6.

【0030】ステップS12においては、このECC回
路7が出力するエラーレートがマイクロコンピュータ8
に取り込まれる。このとき、取り込まれるエラーレート
の時定数は比較的大きな値になるようになされている。
例えば所定の時間のエラーレートの平均値が演算され
て、この平均値がマイクロコンピュータ8によりモニタ
される。
In step S12, the error rate output from this ECC circuit 7 is
It is taken in. At this time, the time constant of the fetched error rate is set to a relatively large value.
For example, an average value of the error rate for a predetermined time is calculated, and the average value is monitored by the microcomputer 8.

【0031】マイクロコンピュータ8は、次にステップ
S13において、この取り込んだエラーレートを、予め
設定されている所定の基準値(例えば10-4)と比較
し、この基準値より平均エラーレートが大きいか否かを
判定する。平均エラーレートがこの基準値より小さい場
合においては、適正な信号の等化処理が行なわれている
ものと判定され、ステップS12に戻り、次のエラーレ
ートの検出動作が行なわれる。即ち、エラーレートが基
準値を越えない限り、このステップS12とS13によ
り構成されるループ1が繰返し実行される。
In step S13, the microcomputer 8 compares the fetched error rate with a predetermined reference value (for example, 10 -4 ), and determines whether the average error rate is higher than the reference value. Determine whether or not. If the average error rate is smaller than the reference value, it is determined that appropriate signal equalization processing has been performed, and the process returns to step S12 to perform the next error rate detection operation. That is, as long as the error rate does not exceed the reference value, the loop 1 composed of steps S12 and S13 is repeatedly executed.

【0032】ステップS13において、エラーレートが
基準値より大きいと判定された場合、ステップS14に
進み、LMSアルゴリズムの処理が実行される。即ち、
このときマイクロコンピュータ8は、上述した場合と同
様に、減算器14においてデコーダ13の出力から加算
器23の出力を減算し、誤差信号を生成する。そして、
この誤差信号と、A/D変換器4より入力される信号と
を参照して、LMS法(最小平均2乗法)により、新た
な係数を演算する。そして、演算により求めた係数を、
ステップS15に進み、乗算器320乃至324の係数と
してロード(更新)する。即ち、これにより、いままで
ステップS11において設定した初期係数が、ステップ
S14において演算して得られた係数に変更されること
になる。
If it is determined in step S13 that the error rate is larger than the reference value, the process proceeds to step S14, where the processing of the LMS algorithm is executed. That is,
At this time, the microcomputer 8 subtracts the output of the adder 23 from the output of the decoder 13 in the subtractor 14 to generate an error signal, as in the case described above. And
With reference to the error signal and the signal input from the A / D converter 4, a new coefficient is calculated by the LMS method (least mean square method). Then, the coefficient obtained by the calculation is
The process proceeds to step S15, the load (updated) as the coefficient of the multiplier 32 0 to 32 4. That is, thereby, the initial coefficient set up to now in step S11 is changed to the coefficient calculated in step S14.

【0033】その後、ステップS16において、マイク
ロコンピュータ8は、再びECC回路7の出力するエラ
ーレートの入力を受ける。このとき、入力されるエラー
レートの時定数は、ステップS12において入力される
エラーレートの時定数より小さくなるようになされてい
る。即ち、上記したループ1の処理は、安定状態におい
て実行されるものであるため、できるだけこの安定状態
を保持するように時定数を大きく取るのであるが、ステ
ップS13乃至S17により構成されるループ2は不安
定な状態において実行されるものであるため、より迅速
な対応が必要となる。そこで、時定数を小さな値に設定
するのである。
Thereafter, in step S16, the microcomputer 8 again outputs the error output from the ECC circuit 7.
-Input the rate . At this time, the input error
The time constant of the rate is input in step S12.
The error rate is set to be smaller than the time constant. That is, since the processing of the above-described loop 1 is performed in a stable state, the time constant is set to be large so as to maintain this stable state as much as possible. Since it is performed in an unstable state, a quicker response is required. Therefore, the time constant is set to a small value.

【0034】次にステップS17に進み、マイクロコン
ピュータ8は、ステップS16において取り込んだエラ
ーから、発散の傾向にあるか否かを判定する。マイクロ
コンピュータ8は、ステップS14において、LMSア
ルゴリズムが動作し始めてからのエラーレートの履歴を
記憶している。そして、このエラーレートが連続して悪
化する(大きくなる)方向にある場合、これを発散と判
定し、エラーレートが小さくなる方向に変化していると
き、これを非発散状態と判定する。
Next, proceeding to step S17, the microcomputer 8 determines whether or not there is a tendency to diverge based on the error taken in step S16. In step S14, the microcomputer 8 stores a history of error rates since the LMS algorithm started operating. If the error rate is continuously deteriorating (increased), the divergence is determined. If the error rate is decreasing, the divergence is determined to be a non-divergent state.

【0035】ステップS17において、発散状態の傾向
があると判定された場合、ステップS18に進み、ステ
ップS15で更新した係数が予め記憶されている初期係
数(ステップS11において設定された係数)に書き替
えられる。そして、アルゴリズム内における各種の係数
も所定の初期値にリセットされる。これらの初期値は、
いずれも発散しない状態におけるものであるから、この
ように初期係数をロードすることにより、係数を適正な
値に迅速に収束させることが可能となる。
If it is determined in step S17 that there is a tendency of the divergent state, the process proceeds to step S18, and the coefficient updated in step S15 is rewritten to a previously stored initial coefficient (coefficient set in step S11). Can be Then, various coefficients in the algorithm are also reset to predetermined initial values. These initial values are
Since none of them is in a divergent state, loading the initial coefficients in this way makes it possible to quickly converge the coefficients to an appropriate value.

【0036】ステップS18において、所定の初期係数
がロードされた後、ステップS14に戻り、それ以降の
処理が繰り返される。即ち、発散しない係数をもとにし
て、LMSアルゴリズムに対応して新たな係数が演算さ
れる。
In step S18, after a predetermined initial coefficient is loaded, the process returns to step S14, and the subsequent processing is repeated. That is, a new coefficient is calculated based on the coefficient that does not diverge in accordance with the LMS algorithm.

【0037】このようにして、係数が適正な値に設定さ
れると、発散が回避される。そしてステップS17にお
いて、発散していないと判定されたとき(エラーが連続
して小さくなる方向に変化しているとき)、ステップS
17からS13に移行し、それ以降の処理が繰り返され
る。即ち、ステップS13において、再びエラーレート
が所定の基準値と比較され、エラーレートが基準値の範
囲内にあるとき、再びステップS14に移行し、ループ
2の処理が繰返し実行される。これに対して、エラーレ
ートが基準値の範囲外になったとき、ループ2から抜け
出し、ループ1に戻って、その時点における係数に乗算
器320乃至324の係数が固定される。
As described above, when the coefficient is set to an appropriate value, divergence is avoided. If it is determined in step S17 that the divergence has not occurred (when the error has continuously changed to a smaller value), the process proceeds to step S17.
The process shifts from S17 to S13, and the subsequent processes are repeated. That is, in step S13, the error rate is compared with the predetermined reference value again, and when the error rate is within the range of the reference value, the process returns to step S14, and the processing of loop 2 is repeatedly executed. In contrast, when it is out of range error rate reference value, it exits the loop 2, the process returns to the loop 1, the coefficient of the multiplier 32 0 to 32 4 to the coefficient at that time is fixed.

【0038】[0038]

【発明の効果】以上の如く請求項1乃至3に記載の発明
によれば、等化された信号をデコードし、このデコード
したデータのエラーレートに対応して、特性を規定する
係数を制御するようにしたので、発散を確実に抑制する
ことが可能になる。
As described above, according to the first to third aspects of the present invention, the equalized signal is decoded, and the coefficient defining the characteristic is controlled in accordance with the error rate of the decoded data. As a result, divergence can be reliably suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のビデオテープレコーダの一実施例の構
成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a video tape recorder of the present invention.

【図2】図1の実施例の動作を説明するフローチャート
である。
FIG. 2 is a flowchart illustrating the operation of the embodiment of FIG.

【図3】従来のビデオテープレコーダの一例の構成を示
すブロック図である。
FIG. 3 is a block diagram showing a configuration of an example of a conventional video tape recorder.

【図4】図3のマイクロコンピュータ8の機能ブロック
を示すブロック図である。
FIG. 4 is a block diagram showing functional blocks of the microcomputer 8 of FIG.

【図5】図3の信号等化回路5の構成例を示すブロック
図である。
FIG. 5 is a block diagram showing a configuration example of a signal equalization circuit 5 of FIG. 3;

【図6】図3の例の動作を説明するフローチャートであ
る。
FIG. 6 is a flowchart illustrating an operation of the example of FIG. 3;

【符号の説明】[Explanation of symbols]

1 磁気テープ 2 磁気ヘッド 4 A/D変換器 5 信号等化回路 6 デコーダ 7 誤り検出訂正回路 8 マイクロコンピュータ 11 アダプティブコントローラ 12 FIR型トランスバーサルフィルタ 13 デコーダ 14 減算器 211乃至214 遅延回路 220乃至224 乗算器 23 加算器 30 FIR型トランスバーサルフィルタ 311乃至314 遅延回路 320乃至324 乗算器 33 加算器DESCRIPTION OF SYMBOLS 1 Magnetic tape 2 Magnetic head 4 A / D converter 5 Signal equalization circuit 6 Decoder 7 Error detection and correction circuit 8 Microcomputer 11 Adaptive controller 12 FIR type transversal filter 13 Decoder 14 Subtractor 21 1 to 21 4 Delay circuit 22 0 To 22 4 multiplier 23 adder 30 FIR type transversal filter 31 1 to 31 4 delay circuit 32 0 to 32 4 multiplier 33 adder

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H03H 17/06 635 H03H 17/06 635B H04B 3/06 H04B 3/06 C ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI H03H 17/06 635 H03H 17/06 635B H04B 3/06 H04B 3/06 C

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力信号を所定の特性で等化し、 等化された信号をデコードし、 デコードされたデータのエラーレートを検出し、検出された前記エラーレートを、所定の時定数で入力
し、 入力された 前記エラーレートが所定の基準値の範囲内に
あるとき、前記特性を設定する係数を所定の値に固定
るとともに、入力される前記エラーレートの前記時定数
を所定の第1の値に設定し、 入力された 前記エラーレートが前記所定の基準値の範囲
外になったとき、前記特性を設定する前記係数を所定の
アルゴリズムに従って更新するとともに、入力される前
記エラーレートの前記時定数を前記第1の値より小さい
第2の値に設定することを特徴とする信号等化方法。
An input signal is equalized with a predetermined characteristic, an equalized signal is decoded, an error rate of the decoded data is detected, and the detected error rate is input with a predetermined time constant.
When the input error rate is within a range of a predetermined reference value, the coefficient for setting the characteristic is fixed to a predetermined value .
And the time constant of the input error rate
It was set to a predetermined first value, when the error rate is input is outside the range of the predetermined reference value, and updates the coefficient for setting the characteristics according to a predetermined algorithm, the input Previous
The time constant of the error rate is smaller than the first value.
A signal equalization method characterized by setting to a second value .
【請求項2】 入力信号を所定の特性で等化するフィル
タ手段と、 前記フィルタ手段により等化された信号をデコードする
デコード手段と、 前記デコード手段によりデコードされたデータのエラー
レートを検出する検出手段と、前記検出手段により検出された前記エラレートを、所定
の時定数で入力する入力手段と、 前記入力手段により入力された 前記エラーレートを所定
の基準値と比較し、前記エラーレートが前記所定の基準
値の範囲内にあるとき、前記特性を設定する係数を所定
の値に固定し、前記エラーレートが前記所定の基準値の
範囲外になったとき、前記特性を設定する前記係数を所
定のアルゴリズムに従って更新する係数設定手段と、 前記エラーレートが前記所定の基準値の範囲内にあると
き、入力される前記エラーレートの前記時定数を所定の
第1の値に設定し、前記エラーレートが前記所定の基準
値の範囲外になったとき、入力される前記エラーレート
の前記時定数を、前記第1の値より小さい第2の値に設
定する時定数設定手段と を備えることを特徴とする信号
等化装置。
2. A filter for equalizing an input signal with a predetermined characteristic, a decoder for decoding a signal equalized by the filter, and a detection for detecting an error rate of data decoded by the decoder. Means for detecting the error rate detected by the detection means.
Input means for inputting a time constant of, the error rate input by the input means with a predetermined reference value, when the error rate is within the range of the predetermined reference value, setting the characteristic fixing the coefficients to a predetermined value when said error rate is out of the range of the predetermined reference value, a coefficient setting means for updating the coefficients for setting the characteristic in accordance with a predetermined algorithm, the error rate is the If it is within the range of the predetermined reference value
The input time constant of the error rate
Set to a first value, wherein the error rate is equal to the predetermined reference
The error rate that is input when the value is out of the range
Is set to a second value smaller than the first value.
And a time constant setting means for setting the time constant .
【請求項3】 磁気テープに記録されている信号を再生
する再生手段と、 前記再生手段により再生された信号を所定の特性で等化
するフィルタ手段と、 前記フィルタ手段により等化された信号をデコードする
デコード手段と、 前記デコード手段によりデコードされたデータのエラー
レートを検出する検出手段と、前記検出手段により検出された前記エラレートを、所定
の時定数で入力する入力手段と、 前記入力手段により入力された 前記エラーレートを所定
の基準値と比較し、前記エラーレートが前記所定の基準
値の範囲内にあるとき、前記特性を設定する係数を所定
の値に固定し、前記エラーレートが前記所定の基準値の
範囲外になったとき、前記特性を設定する前記係数を所
定のアルゴリズムに従って更新する係数設定手段と 前記エラーレートが前記所定の基準値の範囲内にあると
き、入力される前記エラーレートの前記時定数を所定の
第1の値に設定し、前記エラーレートが前記所定の基準
値の範囲外になったとき、入力される前記エラーレート
の前記時定数を、前記第1の値より小さい第2の値に設
定する時定数設定手段と を備えることを特徴とするビデ
オテープレコーダ。
3. A reproducing means for reproducing a signal recorded on a magnetic tape, a filter means for equalizing a signal reproduced by the reproducing means with a predetermined characteristic, and a signal equalized by the filter means. Decoding means for decoding; detecting means for detecting an error rate of the data decoded by the decoding means; and detecting the error rate detected by the detecting means in a predetermined manner.
Input means for inputting a time constant of, the error rate input by the input means with a predetermined reference value, when the error rate is within the range of the predetermined reference value, setting the characteristic fixing the coefficients to a predetermined value when said error rate is out of the range of the predetermined reference value, a coefficient setting means for updating the coefficients for setting the characteristic in accordance with a predetermined algorithm, the error rate is the If it is within the range of the predetermined reference value
The input time constant of the error rate
Set to a first value, wherein the error rate is equal to the predetermined reference
The error rate that is input when the value is out of the range
Is set to a second value smaller than the first value.
And a time constant setting means for setting the time constant .
JP24550492A 1992-08-21 1992-08-21 Signal equalization method, signal equalizer, and video tape recorder Expired - Fee Related JP3248261B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24550492A JP3248261B2 (en) 1992-08-21 1992-08-21 Signal equalization method, signal equalizer, and video tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24550492A JP3248261B2 (en) 1992-08-21 1992-08-21 Signal equalization method, signal equalizer, and video tape recorder

Publications (2)

Publication Number Publication Date
JPH0677766A JPH0677766A (en) 1994-03-18
JP3248261B2 true JP3248261B2 (en) 2002-01-21

Family

ID=17134658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24550492A Expired - Fee Related JP3248261B2 (en) 1992-08-21 1992-08-21 Signal equalization method, signal equalizer, and video tape recorder

Country Status (1)

Country Link
JP (1) JP3248261B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446304B1 (en) * 2002-08-16 2004-08-31 삼성전자주식회사 Equalizer in high definition television and method thereof

Also Published As

Publication number Publication date
JPH0677766A (en) 1994-03-18

Similar Documents

Publication Publication Date Title
US7256954B2 (en) Adaptive equalizer
JP3638093B2 (en) Optical disc decoding device
US5214671A (en) Adaptive equalizer
WO2000046802A1 (en) Adaptive equalizing circuit
JPS6139717A (en) Pulse noise detecting circuit and pulse noise suppressing circuit having same
JP2001186027A (en) Viterbi decoder and viterbi decoding method
JP3248261B2 (en) Signal equalization method, signal equalizer, and video tape recorder
JP3852772B2 (en) Recording medium playback equalizer training method and recording medium playback device
JPH06243598A (en) Optical disk data detection method
JP3104333B2 (en) Magnetic playback device
JPH06124542A (en) Signal equalization method, signal equalization circuit, and video tape recorder
JPH06162422A (en) Coefficient processing method
JP3395555B2 (en) Maximum likelihood decoder
JP3250678B2 (en) Coefficient processing method, coefficient processing circuit, and video tape recorder
JP3013536B2 (en) Magnetic playback device
JP2003045121A (en) Adaptive equalizing circuit and reproducing apparatus using the same
JP3444258B2 (en) Adaptive filter, control method thereof, and storage medium storing program
JP2003059186A (en) Adaptive equalizing circuit and reproducing apparatus using the same
JP3428360B2 (en) Waveform equalization circuit
JP2893683B2 (en) How to design a filter
JPH05128729A (en) Magnetic reproducing device
JP4626109B2 (en) Transmission signal processing apparatus and digital reproduction apparatus using the same
JPH06181424A (en) Digital filter system
JP3013534B2 (en) Magnetic playback device
JP3152169B2 (en) Adaptive filter, step size control method, and recording medium recording program

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees