Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3258199B2 - Semiconductor device pattern forming method - Google Patents
[go: Go Back, main page]

JP3258199B2 - Semiconductor device pattern forming method - Google Patents

Semiconductor device pattern forming method

Info

Publication number
JP3258199B2
JP3258199B2 JP12477095A JP12477095A JP3258199B2 JP 3258199 B2 JP3258199 B2 JP 3258199B2 JP 12477095 A JP12477095 A JP 12477095A JP 12477095 A JP12477095 A JP 12477095A JP 3258199 B2 JP3258199 B2 JP 3258199B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
pattern
substrate
polygermane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12477095A
Other languages
Japanese (ja)
Other versions
JPH08316237A (en
Inventor
敏雄 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12477095A priority Critical patent/JP3258199B2/en
Publication of JPH08316237A publication Critical patent/JPH08316237A/en
Application granted granted Critical
Publication of JP3258199B2 publication Critical patent/JP3258199B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくはLSIの微細な電極配線等を形成する
パターン形成方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a fine electrode wiring of an LSI.

【0002】[0002]

【従来の技術】(A)近年情報処理技術の発達に伴い、
より高速・高集積のLSIが求められるようになってき
ている。このためLSIを構成するトランジスタ素子の
ゲート電極やこれら素子間の金属配線は、加工段差を有
する下地の上に微細かつ高密度に形成する技術が必要に
なってきており、この点をホトリソグラフィ技術からみ
ると焦点深度の確保が重要になる。
2. Description of the Related Art (A) With the recent development of information processing technology,
Higher speed and higher integration LSIs have been required. For this reason, it is necessary to form a gate electrode of a transistor element constituting an LSI and a metal wiring between these elements in a fine and high density on a base having a processing step. From the viewpoint, it is important to secure the depth of focus.

【0003】これに対してレジストの薄膜化が有効であ
ることは明白であるが、次工程であるエッチング中にマ
スクとして維持されなければならないので、ある程度の
厚さ(一般的には1.0μm)が必要である。このため
厚いレジストを用いながらレジストの薄膜化と同等の効
果が得られる方法として、例えば、『Jurnalof
Vaccum Science and Techn
ology,Vol.9,No.6,1991,339
9頁〜3405頁』に開示されているような表面シリル
化プロセスが提案されている。
On the other hand, it is clear that thinning the resist is effective, but it must be maintained as a mask during the next step of etching, so that a certain thickness (generally 1.0 μm) is required. )is necessary. For this reason, as a method of obtaining the same effect as thinning the resist while using a thick resist, for example, “Jurnalof”
Vaccum Science and Techn
logic, Vol. 9, No. 6,1991,339
A surface silylation process as disclosed in pages 9 to 3405 "has been proposed.

【0004】図2はかかる従来の第1の半導体装置のパ
ターン形成工程断面図である。
FIG. 2 is a cross-sectional view showing a pattern forming step of such a conventional first semiconductor device.

【0005】まず、図2(a)に示すように、基板1を
用意し、図2(b)に示すように、その基板1上にフォ
トレジスト膜2を形成し、図2(c)に示すように、こ
れを露光して潜像3を形成する。次に、図2(d)に示
すように、これをシリル化剤を溶解させた有機溶剤に浸
漬して、露光部(潜像部分)をシリル化してシリル
部4を形成する。
First, as shown in FIG. 2A, a substrate 1 is prepared, and as shown in FIG. 2B, a photoresist film 2 is formed on the substrate 1, and FIG. This is exposed to form a latent image 3 as shown. Next, as shown in FIG. 2 (d), which was immersed in an organic solvent dissolving the silylating agent, the exposure unit by silylation silylation <br/> section 4 (latent image portion 3) Form.

【0006】次いで、図2(e)に示すように、酸素ガ
スを用いた反応性イオンエッチング(O2 −RIE)を
施し、未露光部(潜像部分3以外の部分)を除去する。
シリル化部4は、O2 −RIEの過程でその表層がシリ
コン酸化膜に変化するので、高い耐性を有するようにな
る。
Next, as shown in FIG. 2 (e), reactive ion etching (O 2 -RIE) using oxygen gas is performed to remove unexposed portions (portions other than the latent image portion 3).
Since the surface layer of the silylation portion 4 changes to a silicon oxide film in the process of O 2 -RIE, it has a high resistance.

【0007】このパターン形成方法では、パターンとな
るシリル化部の形成がレジスト表面で起こるために、実
効的に薄いレジストの使用による高解像度化が実現でき
る。
In this pattern forming method, since the formation of the silylated portion serving as a pattern occurs on the resist surface, it is possible to realize a high resolution by using a thin resist effectively.

【0008】(B)また、LSIを構成するトランジス
タのゲート電極は現在のところ0.35μmまで微細に
なってきており、今後さらに0.25μm級あるいは
0.15μm級のゲート電極の加工が求められるように
なりつつある。
(B) Further, the gate electrode of the transistor constituting the LSI has been reduced to 0.35 μm at present, and further processing of the gate electrode of 0.25 μm class or 0.15 μm class is required in the future. It is becoming.

【0009】ところで、このような微細加工は、ホトリ
ソグラフィとエッチングにおける技術の進歩に負うとこ
ろが大きい。ポリシリコン等のゲート電極材料をエッチ
ングするためのマスクとしては、レジストパターンやシ
リコン酸化膜パターンが用いられる。
Incidentally, such fine processing largely depends on technological advances in photolithography and etching. A resist pattern or a silicon oxide film pattern is used as a mask for etching a gate electrode material such as polysilicon.

【0010】後者はレジストパターンをマスクにしたエ
ッチングにより得られるので、結局微細なレジストパタ
ーン形成技術が重要である。現在のところ波長365n
m(水銀ランプのi線)を用いたホトリソグラフィによ
って、0.35μmレベルの加工が行なわれているが、
これより微細な0.25μmや0.15μmレベルで
は、より短波長の光を用いたリソグラフィが採用される
可能性が高い。
Since the latter is obtained by etching using a resist pattern as a mask, a technique for forming a fine resist pattern is ultimately important. 365n wavelength at present
Processing at a level of 0.35 μm is performed by photolithography using m (i-line of a mercury lamp).
At a finer 0.25 μm or 0.15 μm level, lithography using shorter wavelength light is more likely to be employed.

【0011】ArFエキシマレーザ光は波長が193n
mと極めて短いため、高い解像性が期待されるが、この
波長での通常のレジスト材料の光吸収が大き過ぎてパタ
ーン形状が矩形にならず、短波長化のメリットが十分に
発揮できない。そのためこれまでのリソグラフィのよう
に、単層レジストプロセスを組むのが困難である。
The ArF excimer laser beam has a wavelength of 193n.
Since m is extremely short, high resolution is expected. However, the light absorption of a normal resist material at this wavelength is too large, the pattern shape is not rectangular, and the merit of shortening the wavelength cannot be sufficiently exhibited. Therefore, it is difficult to form a single-layer resist process as in conventional lithography.

【0012】このような問題点を解決するには、露光波
長によらず、一般的にイメージングレジスト層を薄くす
るのが有効であるとされている。このような薄膜レジス
トを利用する方法として、例えば『Jurnal of
Vaccum Science and Techn
ology, Vol.16,No.6,1979,1
620頁〜1624頁』に開示されている多層レジスト
プロセスがある。
In order to solve such problems, it is generally considered effective to make the imaging resist layer thin regardless of the exposure wavelength. As a method using such a thin film resist, for example, “Journal of
Vaccum Science and Techn
ology, Vol. 16, No. 6,1979,1
620 to 1624 ".

【0013】これは、図3(a)〜(g)に示すよう
に、基板11の上にマスク層として下層レジスト膜12
を形成し、その上に塗布ガラス膜13を形成し、さらに
その上に、例えばArFエキシマレーザレジスト膜14
を形成し、この多層構造を加工する方法である。ArF
エキシマレーザレジスト膜14の厚みは、光の吸収によ
る形状劣化を回避するために薄くしてある。これを露光
によってレジストパターン15を得て、これをマスクに
して塗布ガラス13をドライエッチングで加工し、エ
ッチングマスク16を得て、これをマスクにして下層レ
ジスト膜12をドライエッチングする。このようにして
0.15μm幅の基板加工用のマスク17を得ることが
できる。
As shown in FIGS. 3A to 3G, a lower resist film 12 is formed on a substrate 11 as a mask layer.
Is formed thereon, and a coating glass film 13 is formed thereon, and further thereon, for example, an ArF excimer laser resist film 14
And processing this multilayer structure. ArF
The thickness of the excimer laser resist film 14 is reduced in order to avoid shape deterioration due to light absorption. A resist pattern 15 is obtained by exposure to this, and the coated glass film 13 is processed by dry etching using this as a mask to obtain an etching mask 16 and the lower resist film 12 is dry-etched using this as a mask. Thus, a substrate processing mask 17 having a width of 0.15 μm can be obtained.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、上記し
た従来の第1の技術(A)には若干の問題点を指摘する
ことができる。
However, some problems can be pointed out in the above-mentioned first prior art (A).

【0015】(1)第1に膜の膨潤である。シリル化が
シリル化剤とその溶剤のレジスト膜中への侵入によって
始まるので、膜の膨潤が避けられず、その結果、上記文
献にも記載されているように、パターンとなるシリル化
部4のプロファイルが劣化し、高精度のパターニングが
困難になる。
(1) First, swelling of the film. Since the silylation starts by the penetration of the silylating agent and its solvent into the resist film, swelling of the film is unavoidable. As a result, as described in the above-mentioned document, the silylation portion 4 serving as a pattern is formed. The profile deteriorates, and high-precision patterning becomes difficult.

【0016】(2)第2にフォトレジスト膜2の表層に
形成されたシリル化部4の除去が困難なことである。シ
リル化部4は、O2 −RIE後は不要となるが、通常の
プラズマアッシングや、硫酸−過酸化水素水のようなウ
ェット除去では除去できず、パターン不良の原因になり
やすい。従って、膨潤がなく、プロセス後の剥離が容易
な表面反応プロセスの開発が望まれていた。
(2) Secondly, it is difficult to remove the silylated portion 4 formed on the surface layer of the photoresist film 2. The silylation portion 4 becomes unnecessary after O 2 -RIE, but cannot be removed by ordinary plasma ashing or wet removal such as sulfuric acid-hydrogen peroxide solution, and is likely to cause a pattern defect. Therefore, development of a surface reaction process that does not swell and is easy to peel off after the process has been desired.

【0017】また、上記した従来の第2の技術(B)に
も若干の問題点を指摘することができる。
[0017] Some problems can also be pointed out in the above-mentioned second conventional technique (B).

【0018】即ち、ArFエキシマレーザリソグラフィ
で高解像性を得るためにレジストを薄膜化しなければな
らないので、3層レジストプロセスを採用しなければな
らないことである。この方法では、微細で形状のよい基
板加工用マスクを得るために、下層レジスト膜12、塗
布ガラス膜13、ArFエキシマレーザレジスト膜14
の形成と、ArFエキシマレーザレジスト膜14のホト
リソグラフィ、塗布ガラス膜13及び下層レジスト膜1
2のエッチングという計6工程を経なければならず、工
程数の増大を伴う。このことは、デバイス生産コスト
(スループット、歩留まり)の増大を招き、好ましくな
い。
That is, in order to obtain a high resolution by ArF excimer laser lithography, the resist must be thinned, so that a three-layer resist process must be employed. In this method, a lower resist film 12, a coated glass film 13, an ArF excimer laser resist film 14
Formation, photolithography of ArF excimer laser resist film 14, coated glass film 13 and lower resist film 1
A total of six steps, ie, two etching steps, must be performed, which involves an increase in the number of steps. This leads to an increase in device production cost (throughput, yield), which is not preferable.

【0019】従って、現行のレジストプロセスのよう
に、1回のホトリソグラフィによって形成できる方法
(レジスト塗布とホトリソグラフィの計2工程)の開発
が強く望まれていた。
Therefore, development of a method (two steps of resist coating and photolithography) which can be formed by one photolithography like the existing resist process has been strongly desired.

【0020】そこで、本発明の第1の目的は、上記第1
の問題点を除去し、膨潤がなく、プロセス後の剥離が容
易な表面反応プロセスを有する半導体装置のパターン形
成方法を提供することである。
Therefore, a first object of the present invention is to provide
It is an object of the present invention to provide a method for forming a pattern of a semiconductor device having a surface reaction process which has no swelling and is easy to peel off after the process.

【0021】そこで、本発明の第2の目的は、上記第2
の問題点を除去し、工程数を低減し、デバイス生産コス
トを低減することができる半導体装置のパターン形成方
法を提供することである。
Therefore, a second object of the present invention is to provide
It is an object of the present invention to provide a method for forming a pattern of a semiconductor device, which can eliminate the problems described above, reduce the number of steps, and reduce the device production cost.

【0022】[0022]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)半導体装置のパターン形成方法において、ゲルマ
ン、モノアルキルゲルマン、ジアルキルゲルマン、トリ
アルキルゲルマン又はテトラアルキルゲルマンの中から
選ばれたゲルマン類を原料ガスとするプラズマ気相成長
法によって被加工基板上にポリゲルマン膜を堆積する工
程と、前記ポリゲルマン膜に対して、酸素を含む雰囲気
の下でArFエキシマレーザ、電子線又はX線によって
露光を行って潜像を形成する工程と、ハロゲン系ガスを
用いたドライエッチングを行い、未露光部である前記
リゲルマン膜および前記未露光部のポリゲルマンに対応
する前記被加工基板部分を除去する工程と、を含むこと
を特徴とする。
SUMMARY OF THE INVENTION The present invention, in order to achieve the above object, the pattern formation method of (1) a semi-conductor device, Germa
, Monoalkylgermane, dialkylgermane, tri
From among alkyl germanes or tetraalkyl germanes
Plasma vapor phase growth using selected germanes as source gas
Forming depositing a polygermane film on the work board, to the polygermanes film, ArF excimer laser under an atmosphere containing oxygen, a latent image is subjected to exposure by an electron beam or X-ray by law process and, by dry etching using a halogen-based gas, corresponding to polygermanes of the port <br/> Rigeruman film and the unexposed portion is unexposed portion of
It said include removing the processed substrate portion, the to
It is characterized by.

【0023】(2)半導体装置のパターン形成方法にお
いて、被加工基板上にポリゲルマン膜を堆積する工程
と、前記ポリゲルマン膜に対して、酸素を含む雰囲気の
下でArFエキシマレーザ、電子線又はX線によって露
光を行って潜像を形成する工程と、塩素、臭素、塩化物
又は臭化物のいずれか1種または2種以上の混合物
からなるハロゲン系ガスを用いたドライエッチングを行
い、未露光部である前記ポリゲルマン膜および前記未露
光部のポリゲルマン膜に対応する前記被加工基板部分を
除去する工程と、を含むことを特徴とする。
(2) In the method for forming a pattern of a semiconductor device, a step of depositing a polygermane film on a substrate to be processed
And an atmosphere containing oxygen with respect to the polygerman film.
Exposed by ArF excimer laser, electron beam or X-ray below
Forming a latent image by performing a light, chlorine, bromine, chloride or any one, or mixtures of two or more kinds of bromide
Dry etching using halogen-based gas
The polygermane film which is an unexposed portion and the unexposed portion
The substrate to be processed corresponding to the polygerman film of the light section
And removing.

【0024】()上記(1)または(2)記載の半導
体装置のパターン形成法において、前記露光済みのポリ
ゲルマン膜を、硝酸、硫酸、硫酸と過酸化水素水の化合
物の1種または2種以上の混酸により除去すること
を特徴とする。
[0024] (3) above (1) or (2) In the pattern forming method of the semiconductor device according the pre-Symbol exposure light already polygermane film, nitric acid, sulfuric acid, one compound of sulfuric acid and hydrogen peroxide It is removed by class or two kinds or more mixed acid
It is characterized by.

【0025】(4)半導体装置のパターン形成方法にお
いて、シラン、モノアルキルシラン、ジアルキルシラ
ン、トリアルキルシランまたはテトラアルキルシランの
中から選ばれたシラン類を原料ガスとするプラズマ気相
成長法によって被加工基板上にポリシラン膜を堆積する
工程と、前記ポリシラン膜に対して、酸素を含む雰囲気
の下でArFエキシマレーザ、電子線又はX線によって
露光を行って潜像を形成する工程と、ハロゲン系ガスを
用いたドライエッチングを行い、未露光部である前記
リシラン膜および前記未露光部のポリシラン膜に対応す
前記被加工基板部分を除去する工程と、含むことを
特徴とする。
(4) In the method for forming a pattern of a semiconductor device, it is preferable that the silane, the monoalkylsilane, the dialkylsila
Of trialkylsilane or tetraalkylsilane
Plasma gas phase using silanes selected from among as source gas
Forming depositing a polysilane film on the work board by a deposition method, to the polysilane layer, ArF excimer laser under an atmosphere containing oxygen, a latent image is subjected to exposure by an electron beam or X-ray performs a process, a dry etching using a halogen-based gas, to correspond to the port <br/> Rishiran film and polysilane film of the unexposed portion is unexposed portion
Wherein the step of removing the substrate to be processed portion that, to include
Features.

【0026】()上記()記載の半導体装置のパタ
ーン形成方法において、前記ハロゲン系ガスが塩素、臭
素、塩化物、フッ化物又は臭化物のいずれか1種又は
2種以上の混合物であることを特徴とする。
[0026] (5) In the pattern forming method of the above (4) The semiconductor device according, the halogen-based gas is a chlorine, bromine, chloride, either one, or mixtures of two or more kinds of fluoride or bromide There is a feature.

【0027】[0027]

【作用】(A)本発明の半導体装置のパターン形成方法
によれば、被加工基板として図1(a)に示すように、
シリコン基板1の上にシリコン酸化膜2、さらにそ
の上にタングステン膜3が積層されたものを用いる。
According to the pattern forming method of action (A) The semiconductor device of the present invention, as shown in FIG. 1 as a substrate to be processed (a),
Silicon oxide film 2 2 on the silicon substrate 2 1, further tungsten film 2 3 used as laminated thereon.

【0028】次いで、図1(b)に示すように、その被
加工基板の上にトリメチルゲルマン〔(CH3 3 Ge
H〕を原料ガスとしたプラズマCVD(化学的気相成
長)法により、ポリゲルマン膜4を堆積させる。
Next, as shown in FIG. 1B , trimethylgermane [(CH 3 ) 3 Ge is placed on the substrate to be processed.
By plasma CVD using H] as a raw material gas (chemical vapor deposition) method, to deposit a polygermane film 2 4.

【0029】次に、図1(c)に示すように、酸素雰囲
気下でArFエキシマレーザを用いて縮小投影露光を行
い潜像を形成する。この潜像は、ポリゲルマン膜4が
光励起酸化されポリゲルミロキサン膜5になったもの
である。
Next, as shown in FIG. 1C , reduction projection exposure is performed by using an ArF excimer laser in an oxygen atmosphere to form a latent image. This latent image is to polygermanes film 2 4 becomes poly gel Miro hexane film 2 5 photoexcited oxidized.

【0030】次に、図1(d)に示すように、塩素と酸
素の混合ガスを用いたプラズマエッチングにより、ポリ
ゲルマン膜4とタングステン膜3を連続してこの順
にエッチングを行なって、タングステンパターン6を
得る。
Next, as shown in FIG. 1 (d), by plasma etching using a mixed gas of chlorine and oxygen, the polygermane film 2 4 and the tungsten film 2 3 in succession etched in this order, obtaining a tungsten pattern 2 6.

【0031】次に、図1(e)に示すように、タングス
テンパターン6上に残ったポリゲルミロキサン膜
を発煙硝酸に浸漬し溶解除去する。
Next, as shown in FIG. 1 (e), poly gel Miro hexane film 2 5 remaining on the tungsten pattern 2 6
Is dissolved in fuming nitric acid and dissolved and removed.

【0032】この半導体装置のパターン形成プロセスで
は、パターンとなるポリゲルミロキサン膜5が光酸化
により形成されるので、溶剤を使用するプロセスと異な
り本質的に膨潤は起こりえない。ポリゲルミロキサン膜
5は、上記プラズマに耐性を有し、一方未露光部であ
るポリゲルマン膜4は、下地のタングステン膜3と
同程度容易にエッチングされる。ポリゲルマン膜4は
この例ではトリメチルゲルマンから形成しているが、こ
の他にジメチルゲルマン〔(CH3 2 GeH2 〕、テ
トラメチルゲルマン〔(CH3 4 Ge〕などの他のア
ルキルゲルマン類を用いることもできる。
[0032] In the pattern forming process of the semiconductor device, since the poly gel Milo hexane film 2 5 a pattern is formed by photo-oxidation, essentially swell Unlike processes that use solvent can not occur. Polygel myloxane membrane
2 5 has a resistance to the plasma, whereas the polygermanes film 2 4 is unexposed portion, is comparable readily etched and the tungsten film 2 3 underlying. Polygermanes film 2 4 In this example is formed of trimethyl germane, but this addition in dimethyl germane [(CH 3) 2 GeH 2], other alkyl germane, such as tetramethyl germane [(CH 3) 4 Ge] Can also be used.

【0033】また、ポリゲルマン膜24の光励起酸化
は、ポリゲルマンのGe−Ge結合を励起できる波長で
あれば、ArFエキシマレーザ以外のエネルギー線を用
いてもよい。そのような例としては、フッ素エキシマレ
ーザ、電子線、X線などが挙げられる。さらに、ポリゲ
ルミロキサン膜5が発煙硝酸に溶解することは、シリ
ル化されたレジストが溶解しない(二酸化シリコンがこ
れと反応しないことがその理由である)ことと大きく異
なるプロセス上有利な点である。
The photoexcited oxidation of the polygermane film 24 may use an energy ray other than an ArF excimer laser as long as it can excite the Ge—Ge bond of polygermane. Such examples include a fluorine excimer laser, an electron beam, an X-ray, and the like. Furthermore, the poly gel Miro hexane film 2 5 is dissolved in fuming nitric acid does not dissolve silylated resist (the silicon dioxide does not react with this is why) it with the very different process advantages It is.

【0034】(B−1)本発明の半導体装置のパターン
形成方法によれば、図4(a)に示すように、被加工基
板としては、n形シリコン基板31の上にゲート酸化膜
32と、その上にゲート電極となるポリシリコン膜33
及びタングステンシリサイド膜34の積層構造(ポリサ
イド構造35)が形成されたものを用いる。
[0034] (B-1) According to the pattern forming method of the semiconductor device of the present invention, as shown in FIG. 4 (a), as the substrate to be processed, a gate oxide film 32 on the n-type silicon substrate 31 A polysilicon film 33 serving as a gate electrode thereon
And a layered structure of a tungsten silicide film 34 (polycide structure 35) is used.

【0035】次に、図4(b)に示すように、この被加
工基板の上に、トリメチルシラン〔(CH3 3 Si
H〕を原料ガスとしたプラズマCVD(化学的気相成
長)法によりポリシラン膜36を堆積させる。
Next, as shown in FIG. 4B , trimethylsilane [(CH 3 ) 3 Si
H] as a source gas to deposit a polysilane film 36 by a plasma CVD (chemical vapor deposition) method.

【0036】次に、図4(c)に示すように、酸素雰囲
気下でArFエキシマレーザを用いて縮小投影露光を行
ない潜像37を形成する。この潜像37は、ポリシラン
膜36が光励起酸化されポリシロキサンになったもので
ある。
Next, as shown in FIG. 4C, a latent image 37 is formed by performing reduced projection exposure using an ArF excimer laser in an oxygen atmosphere. The latent image 37 is obtained by photoexcited oxidation of the polysilane film 36 to form polysiloxane.

【0037】次に、図4(d)に示すように、塩素と酸
素の混合ガスを用いたプラズマエッチングにより、ポリ
シラン膜36及びポリサイド膜35を連続してこの順に
エッチングを行なってポリサイド電極TEGパターン3
8を得る。
Next, as shown in FIG. 4D , the polysilane film 36 and the polycide film 35 are successively etched in this order by plasma etching using a mixed gas of chlorine and oxygen to form a polycide electrode TEG pattern. 3
Get 8.

【0038】この半導体装置のパターン形成プロセスで
はArFエキシマレーザで光酸化されてできたポリシロ
キサン部分は上記プラズマに耐性を有し、一方未露光部
であるポリシラン膜36は、下地のポリサイド膜35と
同程度容易にエッチングされる。また、ポリシラン膜3
6は、この例ではトリメチルシランから形成している
が、この他にジメチルシラン〔(CH3 2 Si
2 〕、テトラメチルシラン〔(CH3 4 Si〕など
の他のアルキルシラン類を用いることもできる。
In the pattern forming process of this semiconductor device, the polysiloxane portion formed by photo-oxidation with an ArF excimer laser has resistance to the above-mentioned plasma, while the unexposed portion of the polysilane film 36 is Etching is as easy. Also, the polysilane film 3
6, although formed from trimethylsilane in this example, the addition to Jimechirushira emissions [(CH 3) 2 Si
Other alkylsilanes such as H 2 ] and tetramethylsilane [(CH 3 ) 4 Si] can also be used.

【0039】(B−2)本発明の半導体装置のパターン
形成方法によれば、図5(a)に示すように、被加工基
板としてはシリコン基板41の上にシリコン熱酸化膜4
2と、その上にBPSG膜43及びアルミニウム膜44
の積層構造が形成されたものを用いる。
[0039] (B-2) According to the pattern forming method of the semiconductor device of the present invention, as shown in FIG. 5 (a), a silicon thermal oxide film 4 on the silicon substrate 41 as a substrate to be processed
2 and a BPSG film 43 and an aluminum film 44 thereon
Is used.

【0040】次に、図5(b)に示すように、この被加
工基板の上に上記(B−1)と同様にしてトリメチルシ
ラン〔(CH3 3 SiH〕を原料ガスとしたプラズマ
CVD(化学的気相成長)により、ポリシラン膜45を
堆積させる。
Next, as shown in FIG. 5B , plasma CVD using trimethylsilane [(CH 3 ) 3 SiH] as a source gas in the same manner as in (B-1) above, on the substrate to be processed. A polysilane film 45 is deposited by (chemical vapor deposition).

【0041】次に、図5(c)に示すように、酸素雰囲
気下でArFエキシマレーザを用いて縮小投影露光を行
い、潜像46を形成する。
Next, as shown in FIG. 5C , reduction projection exposure is performed using an ArF excimer laser in an oxygen atmosphere to form a latent image 46.

【0042】次に、図5(d)に示すように、三臭化ホ
ウ素を用いたプラズマエッチングにより、ポリシラン膜
45及びアルミニウム膜44を連続してこの順にエッチ
ングを行なって、アルミニウム配線TEGパターン47
を得る。
Next, as shown in FIG. 5D , the polysilane film 45 and the aluminum film 44 are successively etched in this order by plasma etching using boron tribromide to form an aluminum wiring TEG pattern 47.
Get.

【0043】(B−3)本発明の半導体装置のパターン
形成方法によれば、図6(a)に示すように、まず、被
加工基板としてはシリコン枠51の上にシリコン窒化膜
52と、その上に塗布ガラス膜53及びタングステン膜
54の積層構造が形成されたものを用いる。
(B-3) According to the method for forming a pattern of a semiconductor device of the present invention, as shown in FIG. 6A , first, a silicon nitride film 52 is formed on a silicon frame 51 as a substrate to be processed. A film in which a laminated structure of a coating glass film 53 and a tungsten film 54 is formed thereon is used.

【0044】次に、図6(b)に示すように、この被加
工基板の上に上記(B−2)と同様にしてトリメチルシ
ラン〔(CH3 3 SiH〕を原料ガスとしたプラズマ
CVD(化学的気相成長)によりポリシラン膜55を堆
積させる。
Next, as shown in FIG. 6B , plasma CVD using trimethylsilane [(CH 3 ) 3 SiH] as a source gas in the same manner as in (B-2) above, on the substrate to be processed. A polysilane film 55 is deposited by (chemical vapor deposition).

【0045】次に、図6(c)に示すように、ガス導入
(図7参照)を備えたEB露光装置を用いて、基板表
面に酸素ガスを流しながら、描画を行ない、潜像56を
形成する。
Next, as shown in FIG. 6C , drawing is performed while flowing an oxygen gas over the substrate surface using an EB exposure apparatus equipped with a gas introduction system (see FIG. 7) to form a latent image 56. To form

【0046】次に、図6(d)に示すように、塩素と酸
素の混合ガスをプラマエッチングにより、ポリシラン
膜55及びタングステン膜54を連続してこの順にエッ
チングを行なって、X線吸収体パターン57を得る。
Next, as shown in FIG. 6 (d), the plug's Ma etching a mixed gas of chlorine and oxygen, the polysilane film 55 and the tungsten film 54 in succession etched in this order, X-rays absorption The body pattern 57 is obtained.

【0047】[0047]

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。しかしながら、以下の説明中で
挙げる使用材料及びその量、処理時間、処理温度、膜厚
などの数値的条件は、これら発明の範囲内の好適例にす
ぎない。従ってこれら条件にのみ限定されるものではな
い。
Embodiments of the present invention will be described below in detail with reference to the drawings. However, the numerical conditions such as used materials and their amounts, processing time, processing temperature, film thickness and the like mentioned in the following description are only preferred examples within the scope of the present invention. Therefore, it is not limited only to these conditions.

【0048】図1は本発明の第1実施例を示す半導体装
置のパターン形成工程断面図である。
FIG. 1 is a sectional view showing a pattern forming step of a semiconductor device according to a first embodiment of the present invention.

【0049】(1)まず、図1(a)に示すように、被
加工基板としては、シリコン基板1の上にシリコン酸
化膜2(0.5μm厚)、さらにその上にタングステ
ン膜3(0.8μm厚)が積層されたものを用いる。
[0049] (1) First, as shown in FIG. 1 (a), as the substrate to be processed, a silicon oxide film 2 2 (0.5 [mu] m thick) on the silicon substrate 2 1, further tungsten film thereon 2 3 (0.8 μm thick) is used.

【0050】(2)次に、図1(b)に示すように、こ
の被加工基板を平行平板型プラズマ重合装置中に置き、
トリメチルゲルマン〔(CH3 3 GeH〕を原料ガス
として、そのガス流量20sccm、rfパワー密度
0.12W/cm2 、ガス圧力50Paの条件でポリゲ
ルマン膜4(プラズマ重合によって生成するもので、
プラズマCVD膜と同義である)を0.1μm形成す
る。
(2) Next, as shown in FIG. 1B, the substrate to be processed is placed in a parallel plate type plasma polymerization apparatus.
Trimethyl germane [(CH 3) 3 GeH] as the raw material gas, the gas flow rate 20 sccm, rf power density 0.12 W / cm 2, and generates by polygermanes film 2 4 (plasma polymerization under the conditions of gas pressure 50 Pa,
(Having the same meaning as a plasma CVD film) is formed to a thickness of 0.1 μm.

【0051】(3)次に、図1(c)に示すように、こ
の基板を、その表面に酸素を流しながらArFエキシマ
レーザステッパ(縮小率1/20、開口率NA0.5
5)を用いて、露光量150mJ/cm2 で縮小投影露
光を行い、潜像5を形成する。この潜像5は、下式
に従ってポリゲルマン膜4が光励起酸化されポリゲル
ミロキサン膜5になったものである。
(3) Next, as shown in FIG. 1 (c), the substrate was placed on an ArF excimer laser stepper (reduction ratio 1/20, aperture ratio NA 0.5
5) was used to perform the reduction projection exposure at an exposure amount 150 mJ / cm 2, to form a latent image 2 5. This latent image 2 5 is a polygermanes film 2 4 becomes poly gel Miro hexane film 2 5 photoexcited oxidized according to the following equation.

【0052】[0052]

【化1】 (4)次に、図1(d)に示すように、マグネトロンエ
ッチング装置を用い、塩素、酸素をそれぞれ50scc
m、50sccm、rfパワー200W、ガス圧力10
mTorrでポリゲルマン膜4、続いてタングステン
3をエッチングする(オーバーエッチング量100
%)。得られたタングステンパターン6をSEM測長
機で観察したところ、0.10μmの同パターンが解像
していた。またこれを断面SEMで見たところ、垂直な
断面形状であった。
Embedded image (4) Next, as shown in FIG. 1 (d), chlorine and oxygen are each added at 50 scc using a magnetron etching apparatus.
m, 50 sccm, rf power 200 W, gas pressure 10
polygermanes film 2 4 mTorr, followed by etching the tungsten film 2 3 (amount of overetching 100
%). When the obtained tungsten pattern 2 6 was observed by SEM length measuring machine, the pattern of 0.10μm were resolved. When this was observed by a cross-sectional SEM, it was found to have a vertical cross-sectional shape.

【0053】(5)次いで、図1(e)に示すように、
タングステンパターン6上のポリゲルミロキサン膜
5を除去するために、基板を100℃に加熱した98%
硫酸の中に15分間浸漬した後、純水で15分間洗浄す
る。得られた基板から断面SEM試料を作製し観察した
ところ、ポリゲルミロキサン膜5は完全に除去されて
いた。
(5) Next, as shown in FIG.
Poly gel on the tungsten pattern 2 6 Miro hexane film 2
98% heated to 100 ° C. to remove 5
After being immersed in sulfuric acid for 15 minutes, it is washed with pure water for 15 minutes. When the resulting substrate was to prepare a cross-sectional SEM sample observation, poly gel Miro hexane film 2 5 was completely removed.

【0054】このプロセスでは、パターンとなるポリゲ
ルミロキサン膜5が光酸化により形成されるので、溶
剤を使用するプロセスと異なり本質的に膨潤は起こりえ
ない。ポリゲルミロキサン膜5は、上記プラズマに耐
性を有し、一方、未露光部であるポリゲルマン膜
は、下地のタングステン膜3と同程度容易にエッチン
グされる。ポリゲルマン膜4は、この例ではトリメチ
ルゲルマンから形成しているが、この他にジメチルゲル
マン〔(CH3 2 GeH2 〕、テトラメチルゲルマン
〔(CH3 4 Ge〕などの他のアルキルゲルマン類を
用いることもできる。
[0054] In this process, since the poly gel Milo hexane film 2 5 a pattern is formed by photo-oxidation, essentially swell Unlike processes that use solvent can not occur. Poly gel Miro hexane film 2 5 has a resistance to the plasma, whereas, polygermane film 2 4 is unexposed portion
Is comparable readily etched and the tungsten film 2 3 underlying. Polygermanes film 2 4, although formed from trimethyl germane in this example, the addition of dimethyl germane [(CH 3) 2 GeH 2], other alkyl, such as tetramethyl germane [(CH 3) 4 Ge] Germanes can also be used.

【0055】また、ポリゲルマン膜4の光励起酸化
は、ポリゲルマンのGe−Ge結合を励起できる波長で
あれば、ArFエキシマレーザ以外のエネルギー線を用
いてもよい。そのような例としては、フッ素エキシマレ
ーザ、電子線、X線などが挙げられる。さらに、ポリゲ
ルミロキサン膜5が発煙硝酸に溶解することは、シリ
ル化されたレジストが溶解しない(二酸化シリコンがこ
れと反応しないことがその理由である)ことと大きく異
なるプロセス上有利な点である。
[0055] Further, photoexcitation oxidation of polygermane film 2 4, if the wavelength that can excite the Ge-Ge bonds polygermane, may be used with an energy beam except ArF excimer laser. Such examples include a fluorine excimer laser, an electron beam, an X-ray, and the like. Furthermore, the poly gel Miro hexane film 2 5 is dissolved in fuming nitric acid does not dissolve silylated resist (the silicon dioxide does not react with this is why) it with the very different process advantages It is.

【0056】図4は本発明の第2実施例を示す半導体装
置のパターン形成工程断面図である。
FIG. 4 is a sectional view showing a pattern forming step of a semiconductor device according to a second embodiment of the present invention.

【0057】(1)まず、図4(a)に示すように、被
加工基板としては、n形シリコン基板31の上にゲート
酸化膜32(5nm厚)と、その上にゲート電極となる
ポリシリコン膜33(0.2μm厚)及びタングステン
シリサイド膜34(0.2μm厚)の積層構造(ポリサ
イド膜35)が形成されたものを用いる。
(1) First, as shown in FIG. 4A, as a substrate to be processed, a gate oxide film 32 (5 nm thick) is formed on an n-type silicon substrate 31, and a poly oxide film serving as a gate electrode is formed thereon. A film having a laminated structure (polycide film 35) of a silicon film 33 (0.2 μm thick) and a tungsten silicide film 34 (0.2 μm thick) is used.

【0058】(2)次に、図4(b)に示すように、こ
の被加工基板を平行平板型プラズマ重合装置中に置き、
トリメチルシラン〔(CH3 3 SiH〕を原料ガスと
したトリメチルシランガス流量20sccm、rfパワ
ー密度0.12W/cm2 、ガス圧力50Paの条件で
ポリシラン膜36(プラズマ重合によって生成するもの
で、プラズマCVD膜と同義である)0.1μm形成
する。
(2) Next, as shown in FIG. 4B, the substrate to be processed is placed in a parallel plate type plasma polymerization apparatus.
A polysilane film 36 (generated by plasma polymerization and formed by plasma polymerization under the conditions of a trimethylsilane gas flow rate of 20 sccm, an rf power density of 0.12 W / cm 2 , and a gas pressure of 50 Pa using trimethylsilane [(CH 3 ) 3 SiH] as a source gas). Is formed to a thickness of 0.1 μm.

【0059】(3)次に、図4(c)に示すように、こ
の基板を、その表面に酸素を流しながらArFエキシマ
レーザステッパ(縮小率1/20、開口率NA0.5
5)を用いて、露光量200mJ/cm2 で縮小投影露
光を行い、TEGパターンの潜像37を形成する。この
潜像37は、下式に従ってポリシラン膜36が光励起酸
化されポリシロキサンになったものである。
(3) Next, as shown in FIG. 4C, this substrate was placed on an ArF excimer laser stepper (reduction ratio 1/20, aperture ratio NA 0.5
By using 5), reduction projection exposure is performed at an exposure amount of 200 mJ / cm 2 to form a latent image 37 of a TEG pattern. The latent image 37 is obtained by photo-excited oxidation of the polysilane film 36 into polysiloxane according to the following equation.

【0060】[0060]

【化2】 (4)次に、図4(d)に示すように、マグトロンエ
ッチング装置を用い、塩素、酸素をそれぞれ50scc
m、50sccm、rfパワー200W、ガス圧力10
mTorrでポリシラン膜36、続いてポリサイド膜3
5をエッチングし、ポリサイド電極TEGパターン38
を得る(オーバーエッチング量100%)。得られたポ
リサイド電極TEGパターン38をSEM測長機で観察
したところ、0.10μmの同パターンが解像してい
た。またこれを断面SEMで見たところ、垂直な断面形
状であった。
Embedded image (4) Next, as shown in FIG. 4 (d), using a mug Ne Tron etching apparatus, chlorine, oxygen, respectively 50scc
m, 50 sccm, rf power 200 W, gas pressure 10
Polysilane film 36 at mTorr, followed by polycide film 3
5 is etched, and the polycide electrode TEG pattern 38 is etched.
Is obtained (100% overetching). Observation of the obtained polycide electrode TEG pattern 38 with a SEM length measuring machine revealed that the same pattern of 0.10 μm was resolved. When this was observed by a cross-sectional SEM, it was found to have a vertical cross-sectional shape.

【0061】この半導体装置のパターン形成プロセスで
は、ArFエキシマレーザで光酸化されてできたポリシ
ロキサン部分は、上記プラズマに耐性を有し、一方、未
露光部であるポリシラン膜36は、下地のポリサイド膜
35と同程度容易にエッチングされる。ポリシラン膜3
6は、この例ではトリメチルシランから形成している
が、この他にジメチルシラン〔(CH3 2 Si
2 〕、テトラメチルシラン〔(CH3 4 Si〕など
の他のアルキルシラン類を用いることもできる。
In the pattern forming process of this semiconductor device, the polysiloxane portion formed by photo-oxidation with an ArF excimer laser has resistance to the above-mentioned plasma, while the polysilane film 36, which is the unexposed portion, is Etching is as easy as film 35. Polysilane film 3
6, although formed from trimethylsilane in this example, the addition to Jimechirushira emissions [(CH 3) 2 Si
Other alkylsilanes such as H 2 ] and tetramethylsilane [(CH 3 ) 4 Si] can also be used.

【0062】ここで述べたプロセスの重要な点は、プラ
ズマ重合で堆積したポリシラン膜36を光励起酸化する
ことによって潜像37を形成することにあり、特にポリ
シランのSi−Si結合を励起できる波長であれば、A
rFエキシマレーザ以外のエネルギー線を用いても良
い。そのような例としては、フッ素エキシマレーザ、電
子線、X線などが挙げられる。これらは、短波長リソグ
ラフィ用光源として期待され、開発中のものである。
An important point of the process described here is to form a latent image 37 by photoexcited oxidation of the polysilane film 36 deposited by plasma polymerization, and in particular, at a wavelength that can excite the Si—Si bond of the polysilane. If there is, A
Energy rays other than the rF excimer laser may be used. Such examples include a fluorine excimer laser, an electron beam, an X-ray, and the like. These are expected as light sources for short wavelength lithography and are under development.

【0063】なお、上記第2実施例のエッチング工程に
おいて他のガス系を用いることもできる。第2実施例の
図4(a)〜(d)を用いて説明する。
It should be noted that another gas system can be used in the etching step of the second embodiment. This will be described with reference to FIGS. 4A to 4D of the second embodiment.

【0064】即ち、n形シリコン基板31の上にゲート
酸化膜32と、その上にゲート電極となるポリサイド膜
35が形成されたものを用いる。この上にトリメチルシ
ラン〔(CH3 3 SiH〕を原料ガスとしたプラズマ
CVDによりポリシラン膜36を堆積させ、酸素雰囲気
下でArFエキシマレーザを用いて縮小投影露光を行
い、潜像37(ポリシロキサンからなる)を形成する。
That is, a gate oxide film 32 formed on an n-type silicon substrate 31 and a polycide film 35 serving as a gate electrode formed thereon are used. A polysilane film 36 is deposited thereon by plasma CVD using trimethylsilane [(CH 3 ) 3 SiH] as a source gas, and reduced projection exposure is performed using an ArF excimer laser in an oxygen atmosphere to form a latent image 37 (polysiloxane). Consisting of).

【0065】次に、上記第2実施例とは異なるエッチン
グ条件でエッチングを行う。すなわち、6フッ化硫黄と
酸素の混合ガスを用いたプラズマエッチングにより、ポ
リシラン膜36及びポリサイド膜35を連続してこの順
にエッチングを行って、ポリサイド電極TEGパターン
38を得る。
Next, etching is performed under etching conditions different from those in the second embodiment. That is, the polysilane film 36 and the polycide film 35 are successively etched in this order by plasma etching using a mixed gas of sulfur hexafluoride and oxygen to obtain a polycide electrode TEG pattern 38.

【0066】ここで、より具体的には、ポリシラン膜3
6とポリサイド膜35の連続エッチングは、6フッ化イ
オウ、酸素をそれぞれ40sccm、10sccm、r
fパワー200W、ガス圧力5mTorr、基板温度−
40℃で行う(オーバーエッチング量100%)。得ら
れた電極パターンを、SEM測長で評価したところ、
0.1μmのパターンが解像していた。
Here, more specifically, the polysilane film 3
6 and the polycide film 35 are continuously etched by sulfur hexafluoride and oxygen at 40 sccm, 10 sccm and r, respectively.
f power 200W, gas pressure 5mTorr, substrate temperature-
Performed at 40 ° C. (100% overetching). When the obtained electrode pattern was evaluated by SEM length measurement,
A 0.1 μm pattern was resolved.

【0067】このように構成することにより、第2実施
例と同様の効果が得られるが、ハロゲン系ガスとしてフ
ッ素以外も使用できるので、プロセスの実態に合わせて
条件を選択する余地がある。
With this configuration, the same effects as in the second embodiment can be obtained, but since other than fluorine can be used as the halogen-based gas, there is room for selecting conditions according to the actual conditions of the process.

【0068】次に、本発明の第3実施例について説明す
る。
Next, a third embodiment of the present invention will be described.

【0069】上記した本発明の半導体装置のパターン形
成プロセスは、他の金属加工にも適用することができ
る。即ち、LSIのアルミニウム、タングステン、銅等
の各種金属配線に対して適用した場合に効果がある。特
に、高速高集積のLSIで必要とされる微細な配線を得
るには、下地被加工金属に対するエッチング選択比を高
くする必要があり、現行の有機高分子からなるレジスト
に代えてケイ酸ガラスやポリシロキサンのような無機系
のマスクを使用する方がよい。第3実施例ではそのよう
な例について述べる。
The pattern forming process of the semiconductor device of the present invention described above can be applied to other metal working. That is, the present invention is effective when applied to various metal wirings such as aluminum, tungsten, and copper of LSI. In particular, in order to obtain the fine wiring required for high-speed and high-integration LSI, it is necessary to increase the etching selectivity with respect to the metal to be processed. It is better to use an inorganic mask such as polysiloxane. In the third embodiment, such an example will be described.

【0070】図5は本発明の第3実施例を示す半導体装
置のパターン形成工程断面図である。
FIG. 5 is a sectional view showing a pattern forming step of a semiconductor device according to a third embodiment of the present invention.

【0071】(1)まず、図5(a)に示すように、被
加工基板としてはシリコン基板41の上にシリコン熱酸
化膜42(7nm厚)と、その上にBPSG膜43
(0.7μm厚)及びアルミニウム膜44(0.6μm
厚)の積層構造が形成されたものを用いる。
(1) First, as shown in FIG. 5A, a silicon thermal oxide film 42 (7 nm thick) is formed on a silicon substrate 41 as a substrate to be processed, and a BPSG film 43 is formed thereon.
(0.7 μm thick) and the aluminum film 44 (0.6 μm
Thickness) is used.

【0072】(2)次いで、図5(b)に示すように、
この被加工基板を平行平板型プラズマ重合装置中に置
き、その上に上記第2実施例と同様にしてトリメチルシ
ラン〔(CH3 3 SiH)〕を原料ガスとしたトリメ
チルシランガス流量20sccm、rfパワー密度0.
12W/cm2 、ガス圧力50Paの条件下でポリシラ
ン膜45(プラズマ重合によって生成するもので、プラ
ズマCVD膜と同義である)を0.1μm形成する。
(2) Next, as shown in FIG.
The substrate to be processed is placed in a parallel plate type plasma polymerization apparatus, and a trimethylsilane gas flow rate of 20 sccm using trimethylsilane [(CH 3 ) 3 SiH)] as a raw material gas and an rf power are set thereon in the same manner as in the second embodiment. Density 0.
Under conditions of 12 W / cm 2 and gas pressure of 50 Pa, a polysilane film 45 (formed by plasma polymerization and having the same meaning as a plasma CVD film) is formed to a thickness of 0.1 μm.

【0073】(3)次に、図5(c)に示すように、こ
の基板を、その表面に酸素を流しながらArFエキシマ
レーザステッパ(縮小率1/5、開口率NA0.5)を
用いて、露光量200mJ/cm2 で縮小投影露光を行
ない、TEGパターンの潜像46を形成する。
(3) Next, as shown in FIG. 5 (c), the substrate was placed on an ArF excimer laser stepper (reduction ratio 1/5, aperture ratio NA 0.5) while flowing oxygen through the surface. Then, reduction projection exposure is performed at an exposure amount of 200 mJ / cm 2 to form a latent image 46 of a TEG pattern.

【0074】(4)次に、図5(d)に示すように、マ
グネトロンエッチング装置を用い、三臭化ホウ素を20
0sccm、rfパワー600W、ガス圧力0.1To
rrの条件下でポリシラン膜45及びアルミニウム膜4
4を連続してこの順にエッチングを行なって、アルミニ
ウム配線TEGパターン47を得る。(オーバーエッチ
ング量50%)得られたアルミニウム配線TEGパター
ン47をSEM測長機で観察したところ、0.30μm
の同パターンが解像していた。またこれを断面SEMで
見たところ、ほぼ垂直な断面形状であった。
(4) Next, as shown in FIG. 5D, boron tribromide is
0 sccm, rf power 600 W, gas pressure 0.1 To
rr conditions, the polysilane film 45 and the aluminum film 4
4 are successively etched in this order to obtain an aluminum wiring TEG pattern 47. (Overetching amount 50%) Observation of the obtained aluminum wiring TEG pattern 47 with a SEM length measuring machine revealed that it was 0.30 μm.
The same pattern was resolved. Further, when this was viewed with a cross-sectional SEM, the cross-sectional shape was almost vertical.

【0075】なお、上記第3実施例では、LSIのアル
ミニウム配線に対して適用した場合を述べているが、こ
の中でエッチング条件を変えた場合にも本発明の技術は
対応できる。
In the third embodiment, the case where the present invention is applied to the aluminum wiring of the LSI is described. However, the technique of the present invention can be applied to the case where the etching conditions are changed.

【0076】以下、図5を用いて説明する。Hereinafter, description will be made with reference to FIG.

【0077】図5(a)〜(d)に示すように、シリコ
ン基板41の上にシリコン熱酸化膜42と、その上にB
PSG膜43及びアルミニウム膜44の積層構造が形成
されたものを用いる。この被加工基板の上に上記第3実
施例と同様にして、トリメチルシラン〔(CH3 3
iH)〕を原料ガスとしたプラズマCVD(化学的気相
成長)によりポリシラン膜45を堆積させる。次に、酸
素雰囲気下でArFエキシマレーザを用いて縮小投影露
光を行い、潜像46を形成する。次に、塩素を用いたプ
ラズマエッチングにより、ポリシラン膜45及びアルミ
ニウム膜44を連続してこの順にエッチングを行って、
アルミニウム配線パターン47を得る。ここでは、より
具体的には、ECRプラズマエッチング装置を用い、塩
素100sccm、マイクロ波パワー300W、rfパ
ワー150W、ガス圧力2mTorr、基板温度−50
℃の条件下でポリシラン膜45及びアルミニウム膜44
を連続して、この順にエッチングを行って、アルミニウ
ム配線TEGパターン47を得る(オーバーエッチング
量100%)。得られたアルミニウム配線TEGパター
ン47をSEM測長機で観察したところ、0.30μm
の同パターンが解像していた。また、これを断面SEM
で見たところ、ほぼ垂直な断面形状であった。
As shown in FIGS. 5A to 5D, a silicon thermal oxide film 42 is formed on a silicon substrate 41 and a B
A film having a laminated structure of the PSG film 43 and the aluminum film 44 is used. Trimethylsilane [(CH 3 ) 3 S] is formed on the substrate to be processed in the same manner as in the third embodiment.
iH)] is used as a source gas to deposit a polysilane film 45 by plasma CVD (chemical vapor deposition). Next, reduction projection exposure is performed using an ArF excimer laser in an oxygen atmosphere to form a latent image 46. Next, the polysilane film 45 and the aluminum film 44 are successively etched in this order by plasma etching using chlorine.
An aluminum wiring pattern 47 is obtained. Here, more specifically, using an ECR plasma etching apparatus, chlorine 100 sccm, microwave power 300 W, rf power 150 W, gas pressure 2 mTorr, substrate temperature -50
Polysilane film 45 and aluminum film 44 under the condition of
Are successively performed in this order to obtain an aluminum wiring TEG pattern 47 (overetching amount 100%). When the obtained aluminum wiring TEG pattern 47 was observed with a SEM length measuring machine, it was found to be 0.30 μm
The same pattern was resolved. In addition, this is
As a result, the cross section was almost vertical.

【0078】以下、本発明の第4実施例について説明す
る。
Hereinafter, a fourth embodiment of the present invention will be described.

【0079】上記した第3実施例で述べた配線加工法
は、X線リソグラフィに用いるX線マスクの製造に対し
て適用しても効果がある。
The wiring processing method described in the third embodiment is also effective when applied to the manufacture of an X-ray mask used for X-ray lithography.

【0080】以下、本発明の第4実施例として、X線リ
ソグラフィに用いるX線マスクの製造について説明す
る。
Hereinafter, the manufacture of an X-ray mask used for X-ray lithography will be described as a fourth embodiment of the present invention.

【0081】図6は本発明の第4実施例を示す半導体装
置のパターン形成工程断面図である。
FIG. 6 is a sectional view showing a pattern forming step of a semiconductor device according to a fourth embodiment of the present invention.

【0082】(1)まず、図6(a)に示すように、被
加工基板としては、シリコン枠51(直径3インチ、厚
み2mmのシリコン基板中央を25mm角、エッチング
で抜いたもの)の上に、シリコン窒化膜52(2μm
厚)と、その上に熱処理済みの塗布ガラス膜53(0.
3μm厚)及びタングステン膜54(0.5μm厚)の
積層構造が形成されたものを用いる。
(1) First, as shown in FIG. 6A, a substrate to be processed is a silicon frame 51 (thickness of 25 mm square, the center of a silicon substrate having a diameter of 3 inches and a thickness of 2 mm being removed by etching). The silicon nitride film 52 (2 μm
Thickness) and a heat-treated coated glass film 53 (0.
A film having a laminated structure of 3 μm thick) and a tungsten film 54 (0.5 μm thick) is used.

【0083】(2)次に、図6(b)に示すように、こ
の被加工基板を平行平板型プラズマ重合装置中に置き、
その上に、第3実施例と同様にしてトリメチルシラン
〔(CH3 3 SiH〕を原料ガスとし、このトリメチ
ルシランガス流量20sccm、rfパワー密度0.1
2W/cm2 、ガス圧力50Paの条件でポリシラン膜
55(プラズマ重合によって生成するもので、プラズマ
CVD膜と同義である)を0.05μm形成する。
(2) Next, as shown in FIG. 6B, the substrate to be processed is placed in a parallel plate type plasma polymerization apparatus.
Further, trimethylsilane [(CH 3 ) 3 SiH] was used as a raw material gas in the same manner as in the third embodiment, the flow rate of the trimethylsilane gas was 20 sccm, and the rf power density was 0.1.
Under the conditions of 2 W / cm 2 and a gas pressure of 50 Pa, a polysilane film 55 (formed by plasma polymerization and synonymous with a plasma CVD film) having a thickness of 0.05 μm is formed.

【0084】(3)次に、図6(c)において、図7に
示すような、ガス導入系を備えたEB露光装置を用い
て、ガス導入ノズル61から基板表面に酸素ガス62を
流しながら、描画を行ない、潜像56を形成する。条件
としては、加速電圧30kV、酸素ガス流量5scc
m、試料室ベース圧力5×10-7Torr、露光量50
μC/cm2 である。
(3) Next, in FIG. 6 (c), an EB exposure apparatus equipped with a gas introduction system as shown in FIG. 7 is used to supply oxygen gas 62 from the gas introduction nozzle 61 to the substrate surface. , And a latent image 56 is formed. Conditions are as follows: acceleration voltage 30 kV, oxygen gas flow rate 5 scc
m, sample chamber base pressure 5 × 10 −7 Torr, exposure amount 50
μC / cm 2 .

【0085】(4)次に、図6(d)に示すように、マ
グネトロンエッチング装置を用い、塩素と酸素の流量そ
れぞれ20sccm、20sccm、圧力7mTor
r、rfパワー200Wの条件で、ポリシラン膜55及
びタングステン膜54を連続してこの順にエッチングを
行なって、X線吸収体パターン57を得る(オーバーエ
ッチング量100%)。得られたX線吸収体パターン5
7をSEM測長機で観察したところ、0.05μmのラ
インアンドスペースパターンが解像していた。また、こ
れを断面SEMで見たところ、ほぼ垂直な断面形状であ
った。
(4) Next, as shown in FIG. 6D, using a magnetron etching apparatus, the flow rates of chlorine and oxygen are respectively 20 sccm and 20 sccm, and the pressure is 7 mTorr.
The polysilane film 55 and the tungsten film 54 are successively etched in this order under the conditions of r and rf power of 200 W to obtain an X-ray absorber pattern 57 (overetching amount 100%). Obtained X-ray absorber pattern 5
When No. 7 was observed with a SEM length measuring apparatus, a 0.05 μm line and space pattern was resolved. When this was observed by a cross-sectional SEM, it was found to have a substantially vertical cross-sectional shape.

【0086】一般に、無機系マスクを用いるX線マスク
吸収体加工においては、図8に示すように、タングステ
ンのような重金属上でのEB露光では、入射電子がタン
グステン膜63で反射されてレジスト膜64の露光範囲
が、設計露光範囲65よりも近接効果による露光範囲6
6へと広がってしまうために解像性が低下してしまう。
このためレジスト膜64を薄膜化するか、多層レジスト
法などで解像性低下を防ぐ方法がとられる。
In general, in X-ray mask absorber processing using an inorganic mask, as shown in FIG. 8, in EB exposure on a heavy metal such as tungsten, incident electrons are reflected by a tungsten film 63 and a resist film is formed. The exposure range 64 is smaller than the design exposure range 65 by the proximity effect exposure range 6.
6, the resolution is reduced.
For this reason, a method of reducing the thickness of the resist film 64 or preventing a decrease in resolution by a multilayer resist method or the like is adopted.

【0087】この実施例でも、図9に示すように、散乱
電子による露光範囲の広がり、つまり、タングステン膜
70上のマスク形成範囲72よりも近接効果による露光
範囲73へと広がるが、マスク形成そのものは、酸素ガ
スに接するポリシラン膜の表面で起こるために、電子ビ
ームの入射時の断面のみに限定され、実質的に散乱電子
による影響はなく、極めて高い解像性を実現できる。7
1はレジスト膜である。
Also in this embodiment, as shown in FIG. 9, the exposure range by the scattered electrons is expanded, that is, the mask formation range 72 on the tungsten film 70 is expanded to the exposure range 73 by the proximity effect. Occurs on the surface of the polysilane film in contact with the oxygen gas, and is therefore limited only to the cross section at the time of incidence of the electron beam. There is substantially no effect of scattered electrons, and extremely high resolution can be realized. 7
1 is a resist film.

【0088】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
The present invention is not limited to the above-described embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0089】[0089]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
As described above, according to the present invention, the following effects can be obtained.

【0090】(A)本発明の半導体装置のパターン形成
方法によれば、パターンとなるポリゲルミロキサン膜が
光酸化により形成されるので、溶剤を使用するプロセス
と異なり本質的に膨潤は起こりえない。ポリゲルミロキ
サン膜は、プラズマに耐性を有し、一方、未露光部であ
るポリゲルマン膜は、下地のタングステン膜と同程度容
易にエッチングされる。また、ポリゲルマン膜の光励起
酸化は、ポリゲルマンのGe−Ge結合を励起できる波
長であれば、ArFエキシマレーザ以外のエネルギー線
を用いてもよい。さらに、ポリゲルミロキサン膜が発煙
硝酸に溶解することは、シリル化されたレジストが溶解
しないことと大きく異なり、プロセス上有利な点であ
る。
(A) According to the method for forming a pattern of a semiconductor device of the present invention, since a polygermyloxane film to be a pattern is formed by photo-oxidation, swelling can occur essentially unlike a process using a solvent. Absent. The polygermyloxane film is resistant to plasma, while the unexposed polygermane film is as easily etched as the underlying tungsten film. For the photoexcited oxidation of the polygermane film, an energy ray other than the ArF excimer laser may be used as long as the wavelength can excite the Ge—Ge bond of the polygermane. Furthermore, the fact that the polygermyloxane film dissolves in fuming nitric acid is significantly different from the fact that the silylated resist does not dissolve, and is an advantage in terms of process.

【0091】このように、ポリゲルマン膜の光酸化をパ
ターニングに利用しており、溶剤を使用するパターニン
グと異なり、本質的に膨潤を無くすことができ、0.1
μmの微細なパターンを形成することができる。
[0091] Thus, it utilizes the photooxidation of polygermane film patterning, unlike the patterning using a solvent, it is essentially score swelling without 0.1
A fine pattern of μm can be formed.

【0092】また、不要になったエッチングマスクであ
るポリゲルミロキサン膜を硫酸によって溶解除去でき
る。したがって、下地基板へのダメージを避けることが
でき、また、パーティクル等によるパターン不良の発生
を回避できる。
Further, the unnecessary polygel myloxane film as an etching mask can be dissolved and removed with sulfuric acid. Therefore, damage to the underlying substrate can be avoided, and occurrence of pattern defects due to particles or the like can be avoided.

【0093】(B−1)本発明の半導体装置のパターン
形成方法によれば、ArFエキシマレーザで光酸化され
てできた、ポリシロキサン部分はプラズマに耐性を有
し、一方、未露光部であるポリシラン膜は、下地のポリ
サイド膜と同程度容易にエッチングできる。
(B-1) According to the method for forming a pattern of a semiconductor device of the present invention, the polysiloxane portion formed by photo-oxidation with an ArF excimer laser has resistance to plasma, while it is an unexposed portion. The polysilane film can be etched as easily as the underlying polycide film.

【0094】このように、ArFエキシマレーザリソグ
ラフィで高解像性を得るために三層レジストプロセスを
採用する結果、工程数が増大する、という従来技術の問
題点を解決することができる。
As described above, the problem of the prior art that the number of steps is increased as a result of employing the three-layer resist process to obtain high resolution by ArF excimer laser lithography can be solved.

【0095】即ち、ポリシラン膜の形成とそのホトリソ
グラフィという従来と同じ2工程で潜像が形成できる。
マスクパターンの形成工程であるポリシラン膜のエッチ
ングと、その次のポリサイド構造のエッチングは連続と
なるので、被加工基板の加工工程まで含めても工程数は
同じである。
That is, a latent image can be formed in the same two steps of forming a polysilane film and photolithography thereof.
Since the etching of the polysilane film, which is the step of forming the mask pattern, and the etching of the subsequent polycide structure are continuous, the number of steps is the same even if the processing step of the substrate to be processed is included.

【0096】(B−2)本発明の半導体装置のパターン
形成方法によれば、無機系マスクを用いるエッチングプ
ロセスが工程数の増大なしに実現できる。
(B-2) According to the pattern forming method for a semiconductor device of the present invention, an etching process using an inorganic mask can be realized without increasing the number of steps.

【0097】無機系マスク、例えば、ノンドープシリカ
ガラスを用いる配線加工では、ノンドープシリカガラス
自体はパターン形成機能を持たないために、レジストマ
スクを用いてノンドープシリカガラスをエッチングする
ために、レジストマスクを用いる場合に比べ、工程数が
増大するのが通常であったが、本発明では、被加工基板
の加工工程まで含めても工程数の増大はない。
In wiring processing using an inorganic mask, for example, non-doped silica glass, since the non-doped silica glass itself does not have a pattern forming function, a resist mask is used to etch the non-doped silica glass using the resist mask. In general, the number of steps increases as compared with the case. However, in the present invention, the number of steps does not increase even if the processing steps of the substrate to be processed are included.

【0098】(B−3)本発明の半導体装置のパターン
形成方法によれば、特に、無機系マスクを用いるX線マ
スク吸収体加工においては、上記(B−2)と同様の効
果を奏することができる。
(B-3) According to the method for forming a pattern of a semiconductor device of the present invention, in particular, in the processing of an X-ray mask absorber using an inorganic mask, the same effect as (B-2) can be obtained. Can be.

【0099】更に、極めて高い解像性を実現できる。Further, extremely high resolution can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す半導体装置のパター
ン形成工程断面図である。
FIG. 1 is a cross-sectional view showing a pattern forming step of a semiconductor device according to a first embodiment of the present invention.

【図2】従来の第1の半導体装置のパターン形成工程断
面図である。
FIG. 2 is a cross-sectional view of a pattern forming step of a conventional first semiconductor device.

【図3】従来の第2の半導体装置のパターン形成工程断
面図である。
FIG. 3 is a cross-sectional view of a pattern forming step of a second conventional semiconductor device.

【図4】本発明の第2実施例を示す半導体装置のパター
ン形成工程断面図である。
FIG. 4 is a sectional view showing a pattern forming step of a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3実施例を示す半導体装置のパター
ン形成工程断面図である。
FIG. 5 is a sectional view showing a pattern forming step of a semiconductor device according to a third embodiment of the present invention.

【図6】本発明の第4実施例を示す半導体装置のパター
ン形成工程断面図である。
FIG. 6 is a sectional view showing a pattern forming step of a semiconductor device according to a fourth embodiment of the present invention.

【図7】本発明の第4実施例を示すガス導入系を備えた
EB露光装置を用いて、ガス導入ノズルから基板表面に
酸素ガスを流しながら描画を行ない、潜像を形成する工
程を示す図である。
FIG. 7 shows a process of forming a latent image by drawing while using an EB exposure apparatus having a gas introduction system according to a fourth embodiment of the present invention and flowing an oxygen gas from a gas introduction nozzle to a substrate surface. FIG.

【図8】従来のタングステンのような重金属上でのEB
露光状態を示す図である。
FIG. 8 shows a conventional EB on a heavy metal such as tungsten.
It is a figure showing an exposure state.

【図9】本発明の第4実施例を示すタングステンのよう
な重金属上でのEB露光状態を示す図である。
FIG. 9 is a view showing an EB exposure state on a heavy metal such as tungsten according to a fourth embodiment of the present invention.

【符号の説明】 1,31,41 シリコン基板 2 シリコン酸化膜 3,54,63,70 タングステン膜 4 ポリゲルマン膜 5 ポリゲルミロキサン膜(潜像) 6 タングステンパターン 32 ゲート酸化膜 33 ポリシリコン膜 34 タングステンシリサイド膜 35 積層構造(ポリサイド構造) 36,45,55 ポリシラン膜 37,46,56 潜像 38 ポリサイド電極TEGパターン 42 シリコン熱酸化膜 43 BPSG膜 44 アルミニウム膜 47 アルミニウム配線TEGパターン 51 シリコン枠 52 シリコン窒化膜 53 塗布ガラス膜 57 X線吸収体パターン 61 ガス導入ノズル 62 酸素ガス64,71 レジスト膜65 設計露光範囲 66,73 近接効果による露光範囲 72 マスク形成範囲 73 露光範囲[EXPLANATION OF SYMBOLS] 2 1,31,41 silicon substrate 2 second silicon oxide film 2 3,54, 63, 70 tungsten film 2 4 polygermanes film 2 5 poly gel Milo hexane film (latent) 2 6 tungsten pattern 32 gate Oxide film 33 Polysilicon film 34 Tungsten silicide film 35 Stacked structure (polycide structure) 36, 45, 55 Polysilane film 37, 46, 56 Latent image 38 Polycide electrode TEG pattern 42 Silicon thermal oxide film 43 BPSG film 44 Aluminum film 47 Aluminum wiring TEG pattern 51 Silicon frame 52 Silicon nitride film 53 Coated glass film 57 X-ray absorber pattern 61 Gas introduction nozzle 62 Oxygen gas 64, 71 Resist film 65 Design exposure range 66, 73 Exposure range by proximity effect 72 Mask formation range 73 Exposure range

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/30 569H (58)調査した分野(Int.Cl.7,DB名) H01L 21/3213 H01L 21/3205 H01L 21/321 H01L 21/768 H01L 21/027 H01L 21/302 G03F 1/16 G03F 7/075 511 G03F 7/26 511 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 identification code FI H01L 21/30 569H (58) Investigated field (Int.Cl. 7 , DB name) H01L 21/3213 H01L 21/3205 H01L 21 / 321 H01L 21/768 H01L 21/027 H01L 21/302 G03F 1/16 G03F 7/075 511 G03F 7/26 511

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】(a)ゲルマン、モノアルキルゲルマン、
ジアルキルゲルマン、トリアルキルゲルマン又はテトラ
アルキルゲルマンの中から選ばれたゲルマン類を原料ガ
スとするプラズマ気相成長法によって被加工基板上にポ
リゲルマン膜を堆積する工程と、 (b)前記ポリゲルマン膜に対して、酸素を含む雰囲気
の下でArFエキシマレーザ、電子線又はX線によって
露光を行って潜像を形成する工程と、 (c)ハロゲン系ガスを用いたドライエッチングを
、未露光部である前記ポリゲルマン膜および前記未露
光部のポリゲルマンに対応する前記被加工基板部分を
去する工程と、 を含む ことを特徴とする半導体装置のパターン形成方
法。
(1) Germanium, monoalkylgermane,
Dialkylgermane, trialkylgermane or tetra
Germanic materials selected from alkyl germanes as raw materials
By plasma vapor deposition method to scan depositing a polygermane film on the work board, (b) the relative polygermanes film, ArF excimer laser under an atmosphere containing oxygen, an electron beam or X lines forming a latent image is subjected to exposure by a line, a dry etching using (c) a halogen-containing gas
There, the polygermanes film and the unexposed a unexposed part
The pattern formation method of a semiconductor device which comprises the steps of dividing <br/> removed by the substrate to be processed portion corresponding to polygermanes light unit.
【請求項2】(a)被加工基板上にポリゲルマン膜を堆
積する工程と、 (b)前記ポリゲルマン膜に対して、酸素を含む雰囲気
の下でArFエキシマレーザ、電子線又はX線によって
露光を行って潜像を形成する工程と、 (c) 塩素、臭素、塩化物又は臭化物のいずれか1種
または2種以上の混合物からなるハロゲン系ガスを用
いたドライエッチングを行い、未露光部である前記ポリ
ゲルマン膜および前記未露光部のポリゲルマン膜に対応
する前記被加工基板部分を除去する工程と、 を含む ことを特徴とする半導体装置のパターン形成方
法。
(A) depositing a polygermane film on a substrate to be processed;
And (b) an atmosphere containing oxygen with respect to the polygermane film.
By ArF excimer laser, electron beam or X-ray under
Use a step of forming a latent image is subjected to exposure, chlorine, bromine, a halogen-based gas consisting of any one such <br/> or a mixture of two or more kinds of chloride or bromide (c)
Dry etching, and
Compatible with germane film and polygermane film in the unexposed area
The pattern formation method of a semiconductor device which comprises a step of removing the workpiece substrate portion, the to.
【請求項3】 請求項1または2記載の半導体装置のパ
ターン形成法において、前記露光済みのポリゲルマン膜
を、硝酸、硫酸、硫酸と過酸化水素水の化合物の1種
または2種以上の混酸により除去することを特徴とす
る半導体装置のパターン形成方法。
3. A pattern formation method of a semiconductor device according to claim 1 or 2 wherein, prior Symbol exposure light already polygermane film
The nitric acid, sulfuric acid, pattern formation method of a semiconductor device, and removing by one class <br/> or two kinds or more mixed acid of a compound of sulfuric acid and hydrogen peroxide.
【請求項4】(a)シラン、モノアルキルシラン、ジア
ルキルシラン、トリアルキルシランま たはテトラアルキ
ルシランの中から選ばれたシラン類を原料ガスとするプ
ラズマ気相成長法によって被加工基板上にポリシラン膜
を堆積する工程と、 (b)前記ポリシラン膜に対して、酸素を含む雰囲気の
下でArFエキシマレーザ、電子線又はX線によって露
光を行って潜像を形成する工程と、 (c)ハロゲン系ガスを用いたドライエッチングを行
い、未露光部である前記ポリシラン膜および前記未露光
部のポリシラン膜に対応する前記被加工基板部分を除去
する工程と、含むことを特徴とする半導体装置のパターン形成方
法。
(A) silane, monoalkylsilane, dia
Rukirushiran, Toriarukirushiranma other Tetoraaruki
Using silanes selected from
Been depositing a polysilane film on the work board by plasma vapor deposition, relative to (b) the polysilane layer, ArF excimer laser under an atmosphere containing oxygen, the exposure by an electron beam or X-ray forming a latent image Te, by dry etching using (c) a halogen-based gas, the polysilane film and the unexposed a unexposed part
Of the substrate to be processed corresponding to a part of the polysilane film is removed.
The pattern formation method of a semiconductor device which comprises the steps, a to.
【請求項5】 請求項記載の半導体装置のパターン形
成方法において、前記ハロゲン系ガスが塩素、臭素、塩
化物、フッ化物又は臭化物のいずれか1種又は2種
以上の混合物であることを特徴とする半導体装置のパタ
ーン形成方法。
5. A pattern forming method of a semiconductor device according to claim 4, wherein the halogen-based gas is a chlorine, bromine, chloride, 1 kinds either fluoride or bromide or 2 kinds <br/> more A method for forming a pattern of a semiconductor device, comprising a mixture.
JP12477095A 1995-05-24 1995-05-24 Semiconductor device pattern forming method Expired - Fee Related JP3258199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12477095A JP3258199B2 (en) 1995-05-24 1995-05-24 Semiconductor device pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12477095A JP3258199B2 (en) 1995-05-24 1995-05-24 Semiconductor device pattern forming method

Publications (2)

Publication Number Publication Date
JPH08316237A JPH08316237A (en) 1996-11-29
JP3258199B2 true JP3258199B2 (en) 2002-02-18

Family

ID=14893692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12477095A Expired - Fee Related JP3258199B2 (en) 1995-05-24 1995-05-24 Semiconductor device pattern forming method

Country Status (1)

Country Link
JP (1) JP3258199B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176993B2 (en) 1997-02-06 2007-02-13 Semiconductor Energy Laboratory Co., Ltd. Reflection type display device using a light shading film with a light shading material evenly dispersed throughout

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113039486B (en) 2018-11-14 2024-11-12 朗姆研究公司 Method for making hard mask that can be used in next generation photolithography
US12211691B2 (en) 2018-12-20 2025-01-28 Lam Research Corporation Dry development of resists
TWI837391B (en) 2019-06-26 2024-04-01 美商蘭姆研究公司 Photoresist development with halide chemistries
SG11202108851RA (en) 2020-01-15 2021-09-29 Lam Res Corp Underlayer for photoresist adhesion and dose reduction
EP4078292A4 (en) 2020-07-07 2023-11-22 Lam Research Corporation INTEGRATED DRY PROCESSES FOR PHOTORESIN PATTERNING BY RADIATION
US20230107357A1 (en) 2020-11-13 2023-04-06 Lam Research Corporation Process tool for dry removal of photoresist
JP7681106B2 (en) 2020-12-08 2025-05-21 ラム リサーチ コーポレーション Photoresist development with organic vapors.
KR102725782B1 (en) 2022-07-01 2024-11-05 램 리써치 코포레이션 Cyclic phenomenon of metal oxide-based photoresists for etch stop deterrence
US12474640B2 (en) 2023-03-17 2025-11-18 Lam Research Corporation Integration of dry development and etch processes for EUV patterning in a single process chamber
JP7852072B2 (en) 2023-07-27 2026-04-27 ラム リサーチ コーポレーション All-in-one dry developer for metal-containing photoresists

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176993B2 (en) 1997-02-06 2007-02-13 Semiconductor Energy Laboratory Co., Ltd. Reflection type display device using a light shading film with a light shading material evenly dispersed throughout

Also Published As

Publication number Publication date
JPH08316237A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
US20220367186A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
US6291137B1 (en) Sidewall formation for sidewall patterning of sub 100 nm structures
US7482280B2 (en) Method for forming a lithography pattern
US7078351B2 (en) Photoresist intensive patterning and processing
US6020269A (en) Ultra-thin resist and nitride/oxide hard mask for metal etch
KR100495960B1 (en) Semiconductor device and semiconductor device manufacturing method
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP3003657B2 (en) Method for manufacturing semiconductor device
US20220181153A1 (en) Defect Correction on Metal Resists
KR20020071843A (en) Silylation method for reducing critical dimension loss and resist loss
US6306560B1 (en) Ultra-thin resist and SiON/oxide hard mask for metal etch
JP3258199B2 (en) Semiconductor device pattern forming method
US6171763B1 (en) Ultra-thin resist and oxide/nitride hard mask for metal etch
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
KR100546337B1 (en) Fabrication method of dual damascene interconnections of microelectronics device using hybrid low k material and carbon free inorganic filler
JP4994566B2 (en) Manufacturing method of dual damascene wiring of microelectronic device using hybrid type low dielectric constant material and inorganic filler not containing carbon
KR20040030501A (en) Fabrication of structures of metal/semiconductor compound by x-ray/euv projection lithography
KR102910439B1 (en) High quantum efficiency dry resists for low exposure dose EUV radiation
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
JP2001326173A (en) Pattern formation method
JPH10189731A (en) Contact hole formation method
TWI873630B (en) Method for forming a resist pattern
TWI920179B (en) Defect correction on metal resists
JP2001176788A (en) Pattern forming method and semiconductor device
JP2930971B2 (en) Pattern formation method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091207

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees