JP3260010B2 - 電荷結合装置 - Google Patents
電荷結合装置Info
- Publication number
- JP3260010B2 JP3260010B2 JP16203693A JP16203693A JP3260010B2 JP 3260010 B2 JP3260010 B2 JP 3260010B2 JP 16203693 A JP16203693 A JP 16203693A JP 16203693 A JP16203693 A JP 16203693A JP 3260010 B2 JP3260010 B2 JP 3260010B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- phase
- electrode
- charge transfer
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体を用いた電荷
結合装置に係るものである。
結合装置に係るものである。
【０００２】
【従来の技術】半導体メモリは、記憶状態からＲＡＭ
（Random Access Memory）とＳＡＭ（Sequential Acces
s Memory）とに大きく分類され、これらは原理的に記憶
動作からＲＷＭ（Read Write Memory）及びＲＯＭ（Rea
d Only Memory）に分けられ、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものを不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものを揮発性メモリと呼んでいる。
（Random Access Memory）とＳＡＭ（Sequential Acces
s Memory）とに大きく分類され、これらは原理的に記憶
動作からＲＷＭ（Read Write Memory）及びＲＯＭ（Rea
d Only Memory）に分けられ、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものを不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものを揮発性メモリと呼んでいる。
【０００３】このうち、ＲＷＭであるＲＡＭを一般に
「ＲＡＭ」と呼んでおり、この「ＲＡＭ」は、駆動手段
からさらにスタティックＲＡＭ（ＳＲＡＭ）とダイナミ
ックＲＡＭ（ＤＲＡＭ）とに分けられる。ＳＲＡＭはフ
リップ・フロップ回路によって構成されており、構造が
複雑なため集積度を大きくすることが困難な反面、記憶
状態の保持を小電力で行うことができるため消費電力が
小さいと共に書き込み／読み出し動作が速いという特長
がある。
「ＲＡＭ」と呼んでおり、この「ＲＡＭ」は、駆動手段
からさらにスタティックＲＡＭ（ＳＲＡＭ）とダイナミ
ックＲＡＭ（ＤＲＡＭ）とに分けられる。ＳＲＡＭはフ
リップ・フロップ回路によって構成されており、構造が
複雑なため集積度を大きくすることが困難な反面、記憶
状態の保持を小電力で行うことができるため消費電力が
小さいと共に書き込み／読み出し動作が速いという特長
がある。
【０００４】これに対して、ＤＲＡＭは記憶部であるキ
ャパシタとこの記憶部を制御する能動部であるトランジ
スタによって構成されており、キャパシタに蓄えられた
電荷を維持するためにリフレッシュと呼ばれる更新動作
が必要であるため、消費電力が比較的大きいという欠点
がある反面、メモリセルの構造が単純なため、集積度を
大きくすることができるという特長があり、コンピュー
タの主記憶装置として広く用いられている。
ャパシタとこの記憶部を制御する能動部であるトランジ
スタによって構成されており、キャパシタに蓄えられた
電荷を維持するためにリフレッシュと呼ばれる更新動作
が必要であるため、消費電力が比較的大きいという欠点
がある反面、メモリセルの構造が単純なため、集積度を
大きくすることができるという特長があり、コンピュー
タの主記憶装置として広く用いられている。
【０００５】一方、記憶維持に電力を必要としない不揮
発性メモリであるＲＯＭには、製造段階で情報が書き込
まれるマスクＲＯＭと使用者が後から情報を書き込むこ
とができるＰＲＯＭ（Programable ROM）がある。この
ＰＲＯＭには、書き込みは電気的に行い、消去は紫外線
を照射して一括して消去するＥＰＲＯＭ（UV-Erasable
PROM）及び電気的に書き込み／消去を行うＥＥＰＲＯＭ
（Eletrically-Erasable PROM）がある。
発性メモリであるＲＯＭには、製造段階で情報が書き込
まれるマスクＲＯＭと使用者が後から情報を書き込むこ
とができるＰＲＯＭ（Programable ROM）がある。この
ＰＲＯＭには、書き込みは電気的に行い、消去は紫外線
を照射して一括して消去するＥＰＲＯＭ（UV-Erasable
PROM）及び電気的に書き込み／消去を行うＥＥＰＲＯＭ
（Eletrically-Erasable PROM）がある。
【０００６】コンピュータ等の内部記憶装置として用い
られる半導体記憶装置には、コンピュータの動作の必要
上ランダムアクセサリメモリであるＲＯＭあるいはＤＲ
ＡＭが用いられており、シーケンシャルアクセスメモリ
は用いられていない。しかし、近年音声信号あるいは映
像信号をディジタル化して半導体メモリに収納すること
がテレビジョン、留守番電話器あるいはファクシミリ装
置において行われており、書き込み読み出しの制御が簡
単なこともあって、これらの装置の記憶装置としてシー
ケンシャルアクセスメモリが用いられている。
られる半導体記憶装置には、コンピュータの動作の必要
上ランダムアクセサリメモリであるＲＯＭあるいはＤＲ
ＡＭが用いられており、シーケンシャルアクセスメモリ
は用いられていない。しかし、近年音声信号あるいは映
像信号をディジタル化して半導体メモリに収納すること
がテレビジョン、留守番電話器あるいはファクシミリ装
置において行われており、書き込み読み出しの制御が簡
単なこともあって、これらの装置の記憶装置としてシー
ケンシャルアクセスメモリが用いられている。
【０００７】ところで、電荷を蓄積する記憶動作が可能
であり、蓄積された電荷を順次転送して読み出すことが
できる半導体装置として電荷結合素子（ＣＣＤ：Charge
Coupled Device）が知られている。このＣＣＤは主と
してファクシミリ装置あるいはビデオカメラにおいて、
光により書き込まれた線状あるいは面状のデータを順次
読み出すことによりファクシミリ信号あるいはビデオ信
号に変換することに用いられている。
であり、蓄積された電荷を順次転送して読み出すことが
できる半導体装置として電荷結合素子（ＣＣＤ：Charge
Coupled Device）が知られている。このＣＣＤは主と
してファクシミリ装置あるいはビデオカメラにおいて、
光により書き込まれた線状あるいは面状のデータを順次
読み出すことによりファクシミリ信号あるいはビデオ信
号に変換することに用いられている。
【０００８】図１（ａ）に素子が線状に配列されたＣＣ
Ｄの一般的な構造及び電気的接続関係を示す。ＣＣＤに
用いる半導体単結晶基板は原理的にはＰ型のもの及びＮ
型のものがいずれも使用可能であるが、転送するキャリ
アとしては電子を利用するほうが好都合なため、電子を
使用し易いＰ型の単結晶基板を使用することが多い。し
たがって、ここに示すＣＣＤもＰ型の基板を用いたもの
である。
Ｄの一般的な構造及び電気的接続関係を示す。ＣＣＤに
用いる半導体単結晶基板は原理的にはＰ型のもの及びＮ
型のものがいずれも使用可能であるが、転送するキャリ
アとしては電子を利用するほうが好都合なため、電子を
使用し易いＰ型の単結晶基板を使用することが多い。し
たがって、ここに示すＣＣＤもＰ型の基板を用いたもの
である。
【０００９】多数のゲート電極を有するＭＯＳＦＥＴで
あるＣＣＤは、Ｐ型シリコン基板１の表面にｎ+ソース
領域２及びｎ+ドレイン領域３が形成され、シリコン基
板１の全体を覆って酸化シリコンからなるゲート絶縁膜
４が形成され、その上にソース電極Ｓ、入力ゲート電極
ＧI、電荷転送ゲート電極Ｇ1，Ｇ2，Ｇ3・・・及び出力
ゲート電極ＧO、リセット電極ＲS及びドレイン電極Ｄが
１列に配置されている。
あるＣＣＤは、Ｐ型シリコン基板１の表面にｎ+ソース
領域２及びｎ+ドレイン領域３が形成され、シリコン基
板１の全体を覆って酸化シリコンからなるゲート絶縁膜
４が形成され、その上にソース電極Ｓ、入力ゲート電極
ＧI、電荷転送ゲート電極Ｇ1，Ｇ2，Ｇ3・・・及び出力
ゲート電極ＧO、リセット電極ＲS及びドレイン電極Ｄが
１列に配置されている。
【００１０】これらの電極のうちソース電極Ｓ及びドレ
イン電極Ｄは酸化シリコン絶縁膜を介することなくＰ型
シリコン基板１上に直接に形成されている。また、Ｐ型
シリコン基板の表面のソース電極Ｓと入力ゲート電極Ｇ
Iとの間にはｎ+ソース領域２が、リセット電極ＲSとド
レイン電極Ｄとの間にはｎ+ドレイン領域３が設けられ
ている。また、出力ゲート電極ＧOとリセット電極ＲSと
の間には同様にｎ+の浮遊拡散層５が設けられている。
イン電極Ｄは酸化シリコン絶縁膜を介することなくＰ型
シリコン基板１上に直接に形成されている。また、Ｐ型
シリコン基板の表面のソース電極Ｓと入力ゲート電極Ｇ
Iとの間にはｎ+ソース領域２が、リセット電極ＲSとド
レイン電極Ｄとの間にはｎ+ドレイン領域３が設けられ
ている。また、出力ゲート電極ＧOとリセット電極ＲSと
の間には同様にｎ+の浮遊拡散層５が設けられている。
【００１１】ＣＣＤのソース電極Ｓは接地され、ドレイ
ン電極Ｄは正電源に接続されている。また、電荷転送ゲ
ート電極は３つのグループに分けられ、電荷転送ゲート
電極Ｇ１，Ｇ４，Ｇ７・・・が第１相のグループΦ１と
され、電荷転送ゲート電極Ｇ２，Ｇ５，Ｇ８・・・が第
２相のグループΦ２とされ、電荷転送ゲート電極Ｇ３，
Ｇ６，Ｇ９・・・が第３相のグループΦ３とされてい
る。そして、入力ゲート電極ＧIが入力信号源に、出力
ゲート電極ＧOが出力負荷に接続されている。
ン電極Ｄは正電源に接続されている。また、電荷転送ゲ
ート電極は３つのグループに分けられ、電荷転送ゲート
電極Ｇ１，Ｇ４，Ｇ７・・・が第１相のグループΦ１と
され、電荷転送ゲート電極Ｇ２，Ｇ５，Ｇ８・・・が第
２相のグループΦ２とされ、電荷転送ゲート電極Ｇ３，
Ｇ６，Ｇ９・・・が第３相のグループΦ３とされてい
る。そして、入力ゲート電極ＧIが入力信号源に、出力
ゲート電極ＧOが出力負荷に接続されている。
【００１２】このように構成され電気的接続がなされた
（ａ）に示したＣＣＤの各電荷転送ゲート電極のグルー
プに印加される電圧波形を（ｂ）に示す。第１相のグル
ープΦ１にはφ１の波形のクロックパルスが、第２相の
グループΦ２にはφ２の波形のクロックパルスが、第３
相のグループΦ３にはφ３の波形のクロックパルスが印
加されるが、これらのクロックパルスは第１相のグルー
プΦ１，第２相のグループΦ２，第３相のグループΦ３
に順番に印加される。入力ゲート電極Ｇ１に図に示した
ようなパルス電圧により電気的にあるいは光学的に電子
が注入され、各グループに上記クロックパルスが印加さ
れるとクロックパルスによって形成される破線で示した
ポテンシャルの井戸の移動に従って注入された電子が転
送される。
（ａ）に示したＣＣＤの各電荷転送ゲート電極のグルー
プに印加される電圧波形を（ｂ）に示す。第１相のグル
ープΦ１にはφ１の波形のクロックパルスが、第２相の
グループΦ２にはφ２の波形のクロックパルスが、第３
相のグループΦ３にはφ３の波形のクロックパルスが印
加されるが、これらのクロックパルスは第１相のグルー
プΦ１，第２相のグループΦ２，第３相のグループΦ３
に順番に印加される。入力ゲート電極Ｇ１に図に示した
ようなパルス電圧により電気的にあるいは光学的に電子
が注入され、各グループに上記クロックパルスが印加さ
れるとクロックパルスによって形成される破線で示した
ポテンシャルの井戸の移動に従って注入された電子が転
送される。
【００１３】このような構成のＣＣＤにおいて入力ゲー
ト電極Ｇ1に注入された電子は次第にＰ型シリコン基板
１中に拡散して失われる。そのため、注入された電荷を
保存しておくことができない。注入電荷の保存をするた
めに入力ゲートとシリコン基板との間のゲート絶縁膜に
加えて例えばＳｉＮxからなる誘電体層を形成すること
も考えられるが、注入された電荷の保存時間を大幅に大
きくすることはできない。そのため、前に述べたように
シーケンシャルアクセスが適したデータである音声信号
あるいは映像信号を保存しておくためには、データ処理
装置としてのＣＣＤの他にシーケンシャルアクセスが可
能な記憶装置が必要である。
ト電極Ｇ1に注入された電子は次第にＰ型シリコン基板
１中に拡散して失われる。そのため、注入された電荷を
保存しておくことができない。注入電荷の保存をするた
めに入力ゲートとシリコン基板との間のゲート絶縁膜に
加えて例えばＳｉＮxからなる誘電体層を形成すること
も考えられるが、注入された電荷の保存時間を大幅に大
きくすることはできない。そのため、前に述べたように
シーケンシャルアクセスが適したデータである音声信号
あるいは映像信号を保存しておくためには、データ処理
装置としてのＣＣＤの他にシーケンシャルアクセスが可
能な記憶装置が必要である。
【００１４】ところで、近年、ＤＲＡＭ中でＭＯＳ電界
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＮxに代
えて強誘電体薄膜を用い、この強誘電体を分極させるこ
とによって記憶動作を行わせるＲＡＭは、ＦＲＡＭ（Fe
rroelectric ＲＡＭ）と呼ばれ、ＲＡＭでありながら記
憶維持に電力を要しないため不揮発性であること、構造
が単純なため集積化に適していること、低電圧駆動が可
能であること、書き込み動作に要する時間が２４０ｎｓ
〜５００ｎｓとＥＰＲＯＭと比較して短いことから、Ｓ
ＲＡＭあるいはＨＤＤに代わる記憶装置として注目され
ている。
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＮxに代
えて強誘電体薄膜を用い、この強誘電体を分極させるこ
とによって記憶動作を行わせるＲＡＭは、ＦＲＡＭ（Fe
rroelectric ＲＡＭ）と呼ばれ、ＲＡＭでありながら記
憶維持に電力を要しないため不揮発性であること、構造
が単純なため集積化に適していること、低電圧駆動が可
能であること、書き込み動作に要する時間が２４０ｎｓ
〜５００ｎｓとＥＰＲＯＭと比較して短いことから、Ｓ
ＲＡＭあるいはＨＤＤに代わる記憶装置として注目され
ている。
【００１５】
【発明の概要】本発明は、このような事情に鑑みてなさ
れたものであり、シーケンシャルデータ処理装置である
ＣＣＤを用いてシーケンシャルデータの記憶動作を行わ
せることにより、装置全体の部品点数を減少させること
を目的とする。この目的を達成するために、本発明に係
るＣＣＤは入力ゲート電極とＰ型シリコン基板との間の
ゲート絶縁膜を強誘電体を用いて構成したものである。
このように構成することにより、入力ゲート電極に注入
された電荷を長時間保存しておくことが可能になる。
れたものであり、シーケンシャルデータ処理装置である
ＣＣＤを用いてシーケンシャルデータの記憶動作を行わ
せることにより、装置全体の部品点数を減少させること
を目的とする。この目的を達成するために、本発明に係
るＣＣＤは入力ゲート電極とＰ型シリコン基板との間の
ゲート絶縁膜を強誘電体を用いて構成したものである。
このように構成することにより、入力ゲート電極に注入
された電荷を長時間保存しておくことが可能になる。
【００１６】
【実施例】図を用いて本願発明の実施例を説明する。図
２に示したのは本願発明に係る強誘電体電荷転送装置の
第１実施例である。この第１実施例の強誘電体電荷転送
装置は、図１に示した従来例の電荷転送装置と同様に、
多数のゲート電極を有するＭＯＳＦＥＴで構成されてお
り、Ｐ型シリコン基板１の表面に形成された酸化シリコ
ンからなるゲート絶縁膜２の上にソース電極Ｓ、電荷転
送ゲート電極Ｇ１，Ｇ２，Ｇ３・・・及び出力ゲート電
極ＧO （図示せず）、リセット電極ＲS （図示せず）及び
ドレイン電極Ｄ（図示せず）が１列に配置されている。
入力ゲート電極ＧI に代えて制御ゲート電極ＧCがソース
電極Ｓと電荷転送ゲート電極Ｇ１との間に配置されてい
るが、この制御ゲート電極ＧCは従来例の入力ゲート電
極ＧIと異なり、ゲート絶縁膜２の上に直接ではなくゲ
ート絶縁膜の上に形成された強誘電体膜６を介して形成
されている。
２に示したのは本願発明に係る強誘電体電荷転送装置の
第１実施例である。この第１実施例の強誘電体電荷転送
装置は、図１に示した従来例の電荷転送装置と同様に、
多数のゲート電極を有するＭＯＳＦＥＴで構成されてお
り、Ｐ型シリコン基板１の表面に形成された酸化シリコ
ンからなるゲート絶縁膜２の上にソース電極Ｓ、電荷転
送ゲート電極Ｇ１，Ｇ２，Ｇ３・・・及び出力ゲート電
極ＧO （図示せず）、リセット電極ＲS （図示せず）及び
ドレイン電極Ｄ（図示せず）が１列に配置されている。
入力ゲート電極ＧI に代えて制御ゲート電極ＧCがソース
電極Ｓと電荷転送ゲート電極Ｇ１との間に配置されてい
るが、この制御ゲート電極ＧCは従来例の入力ゲート電
極ＧIと異なり、ゲート絶縁膜２の上に直接ではなくゲ
ート絶縁膜の上に形成された強誘電体膜６を介して形成
されている。
【００１７】また、ソース電極Ｓ及びドレイン電極Ｄは
酸化シリコン絶縁膜を介することなくＰ型シリコン基板
１上に直接に形成されている。また、Ｐ型シリコン基板
の表面のソース電極Ｓと入力ゲート電極ＧCとの間には
ｎ+ソース領域２が、図示しないリセット電極とドレイ
ン電極との間にはｎ+ドレイン領域が設けられている。
また、出力ゲート電極ＧOとリセット電極ＲSとの間には
同様にｎ+の浮遊拡散層４が設けられている。
酸化シリコン絶縁膜を介することなくＰ型シリコン基板
１上に直接に形成されている。また、Ｐ型シリコン基板
の表面のソース電極Ｓと入力ゲート電極ＧCとの間には
ｎ+ソース領域２が、図示しないリセット電極とドレイ
ン電極との間にはｎ+ドレイン領域が設けられている。
また、出力ゲート電極ＧOとリセット電極ＲSとの間には
同様にｎ+の浮遊拡散層４が設けられている。
【００１８】ＣＣＤのソース電極Ｓは接地され、ドレイ
ン電極Ｄは正電源に接続されている。また、電荷転送ゲ
ート電極は３つのグループに分けられ、電荷転送ゲート
電極Ｇ１，Ｇ４，Ｇ７・・・が第１相のグループΦ１と
され、電荷転送ゲート電極Ｇ２，Ｇ５，Ｇ８・・・が第
２相のグループΦ２とされ、電荷転送ゲート電極Ｇ３，
Ｇ６，Ｇ９・・・が第３相のグループΦ３とされてい
る。そして、入力ゲート電極ＧCが制御信号源に、出力
ゲート電極が出力負荷に接続されている。
ン電極Ｄは正電源に接続されている。また、電荷転送ゲ
ート電極は３つのグループに分けられ、電荷転送ゲート
電極Ｇ１，Ｇ４，Ｇ７・・・が第１相のグループΦ１と
され、電荷転送ゲート電極Ｇ２，Ｇ５，Ｇ８・・・が第
２相のグループΦ２とされ、電荷転送ゲート電極Ｇ３，
Ｇ６，Ｇ９・・・が第３相のグループΦ３とされてい
る。そして、入力ゲート電極ＧCが制御信号源に、出力
ゲート電極が出力負荷に接続されている。
【００１９】このように構成され電気的接続がなされた
（ａ）に示したＣＣＤの各電荷転送ゲート電極のグルー
プには従来のものと同様に図１（ｂ）に示される電圧が
印加される。第１相のグループΦ１にはφ１の波形のク
ロックパルス電圧が、第２相のグループΦ２にはφ２の
波形のクロックパルス電圧が、第３相のグループΦ３に
はφ３の波形のクロックパルス電圧が印加されるが、こ
れらの電圧は第１相のグループΦ１，第２相のグループ
Φ２，第３相のグループΦ３に順番に印加送りにされ
る。制御ゲート電極ＧCに図に示したようなパルス電圧
により電気的にあるいは光学的に電子が注入され、各グ
ループに上記クロックパルスが印加されるとクロックパ
ルスによって形成されるポテンシャルの井戸の移動に従
って注入された電子が転送される。
（ａ）に示したＣＣＤの各電荷転送ゲート電極のグルー
プには従来のものと同様に図１（ｂ）に示される電圧が
印加される。第１相のグループΦ１にはφ１の波形のク
ロックパルス電圧が、第２相のグループΦ２にはφ２の
波形のクロックパルス電圧が、第３相のグループΦ３に
はφ３の波形のクロックパルス電圧が印加されるが、こ
れらの電圧は第１相のグループΦ１，第２相のグループ
Φ２，第３相のグループΦ３に順番に印加送りにされ
る。制御ゲート電極ＧCに図に示したようなパルス電圧
により電気的にあるいは光学的に電子が注入され、各グ
ループに上記クロックパルスが印加されるとクロックパ
ルスによって形成されるポテンシャルの井戸の移動に従
って注入された電子が転送される。
【００２０】このような構成の第１実施例のＣＣＤにお
いて入力ゲート電極Ｇ１に注入された電子は強誘電体層
６を分極することによって保存されている。この電荷を
転送するには蓄積された電荷と逆の電荷を注入すること
により電子が移動するポテンシャルの井戸によって転送
される。
いて入力ゲート電極Ｇ１に注入された電子は強誘電体層
６を分極することによって保存されている。この電荷を
転送するには蓄積された電荷と逆の電荷を注入すること
により電子が移動するポテンシャルの井戸によって転送
される。
【００２１】図３に示したのは本願発明に係る強誘電体
電荷転送装置の第２実施例である。この実施例の強誘電
体電荷転送装置は、図１に示した従来例及び図２に示し
た本願発明第１実施例の強誘電体電荷転送装置が多数の
ゲート電極を有する単一のＭＯＳＦＥＴで構成されてい
るのに対し、多数のゲート電極を有する第１及び第２の
２個のＭＯＳＦＥＴで構成されている。また、制御ゲー
ト電極ＧC及び強誘電体層６が第１のＭＯＳＦＥＴのゲ
ート電極Ｇ３と第２のＭＯＳＦＥＴのゲート電極Ｇ４と
の間に配置されており、ゲート電極Ｇ ４ と制御ゲート電
極ＧCとの間にはソース領域８が、制御ゲート電極ＧCと
ゲート電極Ｇ ３ との間にはドレイン領域７が設けられて
いる。また、第１のＭＯＳＦＥＴには従来例と同様に入
力ゲート電極ＧI （図示せず）が設けられている。
電荷転送装置の第２実施例である。この実施例の強誘電
体電荷転送装置は、図１に示した従来例及び図２に示し
た本願発明第１実施例の強誘電体電荷転送装置が多数の
ゲート電極を有する単一のＭＯＳＦＥＴで構成されてい
るのに対し、多数のゲート電極を有する第１及び第２の
２個のＭＯＳＦＥＴで構成されている。また、制御ゲー
ト電極ＧC及び強誘電体層６が第１のＭＯＳＦＥＴのゲ
ート電極Ｇ３と第２のＭＯＳＦＥＴのゲート電極Ｇ４と
の間に配置されており、ゲート電極Ｇ ４ と制御ゲート電
極ＧCとの間にはソース領域８が、制御ゲート電極ＧCと
ゲート電極Ｇ ３ との間にはドレイン領域７が設けられて
いる。また、第１のＭＯＳＦＥＴには従来例と同様に入
力ゲート電極ＧI （図示せず）が設けられている。
【００２２】このように構成された第２実施例の強誘電
体電荷転送装置において、入力ゲート電極Ｇ Ｉ に注入さ
れたゲート電極Ｇ １ 、Ｇ ２ 、Ｇ ３ を経て転送された電子
は強誘電体層６を分極することによって転送が停止され
るとともに、保存されている。この電荷を転送するには
蓄積された電荷と逆の電荷を制御ゲート電極Ｇ C に注入
することにより電子が移動するポテンシャルの井戸によ
って転送される。
体電荷転送装置において、入力ゲート電極Ｇ Ｉ に注入さ
れたゲート電極Ｇ １ 、Ｇ ２ 、Ｇ ３ を経て転送された電子
は強誘電体層６を分極することによって転送が停止され
るとともに、保存されている。この電荷を転送するには
蓄積された電荷と逆の電荷を制御ゲート電極Ｇ C に注入
することにより電子が移動するポテンシャルの井戸によ
って転送される。
【００２３】
【発明の効果】これまでに説明したことから明らかなよ
うに、本発明の構成を有し動作を行う強誘電体ＣＣＤ
は、注入された電荷を保存しておくことができるととも
に、その読み出しを行う場合には制御ゲート電極に読み
出し信号を入力することによって随時読み出しを行うこ
とができる。その用途としては、データがシーケンシャ
ルであるがゆえにランダムアクセスを行う必要のない、
音声メモリ、映像メモリ等に適用することができる。
うに、本発明の構成を有し動作を行う強誘電体ＣＣＤ
は、注入された電荷を保存しておくことができるととも
に、その読み出しを行う場合には制御ゲート電極に読み
出し信号を入力することによって随時読み出しを行うこ
とができる。その用途としては、データがシーケンシャ
ルであるがゆえにランダムアクセスを行う必要のない、
音声メモリ、映像メモリ等に適用することができる。
【図１】従来例の構造説明図及び電気信号波形図。
【図２】本発明第１実施例の構造説明図。
【図３】本発明第２実施例の構造説明図。
１ Ｐ型シリコン基板 ２，７ ソース領域 ３，８ ドレイン領域 ４ ゲート絶縁膜 ５ 浮遊拡散層 ６ 強誘電体層 Ｇ1，Ｇ2，Ｇ3・・・ ゲート電極 ＧI 入力ゲート電極 ＧO 出力ゲート電極 ＧC 制御ゲート電極
Claims (2)
- 【請求項１】 シリコン基板上に形成された酸化シリコ
ン絶縁膜上に複数のゲート電極が設けられ、該ゲート電
極の１つが入力ゲート電極とされ、他のゲート電極が第
１相、第２相及び第３相電荷転送ゲート電極とされた電
荷結合装置であって、前記入力ゲート電極と前記酸化シ
リコン絶縁膜との間に強誘電体膜が形成されていること
を特徴とする電荷結合装置。 - 【請求項２】 シリコン基板上に形成された酸化シリコ
ン絶縁膜上に複数のゲート電極が設けられ、該ゲート電
極の１つが入力ゲート電極とされ、他のゲート電極が第
１相、第２相及び第３相電荷転送ゲート電極とされた電
荷結合装置であって、該第３相電荷転送ゲート電極の次
にさらに制御ゲート電極が設けられ、該制御ゲート電極
と前記酸化シリコン絶縁膜との間に強誘電体膜が形成さ
れていることを特徴とする電荷結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203693A JP3260010B2 (ja) | 1993-06-30 | 1993-06-30 | 電荷結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203693A JP3260010B2 (ja) | 1993-06-30 | 1993-06-30 | 電荷結合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758223A JPH0758223A (ja) | 1995-03-03 |
| JP3260010B2 true JP3260010B2 (ja) | 2002-02-25 |
Family
ID=15746866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16203693A Expired - Fee Related JP3260010B2 (ja) | 1993-06-30 | 1993-06-30 | 電荷結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260010B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022145020A (ja) * | 2021-03-19 | 2022-10-03 | キオクシア株式会社 | メモリシステム |
-
1993
- 1993-06-30 JP JP16203693A patent/JP3260010B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022145020A (ja) * | 2021-03-19 | 2022-10-03 | キオクシア株式会社 | メモリシステム |
| US11862246B2 (en) | 2021-03-19 | 2024-01-02 | Kioxia Corporation | Memory system |
| JP7706903B2 (ja) | 2021-03-19 | 2025-07-14 | キオクシア株式会社 | メモリシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758223A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1782427B1 (en) | Integrated dram-nvram multi-level memory | |
| JP2509433B2 (ja) | 不揮発性ダイナミック・ランダム・アクセス・メモリ | |
| US6370056B1 (en) | Ferroelectric memory and method of operating same | |
| US4375086A (en) | Volatile/non-volatile dynamic RAM system | |
| KR100355779B1 (ko) | 강유전체 비휘발성 기억장치 | |
| US9214465B2 (en) | Structures and operational methods of non-volatile dynamic random access memory devices | |
| KR0173855B1 (ko) | 데이타 저장셀에 강유전체를 사용하는 반도체 집적회로 장치 | |
| JP2002529885A (ja) | メモリセル装置 | |
| US4175291A (en) | Non-volatile random access memory cell | |
| JPH0574948B2 (ja) | ||
| JP3802809B2 (ja) | 記憶セルアレイ | |
| EP0944092B1 (en) | Non-volatile semiconductor memory device | |
| TW200306665A (en) | Memory module with improved electrical properties | |
| JP3260010B2 (ja) | 電荷結合装置 | |
| JP4042351B2 (ja) | 記憶装置 | |
| JP2509764B2 (ja) | ダイナミック型メモリセルおよびダイナミック型メモリ | |
| US3908182A (en) | Non-volatile memory cell | |
| JPH04228191A (ja) | 半導体集積回路 | |
| JPH0685114B2 (ja) | 液晶表示装置 | |
| JP2001244428A (ja) | 強誘電体メモリセル及びそれを用いたＦｅＲＡＭ素子 | |
| JPS6365674A (ja) | 半導体不揮発性ｒａｍ | |
| JPH04144282A (ja) | 半導体装置 | |
| JPH039559B2 (ja) | ||
| JPH0834057B2 (ja) | 半導体記憶装置 | |
| JPS6057158B2 (ja) | 不揮発性ランダム・アクセス・メモリ−・セル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |