JP3265671B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP3265671B2 JP3265671B2 JP01111893A JP1111893A JP3265671B2 JP 3265671 B2 JP3265671 B2 JP 3265671B2 JP 01111893 A JP01111893 A JP 01111893A JP 1111893 A JP1111893 A JP 1111893A JP 3265671 B2 JP3265671 B2 JP 3265671B2
- Authority
- JP
- Japan
- Prior art keywords
- full
- capacitor
- inductor
- wave rectifier
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、交流電源を入力とする
スイッチング式のインバータ装置に関するものであり、
さらに詳しくは、電源投入時の突入電流の防止と入力力
率の改善並びに入力電流の高調波歪対策に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching type inverter device having an AC power supply as an input.
More specifically, the present invention relates to prevention of inrush current at power-on, improvement of input power factor, and measures against harmonic distortion of input current.
【0002】[0002]
【従来の技術】図19は特願平4−38212号として
提案された電源装置の回路図である。以下、その回路構
成について説明する。交流電源Vsは電源スイッチSW
を介して全波整流回路DBの交流入力端子に接続されて
いる。全波整流回路DBの交流入力端子には、フィルタ
用の小容量のコンデンサCfが並列接続されている。全
波整流回路DBの直流出力端子には、スイッチング素子
Q1を介してインダクタL1が接続されている。インダ
クタL1の両端には、逆流阻止用のダイオードD2を介
して平滑用のコンデンサC1が接続されている。高周波
トランスTの1次巻線N1は、ダイオードD3とスイッ
チング素子Q1を介してコンデンサC1の両端に接続さ
れている。高周波トランスTの2次巻線N2には、ダイ
オードD0とインダクタL0の直列回路を介してコンデ
ンサC5と負荷Zの並列回路が接続されている。インダ
クタL0とコンデンサC5の直列回路には、ダイオード
D1が図示された極性で接続されている。なお、特に図
示していないが、スイッチング素子Q1の両端には、ス
ナバ回路が接続されている。2. Description of the Related Art FIG. 19 is a circuit diagram of a power supply device proposed as Japanese Patent Application No. 4-38212. Hereinafter, the circuit configuration will be described. AC power supply Vs is power switch SW
Is connected to the AC input terminal of the full-wave rectifier circuit DB via A small-capacity filter capacitor Cf is connected in parallel to the AC input terminal of the full-wave rectifier circuit DB. An inductor L1 is connected to a DC output terminal of the full-wave rectifier circuit DB via a switching element Q1. A smoothing capacitor C1 is connected to both ends of the inductor L1 via a backflow preventing diode D2. The primary winding N1 of the high-frequency transformer T is connected to both ends of the capacitor C1 via the diode D3 and the switching element Q1. A parallel circuit of a capacitor C5 and a load Z is connected to a secondary winding N2 of the high-frequency transformer T via a series circuit of a diode D0 and an inductor L0. A diode D1 is connected to the series circuit of the inductor L0 and the capacitor C5 with the illustrated polarity. Although not shown, a snubber circuit is connected to both ends of the switching element Q1.
【0003】図19の回路の動作波形を図20に示し
た。図中、I1はスイッチング素子Q1に流れる電流波
形、I2はダイオードD2に流れる電流波形である。ス
イッチング素子Q1がONすると、全波整流回路DBの
整流出力電圧がインダクタL1に印加される。インダク
タL1のインダクタンス値をLとし、全波整流回路DB
の整流出力電圧をVd、スイッチング素子Q1のオン電
圧をVsとすると、インダクタL1に流れる電流I1
は、di/dt=(Vd−Vs)/Lの傾きで直線的に
増加する。FIG. 20 shows operation waveforms of the circuit shown in FIG. In the figure, I1 is a current waveform flowing through the switching element Q1, and I2 is a current waveform flowing through the diode D2. When the switching element Q1 is turned on, the rectified output voltage of the full-wave rectifier circuit DB is applied to the inductor L1. The inductance value of the inductor L1 is L, and the full-wave rectifier circuit DB
Assuming that the rectified output voltage is Vd and the ON voltage of the switching element Q1 is Vs, the current I1 flowing through the inductor L1
Increases linearly with a slope of di / dt = (Vd−Vs) / L.
【0004】次に、スイッチング素子Q1がOFFする
と、インダクタL1に蓄積された電磁エネルギーがダイ
オードD2を介してコンデンサC1に放出され、コンデ
ンサC1が充電される。コンデンサC1に充電される電
圧は、スイッチング素子Q1のON時間を制御すること
により増減できる。Next, when the switching element Q1 is turned off, the electromagnetic energy stored in the inductor L1 is released to the capacitor C1 via the diode D2, and the capacitor C1 is charged. The voltage charged in the capacitor C1 can be increased or decreased by controlling the ON time of the switching element Q1.
【0005】次に、コンデンサC1が充電された状態で
スイッチング素子Q1がONすると、コンデンサC1か
ら高周波トランスTの1次巻線N1、ダイオードD3、
スイッチング素子Q1を介して電流が流れる。このと
き、高周波トランスTの2次巻線N2にはダイオードD
0を順バイアスする極性の電圧が発生する。このため、
ダイオードD0が導通し、インダクタL0を介してコン
デンサC5と負荷Zの並列回路に電流が流れる。Next, when the switching element Q1 is turned on while the capacitor C1 is charged, the primary winding N1 of the high frequency transformer T, the diode D3,
A current flows through the switching element Q1. At this time, the diode D is connected to the secondary winding N2 of the high-frequency transformer T.
A voltage having a polarity for forward-biasing 0 is generated. For this reason,
The diode D0 conducts, and a current flows through the parallel circuit of the capacitor C5 and the load Z via the inductor L0.
【0006】次に、スイッチング素子Q1がOFFする
と、高周波トランスTの1次巻線N1には逆起電力が発
生する。このとき、高周波トランスTの2次巻線N2に
はダイオードD0を逆バイアスする極性の電圧が発生す
る。このため、ダイオードD0は非導通状態となり、イ
ンダクタL0に蓄積されたエネルギーがダイオードD1
を介してコンデンサC5と負荷Zの並列回路に放出され
る。したがって、負荷Zの両端電圧のリップルは少なく
なる。なお、コンデンサC5に充電された電圧は、スイ
ッチング素子Q1のON時間を制御することにより増減
できる。Next, when the switching element Q1 is turned off, a back electromotive force is generated in the primary winding N1 of the high frequency transformer T. At this time, a voltage having a polarity for reversely biasing the diode D0 is generated in the secondary winding N2 of the high frequency transformer T. As a result, the diode D0 is turned off, and the energy stored in the inductor L0 is changed to the diode D1.
To the parallel circuit of the capacitor C5 and the load Z. Therefore, the ripple of the voltage across the load Z is reduced. The voltage charged in the capacitor C5 can be increased or decreased by controlling the ON time of the switching element Q1.
【0007】この従来例では、チョッパー回路を有して
いることにより、入力力率が高力率であり、また、コン
デンサCfのようなローパスフィルタを入力側に採用す
ることにより、入力電流の高調波成分が少ない。さら
に、ダイオードD3が挿入されているので、電源投入時
に商用交流電源VsからインダクタL1を介してコンデ
ンサC1に突入電流(インラッシュ・カレント)が流れ
ないという利点がある。しかしながら、この従来例で
は、共振インバータとなっておらず、スイッチング素子
の両端電圧波形と電流波形は、拡大すると図21のよう
になっている。スイッチング素子Q1の立上り及び立下
り特性によって、波形変化に遅れがあり、スイッチング
素子Q1のオフ時とオン時には、斜線で示すように電圧
波形と電流波形の重なった部分がある。この重なった部
分がスイッチング時の電力損であり、その損失も大き
く、回路効率が悪くなり、発熱量が多くなって、放熱対
策が必要となる。このため、スイッチング素子に放熱板
を設ける等の構造上の工夫が必要となり、寸法が大きく
なると共に、高価になるという欠点がある。また、スイ
ッチング素子Q1のオン/オフ時に発生する急峻な電圧
の立上り/立下りによって、高周波成分の電気雑音が発
生する不都合もある。特に、放電灯負荷を矩形波点灯し
た場合、ランプへの配線及びランプ自体がアンテナとな
り、高周波ノイズを放射する。これを防ぐべく、ランプ
等を電磁シールドすることも考えられるが、コストの増
加と明るさの低下等の点で好ましくない。In this conventional example, the input power factor is high due to the presence of the chopper circuit, and a low-pass filter such as a capacitor Cf is employed on the input side, so that the harmonics of the input current are high. Low wave components. Further, since the diode D3 is inserted, there is an advantage that an inrush current (inrush current) does not flow from the commercial AC power supply Vs to the capacitor C1 via the inductor L1 when the power is turned on. However, in this conventional example, it is not a resonance inverter, and the voltage waveform and the current waveform of the switching element are enlarged as shown in FIG. There is a delay in the waveform change due to the rising and falling characteristics of the switching element Q1, and when the switching element Q1 is off and on, there is a portion where the voltage waveform and the current waveform overlap as shown by oblique lines. This overlapped portion is a power loss at the time of switching, the loss is large, the circuit efficiency is deteriorated, the amount of generated heat is increased, and a heat radiation measure is required. For this reason, it is necessary to devise a structure such as providing a heat radiating plate for the switching element, and there is a disadvantage that the size is increased and the cost is increased. In addition, there is a disadvantage that electric noise of a high-frequency component is generated due to a steep rise / fall of a voltage generated when the switching element Q1 is turned on / off. In particular, when the discharge lamp load is lit with a rectangular wave, the wiring to the lamp and the lamp itself become an antenna and emit high-frequency noise. In order to prevent this, it is conceivable to electromagnetically shield a lamp or the like, but this is not preferable in view of an increase in cost and a decrease in brightness.
【0008】次に、特開平1−160367号公報に記
載されたインバータ装置によれば、電源投入時のインラ
ッシュ電流を防止し、且つ高入力力率の一石式共振イン
バータとなっているが、負荷への供給電圧が交流電源の
入力周波数に同期したリップル成分を持っているので、
完全にフラットなリップル無しの安定した電圧となら
ず、放電灯が負荷である場合には、光出力がちらつきを
含むという問題がある。また、特開平4−127875
号公報に記載されたインバータ装置は共振インバータと
なっていない。Next, according to the inverter device described in Japanese Patent Application Laid-Open No. 1-160367, an inrush current at the time of power-on is prevented, and a single-input resonance inverter with a high input power factor is provided. Since the supply voltage to the load has a ripple component synchronized with the input frequency of the AC power supply,
There is a problem that the light output does not flicker when the discharge lamp is a load because the voltage is not completely stable without a flat ripple. Also, JP-A-4-127875
The inverter device described in the above publication is not a resonance inverter.
【0009】[0009]
【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、電源投入時の突入電流が流れず、入力力率が高
く、入力側にローパスフィルタを入れることにより、高
調波電流の抑制ができ、スイッチング素子数が少なく、
小型軽量で安価で且つ電気雑音の発生が少なく、回路効
率の高いインバータ装置を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to prevent an inrush current from flowing at the time of turning on a power supply, to provide a high input power factor, By inserting a low-pass filter on the input side, harmonic current can be suppressed, the number of switching elements is small,
An object of the present invention is to provide an inverter device which is small, lightweight, inexpensive, generates little electric noise, and has high circuit efficiency.
【0010】[0010]
【課題を解決するための手段】本発明のインバータ装置
にあっては、上記の課題を解決するために、図1に示す
ように、交流電源Vsを全波整流する全波整流回路DB
と、一端を前記全波整流回路DBの直流出力の一端に接
続されて全波整流回路DBの直流出力を高周波的に断続
させる第1のスイッチング手段S1と、一端を前記全波
整流回路DBの直流出力の他端に接続され、他端を第1
のスイッチング手段S1の他端に接続されて第1のスイ
ッチング手段S1を介して全波整流回路DBの直流出力
を高周波的に断続させた電圧を印加される第1のインダ
クタL1と、第1のインダクタL1の前記他端と第1の
スイッチング手段S1の前記他端との接続点に一端を接
続された平滑用の第1のコンデンサC1と、全波整流回
路DBの直流出力の前記他端に一端を接続され他端を第
1のコンデンサC1の他端に接続され第1のスイッチン
グ手段S1と交互にオン・オフされる第2のスイッチン
グ手段S2と、一端を全波整流回路DBの直流出力の前
記一端に接続された第3のスイッチング手段S3と、第
3のスイッチング手段S3の他端と第1のコンデンサC
1の前記他端との間に接続された第2のインダクタL2
と、第2のインダクタL2と共振するように接続された
第2のコンデンサC0と、第2のコンデンサC0の共振
電圧を受けて駆動される負荷回路Zとからなり、第3の
スイッチング手段S3は全波整流回路DBから平滑用の
第1のコンデンサC1に流れる電流を阻止するように構
成されていることを特徴とするものである。In order to solve the above-mentioned problems, in the inverter device of the present invention, as shown in FIG. 1, a full-wave rectifier circuit DB for full-wave rectifying an AC power supply Vs is provided.
And one end is connected to one end of the DC output of the full-wave rectifier circuit DB.
The DC output of the full-wave rectifier circuit DB is interrupted at high frequency
A first switching means S1 for causing
The other end of the DC output of the rectifier circuit DB is connected to the first end.
Connected to the other end of the first switching means S1.
DC output of full-wave rectifier circuit DB via switching means S1
A first inductor to which a voltage with a high frequency intermittently applied is applied.
And the other end of the first inductor L1 and the first inductor L1.
One end is connected to the connection point of the switching means S1 with the other end.
A first capacitor C1 for smoothing and a full-wave rectifier circuit
One end is connected to the other end of the DC output of the
A first switch connected to the other end of the first capacitor C1
Second switching which is turned on and off alternately with the switching means S1
One end before the DC output of the full-wave rectifier circuit DB.
A third switching means S3 connected to the one end;
3 switching means S3 and the first capacitor C
A second inductor L2 connected to the other end of the first inductor L2
, A second capacitor C0 connected to resonate with the second inductor L2, and a load circuit Z driven by receiving the resonance voltage of the second capacitor C0. It is characterized in that it is configured to block a current flowing from the full-wave rectifier circuit DB to the first capacitor C1 for smoothing.
【0011】[0011]
【作用】本発明では、交流電源Vsの交流電圧を全波整
流回路DBにより全波整流し、その出力電圧をスイッチ
ング手段S1により高周波的に断続して第1のインダク
タL1に印加することにより電磁エネルギーを蓄積し、
この電磁エネルギーを第2のスイッチング手段S2を介
して平滑用の第1のコンデンサC1に放出しているの
で、交流電源Vsからの入力電流が流れている期間を長
くすることができ、入力電流歪みを低減し、入力力率を
高くすることができるものである。また、全波整流回路
DBの直流出力端子から平滑用のコンデンサC1に直接
的に電流が流れ込む経路は第3のスイッチング手段S3
により遮断されるので、電源スイッチSWをオンしたと
きの突入電流は流れない。さらに、負荷電流は第2のイ
ンダクタL2と第2のコンデンサC0により共振電流と
なるので、高周波ノイズが低減されると共に、スイッチ
ング損失が低減され、回路効率が高くなり、放熱板等が
不要となることにより安価で小型に構成できるものであ
る。In the present invention, the AC voltage of the AC power supply Vs is subjected to full-wave rectification by the full-wave rectifier circuit DB, and the output voltage is intermittently applied at high frequency by the switching means S1 and applied to the first inductor L1. Accumulate energy,
Since this electromagnetic energy is discharged to the smoothing first capacitor C1 via the second switching means S2, the period during which the input current from the AC power supply Vs flows can be lengthened, and the input current distortion can be reduced. And the input power factor can be increased. The path through which current flows directly from the DC output terminal of the full-wave rectifier circuit DB to the smoothing capacitor C1 is the third switching means S3.
Therefore, no rush current flows when the power switch SW is turned on. Further, since the load current becomes a resonance current by the second inductor L2 and the second capacitor C0, high-frequency noise is reduced, switching loss is reduced, circuit efficiency is increased, and a heat sink or the like is not required. This makes it possible to reduce the size and cost.
【0012】[0012]
【実施例】図1は本発明の第1実施例の回路図である。
以下、その回路構成について説明する。交流電源Vsは
電源スイッチSWを介して全波整流回路DBの交流入力
端子に接続されている。全波整流回路DBの交流入力端
子には、フィルタ用の小容量のコンデンサCfが並列接
続されている。全波整流回路DBの直流出力端子には、
スイッチング手段S1を介してインダクタL1が接続さ
れている。インダクタL1の両端には、スイッチング手
段Q2を介して平滑用のコンデンサC1が接続されてい
る。インダクタL2は、スイッチング手段S3とS1を
介してコンデンサC1の両端に接続されている。スイッ
チング手段S3とS1の直列回路には、コンデンサC0
と負荷Zの並列回路が接続されている。インダクタL2
とコンデンサC0はスイッチング手段S1,S2,S3
の動作周波数で共振するように定数を設定され、負荷Z
はコンデンサC0の両端より電力を供給されるように接
続されている。負荷Zは、インダクタL2とコンデンサ
C0の共振を大きく損なわないインピーダンス値に設定
されている。なお、フリーホイル電流が流れるときに、
電解コンデンサC1の高周波に対する内部インピーダン
スが高いので、平滑用のコンデンサC1の両端には、高
周波バイパス用のコンデンサChを並列接続しても良
い。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
Hereinafter, the circuit configuration will be described. The AC power supply Vs is connected to an AC input terminal of the full-wave rectifier circuit DB via a power switch SW. A small-capacity filter capacitor Cf is connected in parallel to the AC input terminal of the full-wave rectifier circuit DB. The DC output terminal of the full-wave rectifier circuit DB
The inductor L1 is connected via the switching means S1. A smoothing capacitor C1 is connected to both ends of the inductor L1 via switching means Q2. The inductor L2 is connected to both ends of the capacitor C1 via switching means S3 and S1. The series circuit of the switching means S3 and S1 has a capacitor C0
And a parallel circuit of the load Z are connected. Inductor L2
And the capacitor C0 are connected to the switching means S1, S2, S3
The constant is set so as to resonate at the operating frequency of
Are connected so that power is supplied from both ends of the capacitor C0. The load Z is set to an impedance value that does not significantly impair the resonance between the inductor L2 and the capacitor C0. When freewheel current flows,
Since the internal impedance of the electrolytic capacitor C1 at high frequencies is high, a high-frequency bypass capacitor Ch may be connected in parallel to both ends of the smoothing capacitor C1.
【0013】図1の回路の動作波形を図2に示した。図
中、(a)はスイッチング手段S1の制御信号の波形、
(b)はスイッチング手段S2の制御信号の波形、
(c),(d)はスイッチング手段S3の制御信号の波
形である。図2(a),(b)に示すように、スイッチ
ング手段S1とS2は、交互にオン/オフ駆動される。
まず、スイッチング手段S1がオン、スイッチング手段
S2がオフのときには、全波整流回路DBの整流出力電
圧がインダクタL1に印加されて、インダクタL1に電
磁エネルギーが蓄積される。次に、スイッチング手段S
1がオフ、スイッチング手段S2がオンのときには、イ
ンダクタL1に蓄積された電磁エネルギーがスイッチン
グ手段S2を介してコンデンサC1に放出され、コンデ
ンサC1が充電される。コンデンサC1に充電される電
圧は、スイッチング手段S1のON時間を制御すること
により増減できる。FIG. 2 shows operation waveforms of the circuit shown in FIG. In the figure, (a) is a waveform of a control signal of the switching means S1,
(B) is a waveform of a control signal of the switching means S2,
(C) and (d) are waveforms of the control signal of the switching means S3. As shown in FIGS. 2A and 2B, the switching means S1 and S2 are alternately turned on / off.
First, when the switching means S1 is on and the switching means S2 is off, the rectified output voltage of the full-wave rectifier circuit DB is applied to the inductor L1, and electromagnetic energy is accumulated in the inductor L1. Next, switching means S
When 1 is off and the switching means S2 is on, the electromagnetic energy stored in the inductor L1 is discharged to the capacitor C1 via the switching means S2, and the capacitor C1 is charged. The voltage charged in the capacitor C1 can be increased or decreased by controlling the ON time of the switching means S1.
【0014】次に、コンデンサC1が充電された状態で
スイッチング手段S1がオンすると、スイッチング手段
S3がオンであれば、コンデンサC1の電圧がインダク
タL2に印加される。また、スイッチング手段S1がオ
フすると、インダクタL2とコンデンサC0の共振回路
に共振電流が流れる。このように、スイッチング手段S
1は、インダクタL2、コンデンサC0及び負荷Zで構
成される一石共振インバータ回路のスイッチング手段と
して使用されると共に、交流電源Vs、全波整流回路D
B、インダクタL1、スイッチング手段S2、コンデン
サC1で構成されるチョッパー回路のスイッチング手段
として共用されている。Next, when the switching means S1 is turned on while the capacitor C1 is charged, if the switching means S3 is turned on, the voltage of the capacitor C1 is applied to the inductor L2. When the switching means S1 is turned off, a resonance current flows through a resonance circuit including the inductor L2 and the capacitor C0. Thus, the switching means S
1 is used as a switching means of a single-pole resonant inverter circuit including an inductor L2, a capacitor C0, and a load Z, and includes an AC power supply Vs, a full-wave rectifier circuit D
B, the inductor L1, the switching means S2, and the capacitor C1 are commonly used as switching means of a chopper circuit.
【0015】次に、スイッチング手段S3については、
図2(c)又は(d)に示すように、2通りの制御方式
がある。図2(c)のように、スイッチング手段S3が
スイッチング手段S1と同期してオン・オフ動作する場
合には、電源投入時のコンデンサC1へのインラッシュ
電流を防ぐことができる。すなわち、スイッチング手段
S3がオンされるときには、スイッチング手段S1がオ
ンされているので、スイッチング手段S3とインダクタ
L2を介してコンデンサC1にインラッシュ電流が流れ
ることはない。また、スイッチング手段S1がオフした
ときには、スイッチング手段S3もオフされているの
で、スイッチング手段S3とインダクタL2を介してコ
ンデンサC1にインラッシュ電流が流れることはない。
また、図2(d)のように、コンデンサC1がスイッチ
ング手段S1、インダクタL1、スイッチング手段S2
のチョッパー動作により充分に充電されるのに要する時
間t 0 の経過後にスイッチング手段S3がオンする場合
には、コンデンサC1は予め充電された後なので、交流
電源Vsから全波整流回路DB、スイッチング手段S
3、インダクタL2、コンデンサC1、インダクタL
1、全波整流回路DBの経路で流れる電流は抑制され、
インラッシュ電流を防ぐことができる。Next, regarding the switching means S3,
As shown in FIG. 2 (c) or (d), two control methods
There is. As shown in FIG. 2C, the switching means S3 is
When the on / off operation is performed in synchronization with the switching means S1
In case, inrush to capacitor C1 at power-on
Current can be prevented. That is, the switching means
When S3 is turned on, the switching means S1 is turned off.
Switching means S3 and inductor
Inrush current flows to capacitor C1 via L2
Never. Further, the switching means S1 is turned off.
Sometimes, the switching means S3 is also off.
And the switching means S3 and inductor L2
No inrush current flows through the capacitor C1.
In addition, as shown in FIG.
Switching means S1, inductor L1, switching means S2
When it takes time to be fully charged by chopper operation
Interval t 0 The switching means S3 is turned on after elapse of
Since the capacitor C1 has been charged beforehand,
From power supply Vs to full-wave rectifier circuit DB, switching means S
3, inductor L2, capacitor C1, inductor L
1. The current flowing through the path of the full-wave rectifier circuit DB is suppressed,
Inrush current can be prevented.
【0016】図3は本発明の第2実施例の回路図であ
る。本実施例は、図1の実施例を具体化したものであ
る。図中、Q1はスイッチング素子であり、パワーバイ
ポーラトランジスタ又はパワーMOSFET、IGBT
等よりなる。また、D2,D3はダイオードであり、そ
れぞれスイッチング手段S2,S3として使用されてい
る。ダイオードD3とスイッチング素子Q1の直列回路
には、ダイオードD4を逆並列接続することが好まし
い。このダイオードD4は、スイッチング素子Q1への
逆バイアス電圧の印加を防ぐ作用を有するものであり、
スイッチング素子Q1の劣化防止又はインバータの設計
自由度の拡大のために挿入する場合がある。FIG. 3 is a circuit diagram of a second embodiment of the present invention. This embodiment embodies the embodiment of FIG. In the figure, Q1 is a switching element, a power bipolar transistor or a power MOSFET, an IGBT.
Etc. D2 and D3 are diodes which are used as switching means S2 and S3, respectively. It is preferable that the diode D4 be connected in anti-parallel to the series circuit of the diode D3 and the switching element Q1. This diode D4 has a function of preventing application of a reverse bias voltage to the switching element Q1.
The switching element Q1 may be inserted to prevent deterioration of the switching element Q1 or to increase the degree of freedom in designing the inverter.
【0017】以下、本回路の動作について説明する。電
源スイッチSWを投入したときの入力インラッシュ電流
は、全波整流回路DB、ダイオードD3、インダクタL
2、コンデンサC1、インダクタL1の経路で流れよう
とするが、ダイオードD3により阻止されるので、この
経路でのインラッシュ電流は流れない。また、全波整流
回路DB、スイッチング素子Q1、インダクタL1、ダ
イオードD2、平滑コンデンサC1でチョッパー回路を
構成したので、高入力力率を確保することができ、さら
に、電源入力端子側にコンデンサCfのようなローパス
フィルタを挿入することにより、入力電流が平滑化され
て正弦波となり、高調波電流が低減される。The operation of the circuit will be described below. When the power switch SW is turned on, the input inrush current includes a full-wave rectifier circuit DB, a diode D3, and an inductor L.
2. An attempt is made to flow through the path of the capacitor C1 and the inductor L1, but since it is blocked by the diode D3, no inrush current flows through this path. Further, since the chopper circuit is constituted by the full-wave rectifier circuit DB, the switching element Q1, the inductor L1, the diode D2, and the smoothing capacitor C1, a high input power factor can be secured, and the capacitor Cf is connected to the power input terminal side. By inserting such a low-pass filter, the input current is smoothed into a sine wave, and the harmonic current is reduced.
【0018】図3の回路の動作波形図を図4及び図5に
示した。図中、v0 は放電灯FLの両端電圧、i0 はコ
ンデンサC0に流れる電流、i4 はダイオードD4の逆
方向電流、i3 はダイオードD3の順方向電流、i2 は
ダイオードD2の順方向電流、i1 は全波整流回路DB
の出力電流である。また、(a)は放電灯FLの両端電
圧v0 、(b)はインバータ部の各部の電流波形、
(c)はチョッパー部の各部の電流波形である。負荷Z
のインピーダンス値は、共振系の条件を損なわない程度
の値としているので、負荷Zに流れる電流は、ほぼコン
デンサC0に流れる電流i0 と同様な波形となる。負荷
Zには休止区間を有する電流が流れ、高周波の半波電流
が供給される。図4はフリーホイル電流を流すダイオー
ドD4が有る場合の動作波形図である。スイッチング素
子Q1とダイオードD3の直列接続回路の両端電圧v0
は、インダクタL2とコンデンサC0の共振によって、
正弦波半波となる。スイッチング素子Q1に流れる電流
はi1 とi3 の波形を加えたもので、この電流(i1 +
i3 )と電圧v0 の重なりの度合いは少なく、スイッチ
ングQ1の損失は矩形波点灯の場合に比べて大幅に少な
くなっている。また、電圧v0 の立上り、立下りも急峻
でないので、高周波ノイズの発生も抑制されていること
が分かる。FIGS. 4 and 5 show operation waveform diagrams of the circuit of FIG. Drawing, v 0 is the voltage across the discharge lamp FL, i 0 is the forward direction of the forward current, i 2 is a diode D2 in the reverse current, i 3 is the diode D3 of the current flowing through the capacitor C0, i 4 diodes D4 Current, i 1 is full-wave rectifier circuit DB
Output current. (A) is a voltage v 0 across the discharge lamp FL, (b) is a current waveform of each part of the inverter section,
(C) is a current waveform of each part of the chopper. Load Z
Impedance value, since as the value of a degree that does not impair the condition of the resonance system, the current flowing through the load Z is a waveform similar to the current i 0 which flows substantially in the capacitor C0. A current having a pause section flows through the load Z, and a high-frequency half-wave current is supplied. FIG. 4 is an operation waveform diagram in the case where there is a diode D4 for flowing a free wheel current. Voltage v 0 across the series connection circuit of switching element Q1 and diode D3
Is given by the resonance between the inductor L2 and the capacitor C0.
It becomes a sine wave half wave. Current flowing through the switching element Q1 is obtained by adding the waveform of i 1 and i 3, the current (i 1 +
The degree of overlap between i 3 ) and the voltage v 0 is small, and the loss of switching Q1 is significantly smaller than in the case of rectangular wave lighting. Further, since the rise and fall of the voltage v 0 are not steep, it can be seen that the occurrence of high-frequency noise is suppressed.
【0019】図5はフリーホイル電流を流すダイオード
D4が無い場合の動作波形図である。この場合には、ス
イッチング素子Q1とダイオードD3の直列接続回路の
両端電圧v0 が負電圧になる部分、つまり、スイッチン
グ素子Q1に逆電圧を印加する期間が存在することが分
かる。スイッチング素子Q1への逆バイアス電圧の印加
に留意すれば、ダイオードD4を省略できるので、部品
数を少なくでき、コストの面でも有利である。FIG. 5 is an operation waveform diagram when there is no diode D4 for flowing a free wheel current. In this case, partial voltage across v 0 of the series connection circuit of the switching element Q1 and the diode D3 becomes a negative voltage, that is, it can be seen that there is a period for applying a reverse voltage to the switching element Q1. If attention is paid to the application of the reverse bias voltage to the switching element Q1, the diode D4 can be omitted, so that the number of components can be reduced and the cost is also advantageous.
【0020】図6は本発明の第3実施例の回路図であ
る。本実施例では、第2実施例において、コンデンサC
0の両端に、コンデンサC3とインダクタL3の直列回
路を介して放電灯FLのフィラメントの電源側端子を接
続したものである。放電灯FLのフィラメントの非電源
側端子には、コンデンサC2が接続されている。コンデ
ンサC3は直流成分カット用であり、コンデンサC0,
C2に比べて容量が大きく、共振には寄与しない。コン
デンサC2は共振用のコンデンサであり、放電灯FLの
フィラメントの予熱電流を通電する作用も有している。
インダクタL3は共振用であり、放電灯FLのランプ電
流に対する限流要素(バラスト)となっている。インダ
クタL2は、インダクタL3に比べてインダクタンス値
が大きく、本実施例では、定電流作用を呈するものであ
り、インダクタL3とコンデンサC0,C2よりなる共
振回路で構成されたタンク回路へ安定した電力を供給す
る働きを有している。FIG. 6 is a circuit diagram of a third embodiment of the present invention. This embodiment is different from the second embodiment in that the capacitor C
A terminal on the power supply side of the filament of the discharge lamp FL is connected to both ends of 0 through a series circuit of a capacitor C3 and an inductor L3. The capacitor C2 is connected to the non-power supply side terminal of the filament of the discharge lamp FL. The capacitor C3 is for cutting a DC component, and the capacitors C0,
It has a larger capacity than C2 and does not contribute to resonance. The capacitor C2 is a capacitor for resonance, and has a function of supplying a preheating current to the filament of the discharge lamp FL.
The inductor L3 is for resonance and serves as a current limiting element (ballast) for the lamp current of the discharge lamp FL. The inductor L2 has a larger inductance value than the inductor L3. In the present embodiment, the inductor L2 exhibits a constant current action, and provides stable electric power to a tank circuit configured by a resonance circuit including the inductor L3 and the capacitors C0 and C2. It has the function of supplying.
【0021】図6の実施例の動作波形を図7に示した。
放電灯FLを含む負荷回路は、全体として誘導性負荷を
構成している。放電灯FLの予熱時には、スイッチング
周波数は共振周波数よりも充分に高く設定されており、
共振作用は弱くなる。このとき、インダクタL2、コン
デンサC3、インダクタL3、放電灯FLのフィラメン
ト、コンデンサC2、放電灯FLのフィラメントを通る
経路で予熱電流が流れる。一定時間後、スイッチング素
子Q1のスイッチング周波数を低くして共振周波数に近
づけることにより共振作用を強くし、放電灯FLの両端
に高電圧を印加して放電灯FLを点灯に至らしめる。放
電灯FLの点灯維持はインダクタL3がバラストの作用
をして安定に点灯する。コンデンサC0の両端に得られ
る電圧v 0 は不連続であるが、結合用のコンデンサC3
により直流成分をカットし、共振用のインダクタL3と
コンデンサC2の共振作用を利用することにより、放電
灯FLには連続的に電流(電力)が供給される。点灯時
における放電灯FLの両端電圧v2 は、インダクタL3
の共振作用により、コンデンサC3とインダクタL3の
接続点の電圧v3 に比べると、少々歪みを含みながらも
正弦波電圧に近づいたものとなっている。放電灯FLに
流れる電流iもほぼ正弦波である。このことにより、放
電灯FLへの配線及び放電灯FL自体からの放射ノイズ
は、矩形波点灯時に比べて低減でき、高周波パルス発生
成分を少なくできることが分かる。コンデンサC1の電
圧は、チョッパー作用によりリップル成分が無い純直流
の電源であり、これを供給されて放電灯FLが点灯して
いるので、フラットで安定した光を出すことができる。FIG. 7 shows operation waveforms of the embodiment of FIG.
The load circuit including the discharge lamp FL generates an inductive load as a whole.
Make up. When the discharge lamp FL is preheated, switching
The frequency is set sufficiently higher than the resonance frequency,
The resonance effect weakens. At this time, the inductor L2 and the capacitor
Filament of denser C3, inductor L3, discharge lamp FL
Pass through the filament of the discharge lamp FL
A preheating current flows in the path. After a certain time, the switching element
Lower the switching frequency of the child Q1 to approach the resonance frequency.
To strengthen the resonance action, and to both ends of the discharge lamp FL
To apply a high voltage to the lighting of the discharge lamp FL. Release
In order to maintain lighting of the electric lamp FL, the inductor L3 acts as a ballast.
To light stably. Obtained at both ends of the capacitor C0
Voltage v 0 Is discontinuous, but the coupling capacitor C3
To cut the DC component, and the resonance inductor L3
By utilizing the resonance action of the capacitor C2, discharge
A current (electric power) is continuously supplied to the lamp FL. When lit
, The voltage v across the discharge lamp FLTwo Is the inductor L3
Of the capacitor C3 and the inductor L3
Connection point voltage vThree Compared to
It is close to a sinusoidal voltage. For discharge lamp FL
The flowing current i is also substantially sinusoidal. This allows
Radiation noise from the wiring to the electric lamp FL and the discharge lamp FL itself
Can be reduced compared to when a square wave is
It can be seen that the components can be reduced. The power of the capacitor C1
Pressure is pure DC with no ripple component due to chopper action
Power supply, the discharge lamp FL is turned on
It can emit flat and stable light.
【0022】図8は本発明の第4実施例、図9は第5実
施例の回路図である。図8の実施例では、図6の実施例
において、コンデンサC0の両端に並列接続された負荷
回路をインダクタL2の両端に並列接続したものであ
る。また、図9の実施例では、コンデンサC0もインダ
クタL2の両端に並列接続したものである。後者の実施
例では、全波整流回路DBの交流入力側に、コンデンサ
CfとインダクタLfよりなるローパスフィルタを挿入
してあり、入力電流isが歪みの少ないスムーズな波形
となり、高調波成分が低減されるものである。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention, and FIG. 9 is a circuit diagram of a fifth embodiment. In the embodiment of FIG. 8, a load circuit connected in parallel to both ends of a capacitor C0 in the embodiment of FIG. 6 is connected in parallel to both ends of an inductor L2. In the embodiment of FIG. 9, the capacitor C0 is also connected in parallel to both ends of the inductor L2. In the latter embodiment, a low-pass filter including a capacitor Cf and an inductor Lf is inserted on the AC input side of the full-wave rectifier circuit DB, so that the input current is has a smooth waveform with little distortion, and harmonic components are reduced. Things.
【0023】図10は本発明の第6実施例の回路図であ
る。本実施例では、放電灯FLのフィラメントの非電源
側端子に並列接続されたコンデンサC2と並列にインダ
クタL4を接続している。このインダクタL4は、放電
灯FLに直流成分を流さないためのバイパス用のインダ
クタとして兼用されている。コンデンサC0とC2及び
インダクタL3はタンク回路を形成し、インバータの共
振回路として作用する。本実施例の利点は、直流カット
用の大容量のコンデンサC3を省略できる点である。当
然、インダクタL3はバラストの作用もさせている。さ
らに、図示された箇所にインダクタL3を挿入すること
により、スイッチング素子Q1やダイオードD3のスイ
ッチング時における高周波パルスノイズが放電灯FLへ
帰還することを防ぐ作用がある。FIG. 10 is a circuit diagram of a sixth embodiment of the present invention. In the present embodiment, the inductor L4 is connected in parallel with the capacitor C2 connected in parallel to the non-power supply side terminal of the filament of the discharge lamp FL. This inductor L4 is also used as a bypass inductor for preventing a DC component from flowing to the discharge lamp FL. The capacitors C0 and C2 and the inductor L3 form a tank circuit and act as a resonance circuit of the inverter. An advantage of this embodiment is that a large-capacity capacitor C3 for cutting DC current can be omitted. Naturally, the inductor L3 also acts as a ballast. Further, the insertion of the inductor L3 at the illustrated location has an effect of preventing high-frequency pulse noise at the time of switching of the switching element Q1 and the diode D3 from returning to the discharge lamp FL.
【0024】図11は本発明の第7実施例の回路図であ
る。本実施例では、予熱時のような軽負荷時にはスイッ
チング素子Q1をチョッパー回路とインバータ回路のス
イッチング手段として共用している。一方、点灯時のよ
うな重負荷時には、スイッチング素子Q1に負担がかか
り、実用上、採用できるパワートランジスタが少ない、
或いは殆ど無い場合が考えられるので、その解決策とし
て、新たに別のスイッチング素子Q2を、ダイオードD
3とスイッチング素子Q1の両端に接続したものであ
る。スイッチング素子Q2と逆並列にダイオードD4を
接続する場合には、スイッチング素子Q2としてパワー
MOSFETを使用することにより、見掛け上1個の素
子で構成できる。これは、パワーMOSFETのドレイ
ン・ソース間に寄生する逆方向ダイオードをダイオード
D4として代用できるからである。FIG. 11 is a circuit diagram of a seventh embodiment of the present invention. In this embodiment, the switching element Q1 is used as a switching means for the chopper circuit and the inverter circuit when the load is light such as during preheating. On the other hand, at the time of heavy load such as lighting, a load is applied to the switching element Q1, and in practice, there are few power transistors that can be employed.
Alternatively, it is conceivable that there is almost no case. As a solution, another switching element Q2 is newly added to the diode D.
3 and one connected to both ends of the switching element Q1. When the diode D4 is connected in anti-parallel with the switching element Q2, the switching element Q2 can be constituted by one element by using a power MOSFET as the switching element Q2. This is because a reverse diode parasitic between the drain and source of the power MOSFET can be used as the diode D4.
【0025】図11の回路の動作波形を図12に示し
た。予熱期間中は軽負荷のため、スイッチング素子Q1
をチョッパー回路とインバータ回路のスイッチング手段
として共用してスイッチング素子Q2はオフしておく。
また、放電灯の点灯期間中は重負荷のため、スイッチン
グ素子Q2をインバータ専用として、スイッチング素子
Q1をチョッパー専用としてそれぞれ動作させる。な
お、スイッチS4は予熱電流制御用のスイッチであり、
予熱期間中はオンとなり、点灯期間中はオフとなる。FIG. 12 shows operation waveforms of the circuit of FIG. Since the load is light during the preheating period, the switching element Q1
Are shared as switching means of the chopper circuit and the inverter circuit, and the switching element Q2 is turned off.
Further, during the lighting period of the discharge lamp, the switching element Q2 is operated exclusively for the inverter and the switching element Q1 is operated exclusively for the chopper because of heavy load during the lighting period of the discharge lamp. The switch S4 is a switch for controlling the preheating current,
It turns on during the preheating period and turns off during the lighting period.
【0026】本実施例の利点は回路効率が高くなること
及び設計の自由度が向上することにある。スイッチング
素子Q1をチョッパー回路とインバータ回路のスイッチ
ング手段として共用した場合には、ダイオードD3の順
方向の電圧降下による電力損失があったが、インバータ
回路に流れる電流をスイッチング素子Q2に流すことに
より、ダイオードD3における電力損失が低減される。
また、スイッチング素子Q1の電流容量が小さくても良
いので、その選択範囲が広くなり、コスト的にもスイッ
チング素子Q1,Q2の2個を合わせても、スイッチン
グ素子Q1を共用する構成に比べて安価になる場合があ
る。The advantages of this embodiment are that the circuit efficiency is increased and the degree of freedom in design is improved. When the switching element Q1 is shared as the switching means of the chopper circuit and the inverter circuit, there is a power loss due to the forward voltage drop of the diode D3. However, by flowing the current flowing through the inverter circuit to the switching element Q2, The power loss in D3 is reduced.
Further, since the current capacity of the switching element Q1 may be small, the selection range is widened, and the cost is lower than the configuration in which the switching element Q1 is shared, even if the two switching elements Q1 and Q2 are combined. May be.
【0027】図13は本発明の第8実施例の回路図であ
る。この実施例では、放電灯FLのフィラメントの予熱
電源として、インダクタL1の2次巻線を利用し、イン
ピーダンス要素Z0を介して予熱電流を供給している。FIG. 13 is a circuit diagram of an eighth embodiment of the present invention. In this embodiment, a preheating current is supplied via an impedance element Z0 using a secondary winding of an inductor L1 as a preheating power source for a filament of the discharge lamp FL.
【0028】図14〜図16は本発明の第9〜第11実
施例の回路図である。これらの実施例は、絶縁トランス
Tを使用しており、共振用のコンデンサC0の接続位置
が異なる。図14の実施例では、トランスTの1次巻線
N1と並列に共振用のコンデンサC0を接続している。
図15の実施例では、トランスTの1次巻線N1と直列
に共振用のコンデンサC0を接続している。図16の実
施例では、負荷Zと並列に共振用のコンデンサC0を接
続している。これらの実施例では、絶縁トランスTの使
用により寸法は大きくなるが、負荷Zでの感電事故を防
げるので安全となる。特に、負荷Zとして蛍光灯のよう
な放電灯を使用する場合には、ランプ交換時の感電事故
を防ぐことができる。FIGS. 14 to 16 are circuit diagrams of ninth to eleventh embodiments of the present invention. In these embodiments, the insulating transformer T is used, and the connection position of the resonance capacitor C0 is different. In the embodiment shown in FIG. 14, a resonance capacitor C0 is connected in parallel with the primary winding N1 of the transformer T.
In the embodiment shown in FIG. 15, a resonance capacitor C0 is connected in series with the primary winding N1 of the transformer T. In the embodiment of FIG. 16, a capacitor C0 for resonance is connected in parallel with the load Z. In these embodiments, the size is increased by use of the insulating transformer T, but it is safe because an electric shock accident at the load Z can be prevented. In particular, when a discharge lamp such as a fluorescent lamp is used as the load Z, an electric shock accident at the time of lamp replacement can be prevented.
【0029】図17は本発明の第12実施例の回路図で
ある。この実施例では、ダイオードD3に容量の大きい
コンデンサC4を並列接続し、スイッチング素子Q1に
容量の小さいコンデンサC0を並列接続することによ
り、コンデンサC4にダイオードD3のターンオフ作用
を持たせたものである。これにより、ダイオードD3の
逆回復電流によるリカバリー損失がなくなり、且つ、ダ
イオードD3には低周波用の安価なものが使用できる。FIG. 17 is a circuit diagram of a twelfth embodiment of the present invention. In this embodiment, a large-capacity capacitor C4 is connected in parallel to the diode D3, and a small-capacity capacitor C0 is connected in parallel to the switching element Q1, so that the capacitor C4 has a function of turning off the diode D3. Thereby, the recovery loss due to the reverse recovery current of the diode D3 is eliminated, and an inexpensive diode D3 for low frequency can be used.
【0030】図18は本発明の第13実施例の回路図で
ある。この実施例では、共振用のコンデンサC0を全波
整流回路DBの負極側とダイオードD3のアノード間に
接続したものであり、インダクタL3及びL1とコンデ
ンサC0により共振回路を構成している。このように、
チョッパー用のインダクタL1をインバータ回路の共振
用インダンタンス成分としても兼用することによって、
インダクタL3の小型化が図れる。FIG. 18 is a circuit diagram of a thirteenth embodiment of the present invention. In this embodiment, a resonance capacitor C0 is connected between the negative electrode of the full-wave rectifier circuit DB and the anode of the diode D3, and a resonance circuit is formed by the inductors L3 and L1 and the capacitor C0. in this way,
By also using the inductor L1 for the chopper as a resonance inductance component of the inverter circuit,
The size of the inductor L3 can be reduced.
【0031】[0031]
【発明の効果】本発明によれば、交流電源を全波整流回
路により整流し、その整流出力を第1のスイッチング手
段により高周波的に断続して、第1のインダクタに電磁
エネルギーを蓄積し、この電磁エネルギーを第2のスイ
ッチング手段を介して平滑用のコンデンサに全部注入す
るように構成されているので、入力電流波形を正弦波状
とすることができ、入力力率が高くなるという効果があ
る。また、全波整流回路の出力電流が平滑用のコンデン
サに直接的に流れ込むことを防止するための第3のスイ
ッチング手段を設けているので、電源オン時に突入電源
が流れないという効果がある。さらに、第2のインダク
タと第2のコンデンサにより負荷電流を共振電流とした
ので、ノイズの輻射が低減されると共に、スイッチング
損失も低減され、放熱構造を簡略化できることから、小
型で軽量なインバータ装置を実現できるという効果があ
る。According to the present invention, an AC power supply is rectified by a full-wave rectifier circuit, and the rectified output is intermittently switched at a high frequency by a first switching means to store electromagnetic energy in a first inductor. Since the electromagnetic energy is entirely injected into the smoothing capacitor via the second switching means, the input current waveform can be made sinusoidal, and the input power factor is increased. . Further, since the third switching means for preventing the output current of the full-wave rectifier circuit from directly flowing into the smoothing capacitor is provided, there is an effect that the rush power does not flow when the power is turned on. Furthermore, since the load current is set to the resonance current by the second inductor and the second capacitor, the radiation of noise is reduced, the switching loss is reduced, and the heat radiation structure can be simplified. There is an effect that can be realized.
【0032】なお、負荷として放電灯を使用した場合に
は、第1のスイッチング手段のオン時間制御により任意
の大きさのリップル無しの安定した出力電圧を負荷に供
給でき、発光がフラットで良質な光出力を得ることがで
きるという効果がある。When a discharge lamp is used as a load, a stable output voltage without any magnitude of ripple can be supplied to the load by controlling the ON time of the first switching means. There is an effect that an optical output can be obtained.
【図1】本発明の第1実施例の回路図である。FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図2】本発明の第1実施例の動作波形図である。FIG. 2 is an operation waveform diagram of the first embodiment of the present invention.
【図3】本発明の第2実施例の回路図である。FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図4】本発明の第2実施例の第1の動作波形図であ
る。FIG. 4 is a first operation waveform diagram of the second embodiment of the present invention.
【図5】本発明の第2実施例の第2の動作波形図であ
る。FIG. 5 is a second operation waveform diagram of the second embodiment of the present invention.
【図6】本発明の第3実施例の回路図である。FIG. 6 is a circuit diagram of a third embodiment of the present invention.
【図7】本発明の第3実施例の動作波形図である。FIG. 7 is an operation waveform diagram of the third embodiment of the present invention.
【図8】本発明の第4実施例の回路図である。FIG. 8 is a circuit diagram of a fourth embodiment of the present invention.
【図9】本発明の第5実施例の回路図である。FIG. 9 is a circuit diagram of a fifth embodiment of the present invention.
【図10】本発明の第6実施例の回路図である。FIG. 10 is a circuit diagram of a sixth embodiment of the present invention.
【図11】本発明の第7実施例の回路図である。FIG. 11 is a circuit diagram of a seventh embodiment of the present invention.
【図12】本発明の第7実施例の動作波形図である。FIG. 12 is an operation waveform diagram of a seventh embodiment of the present invention.
【図13】本発明の第8実施例の回路図である。FIG. 13 is a circuit diagram of an eighth embodiment of the present invention.
【図14】本発明の第9実施例の回路図である。FIG. 14 is a circuit diagram of a ninth embodiment of the present invention.
【図15】本発明の第10実施例の回路図である。FIG. 15 is a circuit diagram of a tenth embodiment of the present invention.
【図16】本発明の第11実施例の回路図である。FIG. 16 is a circuit diagram of an eleventh embodiment of the present invention.
【図17】本発明の第12実施例の回路図である。FIG. 17 is a circuit diagram of a twelfth embodiment of the present invention.
【図18】本発明の第13実施例の回路図である。FIG. 18 is a circuit diagram of a thirteenth embodiment of the present invention.
【図19】従来例の回路図である。FIG. 19 is a circuit diagram of a conventional example.
【図20】従来例の動作波形図である。FIG. 20 is an operation waveform diagram of a conventional example.
【図21】従来例のスイッチング時の動作波形図であ
る。FIG. 21 is an operation waveform diagram at the time of switching in a conventional example.
S1 第1のスイッチング手段 S2 第2のスイッチング手段 S3 第3のスイッチング手段 DB 全波整流回路 Vs 交流電源 L1 第1のインダクタ L2 第2のインダクタ C1 第1のコンデンサ C0 第2のコンデンサ Z 負荷 S1 First switching means S2 Second switching means S3 Third switching means DB Full-wave rectifier circuit Vs AC power supply L1 First inductor L2 Second inductor C1 First capacitor C0 Second capacitor Z Load
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−359683(JP,A) 特開 平3−74091(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H05B 41/24 H05B 41/282 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-359683 (JP, A) JP-A-3-74091 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H02M 7/48 H05B 41/24 H05B 41/282
Claims (11)
と、一端を前記全波整流回路の直流出力の一端に接続されて
全波整流回路の直流出力を高周波的に断続させる第1の
スイッチング手段と、 一端を前記全波整流回路の直流出力の他端に接続され、
他端を第1のスイッチング手段の他端に接続されて第1
のスイッチング手段を介して全波整流回路の直流出力を
高周波的に断続させた電圧を印加される第1のインダク
タと、 第1のインダクタの前記他端と第1のスイッチング手段
の前記他端との接続点に一端を接続された平滑用の第1
のコンデンサと、 全波整流回路の直流出力の前記他端に一端を接続され他
端を第1のコンデンサの他端に接続され第1のスイッチ
ング手段と交互にオン・オフされる第2のスイッチング
手段と、 一端を全波整流回路の直流出力の前記一端に接続された
第3のスイッチング手段と、 第3のスイッチング手段の他端と第1のコンデンサの前
記他端との間 に接続された第2のインダクタと、 第2のインダクタと共振するように接続された第2のコ
ンデンサと、 第2のコンデンサの共振電圧を受けて駆動される負荷回
路とからなり、 第3のスイッチング手段は全波整流回路から平滑用の第
1のコンデンサに流れる電流を阻止するように構成され
ていることを特徴とするインバータ装置。1. A full-wave rectifier circuit for full-wave rectification of an AC power supply.
When,One end is connected to one end of the DC output of the full-wave rectifier circuit.
The first to interrupt the DC output of a full-wave rectifier circuit at high frequencies
Switching means; One end is connected to the other end of the DC output of the full-wave rectifier circuit,
The other end is connected to the other end of the first switching means,
DC output of the full-wave rectifier circuit through the switching means
A first inductor to which a high-frequency intermittent voltage is applied
And The other end of the first inductor and first switching means
The first for smoothing, one end of which is connected to the connection point with the other end of
And the capacitor One end is connected to the other end of the DC output of the full-wave rectifier circuit.
A first switch having one end connected to the other end of the first capacitor;
Switching turned on and off alternately with the switching means
Means, One end is connected to the one end of the DC output of the full-wave rectifier circuit
Third switching means; Before the other end of the third switching means and the first capacitor
Between the other end A second inductor connected to A second capacitor connected to resonate with the second inductor
And A load circuit driven by receiving the resonance voltage of the second capacitor
From the road, The third switching means is provided for smoothing from the full-wave rectifier circuit.
And configured to block the current flowing through the first capacitor.
An inverter device characterized in that:
と、一端を前記全波整流回路の直流出力の一端に接続されて
全波整流回路の直流出力を高周波的に断続させるスイッ
チング素子と、 一端を前記全波整流回路の直流出力の他端に接続され、
他端を前記スイッチング素子の他端に接続されて前記ス
イッチング素子を介して全波整流回路の直流出力を高周
波的に断続させた電圧を印加される第1のインダクタ
と、 第1のインダクタの前記他端と前記スイッチング素子の
前記他端との接続点に一端を接続された平滑用の第1の
コンデンサと、 全波整流回路の直流出力の前記他端に全波整流回路の出
力と逆極性となるように一端を接続され他端を第1のコ
ンデンサの他端に接続された第1のダイオードと、 全波整流回路の直流出力の前記一端に全波整流回路の出
力と逆極性となるように一端を接続された第2のダイオ
ードと、 第2のダイオードの他端と第1のコンデンサの前記他端
との間に接続された第2のインダクタと、 第2のインダクタと共振するように接続された第2のコ
ンデンサと、 第2のコンデンサの共振電圧を受けて駆動される負荷回
路とから構成される ことを特徴とするインバータ装置。2. A full-wave rectifier circuit for full-wave rectifying an AC power supply, and one end connected to one end of a DC output of the full-wave rectifier circuit.
A switch that interrupts the DC output of the full-wave rectifier circuit at high frequencies.
A switching element, one end of which is connected to the other end of the DC output of the full-wave rectifier circuit,
The other end is connected to the other end of the switching element to
High frequency DC output of full-wave rectifier circuit via switching element
A first inductor to which a wave-interrupted voltage is applied
And the other end of the first inductor and the switching element.
A first smoothing terminal having one end connected to a connection point with the other end;
The capacitor and the output of the full-wave rectifier circuit are connected to the other end of the DC output of the full-wave rectifier circuit.
One end is connected so that the polarity is opposite to the force, and the other end is the first connector.
A first diode connected to the other end of the capacitor, and an output of the full-wave rectifier circuit to the one end of the DC output of the full-wave rectifier circuit.
A second diode having one end connected to have the opposite polarity to the force
And over de, the other ends of the first capacitor of the second diode
And a second inductor connected to resonate with the second inductor.
And a load circuit driven by the resonance voltage of the second capacitor.
Inverter apparatus characterized by consisting of a road.
と、一端を前記全波整流回路の直流出力の一端に接続されて
全波整流回路の直流出力を高周波的に断続させるスイッ
チング素子と、 一端を前記全波整流回路の直流出力の他端に接続され、
他端を前記スイッチング素子の他端に接続されて前記ス
イッチング素子を介して全波整流回路の直流出力を高周
波的に断続させた電圧を印加される第1のインダクタ
と、 第1のインダクタの前記他端と前記スイッチング素子の
前記他端との接続点に一端を接続された平滑用の第1の
コンデンサと、 全波整流回路の直流出力の前記他端に全波整流回路の出
力と逆極性となるように一端を接続され他端を第1のコ
ンデンサの他端に接続された第1のダイオードと、 全波整流回路の直流出力の前記一端に全波整流回路の出
力と逆極性となるように一端を接続された第2のダイオ
ードと、 第2のダイオードの他端と第1のコンデンサの前記他端
との間に1次巻線を接続された高周波トランスと、 高周波トランスの2次巻線に接続された負荷回路及び第
2のインダクタと、 第2のインダクタと共振するように接続された第2のコ
ンデンサとから構成される ことを特徴とするインバータ
装置。3. A full-wave rectifier circuit for full-wave rectifying an AC power supply, and one end connected to one end of a DC output of the full-wave rectifier circuit.
A switch that interrupts the DC output of the full-wave rectifier circuit at high frequencies.
A switching element, one end of which is connected to the other end of the DC output of the full-wave rectifier circuit,
The other end is connected to the other end of the switching element to
High frequency DC output of full-wave rectifier circuit via switching element
A first inductor to which a wave-interrupted voltage is applied
And the other end of the first inductor and the switching element.
A first smoothing terminal having one end connected to a connection point with the other end;
The capacitor and the output of the full-wave rectifier circuit are connected to the other end of the DC output of the full-wave rectifier circuit.
One end is connected so that the polarity is opposite to the force, and the other end is the first connector.
A first diode connected to the other end of the capacitor, and an output of the full-wave rectifier circuit to the one end of the DC output of the full-wave rectifier circuit.
A second diode having one end connected to have the opposite polarity to the force
And over de, the other ends of the first capacitor of the second diode
, A high-frequency transformer having a primary winding connected thereto, a load circuit connected to a secondary winding of the high-frequency transformer, and a
And a second inductor connected to resonate with the second inductor.
Inverter apparatus characterized by consisting of a capacitor.
の直列接続の両端に第3のダイオードを逆並列接続した
ことを特徴とする請求項2又は3に記載のインバータ装
置。4. The inverter device according to claim 2, wherein a third diode is connected in anti-parallel to both ends of the series connection of the second diode and the switching element.
ンサとバラスト用のインダクタと放電灯の直列回路を含
み、かつ放電灯のフィラメントの非電源側に予熱電流通
電用のコンデンサを並列接続され、前記バラスト用のイ
ンダクタと予熱電流通電用のコンデンサは共振回路を構
成していることを特徴とする請求項2又は3又は4に記
載のインバータ装置。5. The load circuit includes a series circuit of a DC cut capacitor, a ballast inductor, and a discharge lamp, and a preheating current supply capacitor is connected in parallel to a non-power supply side of a filament of the discharge lamp. The inverter device according to claim 2, wherein the ballast inductor and the preheating current conducting capacitor form a resonance circuit.
クタと放電灯の直列回路を含み、かつ、放電灯のフィラ
メントの非電源側に予熱電流通電用のコンデンサと直流
バイパス用のインダクタを並列接続され、前記バラスト
用のインダクタと予熱電流通電用のコンデンサは共振回
路を構成していることを特徴とする請求項2に記載のイ
ンバータ装置。6. The load circuit includes a series circuit of a ballast inductor and a discharge lamp, and a preheating current supply capacitor and a DC bypass inductor are connected in parallel to a non-power supply side of a filament of the discharge lamp. 3. The inverter device according to claim 2, wherein the inductor for ballast and the capacitor for supplying a preheating current form a resonance circuit.
放電灯の直列回路を含み、第3のインダクタは第2のダ
イオードと放電灯の間に介在させたことを特徴とする請
求項2に記載のインバータ装置。7. The load circuit according to claim 2, wherein the load circuit includes a series circuit of a third inductor and a discharge lamp, wherein the third inductor is interposed between the second diode and the discharge lamp. The inverter device as described.
ードを逆並列接続し、かつ前記第2のダイオードに並列
に逆回復用のコンデンサを並列接続したことを特徴とす
る請求項2乃至7のいずれかに記載のインバータ装置。8. The switching element according to claim 2, wherein a third diode is connected in anti-parallel to the switching element, and a capacitor for reverse recovery is connected in parallel to the second diode. 3. The inverter device according to claim 1.
の直列回路の両端に負荷電流が大きいときに第1のスイ
ッチング素子と同期して動作する第2のスイッチング素
子を並列接続したことを特徴とする請求項2乃至8のい
ずれかに記載のインバータ装置。9. A second switching element, which operates in synchronization with the first switching element when a load current is large, is connected in parallel to both ends of a series circuit of the second diode and the switching element. Item 9. The inverter device according to any one of Items 2 to 8.
給するための予熱巻線を第1のインダクタに設けたこと
を特徴とする請求項2乃至9のいずれかに記載のインバ
ータ装置。10. The inverter device according to claim 2, wherein a preheating winding for supplying a preheating current to a filament of the discharge lamp is provided in the first inductor.
と第1のインダクタの直列回路と並列に共振用の第2の
コンデンサを接続したことを特徴とする請求項2乃至1
0のいずれかに記載のインバータ装置。11. A second capacitor for resonance is connected in parallel with a series circuit of a second diode, a switching element, and a first inductor.
0. The inverter device according to any one of 0.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01111893A JP3265671B2 (en) | 1993-01-26 | 1993-01-26 | Inverter device |
| US08/021,908 US5402331A (en) | 1992-02-25 | 1993-02-24 | Power device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01111893A JP3265671B2 (en) | 1993-01-26 | 1993-01-26 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225538A JPH06225538A (en) | 1994-08-12 |
| JP3265671B2 true JP3265671B2 (en) | 2002-03-11 |
Family
ID=11769098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01111893A Expired - Lifetime JP3265671B2 (en) | 1992-02-25 | 1993-01-26 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265671B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101877015B1 (en) * | 2018-02-08 | 2018-07-10 | 스마트론파워(주) | Constant Voltage - Constant Current Converter with Reduced Initial Starting Current |
| KR101879670B1 (en) * | 2018-02-08 | 2018-07-18 | 스마트론파워(주) | The Converter with Reduced Initial Starting Current |
| KR20190096236A (en) * | 2018-02-08 | 2019-08-19 | 스마트론파워(주) | The Converter with Reduced Initial Starting Current |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3699663B2 (en) | 2001-05-24 | 2005-09-28 | 勲 高橋 | Inverter control method and apparatus |
| JP2009072061A (en) * | 2003-05-28 | 2009-04-02 | Audio Labo Corp | Unit for preventing counter-electromotive force |
-
1993
- 1993-01-26 JP JP01111893A patent/JP3265671B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101877015B1 (en) * | 2018-02-08 | 2018-07-10 | 스마트론파워(주) | Constant Voltage - Constant Current Converter with Reduced Initial Starting Current |
| KR101879670B1 (en) * | 2018-02-08 | 2018-07-18 | 스마트론파워(주) | The Converter with Reduced Initial Starting Current |
| KR20190096236A (en) * | 2018-02-08 | 2019-08-19 | 스마트론파워(주) | The Converter with Reduced Initial Starting Current |
| KR102466557B1 (en) | 2018-02-08 | 2022-11-14 | 스마트론파워(주) | The Converter with Reduced Initial Starting Current |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06225538A (en) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459651A (en) | Inverter device for stable, high power-factor input current supply | |
| EP0680246B1 (en) | Power supply apparatus having high power-factor and low distortion-factor characteristics | |
| KR100724155B1 (en) | Single Type FPC and Power Converter Circuit | |
| CN101595764A (en) | Electronic ballast with flyback cat ear power supply | |
| JP3265671B2 (en) | Inverter device | |
| US5402331A (en) | Power device | |
| JP3067292B2 (en) | Inverter device | |
| JP3427238B2 (en) | Inverter device | |
| JP3248198B2 (en) | Power supply | |
| JPH04193067A (en) | Inverter unit | |
| JP3261706B2 (en) | Inverter device | |
| JP3614011B2 (en) | Inverter device | |
| JP2906056B2 (en) | Discharge lamp lighting circuit | |
| JP3518230B2 (en) | Lighting device | |
| JP3486879B2 (en) | Power supply device, discharge lamp lighting device and lighting device | |
| JP3400594B2 (en) | Power supply | |
| JPH10225128A (en) | Power supply device | |
| JP3134958B2 (en) | Power supply device, discharge lamp lighting device and lighting device | |
| JP3400592B2 (en) | Power supply | |
| JP4026086B2 (en) | Inverter type fluorescent lamp lighting device | |
| JP3235295B2 (en) | Power supply | |
| KR100272754B1 (en) | Discharge lamp lighting device | |
| JPH10164853A (en) | Power supply | |
| JP3291507B2 (en) | Inverter device for discharge lamp | |
| JP4473533B2 (en) | Discharge lamp lighting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 12 |