JP3276034B2 - Memory area expansion method - Google Patents
Memory area expansion methodInfo
- Publication number
- JP3276034B2 JP3276034B2 JP18749594A JP18749594A JP3276034B2 JP 3276034 B2 JP3276034 B2 JP 3276034B2 JP 18749594 A JP18749594 A JP 18749594A JP 18749594 A JP18749594 A JP 18749594A JP 3276034 B2 JP3276034 B2 JP 3276034B2
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- expansion method
- instruction
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、８０８６系のＣＰＵを
用いたメモリシステムに関し、特にそのメモリエリア拡
張方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory system using an 8086 CPU, and more particularly to a memory area expansion method.
【０００２】[0002]
【従来の技術】汎用メモリ及び汎用ＣＰＵを用いてビッ
ト情報の書き込みを行う場合、複数の命令を組み合わせ
て書き込みを行っていたため、シーケンスプログラムの
ようにビット情報を多く処理する場合には、命令数が多
くなり、処理時間が増加してしまうという問題があっ
た。この問題を解決するため、特開昭５９ー７７５５７
号公報に記載されているように、図２のごとくメモリエ
リアの一部をビット単位で読み書きが可能なメモリシス
テムを供していた。これはアドレス端子のＡ１５でデー
タの反転、Ａ１４，１３，１２で１バイトの中のビット
位置指定Ａ１１−Ａ０がバイトのアドレスとなってい
た。図３はビットメモリの回路ブロックで前記公報に詳
しいので説明は略すが、８００００ｈ台をアクセスする
とリードで任意のビットがＤ７に読み出され、ライトで
Ｄ７のビットを任意のビットアドレスに書き込むことが
可能である。2. Description of the Related Art When writing bit information using a general-purpose memory and a general-purpose CPU, writing is performed by combining a plurality of instructions. And the processing time increases. To solve this problem, Japanese Unexamined Patent Publication No. 59-77557
As described in Japanese Patent Application Laid-Open Publication No. H10-264, a memory system capable of reading and writing a part of a memory area in units of bits as shown in FIG. 2 is provided. This is inversion of data at address terminal A15 and bit position designation A11-A0 in one byte at A14, 13, 12 is the byte address. FIG. 3 is a circuit block of a bit memory, which is described in detail in the above-mentioned publication because it is detailed in the above-mentioned publication. It is possible.
【０００３】[0003]
【発明が解決しようとする課題】ところが、Ａ１１−Ａ
０の１２ビットで指定されるアドレスエリアは４Ｋバイ
トであるが、ＲＡＭには４Ｋバイトのものはなく、８Ｋ
バイトのものを使用しているため、メモリエリアの半分
は使用されておらず、かつビットメモリの不足が問題に
なっている。本発明が解決すべき課題は、ビットメモリ
エリアを実質的に倍にできるメモリエリア拡張方法を提
供することにある。However, A11-A
The address area specified by the 12 bits of 0 is 4K bytes, but there is no 4K byte in RAM, and 8K
Since bytes are used, half of the memory area is not used, and shortage of bit memory is a problem. An object of the present invention is to provide a memory area expansion method capable of substantially doubling a bit memory area.
【０００４】[0004]
【課題を解決するための手段】前記課題を解決するた
め、本発明のメモリエリア拡張方法は、ＣＰＵの発する
／ＬＯＣＫ信号（「／」は反転を表す）をアドレスライ
ンとすることによりメモリエリアを拡張し、この拡張さ
れたメモリエリアをアクセスする時はＣＰＵ制御命令Ｌ
ＯＣＫを命令の先頭に付けるようにしたものである。In order to solve the above-mentioned problems, a memory area expansion method according to the present invention uses a / LOCK signal ("/" indicates inversion) generated by a CPU as an address line to set a memory area. When accessing the expanded memory area, the CPU control instruction L
OCK is added to the head of the instruction.
【０００５】[0005]
【作用】ＲＡＭのアドレス端子のＡ１２にＣＰＵの出力
信号であるＬＯＣＫを入力することでビットメモリエリ
アが倍になる。ＬＯＣＫを付けた命令を実行したときに
Ａ１２が反転するので、使用していないメモリエリアが
アクセスされる。The bit memory area is doubled by inputting LOCK which is the output signal of the CPU to the address terminal A12 of the RAM. Since A12 is inverted when the instruction with LOCK is executed, an unused memory area is accessed.
【０００６】[0006]
【実施例】以下、本発明を実施例を参照しながら具体的
に説明する。図１は本発明の実施例を示すブロック図で
ある。図において、１は８０８６系のＣＰＵを用いた６
４ＫバイトのＲＡＭ、２は／ＬＯＣＫ信号を反転する反
転器である。ＬＯＣＫは８０８６系のＣＰＵが有するプ
リフィックス命令で、ＭＯＶ命令等の先頭に付けると、
ＭＯＶ命令実行時ＣＰＵの出力信号ＬＯＣＫがＬにな
る。本来この命令はマルチＣＰＵシステムでバスの専有
を行うためのものであるが、この信号をアドレスライン
と同じ扱いにすることで、使用していないメモリエリア
をビットメモリとして使用することが可能となる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to embodiments. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1 is a 6 using an 8086 CPU.
A 4K byte RAM 2 is an inverter for inverting the / LOCK signal. LOCK is a prefix instruction of the 8086 CPU, which is added at the beginning of the MOV instruction or the like.
When the MOV instruction is executed, the output signal LOCK of the CPU becomes L. Originally, this instruction is for occupying a bus in a multi-CPU system. By treating this signal as an address line, an unused memory area can be used as a bit memory. .
【０００７】以下はアセンブラ言語を用いたプログラム
の例である。 １ ＭＯＶ ＡＸ，８０００ ２ ＭＯＶ ＤＳ，ＡＸ データセグ
メントセット ３ ＭＯＶ ＢＹＴ ＡＬ，［３０２０］ ビットデー
タ読み出し２０−Ｄ３ ４ ＬＯＣＫ ５ ＭＯＶ ＢＹＴ ［４１２０］，ＡＬ 書き込み１
２０ Ｄ４ このプログラムについて説明すると、ステップ１，２で
データセグメントＤＳを８０００にセットすることによ
り８００００番地台のアクセスが可能になる。ステップ
３は通常の読み込みで８００２０番地のＤ３が読み出さ
れる。ステップ４はプリフィックス命令であり、ステッ
プ５の命令を実行するときＬＯＣＫ信号をＬにする。ス
テップ５の命令実行で８１１２０にアキュムレータのＤ
７を書き込むことになる。すなわち８０ＦＦＦｈまでの
メモリが８１ＦＦＦｈまで拡張されたことになる。The following is an example of a program using the assembler language. 1 MOV AX, 8000 2 MOV DS, AX Data segment set 3 MOV BYT AL, [3020] Bit data read 20-D3 4 LOCK 5 MOV BYT [4120], AL write 1
20 D4 To explain this program, setting the data segment DS to 8000 in steps 1 and 2 enables access to the 80000 address block. In step 3, normal reading is performed, and D3 at address 80020 is read. Step 4 is a prefix instruction. When the instruction of step 5 is executed, the LOCK signal is set to L. The accumulator D is set to 81120 by executing the instruction in step 5.
7 will be written. That is, the memory up to 80FFFh is expanded to 81FFFh.
【０００８】[0008]
【発明の効果】上述したように、本発明によれば、反転
器を設けたり、メモリアドレスにＬＯＣＫ信号を加える
という、若干のハードとソフトの工夫で、特定メモリエ
リアを実質的に倍に増設することが可能となった。As described above, according to the present invention, a specific memory area is substantially doubled with a slight hardware and software device such as providing an inverter or adding a LOCK signal to a memory address. It became possible to do.
【図１】 本発明実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
【図２】 従来のメモリシステムにおけるメモリエリア
の説明図である。FIG. 2 is an explanatory diagram of a memory area in a conventional memory system.
【図３】 従来のメモリシステムの構成を示すブロック
図である。FIG. 3 is a block diagram showing a configuration of a conventional memory system.
１ ＲＡＭ、２ 反転器 1 RAM, 2 inverter
Claims (1)
スラインとすることによりメモリエリアを拡張し、この
拡張されたメモリエリアをアクセスする時はＣＰＵ制御
命令ＬＯＣＫを命令の先頭に付けることを特徴とする、
メモリエリア拡張方法。1. A memory area is expanded by using a / LOCK signal generated by a CPU as an address line, and when accessing the expanded memory area, a CPU control instruction LOCK is added to the head of the instruction. ,
Memory area expansion method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18749594A JP3276034B2 (en) | 1994-08-09 | 1994-08-09 | Memory area expansion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18749594A JP3276034B2 (en) | 1994-08-09 | 1994-08-09 | Memory area expansion method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855058A JPH0855058A (en) | 1996-02-27 |
| JP3276034B2 true JP3276034B2 (en) | 2002-04-22 |
Family
ID=16207069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18749594A Expired - Fee Related JP3276034B2 (en) | 1994-08-09 | 1994-08-09 | Memory area expansion method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276034B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455158B1 (en) * | 2002-09-24 | 2004-11-06 | 엘지전자 주식회사 | Memory interface apparatus |
-
1994
- 1994-08-09 JP JP18749594A patent/JP3276034B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0855058A (en) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63188247A (en) | Memory access device | |
| JPH09167495A (en) | Data storage unit and data storage device using the unit | |
| JP3276034B2 (en) | Memory area expansion method | |
| JP4606725B2 (en) | High speed memory access controller | |
| JP3701045B2 (en) | Processing unit and method for generating a memory access cycle in a processing unit | |
| JP3923010B2 (en) | Memory control circuit | |
| JPS59197946A (en) | Memory device | |
| JP2806535B2 (en) | Microcomputer development support equipment | |
| JP2793474B2 (en) | Partial write control circuit | |
| JP3217815B2 (en) | Address translation method | |
| JPH11184797A (en) | Dma controller and method therefor and recording medium for recording control program | |
| JPH03130844A (en) | Bit address control circuit for bit map memory | |
| CN113138657A (en) | Method and circuit for reducing cache access power consumption | |
| JPS6120160A (en) | Addressing exception detection method | |
| JP2002318779A (en) | Device, and access method for its register | |
| JPH1049427A (en) | Storage having arithmetic reading function | |
| JPS60134947A (en) | Memory extension system | |
| CN113836050A (en) | Memory access control method, device, equipment and readable storage medium | |
| JPS6331087A (en) | Memory access circuit | |
| JPH04112251A (en) | Microcomputer | |
| JPH1196070A (en) | Memory control circuit, its controlling method and recording medium recording control program | |
| JPH0232431A (en) | Information processor | |
| JPH03182956A (en) | Buffer memory sharing system | |
| JPS5819965A (en) | Recording device | |
| JPS63282862A (en) | Method for managing memory area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |