Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3276137B2 - Crystal oscillation circuit - Google Patents
[go: Go Back, main page]

JP3276137B2 - Crystal oscillation circuit - Google Patents

Crystal oscillation circuit

Info

Publication number
JP3276137B2
JP3276137B2 JP33473896A JP33473896A JP3276137B2 JP 3276137 B2 JP3276137 B2 JP 3276137B2 JP 33473896 A JP33473896 A JP 33473896A JP 33473896 A JP33473896 A JP 33473896A JP 3276137 B2 JP3276137 B2 JP 3276137B2
Authority
JP
Japan
Prior art keywords
transistor
emitter
base
crystal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33473896A
Other languages
Japanese (ja)
Other versions
JPH10163752A (en
Inventor
保 九 一 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP33473896A priority Critical patent/JP3276137B2/en
Publication of JPH10163752A publication Critical patent/JPH10163752A/en
Application granted granted Critical
Publication of JP3276137B2 publication Critical patent/JP3276137B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、低電圧の電源で動
作することができ、歪み特性も良好で高効率で動作し、
かつ負荷の変動による出力レベルの変化の少ない水晶発
振回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention can operate with a low-voltage power supply, has good distortion characteristics, operates with high efficiency,
The present invention also relates to a crystal oscillation circuit in which the output level does not change much due to a load change.

【0002】[0002]

【従来の技術】従来、水晶発振回路としては、たとえば
図4に示すようなコルピッツ型水晶発振回路が知られて
いる。この水晶発振回路では水晶振動子1を周波数源と
するコルピッツ発振回路をトランジスタ2によって構成
している。トランジスタ2はエミッタ接地の増幅器とし
て動作し、発振出力3をエミッタから取り出すようにし
ている。
2. Description of the Related Art Conventionally, as a crystal oscillation circuit, for example, a Colpitts type crystal oscillation circuit as shown in FIG. 4 is known. In this crystal oscillation circuit, a Colpitts oscillation circuit using the crystal resonator 1 as a frequency source is constituted by the transistor 2. The transistor 2 operates as a common-emitter amplifier, and takes out the oscillation output 3 from the emitter.

【0003】しかしながら、このような回路構成では、
トランジスタ2の動作点としてバイアス電圧を比較的、
高く設定することが行われる。したがって、常時コレク
タ電流の流れる、いわゆるA級増幅器として動作するた
めに動作効率も低く、消費電流も多くなる問題がある。
また、このようなものでは、負荷の変動等の影響は、直
接、発振段のトランジスタ2へ及ぶために安定性に劣
り、多くの場合、発振出力をバッファ回路で受けて負荷
へ供給することが行われている。
However, in such a circuit configuration,
The bias voltage is relatively set as the operating point of the transistor 2,
A higher setting is performed. Therefore, there is a problem that the device operates as a so-called class A amplifier in which a collector current always flows, resulting in low operation efficiency and high current consumption.
In addition, in such a device, the influence of a load fluctuation or the like directly affects the transistor 2 in the oscillation stage, so that the stability is poor. In many cases, the oscillation output is received by the buffer circuit and supplied to the load. Is being done.

【0004】しかしながら、電源電圧の低い、たとえば
2.6V程度の電源を用いる場合に、バッファ回路を設
けると発振段とバッファ回路との電圧の配分の問題を生
じて動作電圧が低くなり、発振出力がクリップされるた
めに歪みを生じたり振幅が小さくなってしまう問題があ
った。
However, when a power supply having a low power supply voltage, for example, about 2.6 V, is used, if a buffer circuit is provided, a problem of voltage distribution between the oscillation stage and the buffer circuit occurs, and the operating voltage is reduced, and the oscillation output However, there is a problem that distortion is caused or the amplitude is reduced due to clipping.

【0005】[0005]

【発明が解決しようとする課題】本発明は上記の事情に
鑑みてなされたもので、低電圧の電源で動作することが
でき、歪みの少ない発振出力を得ることができ、動作効
率も良好で、しかも負荷抵抗の変化による出力レベルの
変動の少ない水晶発振回路を提供することを目的とする
ものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and can operate with a low-voltage power supply, can obtain an oscillation output with little distortion, and have good operation efficiency. It is another object of the present invention to provide a crystal oscillation circuit in which the output level does not fluctuate much due to a change in load resistance.

【0006】[0006]

【課題を解決するための手段】本発明は、電源と接地電
位間にNPN型の第1のトランジスタのコレクタ・エミ
ッタとPNP型の第2のトランジスタのエミッタ・コレ
クタとを直列に接続したB級増幅器の入力に水晶振動子
を接続した水晶発振回路において、水晶振動子の一端を
接地し、PNP型の第3のトランジスタのベースに水晶
振動子の他端を接続するとともにコレクタを接地しエミ
ッタをエミッタ抵抗を介して電源に接続し、NPN型の
第4のトランジスタのベースに水晶振動子の他端を接続
するとともにコレクタを電源に接続しエミッタをエミッ
タ抵抗を介して接地し、第3のトランジスタのエミッタ
に第1のトランジスタのベースを接続し、第4のトラン
ジスタのエミッタに第2のトランジスタのベースを接続
し、第1、第2のトランジスタのエミッタの直列接続点
から出力端子を導出し、第3のトランジスタのベース・
エミッタ間に第1のトランジスタのベース電圧の正のピ
ーク値を引き上げる第1のコンデンサを接続し、第4の
トランジスタのベース・エミッタ間に第2のトランジス
タのベース電圧の負のピーク値を引き下げる第2のコン
デンサを接続し、第3、第4のトランジスタのベースと
出力端子との間に第3のコンデンサを介挿し、一端を上
記出力端子に接続し他端を接地した第4のコンデンサを
設けたことを特徴とするものである。
According to the present invention, there is provided a class B in which the collector / emitter of a first NPN transistor and the emitter / collector of a second PNP transistor are connected in series between a power supply and a ground potential. In a crystal oscillator circuit in which a crystal resonator is connected to the input of an amplifier, one end of the crystal resonator is grounded, the other end of the crystal resonator is connected to the base of a PNP-type third transistor, the collector is grounded, and the emitter is grounded. A third transistor connected to a power supply via an emitter resistor, the other end of the crystal oscillator connected to the base of a fourth transistor of the NPN type, a collector connected to the power supply, and an emitter grounded via the emitter resistor; The base of the first transistor is connected to the emitter of the first transistor, the base of the second transistor is connected to the emitter of the fourth transistor, and the first and second transistors are connected. It derives the output terminal from the series connection point of the emitter of the transistor, the base of the third transistor
A first capacitor for increasing the positive peak value of the base voltage of the first transistor is connected between the emitters, and a first capacitor for decreasing the negative peak value of the base voltage of the second transistor is connected between the base and the emitter of the fourth transistor. A third capacitor between the bases of the third and fourth transistors and the output terminal, and a fourth capacitor having one end connected to the output terminal and the other end grounded. It is characterized by having.

【0007】[0007]

【発明の実施の形態】以下、図1に示す回路図を参照し
て、本発明の実施の形態を説明する。Q1はNPN型の
第1のトランジスタ、Q2はPNP型の第2のトランジ
スタである。第1のトランジスタQ1のコレクタを電源
Vccに接続し、第2のトランジスタQ2のコレクタを
接地し、エミッタを共通に出力端子Outに接続してい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the circuit diagram shown in FIG. Q1 is an NPN-type first transistor, and Q2 is a PNP-type second transistor. The collector of the first transistor Q1 is connected to the power supply Vcc, the collector of the second transistor Q2 is grounded, and the emitter is commonly connected to the output terminal Out.

【0008】そして第1、第2のトランジスタQ1、Q
2によっていわゆる相補型のB級出力回路を形成してい
る。そしてQ3はPNP型の第3のトランジスタで、エ
ミッタをエミッタ抵抗R1を介して、たとえば電圧2.
6Vの電源Vccに接続し、コレクタを接地している。
[0008] The first and second transistors Q1, Q
2 form a so-called complementary class B output circuit. Q3 is a PNP-type third transistor having an emitter connected through an emitter resistor R1, for example, a voltage 2.
It is connected to a 6 V power supply Vcc and the collector is grounded.

【0009】またQ4はNPN型の第4のトランジスタ
で、コレクタを電源Vccに接続し、エミッタをエミッ
タ抵抗R2を介して接地しているそして一端を接地した
水晶振動子Xの他端に第3、第4の各トランジスタQ
3、Q4のベースを接続している。
Q4 is an NPN-type fourth transistor having a collector connected to the power supply Vcc, an emitter grounded via an emitter resistor R2, and a third end connected to the other end of the crystal resonator X having one end grounded. , The fourth transistor Q
3. The base of Q4 is connected.

【0010】そして第3のトランジスタQ3のエミッタ
を第1のトランジスタQ1のベースに接続し、第4のト
ランジスタQ4のエミッタを第2のトランジスタQ2の
ベースに接続して、それぞれ出力段の第1、第2のトラ
ンジスタQ1、Q2をドライブするようにしている。
The emitter of the third transistor Q3 is connected to the base of the first transistor Q1, and the emitter of the fourth transistor Q4 is connected to the base of the second transistor Q2. The second transistors Q1 and Q2 are driven.

【0011】そして第3のトランジスタQ3のベース・
エミッタ間に、第1のトランジスタQ1のベース電圧V
b1の正のピーク値を引き上げる第1のコンデンサC1
を介挿している。同様に第4のトランジスタQ4のベー
ス・エミッタ間に、第2のトランジスタQ2のベース電
圧Vb2の負のピーク値を引き下げる第2のコンデンサ
C2を介挿している。
The base of the third transistor Q3
The base voltage V of the first transistor Q1 is applied between the emitters.
a first capacitor C1 for raising the positive peak value of b1
Is interposed. Similarly, a second capacitor C2 for lowering the negative peak value of the base voltage Vb2 of the second transistor Q2 is interposed between the base and the emitter of the fourth transistor Q4.

【0012】そして第3、第4の各トランジスタQ3、
Q4のベースを、バイアス抵抗R3を介して電源Vcc
に接続し、またバイアス抵抗R4を介して接地し、第
3、第4の各トランジスタQ3、Q4のベースへバイア
ス電圧を与えるようにしている。
The third and fourth transistors Q3,
The base of Q4 is connected to power supply Vcc via bias resistor R3.
, And grounded via a bias resistor R4 to apply a bias voltage to the bases of the third and fourth transistors Q3 and Q4.

【0013】そして、上記第3、第4のトランジスタQ
3、Q4のベースと出力端子Outとの間に第3のコン
デンサC3を接続している。さらに、出力端子Outと
接地電位との間に第4のコンデンサC4を接続してい
る。
The third and fourth transistors Q
3. A third capacitor C3 is connected between the base of Q4 and the output terminal Out. Further, a fourth capacitor C4 is connected between the output terminal Out and the ground potential.

【0014】このような構成であれば、第3、第4のト
ランジスタQ3、Q4によって出力段の第1、第2の各
トランジスタQ1、Q2のベース・エミッタ電圧Vbe
を吸収することができクロスオーバー歪の発生を防止す
ることができる。そして第3、第4のトランジスタQ
3、Q4のベースに接続した水晶振動子Xの圧電振動に
よって出力段の第1、第2のトランジスタQ1、Q2を
駆動することができる。
With such a configuration, the base and emitter voltages Vbe of the first and second transistors Q1 and Q2 in the output stage are controlled by the third and fourth transistors Q3 and Q4.
And the occurrence of crossover distortion can be prevented. And the third and fourth transistors Q
3, the first and second transistors Q1 and Q2 in the output stage can be driven by the piezoelectric vibration of the crystal resonator X connected to the bases of Q4.

【0015】ここで、出力段の第1、第2のトランジス
タQ1、Q2に図2にInで示すような正弦波信号が入
力された場合、トランジスタQ1、Q2のベース電圧V
b1、Vb2は、それぞれ図2にVb1、Vb2で示す
ように変化する。
Here, when a sine wave signal as indicated by In in FIG. 2 is input to the first and second transistors Q1 and Q2 in the output stage, the base voltage V of the transistors Q1 and Q2
b1 and Vb2 change as shown by Vb1 and Vb2 in FIG. 2, respectively.

【0016】すなわち、トランジスタQ1の正のピーク
値はコンデンサC1の充電電荷によって引き上げられ、
同様にトランジスタQ2の負のピーク値はコンデンサC
2の充電電荷によって引き下げられる。
That is, the positive peak value of the transistor Q1 is raised by the charge of the capacitor C1,
Similarly, the negative peak value of transistor Q2 is
2, which is reduced by the charge.

【0017】なお図2で破線は、たとえば電源電圧が低
く、かつ第1、第2のコンデンサC1、C2のない場合
に正負ピーク値が歪む様子を示すものである。しかし
て、上記実施例では、出力端子Outの発振出力は図3
に実線で示すように歪みのない信号を得ることができ
る。なお図3で破線は、ベース電圧Vb1、Vb2が図
2に破線で示すように歪んだ場合の出力信号の歪みを示
すものである。
The broken line in FIG. 2 shows how the positive and negative peak values are distorted when, for example, the power supply voltage is low and the first and second capacitors C1 and C2 are not provided. Thus, in the above embodiment, the oscillation output of the output terminal Out is as shown in FIG.
As shown by a solid line, a signal without distortion can be obtained. Note that the broken lines in FIG. 3 show the distortion of the output signal when the base voltages Vb1 and Vb2 are distorted as shown by the broken lines in FIG.

【0018】またB級増幅器を用いた発振回路は、たと
えば図4に示すような従来のコルピッツ型水晶発振回路
に比して大きな出力を得ることができ、たとえば負荷変
動による出力レベルの変動も少なく低抵抗の負荷に対し
ても大きな振幅で駆動することができる利点がある。
An oscillation circuit using a class B amplifier can obtain a large output as compared with a conventional Colpitts type crystal oscillation circuit as shown in FIG. 4, for example, and the output level fluctuation due to a load fluctuation is small. There is an advantage that it can be driven with a large amplitude even for a low resistance load.

【0019】なお本発明は上記実施例に限定されるもの
ではなく、たとえば上記実施例では水晶振動子の一端を
直接、接地するようにしたが、ここにコンデンサを介挿
することによって発振周波数をわずかに可変することが
できる。したがって、ここに可変コンデンサを用いるよ
うにすれば発振周波数を連続的に変化させることができ
正確な発振周波数に調整することができる。
The present invention is not limited to the above-described embodiment. For example, in the above-described embodiment, one end of the crystal unit is directly grounded, but the oscillation frequency can be reduced by inserting a capacitor here. Can be slightly variable. Therefore, if a variable capacitor is used here, the oscillation frequency can be continuously changed, and the oscillation frequency can be accurately adjusted.

【0020】[0020]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
The present invention is embodied in the form described above and has the following effects.

【0021】発振回路にB級増幅器を用いているために
動作効率がよく、かつ低電圧、たとえば2.6V程度の
電源電圧でも歪みを生じることなく大きな振幅の出力を
得ることができる。したがって負荷変動による出力レベ
ルの変動も少なく、消費電力も少ない出力回路を提供す
ることができる。
Since a class B amplifier is used in the oscillation circuit, the operation efficiency is good, and a large amplitude output can be obtained without distortion even at a low voltage, for example, a power supply voltage of about 2.6 V. Therefore, it is possible to provide an output circuit in which the output level does not fluctuate due to the load fluctuation and the power consumption is small.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の発振回路の回路図である。FIG. 1 is a circuit diagram of an oscillation circuit according to an embodiment of the present invention.

【図2】図1に示す実施例の出力段のトランジスタのベ
ース電圧の変化を示す波形図である。
FIG. 2 is a waveform chart showing a change in a base voltage of a transistor in an output stage of the embodiment shown in FIG. 1;

【図3】図1に示す実施例の発振出力を示す波形図であ
る。
FIG. 3 is a waveform chart showing an oscillation output of the embodiment shown in FIG.

【図4】従来のコルピッツ型発振回路の回路図である。FIG. 4 is a circuit diagram of a conventional Colpitts oscillation circuit.

【符号の説明】[Explanation of symbols]

Q1、Q2、Q3、Q4 トランジスタ C1、C2、C3、C4 コンデンサ R1、R2、R3、R4 抵抗 Q1, Q2, Q3, Q4 Transistors C1, C2, C3, C4 Capacitors R1, R2, R3, R4 Resistance

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電源と接地電位間にNPN型の第1のトラ
ンジスタのコレクタ・エミッタとPNP型の第2のトラ
ンジスタのエミッタ・コレクタとを直列に接続したB級
増幅器の入力に水晶振動子を接続した水晶発振回路にお
いて、 一端を接地した水晶振動子と、 この水晶振動子の他端にベースを接続しコレクタを接地
するとともにエミッタをエミッタ抵抗を介して電源に接
続したPNP型の第3のトランジスタと、 上記水晶振動子の他端にベースを接続するとともにコレ
クタを電源に接続しエミッタをエミッタ抵抗を介して接
地したNPN型の第4のトランジスタと、 ベースを上記第3のトランジスタのエミッタに接続した
NPN型の第1のトランジスタと、 ベースを上記第4のトランジスタのエミッタに接続した
PNP型の第2のトランジスタと、 上記第1のトランジスタのエミッタと上記第2のトラン
ジスタのエミッタとの直列接続点から導出した出力端子
と、 上記第3のトランジスタのベース・エミッタ間に接続さ
れ第1のトランジスタのベース電圧の正のピーク値を引
き上げる第1のコンデンサと、 上記第4のトランジスタのベース・エミッタ間に接続さ
れ第2のトランジスタのベース電圧の負のピーク値を引
き下げる第2のコンデンサと、 上記第3、第4のトランジスタのベースと出力端子との
間に介挿した第3のコンデンサと、 一端を上記出力端子に接続し他端を接地した第4のコン
デンサと、 を具備することを特徴とする水晶発振回路。
A crystal oscillator is provided at the input of a class B amplifier having a collector and emitter of an NPN type first transistor and an emitter and collector of a PNP type second transistor connected in series between a power supply and a ground potential. In the connected crystal oscillation circuit, a third PNP-type crystal resonator having one end grounded, and a base connected to the other end of the crystal resonator, the collector grounded, and the emitter connected to the power supply via an emitter resistor. A transistor, a fourth transistor of an NPN type having a base connected to the other end of the crystal unit, a collector connected to a power supply, and an emitter grounded via an emitter resistor; and a base connected to the emitter of the third transistor. A first transistor of NPN type connected to the transistor, and a second transistor of PNP type having a base connected to the emitter of the fourth transistor. An output terminal derived from a series connection point of the emitter of the first transistor and the emitter of the second transistor; a base voltage of the first transistor connected between the base and the emitter of the third transistor; A first capacitor connected between the base and the emitter of the fourth transistor, for reducing the negative peak value of the base voltage of the second transistor; and a third capacitor connected between the base and the emitter of the fourth transistor. A crystal comprising: a third capacitor interposed between a base of a fourth transistor and an output terminal; and a fourth capacitor having one end connected to the output terminal and the other end grounded. Oscillator circuit.
【請求項2】請求項1に記載のものにおいて、水晶振動
子の一端側に発振周波数を調整するコンデンサを介挿し
たことを特徴とする水晶発振回路。
2. A crystal oscillation circuit according to claim 1, wherein a capacitor for adjusting the oscillation frequency is inserted at one end of the crystal resonator.
【請求項3】請求項2に記載のものにおいて、水晶振動
子の一端側に介挿したコンデンサは可変コンデンサであ
ることを特徴とする水晶発振回路。
3. The crystal oscillation circuit according to claim 2, wherein the capacitor interposed at one end of the crystal unit is a variable capacitor.
JP33473896A 1996-11-29 1996-11-29 Crystal oscillation circuit Expired - Fee Related JP3276137B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33473896A JP3276137B2 (en) 1996-11-29 1996-11-29 Crystal oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33473896A JP3276137B2 (en) 1996-11-29 1996-11-29 Crystal oscillation circuit

Publications (2)

Publication Number Publication Date
JPH10163752A JPH10163752A (en) 1998-06-19
JP3276137B2 true JP3276137B2 (en) 2002-04-22

Family

ID=18280676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33473896A Expired - Fee Related JP3276137B2 (en) 1996-11-29 1996-11-29 Crystal oscillation circuit

Country Status (1)

Country Link
JP (1) JP3276137B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10387298B2 (en) 2017-04-04 2019-08-20 Hailo Technologies Ltd Artificial neural network incorporating emphasis and focus techniques
US11238334B2 (en) 2017-04-04 2022-02-01 Hailo Technologies Ltd. System and method of input alignment for efficient vector operations in an artificial neural network
US11544545B2 (en) 2017-04-04 2023-01-03 Hailo Technologies Ltd. Structured activation based sparsity in an artificial neural network
US11551028B2 (en) 2017-04-04 2023-01-10 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
US12430543B2 (en) 2017-04-04 2025-09-30 Hailo Technologies Ltd. Structured sparsity guided training in an artificial neural network

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10387298B2 (en) 2017-04-04 2019-08-20 Hailo Technologies Ltd Artificial neural network incorporating emphasis and focus techniques
US11238334B2 (en) 2017-04-04 2022-02-01 Hailo Technologies Ltd. System and method of input alignment for efficient vector operations in an artificial neural network
US11238331B2 (en) 2017-04-04 2022-02-01 Hailo Technologies Ltd. System and method for augmenting an existing artificial neural network
US11263512B2 (en) 2017-04-04 2022-03-01 Hailo Technologies Ltd. Neural network processor incorporating separate control and data fabric
US11354563B2 (en) 2017-04-04 2022-06-07 Hallo Technologies Ltd. Configurable and programmable sliding window based memory access in a neural network processor
US11461615B2 (en) 2017-04-04 2022-10-04 Hailo Technologies Ltd. System and method of memory access of multi-dimensional data
US11514291B2 (en) 2017-04-04 2022-11-29 Hailo Technologies Ltd. Neural network processing element incorporating compute and local memory elements
US11544545B2 (en) 2017-04-04 2023-01-03 Hailo Technologies Ltd. Structured activation based sparsity in an artificial neural network
US11551028B2 (en) 2017-04-04 2023-01-10 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
US11675693B2 (en) 2017-04-04 2023-06-13 Hailo Technologies Ltd. Neural network processor incorporating inter-device connectivity
US12430543B2 (en) 2017-04-04 2025-09-30 Hailo Technologies Ltd. Structured sparsity guided training in an artificial neural network

Also Published As

Publication number Publication date
JPH10163752A (en) 1998-06-19

Similar Documents

Publication Publication Date Title
US6111466A (en) Amplifier with feedback to provide bias adjustment
US3914704A (en) Feedback amplifier
JP3276137B2 (en) Crystal oscillation circuit
US4692711A (en) Current mirror circuit
US4518930A (en) Negative resistance circuit for VCO
JPH05315862A (en) Amplifier circuit
JP3310890B2 (en) Class B output amplifier circuit
JPS6047503A (en) Integrated transistor high frequency crystal oscillator circuit
JP3310889B2 (en) Class B output amplifier circuit
US6958650B1 (en) Push-pull buffer/amplifier
JPH11346125A (en) SRPP circuit
JP3409061B2 (en) Piezoelectric oscillator
JPH10145221A (en) Output circuit device
JPH07118618B2 (en) Negative feedback amplifier
JP2931713B2 (en) Clamp circuit
JP2577946B2 (en) Amplifier circuit
JPS6264106A (en) Amplifier circuit
RU1806440C (en) Differential voltage amplifier
JP3309878B2 (en) Amplifier
JP2762333B2 (en) Amplifier circuit and signal amplifier IC
JP2548419B2 (en) Amplifier circuit
JPS5811059Y2 (en) transistor amplifier
JPH11340861A (en) Integrated circuit
JP2553028Y2 (en) Oscillator
JPH0328580Y2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees