JP3276900B2 - 半導体装置及び表示装置 - Google Patents
半導体装置及び表示装置Info
- Publication number
- JP3276900B2 JP3276900B2 JP26667997A JP26667997A JP3276900B2 JP 3276900 B2 JP3276900 B2 JP 3276900B2 JP 26667997 A JP26667997 A JP 26667997A JP 26667997 A JP26667997 A JP 26667997A JP 3276900 B2 JP3276900 B2 JP 3276900B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- channel
- region
- film transistor
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims 1
- 238000005224 laser annealing Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101100203530 Caenorhabditis elegans stn-1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置（ＬＣＤ）、エレクトロルミネッセン
ス（ＥＬ）表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ（ＴＦＴ：th
in film tansistor）を、表示部におけるスイッチング
素子として形成するとともに、周辺部に駆動回路を構成
すべく形成した周辺駆動回路一体型ディスプレイの製造
方法に関する。
に、液晶表示装置（ＬＣＤ）、エレクトロルミネッセン
ス（ＥＬ）表示装置等、アクティブマトリクス型ディス
プレイ装置に用いられる薄膜トランジスタ（ＴＦＴ：th
in film tansistor）を、表示部におけるスイッチング
素子として形成するとともに、周辺部に駆動回路を構成
すべく形成した周辺駆動回路一体型ディスプレイの製造
方法に関する。
【０００２】
【従来の技術】光学部材として液晶や有機エレクトロル
ミネッセンス（ＥＬ）を用いた表示素子からなる平面デ
ィスプレイ装置は、小型、薄型、低消費電力などの利点
を有し、ＯＡ機器、ＡＶ機器等の分野で実用化が進めら
れている。これらＬＣＤや有機ＥＬディスプレイ装置で
は、各表示素子の画像情報の保持と書き換えのタイミン
グを制御するスイッチング素子として、液晶やＥＬを支
持する基板上にＴＦＴを作り込んだアクティブマトリク
ス型が、その画質の良さから主流となってる。中でも、
ＴＦＴを表示素子のスイッチング素子としてのみなら
ず、表示素子を駆動する周辺ドライバーを構成すべく表
示素子群の周辺にも形成したドライバー内蔵型が開発さ
れ、更なる小型化や低コスト化が実現をしている。
ミネッセンス（ＥＬ）を用いた表示素子からなる平面デ
ィスプレイ装置は、小型、薄型、低消費電力などの利点
を有し、ＯＡ機器、ＡＶ機器等の分野で実用化が進めら
れている。これらＬＣＤや有機ＥＬディスプレイ装置で
は、各表示素子の画像情報の保持と書き換えのタイミン
グを制御するスイッチング素子として、液晶やＥＬを支
持する基板上にＴＦＴを作り込んだアクティブマトリク
ス型が、その画質の良さから主流となってる。中でも、
ＴＦＴを表示素子のスイッチング素子としてのみなら
ず、表示素子を駆動する周辺ドライバーを構成すべく表
示素子群の周辺にも形成したドライバー内蔵型が開発さ
れ、更なる小型化や低コスト化が実現をしている。
【０００３】ドライバー内蔵型の表示装置に用いるＴＦ
Ｔとしては、ドライバーにも適用できる動作速度と、耐
熱性の低い安価なガラス基板上に作成できる成膜温度の
低さから、チャンネル層に多結晶半導体特にポリシリコ
ン（ｐ−Ｓｉ）を用いたものが適している。ポリシリコ
ンの形成に当たっては、基板上に形成されたアモルファ
スシリコンにレーザーアニールを施すことにより、支持
基板温度を４００〜６００℃に抑えながら結晶化するこ
とができ、こうして得たｐ−Ｓｉを使ってＴＦＴを形成
するという方法により、無アルカリガラス基板上にドラ
イバー回路を作成することが可能となる。
Ｔとしては、ドライバーにも適用できる動作速度と、耐
熱性の低い安価なガラス基板上に作成できる成膜温度の
低さから、チャンネル層に多結晶半導体特にポリシリコ
ン（ｐ−Ｓｉ）を用いたものが適している。ポリシリコ
ンの形成に当たっては、基板上に形成されたアモルファ
スシリコンにレーザーアニールを施すことにより、支持
基板温度を４００〜６００℃に抑えながら結晶化するこ
とができ、こうして得たｐ−Ｓｉを使ってＴＦＴを形成
するという方法により、無アルカリガラス基板上にドラ
イバー回路を作成することが可能となる。
【０００４】図４は、このようなレーザーアニールを行
うためのレーザーアニール装置の構成図である。（５
１）はパルスレーザーを発生する発振源、（５２）は、
レンズ（５５）、ミラー（５６）からなる光学系、（５
３）は最終照射部、（５４）は内部に被処理基板（５
９）を支持するステージ（５８）を装備した処理チャン
バである。レーザー発振源（５１）において発生された
エキシマレーザー等のレーザー光は、光学系（５２）に
送出される。光学系（５２）において、各種レンズ（５
５）はシリンドリカルレンズ、コンデンサレンズ等であ
り、ここを通過する間にレーザー光は所定の断面形状に
整形されたレーザービームとされる。レーザービームは
四角形、中でも、長軸方向が短軸方向に対して非常に大
きなライン状とされる。このラインビームは、チャンバ
（５４）に設けれた透明な窓（６０）を通して、チャン
バ（５４）内の被処理基板（５９）に照射される。被処
理基板（５９）を載せたステージ（５８）は平面上を水
平方向及び垂直方向に可動で、相対的に被処理基板（５
９）上をラインビームがスキャンされる。
うためのレーザーアニール装置の構成図である。（５
１）はパルスレーザーを発生する発振源、（５２）は、
レンズ（５５）、ミラー（５６）からなる光学系、（５
３）は最終照射部、（５４）は内部に被処理基板（５
９）を支持するステージ（５８）を装備した処理チャン
バである。レーザー発振源（５１）において発生された
エキシマレーザー等のレーザー光は、光学系（５２）に
送出される。光学系（５２）において、各種レンズ（５
５）はシリンドリカルレンズ、コンデンサレンズ等であ
り、ここを通過する間にレーザー光は所定の断面形状に
整形されたレーザービームとされる。レーザービームは
四角形、中でも、長軸方向が短軸方向に対して非常に大
きなライン状とされる。このラインビームは、チャンバ
（５４）に設けれた透明な窓（６０）を通して、チャン
バ（５４）内の被処理基板（５９）に照射される。被処
理基板（５９）を載せたステージ（５８）は平面上を水
平方向及び垂直方向に可動で、相対的に被処理基板（５
９）上をラインビームがスキャンされる。
【０００５】図５は、被処理基板（５９）の拡大断面図
である。無アルカリガラス等の基板（１０）上にＴＦＴ
のゲート電極（１１）と、これを覆うゲート絶縁膜（１
２）上に被処理膜であるａ−Ｓｉ（１３ａ）が形成され
ている。図６は、得られたｐ−Ｓｉ（１３）を用いたＴ
ＦＴの断面図である。また、図７はＴＦＴの平面図であ
り、図５及び図６は図７のＡ−Ａ線に沿った断面図とな
っている。ａ−Ｓｉ（１３ａ）にレーザーアニールを施
すことにより得られたｐ−Ｓｉ（１３）は、ゲート電極
（１１）の上方を通過する領域に島状に残され、ゲート
電極（１１）の直上領域をノンドープのチャンネル領域
（ＣＨ）、その両側に不純物が低濃度にドーピングされ
たＬＤ（Lightly Doped）領域（ＬＤ）、更にその外側
に、不純物が高濃度にドーピングされたソース領域
（Ｓ）及びドレイン領域（Ｄ）が形成されている。ｐ−
Ｓｉ（１３）及びＬＤ領域（ＬＤ）を形成する際にマス
クとして用いられた注入ストッパ膜（１４）を覆ってＳ
ｉＮｘ、ＳｉＯ2等の層間絶縁膜（１５）が形成されて
いる。層間絶縁膜（１５）上には、ソース電極（１６）
及びドレイン電極（１７）が形成され、層間絶縁膜（１
５）中に形成されたコンタクトホール（ＣＴ）を介して
各々ソース領域（Ｓ）及びドレイン領域（Ｄ）に接続さ
れている。
である。無アルカリガラス等の基板（１０）上にＴＦＴ
のゲート電極（１１）と、これを覆うゲート絶縁膜（１
２）上に被処理膜であるａ−Ｓｉ（１３ａ）が形成され
ている。図６は、得られたｐ−Ｓｉ（１３）を用いたＴ
ＦＴの断面図である。また、図７はＴＦＴの平面図であ
り、図５及び図６は図７のＡ−Ａ線に沿った断面図とな
っている。ａ−Ｓｉ（１３ａ）にレーザーアニールを施
すことにより得られたｐ−Ｓｉ（１３）は、ゲート電極
（１１）の上方を通過する領域に島状に残され、ゲート
電極（１１）の直上領域をノンドープのチャンネル領域
（ＣＨ）、その両側に不純物が低濃度にドーピングされ
たＬＤ（Lightly Doped）領域（ＬＤ）、更にその外側
に、不純物が高濃度にドーピングされたソース領域
（Ｓ）及びドレイン領域（Ｄ）が形成されている。ｐ−
Ｓｉ（１３）及びＬＤ領域（ＬＤ）を形成する際にマス
クとして用いられた注入ストッパ膜（１４）を覆ってＳ
ｉＮｘ、ＳｉＯ2等の層間絶縁膜（１５）が形成されて
いる。層間絶縁膜（１５）上には、ソース電極（１６）
及びドレイン電極（１７）が形成され、層間絶縁膜（１
５）中に形成されたコンタクトホール（ＣＴ）を介して
各々ソース領域（Ｓ）及びドレイン領域（Ｄ）に接続さ
れている。
【０００６】
【発明が解決しようとする課題】図８は、ａ−Ｓｉ（１
３Ａ）への照射レーザーエネルギー（横軸）と、その時
形成されるｐ−Ｓｉ（１３）のグレインサイズ（縦軸）
との関係図である。エネルギーが大きくなるに従ってグ
レインサイズも大きくなるが、最大のグレインさずが得
られるあるエネルギー値Ｅoを越えるとグレインサイズ
が急激に小さくなる。従って、所定のグレインサイズを
得るためには、エネルギーがＥdとＥuの狭い範囲内にな
ければならない。
３Ａ）への照射レーザーエネルギー（横軸）と、その時
形成されるｐ−Ｓｉ（１３）のグレインサイズ（縦軸）
との関係図である。エネルギーが大きくなるに従ってグ
レインサイズも大きくなるが、最大のグレインさずが得
られるあるエネルギー値Ｅoを越えるとグレインサイズ
が急激に小さくなる。従って、所定のグレインサイズを
得るためには、エネルギーがＥdとＥuの狭い範囲内にな
ければならない。
【０００７】このため、ラインビームの照射エネルギー
が僅かでもばらついて、最適範囲Ｅd〜Ｅu間から外れる
と、結晶化が十分に行われず、グレインサイズの小さい
結晶化不良領域（Ｒ）が、ｐ−Ｓｉ中のある領域に生じ
る。図７に、あるＴＦＴのチャンネル領域（ＣＨ）と結
晶化不良領域（Ｒ）との位置関係を示す。図７では、ｐ
−Ｓｉ（１３）中で、結晶化不良領域（Ｒ）が垂直方向
（Ｖ）に延びる線状に生じ、チャンネル領域（ＣＨ）を
通過しているが、結晶化不良領域（Ｒ）の幅Ｘはチャン
ネル領域（ＣＨ）のチャンネル幅Ｗよりも大きく、チャ
ンネル領域（ＣＨ）を覆っている。結晶化不良領域
（Ｒ）は移動度が著しく小さく、ソース領域（Ｓ）とド
レイン領域（Ｄ）間を結ぶチャンネル領域（ＣＨ）にお
ける電荷の移動経路（ＭＮ）が不良となり、この素子の
特性は悪化する。
が僅かでもばらついて、最適範囲Ｅd〜Ｅu間から外れる
と、結晶化が十分に行われず、グレインサイズの小さい
結晶化不良領域（Ｒ）が、ｐ−Ｓｉ中のある領域に生じ
る。図７に、あるＴＦＴのチャンネル領域（ＣＨ）と結
晶化不良領域（Ｒ）との位置関係を示す。図７では、ｐ
−Ｓｉ（１３）中で、結晶化不良領域（Ｒ）が垂直方向
（Ｖ）に延びる線状に生じ、チャンネル領域（ＣＨ）を
通過しているが、結晶化不良領域（Ｒ）の幅Ｘはチャン
ネル領域（ＣＨ）のチャンネル幅Ｗよりも大きく、チャ
ンネル領域（ＣＨ）を覆っている。結晶化不良領域
（Ｒ）は移動度が著しく小さく、ソース領域（Ｓ）とド
レイン領域（Ｄ）間を結ぶチャンネル領域（ＣＨ）にお
ける電荷の移動経路（ＭＮ）が不良となり、この素子の
特性は悪化する。
【０００８】なお、素子特性は、実質的な移動経路の幅
によって決まり、チャンネル幅Ｗに対して結晶化不良領
域（Ｒ）が占める割合が大きくなればなるほど、特性の
悪化は顕著となる。従って、図７に示す如く、結晶化不
良領域（Ｒ）がチャンネル領域（ＣＨ）の全域にわたっ
て生じることがなくとも、チャンネル領域（ＣＨ）の一
部に結晶化不良領域（Ｒ）がかかれば特性は悪化する。
によって決まり、チャンネル幅Ｗに対して結晶化不良領
域（Ｒ）が占める割合が大きくなればなるほど、特性の
悪化は顕著となる。従って、図７に示す如く、結晶化不
良領域（Ｒ）がチャンネル領域（ＣＨ）の全域にわたっ
て生じることがなくとも、チャンネル領域（ＣＨ）の一
部に結晶化不良領域（Ｒ）がかかれば特性は悪化する。
【０００９】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に、パルスレーザーによるア
ニールが施された半導体膜が形成されてなる複数の半導
体素子を有する半導体装置において、前記半導体素子の
一つ、いくつか、あるいは全ては、電気的に並列関係に
ある複数のチャンネル領域を有し、前記複数のチャンネ
ル領域の各チャンネル幅と、各チャンネル領域の間隙の
離間距離とを合わせた合計距離は、前記パルスレーザー
のピッチよりも大きい構成である。
するために成され、基板上に、パルスレーザーによるア
ニールが施された半導体膜が形成されてなる複数の半導
体素子を有する半導体装置において、前記半導体素子の
一つ、いくつか、あるいは全ては、電気的に並列関係に
ある複数のチャンネル領域を有し、前記複数のチャンネ
ル領域の各チャンネル幅と、各チャンネル領域の間隙の
離間距離とを合わせた合計距離は、前記パルスレーザー
のピッチよりも大きい構成である。
【００１０】これにより、パルスレーザーのピッチと同
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル幅に対して不良領域が占める割合が小さ
くなり、素子特性の悪化が抑えられる。また、基板上に
光学変調部材を変調する表示電極群と、これら表示電極
群の各々に接続され表示信号を供給するための第１の薄
膜トランジスタ群と、これら第1の薄膜トランジスタ群
を駆動する第２の薄膜トランジスタ群が形成され、前記
第１および第２の薄膜トランジスタ群は、パルスレーザ
ーによるアニールが施された半導体膜をチャンネル領域
に用いてなる表示装置において、前記第１または第２の
薄膜トランジスタ群を構成する薄膜トランジスタの一
つ、いくつかまたは全ては、各々電気的に並列関係にあ
る複数のチャンネル領域を有し、前記複数のチャンネル
領域の各チャンネル幅と、各チャンネル領域の間隙の離
間距離と合わせた合計距離は、前記パルスレーザーのピ
ッチよりも大きい構成である。
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル幅に対して不良領域が占める割合が小さ
くなり、素子特性の悪化が抑えられる。また、基板上に
光学変調部材を変調する表示電極群と、これら表示電極
群の各々に接続され表示信号を供給するための第１の薄
膜トランジスタ群と、これら第1の薄膜トランジスタ群
を駆動する第２の薄膜トランジスタ群が形成され、前記
第１および第２の薄膜トランジスタ群は、パルスレーザ
ーによるアニールが施された半導体膜をチャンネル領域
に用いてなる表示装置において、前記第１または第２の
薄膜トランジスタ群を構成する薄膜トランジスタの一
つ、いくつかまたは全ては、各々電気的に並列関係にあ
る複数のチャンネル領域を有し、前記複数のチャンネル
領域の各チャンネル幅と、各チャンネル領域の間隙の離
間距離と合わせた合計距離は、前記パルスレーザーのピ
ッチよりも大きい構成である。
【００１１】これにより、パルスレーザーのピッチと同
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル幅に対して不良領域が占める割合が小さ
くなり、良好な素子特性を有した表示装置が得られる。
じ幅を有する不良領域がチャンネル領域上に発生して
も、チャンネル幅に対して不良領域が占める割合が小さ
くなり、良好な素子特性を有した表示装置が得られる。
【００１２】
【発明の実施の形態】図１は、本発明の実施の形態にか
かるＴＦＴの平面図である。図１のＡ−Ａ線に沿った断
面構造は、図６に示されたものと同じである。本実施の
形態では、ゲート電極（１１）、ソース電極（１６）お
よびドレイン電極（１７）を各々一体とした一つの素子
に関して、電気的に並列関係にある２つのチャンネル領
域（ＣＨ）を有しており、これらチャンネル領域（Ｃ
Ｈ）は互いに離間されて配置されている。そして、２つ
のチャンネル領域（ＣＨ）の各々のチャンネル幅（Ｗ
２，Ｗ３）と、チャンネル領域（ＣＨ）の間隙部の幅
（ＷＡ）を合わせた合計距離Ｗ１は、後に詳述するよう
に、パルスレーザのピッチＰに等しい結晶化不良領域
（Ｒ）の幅よりも大きくされている。
かるＴＦＴの平面図である。図１のＡ−Ａ線に沿った断
面構造は、図６に示されたものと同じである。本実施の
形態では、ゲート電極（１１）、ソース電極（１６）お
よびドレイン電極（１７）を各々一体とした一つの素子
に関して、電気的に並列関係にある２つのチャンネル領
域（ＣＨ）を有しており、これらチャンネル領域（Ｃ
Ｈ）は互いに離間されて配置されている。そして、２つ
のチャンネル領域（ＣＨ）の各々のチャンネル幅（Ｗ
２，Ｗ３）と、チャンネル領域（ＣＨ）の間隙部の幅
（ＷＡ）を合わせた合計距離Ｗ１は、後に詳述するよう
に、パルスレーザのピッチＰに等しい結晶化不良領域
（Ｒ）の幅よりも大きくされている。
【００１３】図２は、レーザーアニール時の被処理基板
の平面図である。大基板（１）に、各々表示装置に用い
られるアクティブマトリクス基板（２）が複数枚例えば
６枚含まれている。各アクティブマトリクス基板（２）
において、（３）は表示素子がマトリクス状に配列形成
される予定の表示部、（４）は各表示素子に表示信号を
書き込むためにスイッチングを制御する走査信号を発生
すべく形成される予定のゲートドライバー、（５）は走
査信号に同期して各々の表示素子に表示信号を供給すべ
く形成される予定のドレインドライバーである。
の平面図である。大基板（１）に、各々表示装置に用い
られるアクティブマトリクス基板（２）が複数枚例えば
６枚含まれている。各アクティブマトリクス基板（２）
において、（３）は表示素子がマトリクス状に配列形成
される予定の表示部、（４）は各表示素子に表示信号を
書き込むためにスイッチングを制御する走査信号を発生
すべく形成される予定のゲートドライバー、（５）は走
査信号に同期して各々の表示素子に表示信号を供給すべ
く形成される予定のドレインドライバーである。
【００１４】これらアクティブマトリクス基板（２）
は、各々の表示素子を構成すべく、対向電極を備えた対
向基板と貼り合わされ、各アクティブマトリクス基板
（２）毎に表示装置筐体が構成されて切り離され、個々
の筐体内に光学部材である液晶が装填されてＬＣＤが完
成される。表示部（３）において、各表示素子は、液晶
を誘電層としたコンデンサと、このコンデンサに液晶を
駆動するための表示信号電圧の書き換えと保持を制御す
るためのスイッチング素子としてのＴＦＴが形成され、
また、ドライバー部（４，５）においては、インバータ
を構成すべくＣＭＯＳトランジスタが、図１に示すよう
なＮ−ｃｈ及びＰ−ｃｈのＴＦＴにより形成される。
は、各々の表示素子を構成すべく、対向電極を備えた対
向基板と貼り合わされ、各アクティブマトリクス基板
（２）毎に表示装置筐体が構成されて切り離され、個々
の筐体内に光学部材である液晶が装填されてＬＣＤが完
成される。表示部（３）において、各表示素子は、液晶
を誘電層としたコンデンサと、このコンデンサに液晶を
駆動するための表示信号電圧の書き換えと保持を制御す
るためのスイッチング素子としてのＴＦＴが形成され、
また、ドライバー部（４，５）においては、インバータ
を構成すべくＣＭＯＳトランジスタが、図１に示すよう
なＮ−ｃｈ及びＰ−ｃｈのＴＦＴにより形成される。
【００１５】図２では、拡大断面を図５に示すような、
基板（１０）上にａ−Ｓｉ（１３ａ）が形成された状態
で、レーザーアニールを施す様子が示されている。パル
スレーザーであるラインビーム（ＬＢ）の各ショット
が、基板（１）上を所定のオーバラップ量をもって順次
にずらされていくことでスキャンが行われる。そして、
照射エネルギーのばらつきによって生じる結晶化不良領
域（Ｒ）が、ラインビーム（ＬＢ）の向きと同じ向きに
延びる線状に残っている。ラインビーム（ＬＢ）の長軸
方向及び短軸方向は、各々基板（１）平面に関して水平
方向（Ｈ）及び垂直方向（Ｖ）にされている。
基板（１０）上にａ−Ｓｉ（１３ａ）が形成された状態
で、レーザーアニールを施す様子が示されている。パル
スレーザーであるラインビーム（ＬＢ）の各ショット
が、基板（１）上を所定のオーバラップ量をもって順次
にずらされていくことでスキャンが行われる。そして、
照射エネルギーのばらつきによって生じる結晶化不良領
域（Ｒ）が、ラインビーム（ＬＢ）の向きと同じ向きに
延びる線状に残っている。ラインビーム（ＬＢ）の長軸
方向及び短軸方向は、各々基板（１）平面に関して水平
方向（Ｈ）及び垂直方向（Ｖ）にされている。
【００１６】まず、本願出願人は、結晶化不良領域
（Ｒ）が発生する理由が以下の通りであることを突き止
めた。初めに、図３に示すようにラインビーム（ＬＢ）
のスキャンは、パルスレーザーの各ショット（ＳＴn）
が、その短軸方向、ここでは垂直方向（Ｖ）に順次にず
らされていくことにより行われる。ここで、ラインビー
ム（ＬＢ）の線幅Ｔと線長は図４に示すレーザーアニー
ル装置のレーザー発振源（５１）と光学系（５２）によ
り設定される。また、パルスレーザーの各ショット間の
安定性のために、発振源（５１）の発振周波数は２００
〜３００Ｈｚ程度、例えば２９０Ｈｚに設定され、ライ
ンビーム（ＬＢ）の被照射領域におけるエネルギー密度
の均一性のためにラインビーム（ＬＢ）の線幅Ｔは１０
０〜１０００μｍ例えば６００μｍに設定される。そし
て、スキャン速度即ちステージ（５８）の移動速度が設
定されると、スループットが決まると同時に、発振源
（５１）で設定されるパルス周波数及び線幅Ｔから各シ
ョット（ＳＴn）間のオーバラップ量即ちピッチＰが決
定される。例えばＰ＝３０μｍで、同一地点に関して２
０ショットの重ね撃ちに設定される。
（Ｒ）が発生する理由が以下の通りであることを突き止
めた。初めに、図３に示すようにラインビーム（ＬＢ）
のスキャンは、パルスレーザーの各ショット（ＳＴn）
が、その短軸方向、ここでは垂直方向（Ｖ）に順次にず
らされていくことにより行われる。ここで、ラインビー
ム（ＬＢ）の線幅Ｔと線長は図４に示すレーザーアニー
ル装置のレーザー発振源（５１）と光学系（５２）によ
り設定される。また、パルスレーザーの各ショット間の
安定性のために、発振源（５１）の発振周波数は２００
〜３００Ｈｚ程度、例えば２９０Ｈｚに設定され、ライ
ンビーム（ＬＢ）の被照射領域におけるエネルギー密度
の均一性のためにラインビーム（ＬＢ）の線幅Ｔは１０
０〜１０００μｍ例えば６００μｍに設定される。そし
て、スキャン速度即ちステージ（５８）の移動速度が設
定されると、スループットが決まると同時に、発振源
（５１）で設定されるパルス周波数及び線幅Ｔから各シ
ョット（ＳＴn）間のオーバラップ量即ちピッチＰが決
定される。例えばＰ＝３０μｍで、同一地点に関して２
０ショットの重ね撃ちに設定される。
【００１７】パルスレーザーの照射エネルギーは、各シ
ョット間で若干のばらつきは避けきれず、あるショット
について、照射エネルギーがＥdとＥuの間の非常に狭い
最適範囲から外れてしまうと、結晶化が不良となり、そ
のショットは失敗となる。図３において、例えば、ショ
ットＳＴn-3が失敗となった場合、続くショットＳＴn-
2，ＳＴn-1，・・・が重ねられる領域は、再び結晶化が
行われ、ショットＳＴn-3の失敗が回復されるが、ショ
ットＳＴn-3の最後尾の帯状領域については、このショ
ットが最終となるので、結晶化の不良が回復されず、結
晶化不良領域（Ｒ）として残ってしまう。即ち、結晶化
不良領域（Ｒ）は、ラインビーム（ＬＢ）のスキャン方
向に垂直方向に延びる細長で、かつ、その線幅Ｘは、パ
ルスレーザーのピッチＰに等しいことが分かる。
ョット間で若干のばらつきは避けきれず、あるショット
について、照射エネルギーがＥdとＥuの間の非常に狭い
最適範囲から外れてしまうと、結晶化が不良となり、そ
のショットは失敗となる。図３において、例えば、ショ
ットＳＴn-3が失敗となった場合、続くショットＳＴn-
2，ＳＴn-1，・・・が重ねられる領域は、再び結晶化が
行われ、ショットＳＴn-3の失敗が回復されるが、ショ
ットＳＴn-3の最後尾の帯状領域については、このショ
ットが最終となるので、結晶化の不良が回復されず、結
晶化不良領域（Ｒ）として残ってしまう。即ち、結晶化
不良領域（Ｒ）は、ラインビーム（ＬＢ）のスキャン方
向に垂直方向に延びる細長で、かつ、その線幅Ｘは、パ
ルスレーザーのピッチＰに等しいことが分かる。
【００１８】Ｐは、前述の如く、装置及びプロセス条件
によって決定される。また、一つの素子のチャンネル幅
Ｗは、その要求される動作特性によって決められる。本
発明では、一定のピッチＰ及びチャンネル幅Ｗの下で、
複数のチャンネル領域（ＣＨ）の各々のチャンネル幅Ｗ
２とＷ３、及び、ピッチＰとの間の関係を、
によって決定される。また、一つの素子のチャンネル幅
Ｗは、その要求される動作特性によって決められる。本
発明では、一定のピッチＰ及びチャンネル幅Ｗの下で、
複数のチャンネル領域（ＣＨ）の各々のチャンネル幅Ｗ
２とＷ３、及び、ピッチＰとの間の関係を、
【００１９】
【数１】
【００２０】
【数２】
【００２１】となるようにしている。図１において、結
晶化不良領域（Ｒ）が、図７に示す従来例と同じ位置に
生じているが、図７では、チャンネル領域（ＣＨ）の全
域が結晶化不良領域（Ｒ）によって覆われているのに対
して、図１では、右側のチャンネル領域（ＣＨ）は結晶
化不良領域（Ｒ）により覆われてはいるものの、左側の
チャンネル領域（ＣＨ）は、結晶化不良領域（Ｒ）から
外れている。従って、図１の素子では、チャンネル幅の
全幅Ｗの中のＷ２の幅の移動経路（ＭＧ）が実質的に良
好となる。
晶化不良領域（Ｒ）が、図７に示す従来例と同じ位置に
生じているが、図７では、チャンネル領域（ＣＨ）の全
域が結晶化不良領域（Ｒ）によって覆われているのに対
して、図１では、右側のチャンネル領域（ＣＨ）は結晶
化不良領域（Ｒ）により覆われてはいるものの、左側の
チャンネル領域（ＣＨ）は、結晶化不良領域（Ｒ）から
外れている。従って、図１の素子では、チャンネル幅の
全幅Ｗの中のＷ２の幅の移動経路（ＭＧ）が実質的に良
好となる。
【００２２】これにより、幅Ｐの結晶化不良領域（Ｒ）
がＴＦＴの領域上を通過するように生じても、チャンネ
ル領域（ＣＨ）の全幅にわたって結晶化不良領域（Ｒ）
が占めることが無くなり、結晶化不良領域（Ｒ）の外の
チャンネル領域（ＣＨ）に形成される移動経路（ＭＧ）
により、良好な素子特性が得られる。
がＴＦＴの領域上を通過するように生じても、チャンネ
ル領域（ＣＨ）の全幅にわたって結晶化不良領域（Ｒ）
が占めることが無くなり、結晶化不良領域（Ｒ）の外の
チャンネル領域（ＣＨ）に形成される移動経路（ＭＧ）
により、良好な素子特性が得られる。
【００２３】
【発明の効果】以上の説明から明らかな如く、本発明
で、パルスレーザーアニールが施された半導体膜を用い
て形成された半導体素子を複数有する半導体装置あるい
は表示装置に関し、一つの素子について複数のチャンネ
ル領域を離間配置し、これらのチャンネル幅と離間距離
との合計値をパルスピッチよりも大きくすることで、パ
ルスピッチと同じ幅の不良領域が半導体膜に生じても、
チャンネル領域の全域が不良領域により覆われることが
防がれ、更には、チャンネル領域の全幅に対して不良領
域が占める割合が小さくなり、実質的な移動経路の幅が
大きなり、良好な素子特性を有した半導体装置あるいは
表示装置が得られる。
で、パルスレーザーアニールが施された半導体膜を用い
て形成された半導体素子を複数有する半導体装置あるい
は表示装置に関し、一つの素子について複数のチャンネ
ル領域を離間配置し、これらのチャンネル幅と離間距離
との合計値をパルスピッチよりも大きくすることで、パ
ルスピッチと同じ幅の不良領域が半導体膜に生じても、
チャンネル領域の全域が不良領域により覆われることが
防がれ、更には、チャンネル領域の全幅に対して不良領
域が占める割合が小さくなり、実質的な移動経路の幅が
大きなり、良好な素子特性を有した半導体装置あるいは
表示装置が得られる。
【図１】本発明の実施の形態にかかるＴＦＴの平面図で
ある。
ある。
【図２】本発明の実施の形態にかかる被処理基板とライ
ンビームの被照射領域との位置関係を示す平面図であ
る。
ンビームの被照射領域との位置関係を示す平面図であ
る。
【図３】ラインビームがスキャンされる様子を示す平面
図である。
図である。
【図４】レーザーアニール装置の構成図である。
【図５】レーザーアニール時の被処理基板の断面図であ
る。
る。
【図６】ＴＦＴの断面図である。
【図７】従来のＴＦＴの平面図である。
【図８】レーザーエネルギーとグレインサイズの関係図
である。
である。
１ 被処理基板 ２ アクティブマトリクス基板 ３ 画素部 ４ ゲートドライバー ５ ドレインドライバー １０ 基板 １１ ゲート電極 １２ ゲート絶縁膜 １３ ｐ−Ｓｉ １６ ソース電極 １７ ドレイン電極 ＣＨ チャンネル領域 Ｄ ドレイン領域 Ｓ ソース領域 ＬＢ ラインビームのエッジライン Ｒ 結晶化不良領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０２Ｆ 1/136 ５００ (72)発明者 米田 清 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 平９−74205（ＪＰ，Ａ) 特開 昭58−178565（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 G02F 1/1368 G09F 9/33
Claims (3)
- 【請求項１】 基板上に、パルスレーザーによるアニー
ルが施された半導体膜が形成されてなる複数の半導体素
子を有する半導体装置において、 前記半導体素子の一つ、いくつか、あるいは全ては、電
気的に並列関係にある複数のチャンネル領域を有し、前
記複数のチャンネル領域の各チャンネル幅と、各チャン
ネル領域の間隙の離間距離とを合わせた合計距離は、前
記パルスレーザーのピッチよりも大きいことを特徴とす
る半導体装置。 - 【請求項２】 基板上に光学変調部材を変調する表示電
極群と、これら表示電極群の各々に接続され表示信号を
供給するための第１の薄膜トランジスタ群と、これら第
1の薄膜トランジスタ群を駆動する第２の薄膜トランジ
スタ群が形成され、前記第１および第２の薄膜トランジ
スタ群は、パルスレーザーによるアニールが施された半
導体膜をチャンネル領域に用いてなる表示装置におい
て、 前記第１または第２の薄膜トランジスタ群を構成する薄
膜トランジスタの一つ、いくつかまたは全ては、各々電
気的に並列関係にある複数のチャンネル領域を有し、前
記複数のチャンネル領域の各チャンネル幅と、各チャン
ネル領域の間隙の離間距離と合わせた合計距離は、前記
パルスレーザーのピッチよりも大きいことを特徴とする
表示装置。 - 【請求項３】 基板上に光学変調部材を変調する表示電
極群と、これら表示電極群の各々に接続され表示信号を
供給するための第１の薄膜トランジスタ群と、これら第
1の薄膜トランジスタ群を駆動する第２の薄膜トランジ
スタ群が形成され、前記第１または第２の薄膜トランジ
スタ群は、パルスレーザーによるアニールが施された半
導体膜をチャンネル領域に用いてなる表示装置におい
て、 前記第１または第２の薄膜トランジスタ群のうちパルス
レーザーによるアニールが施された半導体膜をチャンネ
ル領域に備えた薄膜トランジスタ群を構成する薄膜トラ
ンジスタの一つ、いくつかまたは全ては、各々電気的に
並列関係にある複数のチャンネル領域を有し、前記複数
のチャンネル領域の各チャンネル幅と、各チャンネル領
域の間隙の離間距離と合わせた合計距離は、前記パルス
レーザーのピッチよりも大きいことを特徴とする表示装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26667997A JP3276900B2 (ja) | 1997-09-30 | 1997-09-30 | 半導体装置及び表示装置 |
| TW087114380A TW408246B (en) | 1997-09-12 | 1998-08-31 | Semiconductor device and display device having laser-annealed semiconductor element |
| US09/151,081 US6451636B1 (en) | 1997-09-12 | 1998-09-10 | Semiconductor device and display device having laser-annealed semiconductor element |
| KR10-1998-0037495A KR100523302B1 (ko) | 1997-09-12 | 1998-09-11 | 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는반도체 장치 및 표시 장치 |
| KR1020050054588A KR100560019B1 (ko) | 1997-09-12 | 2005-06-23 | 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는 반도체 장치 및 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26667997A JP3276900B2 (ja) | 1997-09-30 | 1997-09-30 | 半導体装置及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111986A JPH11111986A (ja) | 1999-04-23 |
| JP3276900B2 true JP3276900B2 (ja) | 2002-04-22 |
Family
ID=17434198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26667997A Expired - Lifetime JP3276900B2 (ja) | 1997-09-12 | 1997-09-30 | 半導体装置及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3276900B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902002B2 (en) | 2004-07-30 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2014097770A1 (ja) * | 2012-12-18 | 2014-06-26 | 株式会社日本製鋼所 | 結晶半導体膜の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
| CN104751820B (zh) * | 2015-04-20 | 2017-10-24 | 深圳市华星光电技术有限公司 | 显示面板及具有该显示面板的显示器 |
-
1997
- 1997-09-30 JP JP26667997A patent/JP3276900B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902002B2 (en) | 2004-07-30 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2014097770A1 (ja) * | 2012-12-18 | 2014-06-26 | 株式会社日本製鋼所 | 結晶半導体膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111986A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510001B1 (ko) | 반도체장치의제조방법 | |
| KR100543102B1 (ko) | 반도체장치및그제조방법 | |
| US6555422B1 (en) | Thin film transistor and method of manufacturing the same | |
| US7666769B2 (en) | Method for fabricating image display device | |
| KR100554027B1 (ko) | 반도체막의레이저어닐방법 | |
| US6674136B1 (en) | Semiconductor device having driver circuit and pixel section provided over same substrate | |
| KR100573657B1 (ko) | 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치 | |
| US6451636B1 (en) | Semiconductor device and display device having laser-annealed semiconductor element | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| US7790341B2 (en) | Laser mask and method of crystallization using the same | |
| KR19990029581A (ko) | 반도체 장치 및 액정 표시 장치 | |
| JPH09270393A (ja) | レーザー光照射装置 | |
| US6759628B1 (en) | Laser annealing apparatus | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| JP2004054168A (ja) | 画像表示装置 | |
| JP4397439B2 (ja) | 半導体装置 | |
| JP3276900B2 (ja) | 半導体装置及び表示装置 | |
| JPH1187729A (ja) | 半導体装置の製造方法 | |
| JPH10199808A (ja) | シリコン膜の結晶化方法 | |
| JPH1187670A (ja) | 半導体装置の製造方法 | |
| JP4402065B2 (ja) | 半導体装置の作製方法 | |
| JP2000150890A (ja) | 半導体装置の製造方法 | |
| JP3108998B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
| JP3480208B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |