JP3277652B2 - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JP3277652B2 JP3277652B2 JP31225093A JP31225093A JP3277652B2 JP 3277652 B2 JP3277652 B2 JP 3277652B2 JP 31225093 A JP31225093 A JP 31225093A JP 31225093 A JP31225093 A JP 31225093A JP 3277652 B2 JP3277652 B2 JP 3277652B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- resist pattern
- layer
- material layer
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はドライエッチング方法に
関し、特に例えば多層レジストプロセスにおいて、有機
材料層である下層レジストを異方性加工してレジストパ
ターンを形成する際にアンダカットを防止し、寸法変換
差のない下層レジストパターンを形成する方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method, and more particularly to, for example, a multi-layer resist process for preventing an undercut when forming a resist pattern by anisotropically processing a lower resist which is an organic material layer. The present invention relates to a method for forming a lower resist pattern having no conversion difference.
【0002】[0002]
【従来の技術】LSI等の半導体装置のデザインルール
がハーフミクロンからクォータミクロンのレベルへと微
細化されるに伴い、フォトリソグラフィやドライエッチ
ング等の微細加工技術に対する要求は一段と厳しさを増
している。フォトリソグラフィ技術においては、近年微
細なデザインルールを達成するために、高解像度を求め
て露光波長が短波長化され、さらに多層配線構造を採る
ために下地基板の表面段差が増大していることから、多
層レジストプロセスの採用が必須となりつつある。多層
レジストプロセスは、下地基板の表面段差を吸収して平
坦面を形成するに充分な厚さを有する下層レジストと、
下層レジストをエッチングする際の実質的なマスクパタ
ーンを構成するための無機材料からなる薄い中間層と、
高解像度を達成するに充分な薄い上層レジストとを組み
合わせて使用するいわゆる3層レジストプロセスの概念
が、J.M.MorranらによりJ.Vac.Sci.Technol., 16, 1620
(1979) に報告されている。また多層レジストのドライ
エッチング方法について、月刊セミコンダクターワール
ド誌1987年11月号101〜106ページに詳細な
解説記事が掲載されている。2. Description of the Related Art With the miniaturization of design rules for semiconductor devices such as LSIs from half micron to quarter micron, the demands on fine processing techniques such as photolithography and dry etching are becoming more severe. . In photolithography technology, in recent years, in order to achieve fine design rules, the exposure wavelength has been shortened in search of high resolution, and the surface step of the underlying substrate has been increasing to adopt a multilayer wiring structure. It is becoming essential to adopt a multilayer resist process. The multilayer resist process includes a lower resist having a thickness sufficient to absorb a surface step of the underlying substrate and form a flat surface,
A thin intermediate layer made of an inorganic material for forming a substantial mask pattern when etching the lower layer resist,
The concept of a so-called three-layer resist process that is used in combination with an overlying resist that is thin enough to achieve high resolution has been described by JMMorran et al. In J. Vac. Sci. Technol., 16 , 1620.
(1979). A detailed commentary on the dry etching method of the multilayer resist is published in Monthly Semiconductor World Magazine, November 1987, pages 101 to 106.
【0003】3層レジストプロセスによるレジストパタ
ーン形成方法を図2を参照して説明する。A method for forming a resist pattern by a three-layer resist process will be described with reference to FIG.
【0004】図2(a)は、3層レジストプロセスにお
いて上層レジストパターン5が形成された被エッチング
基板の断面形状を示している。すなわち、まず段差を有
する層間絶縁膜1上にこの段差にならった、例えばAl
合金等からなる下地材料層2を形成し、この段差を吸収
して平坦な表面を形成しうる充分な厚さを有する下層レ
ジスト層3、および例えば回転塗布ガラス(SOG)か
らなるSiO2 系中間層4、そしてさらにこの中間層4
上に薄い上層レジスト層をこの順に順次形成する。この
上層レジスト層をフォトリソグラフィと現像によりパタ
ーニングして、上述のレジストパターン5を得る。この
際のフォトリソグラフィは平坦面への露光であるから解
像度は高く、上記上層レジストパターン5は例えば0.
35μm幅の明瞭な矩形形状を有する。FIG. 2A shows a sectional shape of a substrate to be etched on which an upper resist pattern 5 is formed in a three-layer resist process. That is, first, this step is formed on the interlayer insulating film 1 having a step, for example, Al.
An underlayer material layer 2 made of an alloy or the like is formed, a lower resist layer 3 having a thickness sufficient to absorb the steps and form a flat surface, and an SiO 2 intermediate layer made of, for example, spin-coated glass (SOG). Layer 4, and further this intermediate layer 4
A thin upper resist layer is sequentially formed thereon in this order. This upper resist layer is patterned by photolithography and development to obtain the resist pattern 5 described above. Since the photolithography at this time is exposure to a flat surface, the resolution is high.
It has a clear rectangular shape with a width of 35 μm.
【0005】次に、上層レジストパターン5をマスクと
して中間層4をRIEによりパターニングし、図2
(b)に示すように中間層パターン4aを形成する。こ
の中間層パターン4aも0.35μm幅の明瞭な矩形形
状を有する。Next, the intermediate layer 4 is patterned by RIE using the upper resist pattern 5 as a mask.
An intermediate layer pattern 4a is formed as shown in FIG. This intermediate layer pattern 4a also has a clear rectangular shape with a width of 0.35 μm.
【0006】次に、上層レジストパターン5と中間層パ
ターン4aをマスクとし、O2 ガスを用い下層レジスト
層3を異方性エッチングすることにより、図2(c)に
示すように目的とする下層レジストパターン3aを形成
する。このエッチング過程では、薄い上層レジストパタ
ーン5は中途でエッチオフされて消失する。Next, using the upper resist pattern 5 and the intermediate layer pattern 4a as a mask, the lower resist layer 3 is anisotropically etched using O 2 gas, thereby forming the desired lower layer as shown in FIG. A resist pattern 3a is formed. In this etching process, the thin upper resist pattern 5 is etched off halfway and disappears.
【0007】しかる後、下層レジストパターン3aをマ
スクとして下地材料層2をRIE等の異方性エッチング
によりパターニングして、所望の例えばAl合金配線パ
ターン(図示せず)を得るのである。このとき、中間層
パターン4aは残したまま下層材料層をエッチングして
もよいし、別途除去して下層レジストパターン3aのみ
で下層材料層2をエッチングしてもよい。このような多
層レジストのプロセスを踏むことにより、段差基板上に
あっても制御性のよい下地材料層、例えばAl合金配線
パターンの形成が可能となるのである。Thereafter, the underlying material layer 2 is patterned by anisotropic etching such as RIE using the lower resist pattern 3a as a mask to obtain a desired, for example, Al alloy wiring pattern (not shown). At this time, the lower material layer may be etched while leaving the intermediate layer pattern 4a, or may be separately removed and the lower material layer 2 may be etched only by the lower resist pattern 3a. By performing such a multi-layer resist process, it becomes possible to form a base material layer having good controllability even on a stepped substrate, for example, an Al alloy wiring pattern.
【0008】ところで、上述したように下層レジスト層
3のエッチングにはO2 ガスによるRIEが一般的に用
いられる。下層レジスト層3は3層レジストプロセスの
趣旨にもとづき、被エッチング基板の表面段差を吸収す
るのに充分な膜厚に形成した層であるから、そのエッチ
ングには高速性が要求される。そこで、エッチングレー
トの向上を意図して高ガス圧力条件とし、酸素ラジカル
(以下、O* と記す)を増加させてラジカル反応を主体
としてエッチングすると、O* が中間層パターン4a下
部にまでまわりこみ、等方的酸化反応によるアンダーカ
ットが発生し、下層レジストパターン3aの形状が悪化
する。As described above, RIE using O 2 gas is generally used for etching the lower resist layer 3. The lower resist layer 3 is a layer formed to have a thickness sufficient to absorb the surface steps of the substrate to be etched based on the purport of the three-layer resist process, and therefore requires high-speed etching. Therefore, when high gas pressure conditions are used to improve the etching rate and oxygen radicals (hereinafter, referred to as O * ) are increased and etching is performed mainly by radical reaction, O * reaches the lower portion of the intermediate layer pattern 4a, Undercut due to the isotropic oxidation reaction occurs, and the shape of the lower resist pattern 3a deteriorates.
【0009】一方、下層レジストのアンダーカットを防
止し、高異方性エッチングを達成するためには、低ガス
圧かつ高バイアス電力といった、イオンの平均自由行程
と基板バイアスを高めた条件を採用することが必要とな
る。つまり、酸素イオン(以下、O+ と記す)の垂直入
射性と大きな運動エネルギを利用して、スパッタリング
を併用しながらイオンモードのエッチングを行うことに
より、高異方性エッチングを行うのである。ところが、
かかるエッチング条件の採用は、高いエッチングレート
を得ることが困難であること、および下地材料層との選
択比低下を招き、下地材料層がスパッタされてその一部
は下層レジストパターン3aの側壁に再付着する。この
問題を図3を参照して説明する。On the other hand, in order to prevent undercut of the lower layer resist and achieve high anisotropic etching, conditions such as low gas pressure and high bias power, which increase the mean free path of ions and the substrate bias, are adopted. It is necessary. In other words, highly anisotropic etching is performed by performing ion mode etching while using sputtering in combination with normal incidence and large kinetic energy of oxygen ions (hereinafter referred to as O + ). However,
The use of such etching conditions causes difficulty in obtaining a high etching rate and lowers the selectivity with respect to the underlying material layer. The underlying material layer is sputtered, and part of the sputtering is performed on the side wall of the lower resist pattern 3a. Adhere to. This problem will be described with reference to FIG.
【0010】図3は、強いイオンモードのエッチングに
より、下層レジストパターン3aが完成した状態を示
す。段差上部の下層レジストパターンは膜厚が薄いので
早期に形成される。すると、段差上部の露出した下地材
料層2は、段差下部の下層レジストパターンが形成され
る迄、O+ の不所望な照射を継続して受けることにな
る。このため下地材料層2はスパッタされ、その一部は
下層レジストパターン3aの側壁に付着して再付着物層
2aを形成する。特に下地材料層2がCuを含む金属配
線材料層である場合、この再付着物層2aは除去が困難
であり、基板上に残留してパーティクル汚染源になる。
また、上記再付着物層は下層レジストパターン3aの実
質的な線幅を太らせるので、下地材料層のエッチングに
際して寸法変換差が発生し易くなる。FIG. 3 shows a state in which the lower resist pattern 3a is completed by strong ion mode etching. The lower resist pattern above the step is formed early because it is thin. Then, the exposed underlying material layer 2 above the step is continuously subjected to the undesired irradiation of O + until the lower resist pattern below the step is formed. For this reason, the base material layer 2 is sputtered, and a part thereof adheres to the side wall of the lower resist pattern 3a to form the reattached material layer 2a. In particular, when the base material layer 2 is a metal wiring material layer containing Cu, it is difficult to remove the reattachment layer 2a, and remains on the substrate to become a source of particle contamination.
Further, since the reattachment layer thickens the substantial line width of the lower resist pattern 3a, a dimensional conversion difference is likely to occur when the underlying material layer is etched.
【0011】上述した再付着物層の問題は、例えば第3
3回応用物理学関係連合講演会(1986年春季年会) 講演
予稿集 p.542, 講演番号 2p-Q-8 で指摘されており、周
知のところである。再付着物層の形成を抑制するために
は、入射イオンエネルギの低減が効果的であることは明
白であるが、これでは前述の等方的反応が優勢となり、
異方性が低下し、アンダーカットが発生してしまう。[0011] The above-mentioned problem of the redeposition layer is, for example, the third problem.
The 3rd Joint Lecture on Applied Physics (Spring Annual Meeting, 1986) is well known, as pointed out in Proceedings, p.542, Lecture No. 2p-Q-8. It is clear that reducing the incident ion energy is effective in suppressing the formation of the reattachment layer, but in this case, the above-mentioned isotropic reaction predominates,
Anisotropy decreases and undercut occurs.
【0012】このため、入射イオンエネルギの低減と、
高異方性の達成とを両立しうる下層レジスト層のドライ
エッチング方法が切望されている。Therefore, the incident ion energy can be reduced, and
There is a long-felt need for a method of dry-etching a lower resist layer that is compatible with achieving high anisotropy.
【0013】かかる要望に対応する技術として、本出願
人はこれまでにラジカル成分の低減とイオン成分の増強
のみに依存して達成するのではなく、エッチングの反応
生成物による側壁保護膜を積極的に利用して高異方性形
状を達成するという思想にもとづく発明を出願してい
る。すなわち側壁保護膜を併用すれば、O* のアタック
をカバーしつつ、エッチングレートを実用上支障ない程
度に確保しながら、イオン入射エネルギを低減すること
が可能となる。As a technique for responding to such a demand, the present applicant has heretofore achieved not only the reduction of the radical component and the enhancement of the ionic component alone but also the formation of the sidewall protective film by the reaction product of the etching. Has applied for an invention based on the idea of achieving a highly anisotropic shape by utilizing the above. That is, when the sidewall protective film is used in combination, the ion incident energy can be reduced while covering the attack of O * and securing the etching rate to a practically acceptable level.
【0014】例えば、特開平2-244625号公報には、O2
にCl系ガスを添加したエッチングガスを使用すること
により、レジストとCl系ガスとの反応生成物であるC
Cl x を側壁保護膜として堆積しながら下層レジスト層
の異方性エッチングを行う技術を示した。For example, Japanese Patent Application Laid-Open No. Hei 2-244625 discloses OTwo
Use etching gas with Cl-based gas added
As a result, C, which is a reaction product between the resist and the Cl-based gas,
Cl xLower resist layer while depositing as a sidewall protective film
A technique for performing anisotropic etching of the above was shown.
【0015】また、特開平4-084414号公報には、基板温
度を50℃以下に制御して、NH3を主体とするエッチ
ングガスを用いてレジスト材料層をエッチングする技術
を提案している。この方法によれば、N、CおよびOを
構成元素として含む反応生成物が側壁保護膜の役割を果
たす。Japanese Patent Application Laid-Open No. 4-0841414 proposes a technique in which a substrate temperature is controlled to 50 ° C. or lower and a resist material layer is etched using an etching gas mainly composed of NH 3 . According to this method, a reaction product containing N, C, and O as constituent elements plays a role of a sidewall protective film.
【0016】さらに、特開平4-171726号公報には、O2
にBr系ガスを添加したエッチングガスを使用すること
により、レジストとBr系ガスとの反応生成物であるC
Br x を側壁保護膜として堆積しながら下層レジスト層
の異方性エッチングを行う技術を開示した。Further, Japanese Patent Application Laid-Open No. Hei 4-117726 discloses OTwo
Using an etching gas containing a Br-based gas
As a result, C, which is a reaction product between the resist and the Br-based gas,
Br xLower resist layer while depositing as a sidewall protective film
A technique for performing anisotropic etching of the above has been disclosed.
【0017】[0017]
【発明が解決しようとする課題】本出願人が先に出願し
た上述の各ドライエッチング方法は、実用的なエッチン
グレートを確保した上で、実用的温度領域において、低
イオンエネルギによる異方性エッチングを達成した点に
おいて画期的な技術である。これらの技術により、下地
材料層のスパッタによる下層レジストパターン側壁への
再付着は大きく抑制されるに至った。The above-mentioned dry etching methods, which the applicant of the present invention has filed earlier, provide a practical etching rate and, in a practical temperature range, anisotropic etching with low ion energy. It is a revolutionary technology in achieving With these techniques, re-adhesion of the underlying material layer to the side wall of the lower resist pattern due to sputtering has been greatly suppressed.
【0018】しかしながら、今後デバイスの高集積化が
進み、より微細化した下層レジストパターンの異方性加
工を行おうとするとき、その加工寸法変換差が顕在化す
る場合も懸念される。この問題を図4を参照して説明す
る。However, in the future, when the integration of devices is further advanced and an attempt is made to perform anisotropic processing of a finer lower resist pattern, there is a concern that a difference in the processing size may become apparent. This problem will be described with reference to FIG.
【0019】図4(a)は、上層レジストパターンおよ
び中間層パターン4aをマスクに下層レジストを中途ま
でエッチングした状態であり、未完成の下層レジストパ
ターン側壁には前述したカーボン系の側壁保護膜6が形
成されている。この側壁保護膜6は、上層レジストパタ
ーンおよび下層レジスト3から供給されるカーボンと、
エッチングガスとの反応生成物であり、下層レジストパ
ターンのアンダーカットを防ぎ、異方性加工に寄与して
いる。ところが、上層レジストパターンが一旦エッチオ
フされ中間層4aが露出した時点からは、反応生成物の
供給が大幅に減少するため、下層レジスト層の異方性加
工に必要なだけの側壁保護膜が形成されず、下層レジス
ト層の残余部3bのエッチングを継続すると、アンダー
カット7が発生するという現象がしばしば生じるように
なった。このようなアンダーカット7による下層レジス
トパターン3aの加工寸法変換差の発生は、多層レジス
トプロセスの実用化を図る上で障害となりつつある。FIG. 4A shows a state in which the lower resist has been etched partway using the upper resist pattern and the intermediate layer pattern 4a as a mask. Are formed. This side wall protective film 6 is made of carbon supplied from the upper resist pattern and the lower resist 3,
It is a reaction product with an etching gas, prevents undercut of the lower resist pattern, and contributes to anisotropic processing. However, once the upper resist pattern is once etched off and the intermediate layer 4a is exposed, the supply of the reaction product is greatly reduced, so that the sidewall protective film necessary for anisotropic processing of the lower resist layer is formed. However, when the etching of the remaining portion 3b of the lower resist layer is continued, a phenomenon that the undercut 7 occurs often occurs. The occurrence of the difference in the processing size conversion of the lower resist pattern 3a due to the undercut 7 is becoming an obstacle to the practical use of the multilayer resist process.
【0020】そこで本発明の課題は、多層レジストプロ
セスにおける下層レジストのパターニングにおいて、上
層レジストのエッチオフ前後でのエッチング反応生成物
の供給量減少にともなうアンダーカットを防止し、寸法
変換差のない異方性にすぐれたドライエッチング方法を
提供することである。Accordingly, an object of the present invention is to prevent an undercut caused by a decrease in the supply amount of an etching reaction product before and after etch-off of an upper-layer resist in patterning of a lower-layer resist in a multilayer resist process. An object of the present invention is to provide a dry etching method excellent in anisotropy.
【0021】また本発明の課題は、下地材料層のスパッ
タリングによる下層レジストパターン側壁への再付着を
防止し、パーティクル汚染のないクリーンなドライエッ
チング方法を提供することである。Another object of the present invention is to provide a clean dry etching method that prevents re-adhesion to the side wall of a lower resist pattern due to sputtering of a base material layer and that does not cause particle contamination.
【0022】さらに本発明の別の課題は、実用的なエッ
チングレートを確保しつつ、上記課題を達成することで
ある。Still another object of the present invention is to achieve the above object while ensuring a practical etching rate.
【0023】[0023]
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の課題を解決するために発案したもので
あり、下層レジスト層のドライエッチング工程を2段階
に分け、上層レジストパターンがエッチオフされる迄の
第1のドライエッチング工程と、上層レジストパターン
がエッチオフされた後の第2のドライエッチング工程と
で構成し、第2のドライエッチング工程では第1のドラ
イエッチング工程とは異なるエッチング条件を用いるよ
うにした。SUMMARY OF THE INVENTION The dry etching method of the present invention has been proposed to solve the above-mentioned problem. The dry etching process for the lower resist layer is divided into two stages, and the upper resist pattern is etched off. And a second dry etching step after the upper resist pattern is etched off. The second dry etching step is different from the first dry etching step. Conditions were used.
【0024】また、第1のドライエッチング工程と第2
のドライエッチング工程とは、プラズマ生成パワー(例
えばマイクロ波パワー)と基板バイアスパワー(例えば
RFバイアスパワー)とを個別に制御しうるプラズマエ
ッチング装置を用い、次のように行われる。 Further , the first dry etching step and the second
Dry etching process means the plasma generation power (example
For example, microwave power) and substrate bias power (for example,
RF bias power) and plasma energy that can be individually controlled.
This is performed as follows using a switching device.
【0025】すなわち本発明のドライエッチング方法
は、酸素ガスとハロゲン系ガスを含む混合ガスを用い、
第2のエッチング工程は、第1のエッチング工程よりも
エッチング圧力を低下させると共にプラズマ生成パワー
を高めて行われる構成とした。 That is, the dry etching method of the present invention uses a mixed gas containing an oxygen gas and a halogen-based gas,
The second etching step is performed more than the first etching step.
Plasma generation power while lowering etching pressure
To be performed with a higher pressure.
【0026】さらに本発明のドライエッチング方法は、
酸素ガスとハロゲン系ガスを含む混合ガスを用い、第2
のエッチング工程は、エッチングガスにアルゴンガスを
添加して行われる構成とした。 The dry etching method of the present invention further comprises
Using a mixed gas containing oxygen gas and halogen gas, a second
In the etching step, argon gas is used as an etching gas.
It was configured to be added.
【0027】そして、本発明のドライエッチング方法
は、酸素ガスとハロゲン系ガスを含む混合ガスを用い、
第2のエッチング工程は、第1のエッチング工程よりも
基板バイアスパワーを高めて行われる構成とした。 The dry etching method of the present invention uses a mixed gas containing an oxygen gas and a halogen-based gas,
The second etching step is performed more than the first etching step.
The configuration is performed by increasing the substrate bias power.
【0028】[0028]
【作用】本発明のポイントは、下層レジスト層のエッチ
ングを2段階に分け、上層レジストがエッチオフされる
迄の第1のエッチング工程と、上層レジストがエッチオ
フされた後の第2のエッチング工程とで構成し、第2の
エッチング工程の条件を第1のエッチング工程の条件と
異ならしめたことにある。これにより、上層レジストパ
ターンがエッチオフされた後も、エッチング反応生成物
の供給不足にともなう側壁保護膜形成機能の弱体化を補
い、下層レジストパターンのアンダーカットを防止でき
る。The point of the present invention is that the etching of the lower resist layer is divided into two stages, a first etching process until the upper resist is etched off, and a second etching process after the upper resist is etched off. And the conditions of the second etching step are different from those of the first etching step. Thus, even after the upper resist pattern is etched off, the weakening of the function of forming the sidewall protective film due to the insufficient supply of the etching reaction product can be compensated, and the undercut of the lower resist pattern can be prevented.
【0029】また本発明においては、エッチング反応生
成物を側壁保護膜の形成に寄与させるような、例えば酸
素ガスとハロゲン系ガスとの混合ガスを用いてエッチン
グし、第2のエッチング工程においてはハロゲン系ガス
の混合比率を高めることにより、未反応のエッチング活
性種であるO* が過剰に存在することを防止する。また
同時に、エッチング反応生成物であるCClx 、CBr
x 等の生成を促進し、側壁保護膜の強化を図るのであ
る。これにより、下層レジストパターンのアンダーカッ
トを防止できる。In the present invention, the etching is performed using a mixed gas of, for example, oxygen gas and a halogen-based gas so that the etching reaction product contributes to the formation of the sidewall protective film. By increasing the mixing ratio of the system gas, it is possible to prevent O *, which is an unreacted etching active species, from being excessively present. At the same time, the etching reaction products CCl x and CBr
This promotes the generation of x and the like, and strengthens the sidewall protective film. Thereby, undercut of the lower resist pattern can be prevented.
【0030】さらに本発明においては、酸素ガスとハロ
ゲン系ガスとの混合ガスを用いてエッチングし、第2の
エッチング工程においてはエッチング圧力を低下するこ
とにより、O+ の平均自由工程を増大させ、このイオン
の高い運動エネルギを利用して異方性エッチングを達成
し、アンダカットを防止するのである。Further, in the present invention, etching is performed using a mixed gas of oxygen gas and halogen-based gas, and the mean free path of O + is increased by lowering the etching pressure in the second etching step. Utilizing the high kinetic energy of the ions, anisotropic etching is achieved and undercut is prevented.
【0031】またさらに本発明においては、酸素ガスと
ハロゲン系ガスとの混合ガスを用いてエッチングし、第
2のエッチング工程においては希ガスを添加することに
より、エッチング活性種であるO* の濃度を相対的に下
げ、これにより下層レジストパターンのアンダーカット
が防止できる。Further, in the present invention, the concentration of O * , which is an etching active species, is increased by etching using a mixed gas of oxygen gas and halogen-based gas, and adding a rare gas in the second etching step. Is relatively reduced, whereby undercutting of the lower resist pattern can be prevented.
【0032】そして本発明においては、酸素ガスとハロ
ゲン系ガスとの混合ガスを用いてエッチングし、第2の
エッチング工程においては基板バイアス電圧を高めるこ
とにより、イオンの運動エネルギを高めて異方性エッチ
ングを達成し、アンダカットを防止するのである。In the present invention, the etching is performed using a mixed gas of oxygen gas and a halogen-based gas, and in the second etching step, the kinetic energy of the ions is increased by increasing the substrate bias voltage, thereby increasing the anisotropy. The etching is achieved and the undercut is prevented.
【0033】ところで、3層レジストプロセスにおいて
下層レジストのパターニング時にエッチング条件を2段
階に分ける技術的思想は、一例として下地材料層が一部
露出した後でエッチング条件を変化する方法が知られて
いる。すなわち、オーバーエッチング条件を異ならしめ
て、例えば下地材料層のダメージ等を防止するものであ
る。ここで述べた従来の2段エッチングは、上層レジス
ト層がエッチオッフされた時点で側壁保護膜形成にあず
かる反応生成物の減少を補うという本発明の技術的思想
とは別個のものである。As a technical idea of dividing the etching conditions into two stages when patterning the lower resist in the three-layer resist process, as one example, a method of changing the etching conditions after partially exposing the base material layer is known. . That is, the over-etching conditions are changed to prevent, for example, damage to the underlying material layer. The conventional two-step etching described here is different from the technical idea of the present invention that compensates for the reduction of the reaction products involved in the formation of the sidewall protective film when the upper resist layer is etched.
【0034】[0034]
【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0035】実施例1 本実施例は、3層レジストプロセスにおいて、Al−1
%Si−0.5%Cu合金からなる下地材料層上に形成
された下層レジスト層を、O2 とCl2 との混合ガスを
用いてパターニングする場合、エッチングを2段階に分
け、上層レジストパターンがエッチオフされた後にはC
l2 の混合比を高めてエッチングを行なった例である。
このドライエッチング方法を図1を参照して説明する。
なお、同図において、従来の技術で説明した箇所と同じ
部分には、同一の参照番号を付与することとする。Embodiment 1 In this embodiment, Al-1 is used in a three-layer resist process.
In the case where the lower resist layer formed on the base material layer made of the% Si-0.5% Cu alloy is patterned by using a mixed gas of O 2 and Cl 2 , the etching is divided into two steps and the upper resist pattern is formed. C is etched off after
This is an example in which etching is performed by increasing the mixing ratio of l 2 .
This dry etching method will be described with reference to FIG.
In the figure, the same parts as those described in the related art are denoted by the same reference numerals.
【0036】まず、図1(a)に示すように、被エッチ
ング基板として、例えば5インチ径のSiウェハ上に形
成された、段差を有するSiO2 系層間絶縁膜1上に、
この段差にならったAl−1%Si−0.5%Cu合金
層2をO.7μmの厚さに形成して、これを下地材料層
とする。なお、ここでは層間絶縁膜1下の下層配線等は
図示を省略する。つぎにこの上に一例としてノボラック
系ポジ型フォトレジスト(東京応化工業株式会社製、商
品名OFPR−800)を塗布して下層レジスト層3を
形成する。ここで、段差下部に対応する領域の下層レジ
スト層3の厚さは約1.0μmであり、表面は段差を吸
収して平坦面となるように形成する。この下層レジスト
層3の上には、SOG(東京応化工業株式会社製、商品
名OCD−Type2)をスピンコートし、厚さ約0.
2μmのSiO2 系中間層4を形成する。さらに、この
中間層4上には所定の形状にパターニングした上層レジ
ストパターン5を形成する。この上層レジストパターン
5は、一例としてネガ型化学増幅系レジスト(シプレー
社製、商品名SAL−601)からなる厚さ約0.7μ
mの塗布膜に対し、KrFエキシマレーザ露光および現
像処理を行うことにより形成する。この上層レジストパ
ターン5のパターン幅は、一例として0.35μmであ
る。First, as shown in FIG. 1A, as a substrate to be etched, a stepped SiO 2 -based interlayer insulating film 1 formed on a Si wafer having a diameter of, for example, 5 inches is formed.
The Al-1% Si-0.5% Cu alloy layer 2 having the steps is provided with an O.D. It is formed to a thickness of 7 μm, and this is used as a base material layer. Here, the lower wiring and the like below the interlayer insulating film 1 are not shown. Next, a lower resist layer 3 is formed by applying a novolak-based positive photoresist (trade name: OFPR-800, manufactured by Tokyo Ohka Kogyo Co., Ltd.) as an example. Here, the thickness of the lower resist layer 3 in the region corresponding to the lower part of the step is about 1.0 μm, and the surface is formed so as to absorb the step and become a flat surface. SOG (trade name: OCD-Type2, manufactured by Tokyo Ohka Kogyo Co., Ltd.) is spin-coated on the lower resist layer 3 to have a thickness of about 0.
An SiO 2 -based intermediate layer 4 of 2 μm is formed. Further, an upper resist pattern 5 patterned in a predetermined shape is formed on the intermediate layer 4. The upper resist pattern 5 is made of, for example, a negative chemically amplified resist (trade name: SAL-601, manufactured by Shipley) having a thickness of about 0.7 μm.
It is formed by performing KrF excimer laser exposure and development processing on the coating film of m. The pattern width of the upper resist pattern 5 is, for example, 0.35 μm.
【0037】次に、この被エッチング基板を例えばヘキ
ソード型ドライエッチング装置にセットし、上層レジス
トパターン5をマスクとして中間層4をエッチングす
る。このときのエッチング条件は、例えば下記のとおり
とした。 CHF3 75 sccm O2 8 sccm ガス圧力 6.5 Pa RFバイアスパワー 1350 W(13.56MH
z) この結果、図1(b)に示したように、上層レジストパ
ターン5の直下に中間層パターン4aが形成された。Next, the substrate to be etched is set in, for example, a hexagonal dry etching apparatus, and the intermediate layer 4 is etched using the upper resist pattern 5 as a mask. The etching conditions at this time were as follows, for example. CHF 3 75 sccm O 2 8 sccm Gas pressure 6.5 Pa RF bias power 1350 W (13.56 MH)
z) As a result, as shown in FIG. 1B, an intermediate layer pattern 4a was formed immediately below the upper resist pattern 5.
【0038】次に、この被エッチング基板をRFバイア
ス印加型ECRプラズマエッチング装置に移設し、一例
として下記条件で下層レジスト層3をエッチングした。 O2 40 sccm Cl2 10 sccm ガス圧力 2.0 Pa マイクロ波パワー 900 W(2.45GHz) RFバイアスパワー 200 W(2MHz) 基板温度 室温Next, the substrate to be etched was transferred to an RF bias applying type ECR plasma etching apparatus, and the lower resist layer 3 was etched under the following conditions as an example. O 2 40 sccm Cl 2 10 sccm Gas pressure 2.0 Pa Microwave power 900 W (2.45 GHz) RF bias power 200 W (2 MHz) Substrate temperature Room temperature
【0039】上記エッチング過程では、O* による等方
的酸化反応が、O+ 、Cl+ 等のイオンにアシストされ
る機構で下層レジスト層3のエッチングが進行すると同
時に、上層レジストパターン5のエッチングも進行す
る。また、エッチングガスと、上層レジストパターン5
および下層レジスト層3から供給される炭素系の分解生
成物に起因して反応生成物CClx が発生するが、これ
はプラズマ中で重合し、炭素系プラズマポリマが生成し
た。この炭素系プラズマポリマは、パターン側壁部に堆
積して側壁保護膜6を形成し、異方性エッチングに寄与
する。この結果、図1(c)に示したように、異方性形
状を保った下層レジストパターン中途迄形成された。In the above etching process, the lower resist layer 3 is etched by a mechanism in which the isotropic oxidation reaction by O * is assisted by ions such as O + and Cl + , and at the same time, the etching of the upper resist pattern 5 is also performed. proceed. The etching gas and the upper resist pattern 5
A reaction product CCl x is generated due to a carbon-based decomposition product supplied from the lower resist layer 3, and this is polymerized in plasma to generate a carbon-based plasma polymer. This carbon-based plasma polymer is deposited on the pattern side wall to form the side wall protective film 6 and contributes to anisotropic etching. As a result, as shown in FIG. 1C, a lower resist pattern having an anisotropic shape was formed halfway.
【0040】上記第1のエッチング工程においては、上
層レジストパターン5もエッチオフされ、中間層パター
ン4aが露出する。しかしこの段階では下層レジスト層
の残余部3bが未だ存在する。In the first etching step, the upper resist pattern 5 is also etched off, exposing the intermediate layer pattern 4a. However, at this stage, the remaining portion 3b of the lower resist layer still exists.
【0041】そこで、エッチング条件を一例として下記
のように切り替え、下層レジスト層の残余部3bのエッ
チングを行う。 O2 20 sccm Cl2 30 sccm ガス圧力 2.0 Pa マイクロ波パワー 900 W(2.45GHz) RFバイアスパワー 200 W(2MHz) 基板温度 室温 この第2のエッチング工程では、O2 の混合比を低下さ
せCl2 の混合比を増加し、他のエッチング条件は同一
とした。すなわち、上層レジストパターンがエッチオフ
されたことによる未反応のO* が過剰に存在することが
防止され、同時に側壁保護膜として機能するCClx の
生成を助長する。この結果、図1(d)に示すように、
下層レジストパターン3aがアンダカットなく、異方性
形状を保って形成された。Therefore, the etching conditions are switched as follows as an example, and the remaining portion 3b of the lower resist layer is etched. O 2 20 sccm Cl 2 30 sccm Gas pressure 2.0 Pa Microwave power 900 W (2.45 GHz) RF bias power 200 W (2 MHz) Substrate temperature Room temperature In the second etching step, the mixing ratio of O 2 is reduced. Then, the mixing ratio of Cl 2 was increased, and the other etching conditions were the same. That is, excessive unreacted O * due to etching off of the upper resist pattern is prevented from being excessively present, and at the same time, generation of CCl x functioning as a sidewall protective film is promoted. As a result, as shown in FIG.
The lower resist pattern 3a was formed without undercut and maintaining an anisotropic shape.
【0042】実施例2 本実施例は同じく下層レジスト層をO2 とHClの混合
ガスを用いてエッチングする場合に、エッチングを2段
階に分け、上層レジストパターンがエッチオフされた後
はエッチング圧力を低下すると同時に、マイクロ波パワ
ーも下げて2段目のエッチングをおこなった例であり、
同じく図1を参照して説明する。Embodiment 2 In this embodiment, when the lower resist layer is similarly etched by using a mixed gas of O 2 and HCl, the etching is divided into two stages, and after the upper resist pattern is etched off, the etching pressure is reduced. At the same time, the microwave power was also lowered and the second stage etching was performed.
The description will be made with reference to FIG.
【0043】中間層パターン4aの形成までは実施例1
と同じであるので説明は省略する。図1(b)の被エッ
チング基板を有磁場マイクロ波エッチング装置にセッテ
ィングし、一例として下記条件で下層レジスト層3をエ
ッチングした。 O2 40 sccm HCl 10 sccm ガス圧力 2.0 Pa マイクロ波パワー 900 W(2.45GHz) RFバイアスパワー 200 W(2MHz) 基板温度 室温Example 1 up to the formation of the intermediate layer pattern 4a
Therefore, the description is omitted. The substrate to be etched in FIG. 1B was set in a magnetic field microwave etching apparatus, and as an example, the lower resist layer 3 was etched under the following conditions. O 2 40 sccm HCl 10 sccm Gas pressure 2.0 Pa Microwave power 900 W (2.45 GHz) RF bias power 200 W (2 MHz) Substrate temperature Room temperature
【0044】上記エッチング過程では、O* による等方
的酸化反応がH+ 、Cl+ およびO + 等のイオンにアシ
ストされてエッチングが進行する一方、エッチング反応
生成物CClx がプラズマ重合物となり側壁保護膜の形
成に寄与する。この結果、図1(c)に示したように、
異方性形状を保った下層レジストパターンが中途迄形成
された。In the above etching process, O*By isotropic
Oxidation reaction is H+, Cl+And O +Reed to ions such as
While the etching proceeds, the etching reaction
Product CClxBecomes a plasma polymer and forms a sidewall protective film
Contributes to success. As a result, as shown in FIG.
Lower resist pattern with anisotropic shape is formed halfway
Was done.
【0045】上記第1のエッチング工程においては、上
層レジストパターン5も同時にエッチオフされ、中間層
パターン4aが露出する。しかしこの段階では下層レジ
スト層の残余部3bが未だ存在する。In the first etching step, the upper resist pattern 5 is simultaneously etched off, exposing the intermediate layer pattern 4a. However, at this stage, the remaining portion 3b of the lower resist layer still exists.
【0046】そこで、エッチング条件を一例として下記
のように切り替え、下層レジスト層の残余部3bのエッ
チングを行う。 O2 40 sccm HCl 10 sccm ガス圧力 1.0 Pa マイクロ波パワー 450 W(2.45GHz) RFバイアスパワー 200 W(2MHz) 基板温度 室温 この第2のエッチング工程では、上層レジストパターン
5がエッチオフされた時点から反応生成物CClx の生
成量が減少し、相対的に過剰となるO* の生成量をマイ
クロ波パワーの低下により減少させたこと、および低圧
力化により平均自由工程の伸びたH+ 、Cl+ およびO
+ 等のイオンの直進性により、図1(d)に示すように
下層レジストパターン3aにアンダーカットを生じるこ
となく、良好な異方性形状が達成された。Therefore, the etching conditions are switched as follows, for example, and the remaining portion 3b of the lower resist layer is etched. O 2 40 sccm HCl 10 sccm Gas pressure 1.0 Pa Microwave power 450 W (2.45 GHz) RF bias power 200 W (2 MHz) Substrate temperature Room temperature In the second etching step, the upper resist pattern 5 is etched off. From the point of time, the amount of reaction product CCl x decreased, and the amount of O * , which became relatively excessive, was reduced by lowering the microwave power. + , Cl + and O
Due to the rectilinearity of ions such as + , a good anisotropic shape was achieved without causing undercut in the lower resist pattern 3a as shown in FIG. 1 (d).
【0047】実施例3 本実施例は同じく下層レジスト層をO2 とHBrの混合
ガスを用いてエッチングする場合に、エッチングを2段
階に分け、上層レジストパターンがエッチオフされた後
はArガスを添加すると同時に、基板バイアスを増加し
て2段目のエッチングを行なった例であり、同じく図1
を参照して説明する。Embodiment 3 In this embodiment, when the lower resist layer is similarly etched by using a mixed gas of O 2 and HBr, the etching is divided into two steps, and after the upper resist pattern is etched off, Ar gas is supplied. This is an example in which the substrate bias is increased at the same time as the addition, and the second stage etching is performed.
This will be described with reference to FIG.
【0048】中間層パターン4aの形成までは実施例1
と同じであるので説明は省略する。図1(b)の被エッ
チング基板を有磁場マイクロ波エッチング装置にセッテ
ィングし、一例として下記条件で下層レジスト層3をエ
ッチングした。 O2 40 sccm HBr 10 sccm ガス圧力 2.0 Pa マイクロ波パワー 900 W(2.45GHz) RFバイアスパワー 200 W(2MHz) 基板温度 室温Example 1 up to the formation of the intermediate layer pattern 4a
Therefore, the description is omitted. The substrate to be etched in FIG. 1B was set in a magnetic field microwave etching apparatus, and as an example, the lower resist layer 3 was etched under the following conditions. O 2 40 sccm HBr 10 sccm Gas pressure 2.0 Pa Microwave power 900 W (2.45 GHz) RF bias power 200 W (2 MHz) Substrate temperature Room temperature
【0049】上記エッチング過程では、O* による等方
的酸化反応がH+ 、Br+ およびO + 等のイオンにアシ
ストされてエッチングが進行する一方、エッチング反応
生成物CBrx がプラズマ重合物として側壁保護膜の形
成に寄与する。この結果、図1(c)に示したように、
異方性形状を保った下層レジストパターンが中途迄形成
された。In the above etching process, O*By isotropic
Oxidation reaction is H+, Br+And O +Reed to ions such as
While the etching proceeds, the etching reaction
Product CBrxIs a side wall protective film as a plasma polymer
Contributes to success. As a result, as shown in FIG.
Lower resist pattern with anisotropic shape is formed halfway
Was done.
【0050】そこで、エッチング条件を一例として下記
のように切り替え、下層レジスト層の残余部3bのエッ
チングを行う。 O2 40 sccm HBr 10 sccm Ar 90 sccm ガス圧力 2.0 Pa マイクロ波パワー 900 W(2.45GHz) RFバイアスパワー 300 W(2MHz) 基板温度 室温 この第2のエッチング工程では、上層レジストパターン
5がエッチオフされた時点から側壁保護膜6の形成に寄
与する反応生成物CClx の生成量が減少しするが、希
釈ガスとしてArを添加したことにより、未反応のO*
が過剰に存在することが防止された。またRFバイアス
パワーの増加により、H+ 、Br+ およびO+ 等のイオ
ン入射強度が大きくなり、これにAr+ も加わりイオン
アシストによるエッチングが進行した。これらの相乗効
果により、図1(d)に示すように下層レジストパター
ン3aにアンダーカットを生じることなく、良好な異方
性形状が達成された。Therefore, the etching conditions are switched as follows as an example, and the remaining portion 3b of the lower resist layer is etched. O 2 40 sccm HBr 10 sccm Ar 90 sccm Gas pressure 2.0 Pa Microwave power 900 W (2.45 GHz) RF bias power 300 W (2 MHz) Substrate temperature Room temperature In the second etching step, the upper resist pattern 5 is formed. Although the amount of the reaction product CCl x that contributes to the formation of the sidewall protective film 6 decreases from the time of the etching off, the unreacted O * is added by adding Ar as a diluent gas .
Was prevented from being present in excess. In addition, due to the increase in the RF bias power, the ion incident intensity of H + , Br +, O +, and the like was increased, and Ar + was added thereto, and etching by ion assist proceeded. Due to these synergistic effects, as shown in FIG. 1D, a good anisotropic shape was achieved without undercutting of the lower resist pattern 3a.
【0051】特に、本実施例ではClに比べて原子半径
が大きく反応性の低いBr系の化学種を用いることによ
り、中間層パターン4aやAl−Si−Cu下地材料層
2に対する層に対する選択比が向上する効果もみられ
た。In particular, in this embodiment, by using a Br-based chemical species having a large atomic radius and a low reactivity as compared with Cl, the selectivity with respect to the intermediate layer pattern 4a and the layer with respect to the Al—Si—Cu base material layer 2 is increased. The effect of improving was also seen.
【0052】ところで、前述の各実施例において第2の
エッチング工程に切り替えるタイミングは、上層レジス
トパターンがエッチオフされる時点から以後、反応生成
物であるCO2 ガスの生成量が減少する事を利用し、4
83.5nmにおけるCO*の発光スペクトル強度が減
少し始める時点に設定すればよい。The timing of switching to the second etching step in each of the above-mentioned embodiments is based on the fact that the amount of CO 2 gas produced as a reaction product decreases after the upper resist pattern is etched off. Then 4
It may be set at the time when the emission spectrum intensity of CO * at 83.5 nm starts to decrease.
【0053】以上、本発明を3例の実施例をもって説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。Although the present invention has been described with reference to the three embodiments, the present invention is not limited to these embodiments.
【0054】例えば、第2のエッチングにプロセス条件
を切り替える時点として、上記実施例では上層レジスト
パターン5がエッチオフされた後としたが、厳密に上層
レジストパターンが消失した時点以後と限定する必要は
ない。本発明の基本的な原理にしたがえば、上層レジス
トパターンがエッチオフされる近傍に切り替えのタイミ
ングを設定すれば下層レジストのアンダーカットを防止
する効果が充分に得られるものである。For example, in the above embodiment, the time point at which the process conditions are switched to the second etching is after the upper resist pattern 5 has been etched off. Absent. According to the basic principle of the present invention, if the switching timing is set near the upper resist pattern being etched off, the effect of preventing the undercut of the lower resist can be sufficiently obtained.
【0055】またハロゲン系ガスとして上記実施例では
Cl2 、HClおよびHBrを用いたが、その他側壁保
護膜の形成に寄与するガス、例えばBCl3 、CC
l4 、SiCl4 、Br2 、BBr3 、HI等ハロゲン
原子を含むガスを広く用いることが可能である。In the above embodiment, Cl 2 , HCl and HBr were used as the halogen-based gas, but other gases contributing to the formation of the sidewall protective film, such as BCl 3 and CC
Gases containing halogen atoms such as l 4 , SiCl 4 , Br 2 , BBr 3 , and HI can be widely used.
【0056】中間層はSOGを用いたSiO2 系材料を
用いたが、Si3 N4 系、Al2 O 3 系、a−Siや各
種金属等の無機薄膜を使用することが可能であり、その
成膜法もスパッタリング、蒸着、各種CVD等を用いる
ことができる。The intermediate layer is made of SiO using SOG.TwoSystem material
Used, but SiThreeNFourSystem, AlTwoO ThreeSystem, a-Si and each
It is possible to use an inorganic thin film such as a seed metal.
The film formation method also uses sputtering, vapor deposition, various CVD, etc.
be able to.
【0057】下地材料層上の有機材料層として、上述の
各実施例ではノボラック系ポジ型フォトレジストを用い
たが、その他各種レジスト材料を用いることが可能であ
る。本有機材料層は、段差下地の平坦化をはかれば良い
のであるから、感光性である必要はなく、ポリイミド他
各種有機材料を利用できる。As the organic material layer on the base material layer, a novolak-based positive photoresist is used in each of the above-described embodiments, but other various resist materials can be used. The present organic material layer is not required to be photosensitive because it is sufficient to flatten the stepped base, and various organic materials such as polyimide can be used.
【0058】さらに、被エッチング基板の構成、エッチ
ング条件、エッチング装置等は適宜変更可能である。エ
ッチングガス組成には、その他N2 、H2 、CO、CO
2 、NOx 系、SOx 系ガス等を添加してもよい。Further, the configuration of the substrate to be etched, the etching conditions, the etching apparatus, and the like can be appropriately changed. Other etching gas compositions include N 2 , H 2 , CO, CO
2, NO x systems may be added SO x based gas or the like.
【0059】その他、前記実施例に限定されることな
く、上層レジストパターンのエッチオフ以後、下層レジ
ストパターンのアンダーカットを防止しうる機能を有す
る第2のエッチングを適宜導入すれば本発明の効果が顕
れることはいう迄もない。In addition, without being limited to the above-described embodiment, the effects of the present invention can be obtained by appropriately introducing a second etching having a function of preventing an undercut of the lower resist pattern after etching off the upper resist pattern. Needless to say.
【0060】[0060]
【発明の効果】以上の説明から明らかなように、本発明
は3層レジストプロセスにおける下層レジスト等有機材
料層のエッチングにおいて、上層レジストのエッチオフ
以後の反応生成物減少にともなう側壁保護膜機能低下に
よる下層レジストパターンのアンダーカットを効果的に
防止し、寸法変換差のない異方性形状にすぐれた多層レ
ジストのドライエッチング方法が実現できる。As is apparent from the above description, in the present invention, in the etching of the organic material layer such as the lower resist in the three-layer resist process, the function of the side wall protective film deteriorates due to the decrease in the reaction products after the etch-off of the upper resist. This effectively prevents undercut of the lower resist pattern due to the above, and realizes a dry etching method of a multilayer resist excellent in an anisotropic shape having no dimensional conversion difference.
【0061】また本発明によれば、下地材料層のスパッ
タリングによる下層レジストパターン側壁への再付着を
防止し、パターンシフトを防ぎつつパーティクル汚染の
ないクリーンな多層レジストのドライエッチング方法を
行える。Further, according to the present invention, a dry etching method of a clean multi-layer resist free from particle contamination while preventing re-adhesion to the side wall of the lower resist pattern due to sputtering of the base material layer and preventing pattern shift can be performed.
【0062】さらに本発明により、実用的なエッチング
レートを確保した上で、下層レジストパターンのアンダ
ーカットと寸法変換差を排除し、かつ下地スパッタの無
い清浄な多層レジストのドライエッチング方法を達成で
きる。Further, according to the present invention, while ensuring a practical etching rate, a dry etching method of a clean multilayer resist which eliminates undercut and dimensional conversion difference of a lower resist pattern and has no under-layer spatter can be achieved.
【0063】上記効果により、例えば3層レジストプロ
セスの実用性を高めることができ、高集積度、高信頼性
を要求される、微細なデサインルールにもとづく多層配
線構造を有する半導体装置の製造プロセスにおいて有効
である。本発明は、上記半導体装置のみにとどまらず、
高段差基板上等でパターニングする必要のあるOEI
C、バブルドメイン記憶装置さらには薄膜磁気ヘッドコ
イル等のパターニングにおいても高い効果を発揮する。With the above effects, for example, the practicality of the three-layer resist process can be improved, and in a manufacturing process of a semiconductor device having a multilayer wiring structure based on a fine design rule, which requires high integration and high reliability. It is valid. The present invention is not limited to the above semiconductor device,
OEI that needs to be patterned on a high step substrate etc.
C, a bubble domain storage device, and even a patterning of a thin-film magnetic head coil and the like are highly effective.
【図1】本発明を適用した実施例1、2および3を、そ
の工程順に説明する概略断面図であり、(a)は段差を
有するAl−Si−Cu合金下地材料層上に下層レジス
ト層、中間層および上層レジストパターンが順次形成さ
れた状態、(b)は中間層パターンが形成された状態、
(c)は上層レジストパターンおよび中間層パターンを
マスクに下層レジスト層に第1のエッチング工程を施す
ことにより、下地レジストパターンが中途まで形成され
た状態であり、上層レジストパターンはエッチオッフさ
れて消失した状態、(d)は中間層パターンをマスクに
下層レジストの残余部に第2のエッチング工程を施し下
層レジストパターンが完成した状態である。FIG. 1 is a schematic cross-sectional view illustrating Examples 1, 2 and 3 to which the present invention is applied in the order of steps, and FIG. 1A shows a lower resist layer on an Al—Si—Cu alloy base material layer having a step. , A state in which an intermediate layer and an upper layer resist pattern are sequentially formed, (b) a state in which an intermediate layer pattern is formed,
(C) shows a state in which the underlying resist pattern is formed halfway by performing the first etching step on the lower resist layer using the upper resist pattern and the intermediate layer pattern as a mask, and the upper resist pattern has been etched away. State (d) shows a state in which a second etching process is performed on the remaining portion of the lower resist using the intermediate layer pattern as a mask to complete the lower resist pattern.
【図2】従来の3層レジスト技術を、その工程順に説明
する概略断面図であり、(a)は段差を有する下地材料
層上に下層レジスト層、中間層および上層レジストパタ
ーンが順次形成された状態、(b)は中間層パターンが
形成された状態、(c)は上層レジストパターンおよび
中間層パターンをマスクに下層レジスト層をエッチング
して下層レジストパターンが完成した状態である。2A and 2B are schematic cross-sectional views illustrating a conventional three-layer resist technique in the order of steps, and FIG. 2A shows a lower resist layer, an intermediate layer, and an upper resist pattern sequentially formed on a base material layer having a step. (B) shows a state in which an intermediate layer pattern is formed, and (c) shows a state in which the lower resist pattern is completed by etching the lower resist layer using the upper resist pattern and the intermediate pattern as a mask.
【図3】従来の多層レジスト技術の問題点を示す概略断
面図であり、段差上部の下層レジストパターン側壁に、
下地材料層のスパッタ再付着物層が形成された状態であ
る。FIG. 3 is a schematic cross-sectional view showing a problem of the conventional multilayer resist technology, in which a lower resist pattern side wall above a step is provided with:
This is a state in which the sputter-redeposited substance layer of the base material layer is formed.
【図4】従来の多層レジスト技術の問題点を、その工程
順に説明する概略断面図であり、(a)は上層レジスト
パターンと中間層をマスクに下層レジスト層をエッチン
グし、上層レジストパターンがエッチオフされた直後の
状態、(b)は中間層パターンをマスクに下層レジスト
の残余部をエッチングして下層レジストパターンが完成
した状態である。FIGS. 4A and 4B are schematic cross-sectional views illustrating the problems of the conventional multilayer resist technology in the order of the steps. FIG. 4A is a diagram in which a lower resist layer is etched using an upper resist pattern and an intermediate layer as a mask, and The state immediately after being turned off, (b) shows a state in which the lower layer resist pattern is completed by etching the remaining portion of the lower layer resist using the intermediate layer pattern as a mask.
1 層間絶縁膜 2 下地材料層(Al−Si−Cu合金層) 3 下層レジスト層 3a 下層レジストパターン 3b 下層レジスト層の残余部 4 中間層 4a 中間層パターン 5 上層レジストパターン 6 側壁保護膜 DESCRIPTION OF SYMBOLS 1 Interlayer insulating film 2 Underlayer material layer (Al-Si-Cu alloy layer) 3 Lower resist layer 3a Lower resist pattern 3b Remaining part of lower resist layer 4 Interlayer 4a Interlayer pattern 5 Upper resist pattern 6 Side wall protective film
Claims (3)
び上層レジストパターンを順次形成し、該上層レジスト
パターンをマスクに上記中間層をパターニングし、つぎ
に少なくとも中間層パターンをマスクに上記有機材料層
をパターニングする多層レジストのドライエッチング方
法において、 上記有機材料層のパターニングは、上記上層レジストパ
ターンがエッチオフされるまでの第1のエッチング工程
と、上記上層レジストパターンがエッチオフされた後の
第2のエッチング工程とを有すると共に、酸素ガスとハ
ロゲン系ガスを含む混合ガスをエッチングガスとし、プ
ラズマ生成パワーと基板バイアスパワーとを個別に制御
しうるプラズマエッチング装置を用いて行われ、 上記第2のエッチング工程は、上記第1のエッチング工
程よりもエッチング圧力を低下させると共にプラズマ生
成パワーを高めて行われる ことを特徴とするドライエッ
チング方法。An organic material layer, an intermediate layer and an upper resist pattern are sequentially formed on a base material layer, the intermediate layer is patterned using the upper resist pattern as a mask, and then the organic layer is patterned using at least the intermediate layer pattern as a mask. In the method of dry etching a multilayer resist for patterning a material layer, the patterning of the organic material layer is performed by a first etching step until the upper resist pattern is etched off, and after the upper resist pattern is etched off.
A second etching step, and oxygen gas and
A mixed gas containing a halogen-based gas is used as an etching gas,
Independent control of plasma generation power and substrate bias power
The second etching step is performed using a plasma etching apparatus capable of performing the first etching process.
Lower the etching pressure than
A dry etching method characterized in that the formation power is increased .
び上層レジストパターンを順次形成し、該上層レジスト
パターンをマスクに上記中間層をパターニングし、つぎ
に少なくとも中間層パターンをマスクに上記有機材料層
をパターニングする多層レジストのドライエッチング方
法において、 上記有機材料層のパターニングは、上記上層レジストパ
ターンがエッチオフされるまでの第1のエッチング工程
と、上記上層レジストパターンがエッチオフされた後の
第2のエッチング工程とを有すると共に、酸素ガスとハ
ロゲン系ガスを含む混合ガスをエッチングガスとし、プ
ラズマ生成パワーと基板バイアスパワーとを個別に制御
しうるプラズマエッチング装置を用いて行われ、 上記第2のエッチング工程は、エッチングガスにアルゴ
ンガスを添加して行われる ことを特徴とするドライエッ
チング方法。2. An organic material layer, an intermediate layer and an upper resist pattern are sequentially formed on a base material layer, the intermediate layer is patterned using the upper resist pattern as a mask, and then the organic layer is patterned using at least the intermediate layer pattern as a mask. In the method of dry etching a multilayer resist for patterning a material layer, the patterning of the organic material layer is performed by a first etching step until the upper resist pattern is etched off, and after the upper resist pattern is etched off.
A second etching step, and oxygen gas and
A mixed gas containing a halogen-based gas is used as an etching gas,
Independent control of plasma generation power and substrate bias power
The second etching step is performed using an etching gas
A dry etching method characterized in that the dry etching method is performed by adding an etching gas.
び上層レジストパターンを順次形成し、該上層レジスト
パターンをマスクに上記中間層をパターニングし、つぎ
に少なくとも中間層パターンをマスクに上記有機材料層
をパターニングする多層レジストのドライエッチング方
法において、 上記有機材料層のパターニングは、上記上層レジストパ
ターンがエッチオフされるまでの第1のエッチング工程
と、上記上層レジストパターンがエッチオフされた後の
第2のエッチング工程とを有すると共に、酸素ガスとハ
ロゲン系ガスを含む混合ガスをエッチングガスとし、プ
ラズマ生成パワーと基板バイアスパワーとを個別に制御
しうるプラズマエッチング装置を用いて行われ、 上記第2のエッチング工程は、上記第1のエッチング工
程よりも基板バイアスパワーを高めて行われる ことを特
徴とするドライエッチング方法。3. An organic material layer, an intermediate layer, and an upper resist pattern are sequentially formed on a base material layer, and the intermediate layer is patterned using the upper resist pattern as a mask. In the method of dry etching a multilayer resist for patterning a material layer, the patterning of the organic material layer is performed by a first etching step until the upper resist pattern is etched off, and after the upper resist pattern is etched off.
A second etching step, and oxygen gas and
A mixed gas containing a halogen-based gas is used as an etching gas,
Independent control of plasma generation power and substrate bias power
The second etching step is performed using a plasma etching apparatus capable of performing the first etching process.
A dry etching method characterized in that the method is performed by increasing the substrate bias power more than the above .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31225093A JP3277652B2 (en) | 1993-12-13 | 1993-12-13 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31225093A JP3277652B2 (en) | 1993-12-13 | 1993-12-13 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169739A JPH07169739A (en) | 1995-07-04 |
| JP3277652B2 true JP3277652B2 (en) | 2002-04-22 |
Family
ID=18026976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31225093A Expired - Lifetime JP3277652B2 (en) | 1993-12-13 | 1993-12-13 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277652B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3119306B1 (en) | 1999-08-02 | 2000-12-18 | 住友電気工業株式会社 | Crystal growth container and crystal growth method |
| JP2001257156A (en) | 2000-03-13 | 2001-09-21 | Toshiba Corp | Method for manufacturing semiconductor device |
| US7141505B2 (en) * | 2003-06-27 | 2006-11-28 | Lam Research Corporation | Method for bilayer resist plasma etch |
-
1993
- 1993-12-13 JP JP31225093A patent/JP3277652B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169739A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220367186A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| JP3116533B2 (en) | Dry etching method | |
| KR100272644B1 (en) | Dry etching method | |
| JP3441011B2 (en) | Semiconductor device manufacturing method using amorphous carbon | |
| JPH07183194A (en) | Multilayer resist pattern forming method | |
| US7482279B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| US6989219B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JP3511802B2 (en) | Method of forming metal wiring | |
| JPH1197414A (en) | Plasma etching method for silicon oxide based insulating film | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| JP3277652B2 (en) | Dry etching method | |
| JPH06275574A (en) | Dry etching method | |
| JPH0794467A (en) | Dry etching method | |
| JP2932488B2 (en) | Dry etching method | |
| JPH0774147A (en) | Dry etching method and dry etching apparatus | |
| JP2786198B2 (en) | Dry etching method | |
| JP3118946B2 (en) | Dry etching method | |
| JP3371170B2 (en) | Method for manufacturing semiconductor device | |
| JPH09270419A (en) | Plasma etching method | |
| JP3344027B2 (en) | Dry etching method | |
| JP3166242B2 (en) | Dry etching method | |
| JP3116369B2 (en) | Multilayer resist dry etching method | |
| JPH05206085A (en) | Fine pattern formation method | |
| KR100248345B1 (en) | Metal wiring formation method of semiconductor device | |
| JPH0722396A (en) | Dry etching method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |