JP3277909B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3277909B2 JP3277909B2 JP02972099A JP2972099A JP3277909B2 JP 3277909 B2 JP3277909 B2 JP 3277909B2 JP 02972099 A JP02972099 A JP 02972099A JP 2972099 A JP2972099 A JP 2972099A JP 3277909 B2 JP3277909 B2 JP 3277909B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- via hole
- lower wiring
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H10W20/4407—Aluminium alloys
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はロジックデバイスの
ような高速に動作する回路等に好適な半導体装置及びそ
の製造方法に関し、特に、エレクトロマイグレーション
耐性が優れた半導体装置及びその製造方法に関する。
ような高速に動作する回路等に好適な半導体装置及びそ
の製造方法に関し、特に、エレクトロマイグレーション
耐性が優れた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体デバイスでは、近年のデザインル
ールの微細化によって配線を流れる電流の密度が増加
し、これによってエレクトロマイグレーションとよばれ
る信頼性劣化の問題が顕在化してきている。エレクトロ
マイグレーションでは電子の流れと同じ方向にＡｌ原子
が流れ、このようにＡｌ原子が流れ出た後にＡｌ原子の
供給ができないところにボイドが形成されて断線等が生
じる。
ールの微細化によって配線を流れる電流の密度が増加
し、これによってエレクトロマイグレーションとよばれ
る信頼性劣化の問題が顕在化してきている。エレクトロ
マイグレーションでは電子の流れと同じ方向にＡｌ原子
が流れ、このようにＡｌ原子が流れ出た後にＡｌ原子の
供給ができないところにボイドが形成されて断線等が生
じる。
【０００３】そこで、配線材料であるＡｌに微量のＣｕ
を添加したり、ＴｉＮ及びＴｉからなる膜をバリアメタ
ル膜としてＡｌ配線の下に形成することにより、その信
頼性を高める方法が採られている。
を添加したり、ＴｉＮ及びＴｉからなる膜をバリアメタ
ル膜としてＡｌ配線の下に形成することにより、その信
頼性を高める方法が採られている。
【０００４】しかし、ＡｌにＣｕを添加しても十分な効
果は得られず、ＴｉＮ及びＴｉからなるバリアメタル膜
を形成した場合には、ビアの底部にもこのバリアメタル
膜が形成され逆にＴｉＮ膜がＡｌ原子の流れを阻害して
しまう。このため、ビアの内部にボイドが形成され、配
線が断線し大規模集積回路（ＬＳＩ）等が動作しなくな
る。
果は得られず、ＴｉＮ及びＴｉからなるバリアメタル膜
を形成した場合には、ビアの底部にもこのバリアメタル
膜が形成され逆にＴｉＮ膜がＡｌ原子の流れを阻害して
しまう。このため、ビアの内部にボイドが形成され、配
線が断線し大規模集積回路（ＬＳＩ）等が動作しなくな
る。
【０００５】そこで、特開平５−３２６５１２号公報、
特開平８−１１１４５５号公報及び特開平１０−１９９
９７３号公報には、Ａｌ合金からなる上層配線の下にそ
のバリアメタル膜としてＴｉ膜のみを形成する方法が開
示されている。この方法によれば、バリアメタル膜中に
ＴｉＮ膜が存在しないので、上層配線及び下層配線間で
のＡｌ原子の移動が可能であり、エレクトロマイグレー
ションが抑制されている。
特開平８−１１１４５５号公報及び特開平１０−１９９
９７３号公報には、Ａｌ合金からなる上層配線の下にそ
のバリアメタル膜としてＴｉ膜のみを形成する方法が開
示されている。この方法によれば、バリアメタル膜中に
ＴｉＮ膜が存在しないので、上層配線及び下層配線間で
のＡｌ原子の移動が可能であり、エレクトロマイグレー
ションが抑制されている。
【０００６】
【発明が解決しようとする課題】しかしながら、これら
の公報に記載された半導体装置の製造方法においては、
ビアにおけるエレクトロマイグレーションを抑制するこ
とができるものの、上層配線におけるエレクトロマイグ
レーションを十分に抑制することができないという問題
点がある。
の公報に記載された半導体装置の製造方法においては、
ビアにおけるエレクトロマイグレーションを抑制するこ
とができるものの、上層配線におけるエレクトロマイグ
レーションを十分に抑制することができないという問題
点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、ビア及び上層配線におけるエレクトロマイ
グレーションを十分に抑制することができる半導体装置
及びその製造方法を提供することを目的とする。
のであって、ビア及び上層配線におけるエレクトロマイ
グレーションを十分に抑制することができる半導体装置
及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体基板と、この半導体基板上に形成された下層
配線と、この下層配線上に形成された層間絶縁膜と、こ
の層間絶縁膜に開口され前記下層配線まで達するビアホ
ールと、このビアホールの底部に埋設されたＴｉ膜と、
このＴｉ膜上に形成され前記Ｔｉ膜に接する導電膜と、
前記層間絶縁膜上に順次積層された第１のＴｉ膜、Ｔｉ
Ｎ層、第２のＴｉ膜及びＡｌ又はＡｌ合金膜を有し前記
導電膜に接続された上層配線と、を有することを特徴と
する。
は、半導体基板と、この半導体基板上に形成された下層
配線と、この下層配線上に形成された層間絶縁膜と、こ
の層間絶縁膜に開口され前記下層配線まで達するビアホ
ールと、このビアホールの底部に埋設されたＴｉ膜と、
このＴｉ膜上に形成され前記Ｔｉ膜に接する導電膜と、
前記層間絶縁膜上に順次積層された第１のＴｉ膜、Ｔｉ
Ｎ層、第２のＴｉ膜及びＡｌ又はＡｌ合金膜を有し前記
導電膜に接続された上層配線と、を有することを特徴と
する。
【０００９】本発明においては、バリアメタル膜がＴｉ
膜からなるので、従来のＴｉＮ膜が形成されているもの
で生じていたようなＡｌ原子の移動に対する障害が存在
しない。従って、ビアにおけるエレクトロマイグレーシ
ョン耐性が高い。更に、上層配線においては、Ａｌ又は
Ａｌ合金膜の下に第１のＴｉ膜、ＴｉＮ層及び第２のＴ
ｉ膜が形成されているので、Ａｌ又はＡｌ合金膜の配向
性が高いと共に、結晶粒径の変化が小さい。従って、上
層配線におけるエレクトロマイグレーション耐性も高
い。
膜からなるので、従来のＴｉＮ膜が形成されているもの
で生じていたようなＡｌ原子の移動に対する障害が存在
しない。従って、ビアにおけるエレクトロマイグレーシ
ョン耐性が高い。更に、上層配線においては、Ａｌ又は
Ａｌ合金膜の下に第１のＴｉ膜、ＴｉＮ層及び第２のＴ
ｉ膜が形成されているので、Ａｌ又はＡｌ合金膜の配向
性が高いと共に、結晶粒径の変化が小さい。従って、上
層配線におけるエレクトロマイグレーション耐性も高
い。
【００１０】本発明においては、前記ビアホールの底部
に埋設されたＴｉ膜の膜厚が３００Å以下であってもよ
い。
に埋設されたＴｉ膜の膜厚が３００Å以下であってもよ
い。
【００１１】また、前記下層配線は、Ａｌを含有するこ
とができる。
とができる。
【００１２】本発明に係る半導体装置の製造方法は、半
導体基板上に下層配線を形成する工程と、前記下層配線
上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に
第１のＴｉ膜を形成する工程と、前記第１のＴｉ膜上に
ＴｉＮ膜を形成する工程と、前記ＴｉＮ膜、前記第１の
Ｔｉ膜及び前記層間絶縁膜に前記下層配線まで達するビ
アホールを開口する工程と、前記ビアホール内及び前記
ＴｉＮ膜上に第２のＴｉ膜及びＡｌ又はＡｌ合金膜を順
次形成する工程と、熱処理を行うことにより前記ビアホ
ールの底部において前記第２のＴｉ膜中のＴｉと前記Ａ
ｌ又はＡｌ合金膜中のＡｌとを反応させる工程と、を有
することを特徴とする。
導体基板上に下層配線を形成する工程と、前記下層配線
上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に
第１のＴｉ膜を形成する工程と、前記第１のＴｉ膜上に
ＴｉＮ膜を形成する工程と、前記ＴｉＮ膜、前記第１の
Ｔｉ膜及び前記層間絶縁膜に前記下層配線まで達するビ
アホールを開口する工程と、前記ビアホール内及び前記
ＴｉＮ膜上に第２のＴｉ膜及びＡｌ又はＡｌ合金膜を順
次形成する工程と、熱処理を行うことにより前記ビアホ
ールの底部において前記第２のＴｉ膜中のＴｉと前記Ａ
ｌ又はＡｌ合金膜中のＡｌとを反応させる工程と、を有
することを特徴とする。
【００１３】本発明においては、第１のＴｉ膜及びＴｉ
Ｎ膜を層間絶縁膜上に形成してからビアホールを形成
し、その後第２のＴｉ膜及びＡｌ又はＡｌ合金膜を形成
しているので、ビアホール中には、ＴｉＮ膜が形成され
ず、ビアホールにおけるエレクトロマイグレーション耐
性が高い。また、上層配線においては、前述のように、
Ａｌ又はＡｌ合金膜の配向性が高いと共に、結晶粒径の
変化が小さいため、上層配線におけるエレクトロマイグ
レーション耐性も高い。
Ｎ膜を層間絶縁膜上に形成してからビアホールを形成
し、その後第２のＴｉ膜及びＡｌ又はＡｌ合金膜を形成
しているので、ビアホール中には、ＴｉＮ膜が形成され
ず、ビアホールにおけるエレクトロマイグレーション耐
性が高い。また、上層配線においては、前述のように、
Ａｌ又はＡｌ合金膜の配向性が高いと共に、結晶粒径の
変化が小さいため、上層配線におけるエレクトロマイグ
レーション耐性も高い。
【００１４】本発明においては、前記Ｔｉと前記Ａｌと
を反応させる工程における熱処理温度は、３００℃以上
であってもよい。
を反応させる工程における熱処理温度は、３００℃以上
であってもよい。
【００１５】また、前記ビアホールの底部における前記
第２のＴｉ膜の厚さは、３００Å以下であってもよい。
第２のＴｉ膜の厚さは、３００Å以下であってもよい。
【００１６】更に、前記下層配線は、Ａｌを含有するこ
とができる。
とができる。
【００１７】
【発明の実施の形態】以下、本発明の実施例方法に係る
半導体装置の製造方法について、添付の図面を参照して
具体的に説明する。本実施例方法においては、複数の配
線が設けられたシリコン集積回路を製造する。図１
（ａ）乃至（ｅ）は本発明の実施例方法に係る半導体装
置の製造方法を工程順に示す断面図である。
半導体装置の製造方法について、添付の図面を参照して
具体的に説明する。本実施例方法においては、複数の配
線が設けられたシリコン集積回路を製造する。図１
（ａ）乃至（ｅ）は本発明の実施例方法に係る半導体装
置の製造方法を工程順に示す断面図である。
【００１８】本実施例方法においては、先ず、図１
（ａ）に示すように、シリコン基板１上に第１のＳｉＯ
2膜２を堆積し、その上の所定の位置に選択的にＡｌ膜
３を堆積する。このＡｌ膜３が下層配線となる。次い
で、全面に第２のＳｉＯ2膜４を堆積する。
（ａ）に示すように、シリコン基板１上に第１のＳｉＯ
2膜２を堆積し、その上の所定の位置に選択的にＡｌ膜
３を堆積する。このＡｌ膜３が下層配線となる。次い
で、全面に第２のＳｉＯ2膜４を堆積する。
【００１９】次に、図１（ｂ）に示すように、第１のＴ
ｉ膜５及び第１のＴｉＮ膜６を順次スパッタリング法に
より全面に堆積する。
ｉ膜５及び第１のＴｉＮ膜６を順次スパッタリング法に
より全面に堆積する。
【００２０】その後、図１（ｃ）に示すように、通常の
リソグラフィ及びドライエッチングによりＡｌ膜３（下
層配線）まで達するビアホール７を第１のＴｉＮ膜６、
第１のＴｉ膜５及び第２のＳｉＯ2膜４に開口する。
リソグラフィ及びドライエッチングによりＡｌ膜３（下
層配線）まで達するビアホール７を第１のＴｉＮ膜６、
第１のＴｉ膜５及び第２のＳｉＯ2膜４に開口する。
【００２１】次いで、図１（ｄ）に示すように、膜厚
が、例えば１００乃至１０００Åの第２のＴｉ膜８を全
面に堆積する。このとき、第２のＴｉ膜８の厚さは、例
えばビアの底部で３００Å以下となるようにする。次
に、膜厚が、例えば３０００乃至１００００ÅのＡｌＣ
ｕ合金膜９を第２のＴｉ膜８上に堆積する。これらの工
程により、ビアホール７中に第２のＴｉ膜８からなるバ
リアメタル膜及びＡｌＣｕ合金膜９からなるビアが埋設
される。更に、膜厚が、例えば１００乃至１０００Åの
第２のＴｉＮ膜１０をＡｌＣｕ合金膜９上に堆積する。
これらの膜の堆積方法としては、スパッタリング法若し
くは化学気相成長（以下、ＣＶＤ（ChemicalVapor Depo
sition）という。）法又はこれらを組み合わせた方法が
挙げられる。スパッタリング法により堆積を行う場合に
は、例えばマグネトロンスパッタ装置又はＤＣスパッタ
装置を使用することが可能である。また、ＣＶＤ法によ
り堆積を行う場合には、例えばジメチルアルミニウムハ
イドライド（（ＣＨ3）2ＡｌＨ）を使用した熱ＣＶＤを
行うことが可能である。
が、例えば１００乃至１０００Åの第２のＴｉ膜８を全
面に堆積する。このとき、第２のＴｉ膜８の厚さは、例
えばビアの底部で３００Å以下となるようにする。次
に、膜厚が、例えば３０００乃至１００００ÅのＡｌＣ
ｕ合金膜９を第２のＴｉ膜８上に堆積する。これらの工
程により、ビアホール７中に第２のＴｉ膜８からなるバ
リアメタル膜及びＡｌＣｕ合金膜９からなるビアが埋設
される。更に、膜厚が、例えば１００乃至１０００Åの
第２のＴｉＮ膜１０をＡｌＣｕ合金膜９上に堆積する。
これらの膜の堆積方法としては、スパッタリング法若し
くは化学気相成長（以下、ＣＶＤ（ChemicalVapor Depo
sition）という。）法又はこれらを組み合わせた方法が
挙げられる。スパッタリング法により堆積を行う場合に
は、例えばマグネトロンスパッタ装置又はＤＣスパッタ
装置を使用することが可能である。また、ＣＶＤ法によ
り堆積を行う場合には、例えばジメチルアルミニウムハ
イドライド（（ＣＨ3）2ＡｌＨ）を使用した熱ＣＶＤを
行うことが可能である。
【００２２】次に、図１（ｅ）に示すように、第２のＴ
ｉＮ膜１０、ＡｌＣｕ合金膜９、第２のＴｉ膜８、第１
のＴｉＮ膜６及び第１のＴｉ膜５をリソグラフィ及びド
ライエッチングによりパターニングすることにより、上
層配線１１を形成する。
ｉＮ膜１０、ＡｌＣｕ合金膜９、第２のＴｉ膜８、第１
のＴｉＮ膜６及び第１のＴｉ膜５をリソグラフィ及びド
ライエッチングによりパターニングすることにより、上
層配線１１を形成する。
【００２３】次に、水素又は窒素等の不活性ガス雰囲気
下で４００℃、３０分間の熱処理を行うことにより、ビ
ア底部において第２のＴｉ膜８中のＴｉとＡｌ膜３及び
ＡｌＣｕ合金膜９中のＡｌとを反応させＡｌＴｉ合金か
らなる領域を形成する。このＡｌＴｉ合金からなる領域
は層又は膜としては存在せず、Ａｌ膜３及びＡｌＣｕ合
金膜９中に析出したような島状となって点在する。ま
た、この工程により、ビア底部において第２のＴｉ膜８
が消失し、Ａｌ膜３とＡｌＣｕ合金膜９とが直接接続さ
れることもある。
下で４００℃、３０分間の熱処理を行うことにより、ビ
ア底部において第２のＴｉ膜８中のＴｉとＡｌ膜３及び
ＡｌＣｕ合金膜９中のＡｌとを反応させＡｌＴｉ合金か
らなる領域を形成する。このＡｌＴｉ合金からなる領域
は層又は膜としては存在せず、Ａｌ膜３及びＡｌＣｕ合
金膜９中に析出したような島状となって点在する。ま
た、この工程により、ビア底部において第２のＴｉ膜８
が消失し、Ａｌ膜３とＡｌＣｕ合金膜９とが直接接続さ
れることもある。
【００２４】このようにして製造された本発明の実施例
に係る半導体装置は、図１（ｅ）に示すような構造を有
し、Ａｌ膜３（下層配線）から上層配線１１にビアを介
して電子が流れる際には、ビアの底部においてＡｌ膜３
からＡｌＣｕ合金膜３へのＡｌ原子の移動が障害なく生
じる。このため、ビア底部におけるエレクトロマイグレ
ーション耐性が高い。
に係る半導体装置は、図１（ｅ）に示すような構造を有
し、Ａｌ膜３（下層配線）から上層配線１１にビアを介
して電子が流れる際には、ビアの底部においてＡｌ膜３
からＡｌＣｕ合金膜３へのＡｌ原子の移動が障害なく生
じる。このため、ビア底部におけるエレクトロマイグレ
ーション耐性が高い。
【００２５】また、上層配線１１においては、ＡｌＣｕ
合金膜９の下に第１のＴｉ膜５、第１のＴｉＮ膜６及び
第２のＴｉ膜８が形成されているので、従来のようにＴ
ｉ膜のみが形成されているものと比してＡｌＣｕ合金膜
９の配向性が極めて高いと共に、ＡｌＣｕ合金膜９中の
結晶粒径の変化が小さい。このため、上層配線１１にお
けるエレクトロマイグレーション耐性も高いものとな
る。
合金膜９の下に第１のＴｉ膜５、第１のＴｉＮ膜６及び
第２のＴｉ膜８が形成されているので、従来のようにＴ
ｉ膜のみが形成されているものと比してＡｌＣｕ合金膜
９の配向性が極めて高いと共に、ＡｌＣｕ合金膜９中の
結晶粒径の変化が小さい。このため、上層配線１１にお
けるエレクトロマイグレーション耐性も高いものとな
る。
【００２６】なお、上述の実施例においては、上層配線
１１にＡｌＣｕ合金膜９が形成されているが、この膜の
替わりにＡｌＳｉ合金膜等の他のＡｌ合金膜又はＡｌ膜
が形成されていてもよい。
１１にＡｌＣｕ合金膜９が形成されているが、この膜の
替わりにＡｌＳｉ合金膜等の他のＡｌ合金膜又はＡｌ膜
が形成されていてもよい。
【００２７】また、第２のＴｉ膜のビア底部における膜
厚が３００Å以下であると、Ａｌ原子の移動が容易に起
こり得るので、より高いエレクトロマイグレーション耐
性が得られる。更に、熱処理温度は、４００℃に限定さ
れるものではなく、３００℃以上であれば、ＴｉとＡｌ
とが容易に反応するので、本発明の効果が得られる。
厚が３００Å以下であると、Ａｌ原子の移動が容易に起
こり得るので、より高いエレクトロマイグレーション耐
性が得られる。更に、熱処理温度は、４００℃に限定さ
れるものではなく、３００℃以上であれば、ＴｉとＡｌ
とが容易に反応するので、本発明の効果が得られる。
【００２８】
【発明の効果】以上詳述したように、本発明によれば、
Ｔｉからなるバリアメタル膜を設けているので、従来の
ＴｉＮ膜が形成されているもので生じていたようなＡｌ
原子の移動に対する障害を防止し、ビアにおいて高いエ
レクトロマイグレーション耐性を得ることができる。更
に、上層配線においては、Ａｌ又はＡｌ合金膜の下に第
１のＴｉ膜、ＴｉＮ層及び第２のＴｉ膜が形成されてい
るので、Ａｌ又はＡｌ合金膜の配向性が高く、結晶粒径
の変化が小さくなり、上層配線におけるエレクトロマイ
グレーション耐性を向上させることができる。
Ｔｉからなるバリアメタル膜を設けているので、従来の
ＴｉＮ膜が形成されているもので生じていたようなＡｌ
原子の移動に対する障害を防止し、ビアにおいて高いエ
レクトロマイグレーション耐性を得ることができる。更
に、上層配線においては、Ａｌ又はＡｌ合金膜の下に第
１のＴｉ膜、ＴｉＮ層及び第２のＴｉ膜が形成されてい
るので、Ａｌ又はＡｌ合金膜の配向性が高く、結晶粒径
の変化が小さくなり、上層配線におけるエレクトロマイ
グレーション耐性を向上させることができる。
【００２９】また、本発明方法によれば、第１のＴｉ膜
及びＴｉＮ膜を層間絶縁膜上に形成してからビアホール
を形成し、その後第２のＴｉ膜及びＡｌ又はＡｌ合金膜
を形成しているので、ビアホールにおいて高いエレクト
ロマイグレーション耐性を得ることができる。また、上
層配線においては、前述のように、Ａｌ又はＡｌ合金膜
の配向性が高いと共に、結晶粒径の変化が小さいため、
エレクトロマイグレーション耐性を向上させることがで
きる。
及びＴｉＮ膜を層間絶縁膜上に形成してからビアホール
を形成し、その後第２のＴｉ膜及びＡｌ又はＡｌ合金膜
を形成しているので、ビアホールにおいて高いエレクト
ロマイグレーション耐性を得ることができる。また、上
層配線においては、前述のように、Ａｌ又はＡｌ合金膜
の配向性が高いと共に、結晶粒径の変化が小さいため、
エレクトロマイグレーション耐性を向上させることがで
きる。
【図１】（ａ）乃至（ｅ）は本発明の実施例方法に係る
半導体装置の製造方法を工程順に示す断面図である。
半導体装置の製造方法を工程順に示す断面図である。
１；シリコン基板 ２、４；ＳｉＯ2膜 ３；Ａｌ膜 ５、８；Ｔｉ膜 ６、１０；ＴｉＮ膜 ７；ビアホール ９；ＡｌＣｕ合金膜 １１；上層配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (7)
- 【請求項１】 半導体基板と、この半導体基板上に形成
された下層配線と、この下層配線上に形成された層間絶
縁膜と、この層間絶縁膜に開口され前記下層配線まで達
するビアホールと、このビアホールの底部に埋設された
Ｔｉ膜と、このＴｉ膜上に形成され前記Ｔｉ膜に接する
導電膜と、前記層間絶縁膜上に順次積層された第１のＴ
ｉ膜、ＴｉＮ層、第２のＴｉ膜及びＡｌ又はＡｌ合金膜
を有し前記導電膜に接続された上層配線と、を有するこ
とを特徴とする半導体装置。 - 【請求項２】 前記ビアホールの底部に埋設されたＴｉ
膜の膜厚が３００Å以下であることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 前記下層配線は、Ａｌを含有することを
特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 半導体基板上に下層配線を形成する工程
と、前記下層配線上に層間絶縁膜を形成する工程と、前
記層間絶縁膜上に第１のＴｉ膜を形成する工程と、前記
第１のＴｉ膜上にＴｉＮ膜を形成する工程と、前記Ｔｉ
Ｎ膜、前記第１のＴｉ膜及び前記層間絶縁膜に前記下層
配線まで達するビアホールを開口する工程と、前記ビア
ホール内及び前記ＴｉＮ膜上に第２のＴｉ膜及びＡｌ又
はＡｌ合金膜を順次形成する工程と、熱処理を行うこと
により前記ビアホールの底部において前記第２のＴｉ膜
中のＴｉと前記Ａｌ又はＡｌ合金膜中のＡｌとを反応さ
せる工程と、を有することを特徴とする半導体装置の製
造方法。 - 【請求項５】 前記Ｔｉと前記Ａｌとを反応させる工程
における熱処理温度は、３００℃以上であることを特徴
とする請求項４に記載の半導体装置の製造方法。 - 【請求項６】 前記ビアホールの底部における前記第２
のＴｉ膜の厚さは、３００Å以下であることを特徴とす
る請求項４又は５に記載の半導体装置の製造方法。 - 【請求項７】 前記下層配線は、Ａｌを含有することを
特徴とする請求項４乃至６のいずれか１項に記載の半導
体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02972099A JP3277909B2 (ja) | 1999-02-08 | 1999-02-08 | 半導体装置及びその製造方法 |
| KR10-2000-0005621A KR100371508B1 (ko) | 1999-02-08 | 2000-02-07 | 반도체장치 및 그 제조방법 |
| US09/499,147 US6509649B1 (en) | 1999-02-08 | 2000-02-07 | Semiconductor device and fabricating method thereof |
| US10/274,555 US20030034561A1 (en) | 1999-02-08 | 2002-10-21 | Semiconductor device and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02972099A JP3277909B2 (ja) | 1999-02-08 | 1999-02-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228446A JP2000228446A (ja) | 2000-08-15 |
| JP3277909B2 true JP3277909B2 (ja) | 2002-04-22 |
Family
ID=12283955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02972099A Expired - Fee Related JP3277909B2 (ja) | 1999-02-08 | 1999-02-08 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6509649B1 (ja) |
| JP (1) | JP3277909B2 (ja) |
| KR (1) | KR100371508B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4969001B2 (ja) * | 2001-09-20 | 2012-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US7067920B2 (en) | 2002-01-22 | 2006-06-27 | Elpida Memory, Inc. | Semiconductor device and method of fabricating the same |
| TWI338346B (en) | 2002-09-20 | 2011-03-01 | Semiconductor Energy Lab | Display device and manufacturing method thereof |
| US7094684B2 (en) * | 2002-09-20 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR101506304B1 (ko) | 2009-11-27 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1306072C (en) * | 1987-03-30 | 1992-08-04 | John E. Cronin | Refractory metal - titanium nitride conductive structures and processes for forming the same |
| JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| JPH05326512A (ja) | 1992-05-22 | 1993-12-10 | Matsushita Electric Ind Co Ltd | スパッタ用アルミ合金ターゲット及び半導体装置の製造方法 |
| KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
| US5545926A (en) * | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| JPH08111455A (ja) | 1994-10-07 | 1996-04-30 | Kawasaki Steel Corp | 配線形成方法 |
| JPH08191104A (ja) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH09172072A (ja) * | 1995-12-18 | 1997-06-30 | Nec Corp | 半導体装置及びその製造方法 |
| KR970053584A (ko) * | 1995-12-30 | 1997-07-31 | 김주용 | 반도체 소자의 비아홀 매립 금속배선 형성방법 |
| JPH09260379A (ja) | 1996-03-22 | 1997-10-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6069069A (en) * | 1996-12-16 | 2000-05-30 | Chartered Semiconductor Manufacturing, Ltd. | Method for planarizing a low dielectric constant spin-on polymer using nitride etch stop |
| JPH10199973A (ja) | 1997-01-08 | 1998-07-31 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| US5759906A (en) * | 1997-04-11 | 1998-06-02 | Industrial Technology Research Institute | Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits |
| JPH10294314A (ja) | 1997-04-17 | 1998-11-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP3033564B2 (ja) * | 1997-10-02 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6555465B2 (en) * | 1997-12-05 | 2003-04-29 | Yamaha Corp. | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring |
| JPH11204526A (ja) | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-02-08 JP JP02972099A patent/JP3277909B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-07 US US09/499,147 patent/US6509649B1/en not_active Expired - Fee Related
- 2000-02-07 KR KR10-2000-0005621A patent/KR100371508B1/ko not_active Expired - Fee Related
-
2002
- 2002-10-21 US US10/274,555 patent/US20030034561A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000057943A (ko) | 2000-09-25 |
| US20030034561A1 (en) | 2003-02-20 |
| JP2000228446A (ja) | 2000-08-15 |
| US6509649B1 (en) | 2003-01-21 |
| KR100371508B1 (ko) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655213B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US6143672A (en) | Method of reducing metal voidings in 0.25 μm AL interconnect | |
| JPH04311058A (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JPH04271144A (ja) | 半導体装置 | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| US6083832A (en) | Method of manufacturing semiconductor device | |
| JP3277909B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004031866A (ja) | 半導体集積回路装置 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JP3375460B2 (ja) | 半導体装置 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| KR100195330B1 (ko) | 반도체 집적회로 배선구조 및 그의 형성방법 | |
| JP3479199B2 (ja) | 半導体素子の多層配線の製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH04152631A (ja) | 半導体装置 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| KR100223748B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH10233442A (ja) | 半導体装置及びその製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |