JP3279765B2 - Ceramic package - Google Patents
Ceramic packageInfo
- Publication number
- JP3279765B2 JP3279765B2 JP24013793A JP24013793A JP3279765B2 JP 3279765 B2 JP3279765 B2 JP 3279765B2 JP 24013793 A JP24013793 A JP 24013793A JP 24013793 A JP24013793 A JP 24013793A JP 3279765 B2 JP3279765 B2 JP 3279765B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring board
- mounting
- mounting carrier
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、セラミックパッケージ
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic package.
【0002】[0002]
【従来の技術】従来より、導体回路を有する絶縁基板上
にICチップ等を搭載し、かつそのICチップをキャッ
プで気密に封止した容器(半導体素子パッケージ)とし
て、様々なものが知られている。なかでも、パッケージ
を構成する絶縁基板にアルミナ基板や窒化アルミニウム
基板等の高熱伝導材料を使用した、いわゆるセラミック
パッケージに対する期待が近年特に高まっている。2. Description of the Related Art Conventionally, various containers (semiconductor element packages) in which an IC chip or the like is mounted on an insulating substrate having a conductive circuit and the IC chip is hermetically sealed with a cap have been known. I have. In particular, in recent years, expectations for a so-called ceramic package in which a high heat conductive material such as an alumina substrate or an aluminum nitride substrate is used for an insulating substrate constituting the package have been particularly increased.
【0003】この種のパッケージとしては、例えば側面
に端子を有するDIP(デュアル・インライン・パッケ
ージ)やQFP(クアッド・フラット・パッケージ)、
下面に端子を有するPGA(ピン・グリッド・アレイ)
等がある。そして、これらのパッケージは、通常、樹脂
等からなるプリント配線板に実装されると共にプリント
配線板側の導体部との電気的接続が図られた状態で使用
される。As this type of package, for example, a DIP (dual inline package) having a terminal on a side surface, a QFP (quad flat package),
PGA (Pin Grid Array) with terminals on the bottom
Etc. These packages are usually mounted on a printed wiring board made of resin or the like and used in a state where electrical connection with a conductor on the printed wiring board side is achieved.
【0004】前述したパッケージのうちPGAタイプの
パッケージでは、下面側に突出した多数のピンを被実装
側であるプリント配線板側の貫通スルーホール内に挿入
するという実装方法が採られている。そして、ピンのピ
ッチとしては、2.54mm(100mil),1.27mm(50
mil )が従来までの主流となっている。[0004] Among the above-mentioned packages, the PGA type package employs a mounting method in which a large number of pins protruding from the lower surface side are inserted into through through holes on the printed wiring board side, which is the mounting side. The pin pitches are 2.54 mm (100 mil) and 1.27 mm (50 mil).
mil) has been the mainstream until now.
【0005】[0005]
【発明が解決しようとする課題】近年においては、IC
チップ自体の高機能化・高集積化等に伴って、それを搭
載するためのパッケージについても、ピン数の増加や、
ピン及び配線パターンのピッチを狭くすること(ファイ
ン化)等が要求されている。また、このような配線のフ
ァイン化に伴うパッケージサイズの小型化は、高価なセ
ラミックス材料を用いたパッケージの製造コストを下げ
るうえでも好ましいと考えられている。In recent years, ICs have been developed.
As the functionality of the chip itself has become higher and more highly integrated, the number of pins on the package for mounting it has increased,
There is a demand for narrowing the pitch of the pins and wiring patterns (fining). Further, it is considered that such a reduction in the package size accompanying the finer wiring is preferable in reducing the manufacturing cost of a package using an expensive ceramic material.
【0006】ところが、ファイン化の一貫としてピンの
ピッチを1.0mm以下に狭くすると、ピン立てや貫通ス
ルーホールの形成を精度良く行うことが難しくなり、プ
リント配線板へのパッケージの実装が極めて困難になっ
てしまう。However, when the pitch of the pins is reduced to 1.0 mm or less as a part of finer design, it is difficult to accurately form pins and form through holes, and it is extremely difficult to mount a package on a printed wiring board. Become.
【0007】また、セラミックス材料からなるパッケー
ジと樹脂材料からなるプリント配線板(いわゆるマザー
ボード)とでは、熱膨張係数に差があるという問題があ
る。このため、ピンや配線パターンが周囲の温度変化等
による応力の影響を受け、接続不良等の不具合が生じる
場合がある。Another problem is that there is a difference in the coefficient of thermal expansion between a package made of a ceramic material and a printed wiring board (a so-called motherboard) made of a resin material. For this reason, the pins and the wiring patterns may be affected by stress due to a change in ambient temperature or the like, and a defect such as a connection failure may occur.
【0008】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、ファイン化したときでもマザーボ
ードであるプリント配線板に対して容易にかつ確実に実
装することが可能であり、しかも温度変化等による応力
の影響を緩和でき、かつ低コスト化をも実現することが
できるセラミックパッケージを提供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to enable easy and reliable mounting on a printed wiring board, which is a motherboard, even when finer. It is an object of the present invention to provide a ceramic package which can reduce the influence of stress due to a temperature change and the like and can realize a low cost.
【0009】[0009]
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、半導体素子を搭載するための窒化ア
ルミニウム製のセラミックス配線基板と、可撓性を有す
る樹脂基体の少なくともいずれかの面に放射状に広がる
複数本の金属リードを備えた実装用キャリアとからな
り、前記各金属リードの内端を前記セラミックス配線基
板側との電気的接続をとるための端子とし、前記各金属
リードの外端をマザーボード側との電気的接続をとるた
めの脚部としたことを特徴とするセラミックパッケージ
をその要旨としている。In order to solve the above-mentioned problems, according to the present invention, there is provided a nitride semiconductor device for mounting a semiconductor device.
A ceramic wiring board made of luminium, and a mounting carrier having a plurality of metal leads radiating radially on at least one surface of a flexible resin base; The gist of the present invention is a ceramic package characterized in that it is a terminal for making electrical connection with the wiring board side, and the outer end of each metal lead is a leg for making electrical connection with the motherboard side. .
【0010】この場合、セラミックス配線基板の導体部
分に端子を設け、前記端子と各金属リード側の端子とを
はんだバンプを介して接合したり、樹脂基体をフィルム
状のものとしても良い。また、金属リードの脚部または
脚部よりも外端側となる部分に導通検査用パッドを設け
ても良い。In this case, terminals may be provided on the conductor portion of the ceramic wiring board, and the terminals and the terminals on the respective metal leads may be joined via solder bumps, or the resin base may be in the form of a film. Further, a continuity inspection pad may be provided on the leg portion of the metal lead or on a portion on the outer end side of the leg portion.
【0011】[0011]
【作用】この構成によると、窒化アルミニウム製のセラ
ミックス配線基板側の導体部分は、被実装側であるマザ
ーボードの導体部分にじかに接続されるわけではなく、
実装用キャリアの金属リードを介して間接的に接続され
ることになる。このため、ファイン化への対応が容易に
なり、かつそのような場合であっても、ピンを用いたと
きのように実装が困難になることはない。According to this structure, the conductor portion of the ceramic wiring board made of aluminum nitride is not directly connected to the conductor portion of the mother board on the mounting side.
The connection is made indirectly via the metal leads of the mounting carrier. For this reason, it is easy to cope with fineness, and even in such a case, there is no difficulty in mounting as in the case of using pins.
【0012】また、この構成によると、窒化アルミニウ
ム製のセラミックス配線基板とマザーボードとの熱膨張
係数差が大きくても、両者間に介在する実装用キャリア
によって応力が緩衝され、接続不良等の発生が防止され
る。Further, according to this structure, the aluminum nitride
Even if there is a large difference in thermal expansion coefficient between the ceramic wiring board and the motherboard, the stress is buffered by the mounting carrier interposed between the ceramic wiring board and the motherboard, thereby preventing the occurrence of connection failure and the like.
【0013】この場合、セラミックス配線基板の導体部
分に端子を設け、前記端子と金属リードの端子とをはん
だバンプを介して接合することが望ましい。この接合方
法は、一般にピン接合のときほど厳密な精度は要求され
ず、ピン立てや基板側の貫通スルーホールの形成も不要
なため、パッケージがファイン化したときの接合方法と
して適している。In this case, it is desirable to provide a terminal on the conductor portion of the ceramic wiring board and join the terminal and the terminal of the metal lead via a solder bump. This bonding method generally does not require strict accuracy as compared with the case of pin bonding, and does not require pinning or the formation of through-holes on the substrate side. Therefore, this bonding method is suitable as a bonding method when a package is finer.
【0014】また、樹脂基体をフィルム状にすることが
望ましい。その理由は、このような形状にすると可撓性
が増すため、セラミックス配線基板と被実装側のプリン
ト配線板との間の応力をより確実に緩衝できるからであ
る。Further, it is desirable that the resin substrate is formed into a film shape. The reason is that such a shape increases the flexibility, so that the stress between the ceramic wiring substrate and the printed wiring board on the mounting side can be more reliably buffered.
【0015】更に、金属リードの脚部または脚部よりも
外端側となる部分に導通検査用パッドを設けておくこと
により、搭載された後における電子部品の導通検査が容
易になる。Further, by providing a continuity inspection pad on the leg portion of the metal lead or on a portion on the outer end side of the leg portion, continuity inspection of the electronic component after mounting is facilitated.
【0016】[0016]
〔実施例1〕以下、本発明を窒化アルミニウム(Al
N)製のセラミックパッケージに具体化した実施例を図
1〜図5に基づき詳細に説明する。[Embodiment 1] The present invention is described below with reference to aluminum nitride (Al)
An embodiment embodied in the ceramic package N) will be described in detail with reference to FIGS.
【0017】図5に示されるように、実施例1のセラミ
ックパッケージ15は、主としてセラミックス配線基板
としてのAlN多層配線基板(以下、単に多層板とい
う)5と実装用キャリア1とによって構成されている。As shown in FIG. 5, the ceramic package 15 of the first embodiment mainly includes an AlN multilayer wiring board (hereinafter simply referred to as a multilayer board) 5 as a ceramic wiring board and the mounting carrier 1. .
【0018】まず、接合前における実装用キャリア1及
び多層板5の構成についてそれぞれ説明する。図1に示
されるように、実装用キャリア1は、主として絶縁体部
分である樹脂基体としてのポリイミドフィルム2と、導
体部分である金属リード4とからなる。ポリイミドフィ
ルム2は略正方形状であり、その外縁部には台形状ホー
ル2bが4つ設けられている。ポリイミドフィルム2の
片面(本実施例では上面)には、放射状に広がる複数本
の金属リード4が形成されている。First, the configurations of the mounting carrier 1 and the multilayer board 5 before joining will be described. As shown in FIG. 1, the mounting carrier 1 mainly includes a polyimide film 2 as a resin base, which is an insulator portion, and metal leads 4, which are conductor portions. The polyimide film 2 has a substantially square shape, and four trapezoidal holes 2b are provided at the outer edge thereof. A plurality of radially extending metal leads 4 are formed on one surface (the upper surface in this embodiment) of the polyimide film 2.
【0019】各金属リード4の内端、即ちポリイミドフ
ィルム2の中心側の端部には、多層板5側の導体部分と
の電気的接続をとるための端子として、正方形状の接続
用パッド4aが形成されている。接続用パッド4aは、
図1に示されるようにポリイミドフィルム2の上面にお
いて等間隔にかつ規則的に配列されている。一方、各金
属リード4の外端、即ちポリイミドフィルム2の外縁側
の端部は、マザーボード16側との電気的接続をとるた
めの脚部4bとなっている。ポリイミドフィルム2の上
面には、はんだバンプ17による金属リード4間のショ
ートを未然に防止するために、ソルダーレジスト12が
形成されている。図1に示されるように、被覆された金
属リード4の内端側部分のうち、接続用パッド4aの部
分のみがソルダーレジスト12から露出した状態となっ
ている。At the inner end of each metal lead 4, that is, at the end on the center side of the polyimide film 2, a square connection pad 4 a is provided as a terminal for making an electrical connection with the conductor on the multilayer board 5 side. Are formed. The connection pad 4a
As shown in FIG. 1, they are arranged at regular intervals on the upper surface of the polyimide film 2. On the other hand, the outer end of each metal lead 4, that is, the end on the outer edge side of the polyimide film 2 is a leg 4b for making an electrical connection with the motherboard 16 side. A solder resist 12 is formed on the upper surface of the polyimide film 2 in order to prevent a short circuit between the metal leads 4 due to the solder bumps 17 beforehand. As shown in FIG. 1, only the connection pad 4 a is exposed from the solder resist 12 in the covered inner end portion of the metal lead 4.
【0020】金属リード4の最外端は、ICチップ9の
導通試験等に使用される長方形状の導通検査用パッド4
cとなっている。なお、本実施例の導通検査用パッド4
cは、プリント配線板16の実装時に実装用キャリア1
から除去されるようになっている。The outermost end of the metal lead 4 is a rectangular conduction test pad 4 used for a conduction test of the IC chip 9 or the like.
c. Note that the continuity inspection pad 4 of this embodiment is
c is the mounting carrier 1 when the printed wiring board 16 is mounted.
It is to be removed from.
【0021】ここで図1の実装用キャリア1を作製する
ときの一般的な手順を図4(a)〜図4(f)に基づい
て述べる。実装用キャリア1は、厚さ100μm前後の
ポリイミドフィルム(商品名:IEL−L120)2を
出発材料として作製される。このポリイミドフィルム2
の片面には、図4(a)に示されるように、予め厚さ約
20μmの接着剤層Bが形成されている。次に、図4
(b)に示されるように、ポリイミドフィルム2をルー
ター加工することによって、その外縁部に台形状ホール
2bを形成する。次に、図4(c)に示されるように、
接着剤層Bを有する面に厚さ35μmの銅箔Cをラミネ
ートする。そして、図4(d)に示されるように、銅箔
Cの表面に更に感光性樹脂製のドライフィルムDfをラ
ミネートする。また、ポリイミドフィルム2の裏側に液
体レジストLrを塗布することにより、台形状ホール2
bを暫定的に穴埋めしておく。Here, a general procedure for manufacturing the mounting carrier 1 of FIG. 1 will be described with reference to FIGS. 4 (a) to 4 (f). The mounting carrier 1 is produced using a polyimide film (trade name: IEL-L120) 2 having a thickness of about 100 μm as a starting material. This polyimide film 2
As shown in FIG. 4A, an adhesive layer B having a thickness of about 20 μm is previously formed on one surface of the substrate. Next, FIG.
As shown in (b), a trapezoidal hole 2b is formed at the outer edge of the polyimide film 2 by performing a router process. Next, as shown in FIG.
A copper foil C having a thickness of 35 μm is laminated on the surface having the adhesive layer B. Then, as shown in FIG. 4D, a dry film Df made of a photosensitive resin is further laminated on the surface of the copper foil C. Further, by applying a liquid resist Lr to the back side of the polyimide film 2, the trapezoidal holes 2 are formed.
b is provisionally filled in.
【0022】ここで、ドライフィルムDf上に図示しな
いマスクを配置して露光・現像を行った後、銅を溶解し
得るエッチング液で銅箔Cを処理することよって、銅箔
Cを部分的に除去する。この工程を経ると、ポリイミド
フィルム2の所定部分に接続用パッド4a、脚部4b及
び導通検査用パッド4cを有する金属リード4が形成さ
れる。この後、図4(e)に示されるように、不要とな
ったドライフィルムDf及び液体レジストLrを金属リ
ード4から剥離する。更に、ポリイミドフィルム2の上
面にソルダーレジスト12を塗布し、露光・現像を行う
ことにより、図4(f)に示されるように、接続用パッ
ド4aの部分に開口を形成する。以上の手順を経ること
によって、実装用キャリア1が得られる。Here, after exposing and developing by arranging a mask (not shown) on the dry film Df, the copper foil C is partially treated by treating the copper foil C with an etching solution capable of dissolving copper. Remove. After this step, a metal lead 4 having a connection pad 4a, a leg 4b, and a continuity test pad 4c is formed on a predetermined portion of the polyimide film 2. Thereafter, as shown in FIG. 4E, the unnecessary dry film Df and liquid resist Lr are peeled off from the metal leads 4. Further, by applying a solder resist 12 on the upper surface of the polyimide film 2 and performing exposure and development, an opening is formed in a portion of the connection pad 4a as shown in FIG. Through the above procedure, the mounting carrier 1 is obtained.
【0023】図2〜図4に示されるように、多層板5の
上面中央部には、半導体素子としてのICチップ9が搭
載されている。このような多層板5は、例えばグリーン
シートに導体ペーストを印刷したものを積層した後、そ
の積層体を高温条件下において焼成することによって得
ることができる。多層板5には複数のスルーホール8が
形成されている。スルーホール8の上部開口には、ボン
ディングパッド6が接合されている。ボンディングパッ
ド6とICチップ9側のボンディングパッド(図示略)
とは、金ワイヤ10を介してボンディングされている。
ワイヤボンディングされたICチップ9は、それよりも
ひとまわり大きなAlN製のキャップ11によって気密
に封止される。As shown in FIGS. 2 to 4, an IC chip 9 as a semiconductor element is mounted at the center of the upper surface of the multilayer board 5. Such a multilayer board 5 can be obtained, for example, by laminating green sheets on which a conductive paste is printed, and then firing the laminated body under high-temperature conditions. A plurality of through holes 8 are formed in the multilayer board 5. The bonding pad 6 is joined to the upper opening of the through hole 8. Bonding pad 6 and bonding pad on IC chip 9 side (not shown)
Is bonded via the gold wire 10.
The wire-bonded IC chip 9 is hermetically sealed by an AlN cap 11 which is slightly larger than that.
【0024】スルーホール8の下部開口には、実装用キ
ャリア1との接合時に使用される端子としての接続用パ
ッド7が接合されている。実装用キャリア1側の接続用
パッド4aと多層板5側の接続用パッド7とは、同数で
ありかつ互いに対応する位置関係となっている。At the lower opening of the through hole 8, a connection pad 7 as a terminal used at the time of bonding with the mounting carrier 1 is bonded. The connection pads 4a on the mounting carrier 1 side and the connection pads 7 on the multilayer board 5 have the same number and a positional relationship corresponding to each other.
【0025】図5に示されるように、実装用キャリア1
は多層板5の下面に取付けられる。そして、接続用パッ
ド4a,7同士の接合は、多層板5の接続用パッド7上
に予め設けられたはんだバンプ17をリフローすること
によって行われる。その結果、実装用キャリア1側の金
属リード4と多層板5側の導体部分とが、はんだバンプ
17を介して電気的に接続された状態となる。この後、
金型等を用いた加工によって実装用キャリア1が所定位
置(図4(f) の破線の位置)で切断され、実装用キャリ
ア1から導通検査用パッド4cが除去される。このと
き、金型によって各金属リード4の脚部4bがガルウィ
ング状に屈曲される。As shown in FIG. 5, the mounting carrier 1
Is mounted on the lower surface of the multilayer board 5. The connection between the connection pads 4a and 7 is performed by reflowing the solder bumps 17 provided on the connection pads 7 of the multilayer board 5 in advance. As a result, the metal leads 4 on the mounting carrier 1 and the conductors on the multilayer board 5 are electrically connected via the solder bumps 17. After this,
The mounting carrier 1 is cut at a predetermined position (the position indicated by the broken line in FIG. 4F) by processing using a mold or the like, and the continuity inspection pad 4c is removed from the mounting carrier 1. At this time, the leg 4b of each metal lead 4 is bent in a gull wing shape by the mold.
【0026】以上のようにして得られるセラミックパッ
ケージ15は、マザーボード(本実施例ではエポキシ樹
脂等からなるプリント配線板)16に実装された状態で
使用される。このとき、図5に示されるように、屈曲さ
れた脚部4bとマザーボード16側の導体パターン16
aとは、はんだ付け等により接合される。The ceramic package 15 obtained as described above is used while being mounted on a motherboard (a printed wiring board made of epoxy resin or the like in this embodiment) 16. At this time, as shown in FIG. 5, the bent leg portion 4b and the conductor pattern 16 on the motherboard 16 side are used.
a is joined by soldering or the like.
【0027】さて、本実施例の構成によると、多層板5
側の導体部分は、マザーボード16側の導体パターン1
6aにじかに接続されないことを特徴とする。つまり、
前記導体部分は、実装用キャリア1の周辺部から四方に
放射状に広がった金属リード4を介して、導体パターン
16aに間接的に接続されることになる。それゆえ、従
来のセラミックパッケージとは異なり、狭いスペースに
多数のピンを立てたり、マザーボード16側にピン実装
用の貫通スルーホールを多数設けることも不要となる。
よって、従来においてファイン化の障壁となっていた諸
問題が解消されることとなる。Now, according to the configuration of the present embodiment, the multilayer board 5
The conductor portion on the side is the conductor pattern 1 on the motherboard 16 side.
6a is not directly connected. That is,
The conductor portion is indirectly connected to the conductor pattern 16a via the metal leads 4 which spread radially from the periphery of the mounting carrier 1. Therefore, unlike the conventional ceramic package, it is not necessary to set up a large number of pins in a narrow space or to provide a large number of through-holes for mounting pins on the motherboard 16 side.
Therefore, the problems which have conventionally been barriers to finer design can be solved.
【0028】この結果、接続用パッド4a,7数の増加
及びその狭ピッチ化などが実現可能になり、ひいては製
造コストの低減が達成可能になる。また、実施例のよう
なはんだバンプ17による接合方法によると、ピンを貫
通スルーホールに挿入するという従来の接合方法のとき
ほど厳密な寸法精度が要求されないという利点がある。
このため、ファイン化したセラミックパッケージ15を
マザーボード16に実装する場合でも、従来と比較して
実装作業を容易にかつ確実に行うことが可能となる。As a result, it is possible to increase the number of connection pads 4a and 7 and to reduce the pitch of the connection pads 4a, 7 and the like. Further, according to the joining method using the solder bumps 17 as in the embodiment, there is an advantage that strict dimensional accuracy is not required as in the conventional joining method of inserting a pin into a through-hole.
For this reason, even when the fine ceramic package 15 is mounted on the motherboard 16, the mounting operation can be performed more easily and reliably than in the related art.
【0029】更に、実装用キャリア1に導通検査用パッ
ド4cを設けた実施例の構成によると、接続用パッド4
a,7の数が増えたり狭ピッチ化した場合であっても、
それらに無関係に導通検査等を実施できるという利点が
ある。Further, according to the structure of the embodiment in which the continuity inspection pad 4c is provided on the mounting carrier 1, the connection pad 4
Even if the number of a and 7 is increased or the pitch is narrowed,
There is an advantage that a continuity test or the like can be performed independently of them.
【0030】本実施例では、実装用キャリア1を構成す
る樹脂基体として、可撓性に優れたポリイミドフィルム
2を選択している。このため、多層板5とマザーボード
16との間の熱膨張係数差が大きくても、周囲の温度変
化等に起因する応力は、両者間に介在する実装用キャリ
ア1によって緩衝される。その結果、接続不良等の発生
等を未然に防止することが可能となる。そして、このよ
うなフィルム状のものであれば、セラミックパッケージ
15の肉厚化または高コスト化をもたらすという不利益
もない。 〔実施例2〕次に、図6〜図8に基づき実施例2のセラ
ミックパッケージ20を詳細に説明する。In this embodiment, a polyimide film 2 having excellent flexibility is selected as a resin base constituting the mounting carrier 1. For this reason, even if the difference in thermal expansion coefficient between the multilayer board 5 and the motherboard 16 is large, the stress caused by a change in ambient temperature or the like is buffered by the mounting carrier 1 interposed therebetween. As a result, it is possible to prevent the occurrence of connection failure or the like beforehand. In addition, with such a film-like material, there is no disadvantage that the thickness or the cost of the ceramic package 15 is increased. Second Embodiment Next, a ceramic package 20 according to a second embodiment will be described in detail with reference to FIGS.
【0031】図6には、多層板5と共にセラミックパッ
ケージ20を構成する実装用キャリア21が示されてい
る。本実施例の実装用キャリア21は、ポリイミドフィ
ルム2の片面に放射状に広がる複数本の金属リード4が
形成されてなることが実施例1との共通点である。ま
た、接続用パッド4a、脚部4b、導通検査用パッド4
c、台形状ホール2bの形状・配列等は基本的に実施例
1のときと同じであるため、ここではそれらの詳細な説
明を省略する。FIG. 6 shows a mounting carrier 21 constituting the ceramic package 20 together with the multilayer board 5. The mounting carrier 21 of the present embodiment has a common feature with the first embodiment in that a plurality of metal leads 4 are formed on one surface of the polyimide film 2 and spread radially. In addition, the connection pad 4a, the leg 4b, the continuity inspection pad 4
Since c, the shape and arrangement of the trapezoidal holes 2b are basically the same as those in the first embodiment, detailed description thereof is omitted here.
【0032】この実装用キャリア21の場合、図7に示
されるように金属リード4がポリイミドフィルム2の下
面に配置されている。そして、この点が実施例1の実装
用キャリア1の構成との大きな相違点になっている。従
って、この実装用キャリア21のポリイミドフィルム2
には、ショート防止用のソルダーレジスト12が形成さ
れていない。また、ポリイミドフィルム2において各接
続用パッド4aが形成された部分には、ポリイミドフィ
ルム2の表裏を貫通するめっきスルーホール22が形成
されている。即ち、接続用パッド4aが下面側になるこ
の実装用キャリア21の場合、実質的にはめっきスルー
ホール22の上部開口22aが接続用の端子として機能
することになる。In the case of this mounting carrier 21, the metal leads 4 are arranged on the lower surface of the polyimide film 2 as shown in FIG. This is a major difference from the configuration of the mounting carrier 1 according to the first embodiment. Therefore, the polyimide film 2 of the mounting carrier 21
Is not formed with a solder resist 12 for preventing short circuit. Further, in the portion of the polyimide film 2 where the connection pads 4a are formed, a plated through hole 22 penetrating through the front and back of the polyimide film 2 is formed. That is, in the case of the mounting carrier 21 in which the connection pad 4a is on the lower surface side, the upper opening 22a of the plated through hole 22 substantially functions as a connection terminal.
【0033】なお、図6の実装用キャリア21は、実施
例1の実装用キャリア1と基本構造が同一であることか
ら、基本的には実施例1にて示した手順に準拠して作製
することができる。但し、本実施例の場合、めっきスル
ーホール22形成用の穴あけ工程及びその部分への無電
解銅めっき工程が必要になる。また、ソルダーレジスト
12形成工程が不要になる。Since the mounting carrier 21 of FIG. 6 has the same basic structure as the mounting carrier 1 of the first embodiment, it is manufactured basically according to the procedure shown in the first embodiment. be able to. However, in the case of the present embodiment, a hole making step for forming the plated through hole 22 and an electroless copper plating step for that part are required. Further, the step of forming the solder resist 12 becomes unnecessary.
【0034】図8に示されるように、実装用キャリア2
1は多層板5の下面に取付けられる。そして、接続用パ
ッド4aとめっきスルーホール22の上部開口22aと
の接合は、多層板5の接続用パッド7上に予め設けられ
たはんだバンプ17をリフローすることによって行われ
る。その結果、実装用キャリア21側の金属リード4と
多層板5側の導体部分とが、はんだバンプ17を介して
電気的に接続された状態となる。この後、金型等を用い
た加工によって実装用キャリア21が所定位置(図7の
破線の位置)で切断され、実装用キャリア21から導通
検査用パッド4cが除去される。このとき、金型によっ
て各金属リード4の脚部4bがガルウィング状に屈曲さ
れる。そして、屈曲された脚部4bは、マザーボード1
6側の導体パターン16aに対してはんだ等により接合
される。As shown in FIG. 8, the mounting carrier 2
1 is attached to the lower surface of the multilayer board 5. The connection between the connection pad 4a and the upper opening 22a of the plated through hole 22 is performed by reflowing a solder bump 17 previously provided on the connection pad 7 of the multilayer board 5. As a result, the metal leads 4 on the mounting carrier 21 side and the conductor portions on the multilayer board 5 side are electrically connected via the solder bumps 17. Thereafter, the mounting carrier 21 is cut at a predetermined position (the position indicated by the broken line in FIG. 7) by processing using a mold or the like, and the continuity inspection pad 4c is removed from the mounting carrier 21. At this time, the leg 4b of each metal lead 4 is bent in a gull wing shape by the mold. The bent leg 4b is connected to the motherboard 1
The conductor pattern 16a on the sixth side is joined by solder or the like.
【0035】さて、本実施例の構成によると、多層板5
側の導体部分は、マザーボード16側の導体パターン1
6aにじかに接続されず、四方に放射状に広がった金属
リード4を介して間接的に接続されることになる。それ
ゆえ、実施例1のときと同じく、従来の諸問題(狭いス
ペースに多数のピンを立てること、マザーボード16側
にピン実装用の貫通スルーホールを多数設けること等)
が解消される。この結果、接続用パッド4a,7数の増
加及びその狭ピッチ化などが実現可能になり、ひいては
製造コストの低減が達成可能になる。Now, according to the configuration of this embodiment, the multilayer board 5
The conductor portion on the side is the conductor pattern 1 on the motherboard 16 side.
It is not directly connected to 6a, but is indirectly connected via the metal leads 4 spread radially in all directions. Therefore, as in the case of the first embodiment, various problems in the related art (e.g., setting up a large number of pins in a narrow space, providing a large number of through-holes for mounting pins on the motherboard 16 side).
Is eliminated. As a result, an increase in the number of connection pads 4a and 7 and a reduction in the pitch thereof can be realized, and a reduction in manufacturing cost can be achieved.
【0036】また、本実施例の構成によると、従来とき
ほど厳密な寸法精度が要求されないため、ファイン化し
たセラミックパッケージ20をマザーボード16に実装
する作業が容易かつ確実なものとなる。更に、導通検査
用パッド4cを設けていることから、狭ピッチ化したと
きなどの導通検査が容易になる。Further, according to the structure of the present embodiment, strict dimensional accuracy is not required as compared with the conventional case, so that the operation of mounting the fine ceramic package 20 on the motherboard 16 becomes easy and reliable. Further, the provision of the continuity inspection pad 4c facilitates continuity inspection when the pitch is reduced.
【0037】そして、実装用キャリア21に可撓性に優
れたポリイミドフィルム2を使用していることから、多
層板5とマザーボード16との間の熱膨張係数差に起因
する応力も確実に緩衝される。その結果、接続不良等の
発生等が未然に防止される。しかも、このようなフィル
ム状のものであれば、セラミックパッケージ20の肉厚
化または高コスト化をもたらすという不利益もない。Since the polyimide film 2 having excellent flexibility is used for the mounting carrier 21, the stress caused by the difference in thermal expansion coefficient between the multilayer board 5 and the motherboard 16 is also reliably buffered. You. As a result, the occurrence of a connection failure or the like is prevented. Moreover, such a film-shaped one does not have the disadvantage of increasing the thickness or the cost of the ceramic package 20.
【0038】なお、実施例2の実装用キャリア21の場
合、金属リード4が多層板5側に配置されていないた
め、はんだバンプ17をリフローさせることによるショ
ートが発生し難いという利点がある。従って、ショート
を防止するためのソルダーレジスト12が不要になる。
このため、実施例1のときよりも更に製造コストを易く
することが可能になる。In the case of the mounting carrier 21 according to the second embodiment, since the metal leads 4 are not arranged on the multilayer board 5 side, there is an advantage that a short circuit due to the reflow of the solder bumps 17 hardly occurs. Therefore, the solder resist 12 for preventing a short circuit becomes unnecessary.
For this reason, it becomes possible to make the manufacturing cost even easier than in the first embodiment.
【0039】本発明は上記実施例1,2の構成のみに限
定されることはなく、以下のような構成に変更すること
が可能である。 The present invention is not limited to the configurations of the first and second embodiments, but can be changed to the following configurations .
【0040】(b)セラミックス配線基板5を実装用キ
ャリア1の上面側に取付ける場合、実施例1,2のよう
に、いわゆるフェースアップ式にするばかりでなく、フ
ェースダウン式にしても良い。また、セラミックス配線
基板5を実装用キャリア1の下面側に取付けた状態でマ
ザーボード16に実装するという方法を採用することも
可能である。(B) When the ceramic wiring board 5 is mounted on the upper surface side of the mounting carrier 1, not only a so-called face-up type but also a face-down type as in the first and second embodiments. It is also possible to adopt a method in which the ceramic wiring substrate 5 is mounted on the motherboard 16 while being mounted on the lower surface side of the mounting carrier 1.
【0041】(c)本発明を、1枚のセラミックス配線
基板5上に複数個のICチップ9が搭載されたマルチチ
ップモジュールのようなものに具体化することもでき
る。また、本発明をICチップ9以外の半導体部品を搭
載・封止したセラミックパッケージに具体化することも
勿論可能である。(C) The present invention can be embodied as a multi-chip module in which a plurality of IC chips 9 are mounted on one ceramic wiring board 5. Further, it is needless to say that the present invention can be embodied in a ceramic package in which semiconductor components other than the IC chip 9 are mounted and sealed.
【0042】(d)はんだバンプ17は、実装用キャリ
ア1側の接続用パッド4a上または実装用キャリア21
側のめっきスルーホール22の上部開口22a上に設け
ても良い。(D) The solder bumps 17 are placed on the connection pads 4a on the mounting carrier 1 side or on the mounting carriers 21.
May be provided on the upper opening 22a of the plating through hole 22 on the side.
【0043】(e)はんだ以外の金属として、例えば金
等を用いてバンプを形成しても良い。また、接続用パッ
ド4a,7同士の接合または接続用パッド4aと上部開
口22aとの接合をするにあたり、バンプ以外の接合方
法を採用しても勿論良い。(E) As a metal other than solder, for example, gold may be used to form bumps. In joining the connection pads 4a and 7 or joining the connection pad 4a and the upper opening 22a, a joining method other than a bump may be adopted.
【0044】(f)樹脂基体2は実施例にて示したポリ
イミドフィルム2のみに限定されることはなく、例えば
エポキシやその他の樹脂からなるフィルムを用いても良
い。また、その形状もフィルム状のみに限られず、例え
ば板状等のその他の形状に変更することが勿論可能であ
る。また、ある程度の可撓性を有するものであれば、そ
の材質も適宜変更することが可能である。(F) The resin substrate 2 is not limited to the polyimide film 2 shown in the embodiment, but may be, for example, a film made of epoxy or other resin. Also, the shape is not limited to the film shape, but may be changed to another shape such as a plate shape. In addition, as long as the material has a certain degree of flexibility, the material thereof can be appropriately changed.
【0045】なお、フィルム状の実装用キャリア1,2
1としては、例えば周知のTABテープのように、長尺
状であって複数個が連続しており、しかもスプロケット
用ホールが形成されているようなものを使用することが
好ましい。このようなTABテープ様の実装用キャリア
を使用すると、自動化等に好都合である。加えて、リー
ドフレームを備えたプリント配線板等を樹脂基体2とし
て用いることも可能である。The film-shaped mounting carriers 1 and 2
As 1, it is preferable to use, for example, a well-known TAB tape which is long and continuous, and in which a sprocket hole is formed. Use of such a TAB tape-like mounting carrier is convenient for automation and the like. In addition, it is also possible to use a printed wiring board having a lead frame as the resin base 2.
【0046】(g)セラミックス配線基板5は、実施例
1,2のような多層板のみに限定されることはなく両面
板であっても良い。 (h)キャップ11の形状は、実施例1,2のものに限
定されることはない。例えば、セラミックス配線基板5
の略中央部にICチップ9を収容するためのキャビティ
を形成したような場合には、板状のキャップにて封止す
るようにしても良い。この場合、キャップによる封止に
代えて、樹脂による封止を採用しても良い。(G) The ceramic wiring board 5 is not limited to a multilayer board as in the first and second embodiments, but may be a double-sided board. (H) The shape of the cap 11 is not limited to those of the first and second embodiments. For example, the ceramic wiring board 5
In the case where a cavity for accommodating the IC chip 9 is formed substantially at the center of the device, it may be sealed with a plate-like cap. In this case, resin sealing may be employed instead of cap sealing.
【0047】(i)勿論、本発明のセラミックパッケー
ジ15,20が実装されるべきマザーボード16は、必
ずしも樹脂製のプリント配線板16であることに限られ
ない。例えば、セラミックス焼結体やアルミニウム等の
金属板に導体パターンが印刷された配線板等であっても
良い。(I) Of course, the motherboard 16 on which the ceramic packages 15 and 20 of the present invention are to be mounted is not necessarily limited to the printed wiring board 16 made of resin. For example, a wiring board in which a conductor pattern is printed on a ceramic sintered body or a metal plate such as aluminum may be used.
【0048】この場合、被実装側であるセラミックス配
線板の熱膨張係数と、セラミック配線基板5の熱膨張係
数とが異なるようなき合には、前述したマザーボード1
6のときと同様に熱膨張係数差による応力が緩衝される
ことになる。In this case, if the coefficient of thermal expansion of the ceramic wiring board on the mounting side is different from the coefficient of thermal expansion of the ceramic wiring board 5, the above-described motherboard 1
As in the case of 6, the stress due to the difference in thermal expansion coefficient is buffered.
【0049】(j)金属リード4を形成するにあたり、
銅箔以外の金属箔を用いても勿論良い。また、金属リー
ド4において脚部4bとなる部分以外(接続用パッド4
a等)については、例えばタングステンペーストのよう
な導電性金属ペーストの印刷や、めっきなどによっても
形成することが可能である。(J) In forming the metal lead 4,
Of course, a metal foil other than a copper foil may be used. In the metal lead 4, other than the portion that becomes the leg 4 b (the connection pad 4
For example, a) can be formed by printing or plating a conductive metal paste such as a tungsten paste.
【0050】(k)金属リード4はポリイミドフィルム
2の両面に設けても良い。このような構成にすれば、よ
りファイン化したセラミック配線基板5との組み合わせ
によって高密度なセラミックパッケージを実現すること
ができる。つまり、この構成であると、接続用パッド4
aとめっきスルーホール22の上部開口22aとをポリ
イミドフィルム2の全面に多数個設けることが可能だか
らである。(K) The metal leads 4 may be provided on both sides of the polyimide film 2. With such a configuration, a high-density ceramic package can be realized by combination with the finer ceramic wiring board 5. That is, with this configuration, the connection pads 4
This is because a large number of a and the upper opening 22a of the plated through hole 22 can be provided on the entire surface of the polyimide film 2.
【0051】(l)複数のセラミックス多層基板5を1
枚の実装用キャリア1,21に載せた状態でマザーボー
ド16に実装するという方式を採用しても良い。 (m)実施例2の構成を採る場合、必ずしもめっきスル
ーホール22を完全に無電解銅めっきで充填する必要は
なく、例えばめっきスルーホール22内に多少の空隙を
残した状態としても良い。この場合、リフローによって
接合を行うときのはんだバンプ17の分量制御が容易に
なる。(L) A plurality of ceramic multilayer substrates 5
A method of mounting the motherboard 16 on the mounting carriers 1 and 21 may be adopted. (M) In the case of employing the configuration of the second embodiment, it is not always necessary to completely fill the plated through hole 22 with electroless copper plating, and for example, a state may be left in which some gaps are left in the plated through hole 22. In this case, it becomes easy to control the amount of the solder bumps 17 when joining by reflow.
【0052】(n)実施例2の実装用キャリア21の構
成を採用する場合、以下に示すような構成に代えても良
い。例えば、図9(a)に示される別例1のように、ポ
リイミドフィルム2の外周部に窓部23を設けることに
より、各導通検査用パッド4cを上面側に露出させても
良い。また、図9(b)に示される別例2のように、金
属リード4の脚部4b自体に導通検査用パッド24を設
けても良い。上記のような構成とすると、上面側から導
通検査を行うことができ好都合である。(N) When the configuration of the mounting carrier 21 of the second embodiment is adopted, the following configuration may be used. For example, as in another example 1 shown in FIG. 9A, each conduction inspection pad 4 c may be exposed on the upper surface side by providing a window 23 on the outer peripheral portion of the polyimide film 2. Further, as in another example 2 shown in FIG. 9B, the continuity inspection pad 24 may be provided on the leg portion 4b of the metal lead 4 itself. With the above configuration, the continuity test can be performed from the upper surface side, which is convenient.
【0053】[0053]
【発明の効果】以上詳述したように、本発明のセラミッ
クパッケージによれば、ファイン化したときでもマザー
ボードであるプリント配線板に対して容易にかつ確実に
実装することができるという優れた効果を奏する。しか
も、本発明のセラミックパッケージによれば、温度変化
等による応力の影響を緩和することができ、かつ低コス
ト化を実現することができるという優れた効果も奏す
る。As described above in detail, according to the ceramic package of the present invention, an excellent effect that it can be easily and reliably mounted on a printed wiring board as a mother board even when it is made finer. Play. Moreover, according to the ceramic package of the present invention, the effects of stress due to a temperature change or the like can be reduced, and the cost can be reduced.
【図1】実施例1の実装用キャリアを示す平面図であ
る。FIG. 1 is a plan view showing a mounting carrier according to a first embodiment.
【図2】AlN多層配線基板を示す平面図である。FIG. 2 is a plan view showing an AlN multilayer wiring board.
【図3】図2のAlN多層配線基板の底面図である。FIG. 3 is a bottom view of the AlN multilayer wiring board of FIG. 2;
【図4】(a)〜(f)は、図1の実装用キャリアの作
製手順を説明するための正断面図である。FIGS. 4A to 4F are front cross-sectional views for explaining a procedure for manufacturing the mounting carrier of FIG. 1;
【図5】実施例1のセラミックパッケージをマザーボー
ドに実装した状態を示す部分概略正断面図である。FIG. 5 is a partial schematic front sectional view showing a state where the ceramic package of the first embodiment is mounted on a motherboard.
【図6】実施例2の実装用キャリアを示す平面図であ
る。FIG. 6 is a plan view showing a mounting carrier according to a second embodiment.
【図7】図6の実装用キャリアを示す正断面図である。FIG. 7 is a front sectional view showing the mounting carrier of FIG. 6;
【図8】実施例2のセラミックパッケージをマザーボー
ドに実装した状態を示す部分概略正断面図である。FIG. 8 is a partial schematic front sectional view showing a state in which the ceramic package of Example 2 is mounted on a motherboard.
【図9】(a)は別例1の実装用キャリアを示し、
(b)は別例2の実装用キャリアを示す部分拡大平面図
である。FIG. 9A shows a mounting carrier of another example 1,
(B) is a partial enlarged plan view showing a mounting carrier of another example 2.
1,21…実装用キャリア、2…樹脂基体としてのポリ
イミドフィルム、4…金属リード、4a…端子としての
接続用パッド、4b…脚部、4c,24…導通検査用パ
ッド、5…セラミックス配線基板としてのAlN多層配
線基板(=多層板)、7…端子としての接続用パッド、
9…半導体素子としてのICチップ、16…マザーボー
ド、17…はんだバンプ。1, 21 ... mounting carrier, 2 ... polyimide film as resin base, 4 ... metal lead, 4 a ... connection pad as terminal, 4 b ... leg, 4 c, 24 ... continuity inspection pad, 5 ... ceramic wiring board AlN multilayer wiring board (= multilayer board), 7... Connection pads as terminals,
9: IC chip as semiconductor element, 16: motherboard, 17: solder bump.
Claims (4)
ウム製のセラミックス配線基板と、 可撓性を有する樹脂基体の少なくともいずれかの面に放
射状に広がる複数本の金属リードを備えた実装用キャリ
アと からなり、前記各金属リードの内端を前記セラミックス
配線基板側との電気的接続をとるための端子とし、前記
各金属リードの外端をマザーボード側との電気的接続を
とるための脚部としたことを特徴とするセラミックパッ
ケージ。1. An aluminum nitride for mounting a semiconductor element.
And a mounting carrier having a plurality of metal leads extending radially on at least one surface of a flexible resin base, and an inner end of each of the metal leads is formed of the ceramic wiring board. A ceramic package comprising: terminals for making an electrical connection to a wiring board; and outer ends of the metal leads serving as legs for making an electrical connection to a motherboard.
子を設け、前記端子と前記各金属リード側の端子とをは
んだバンプを介して接合したことを特徴とする請求項1
に記載のセラミックパッケージ。2. The method according to claim 1, wherein a terminal is provided on a conductor portion of the ceramic wiring board, and the terminal and the terminal on each of the metal leads are joined via a solder bump.
The ceramic package according to 1.
徴とした請求項1または2に記載のセラミックパッケー
ジ。3. The ceramic package according to claim 1, wherein said resin base is in the form of a film.
も外端側となる部分に導通検査用パッドを設けたことを
特徴とする請求項1乃至3のいずれか1項に記載のセラ
ミックパッケージ。4. The ceramic according to claim 1, wherein a continuity inspection pad is provided on a leg portion of the metal lead or on a portion on an outer end side of the leg portion. package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24013793A JP3279765B2 (en) | 1993-03-08 | 1993-09-27 | Ceramic package |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4689493 | 1993-03-08 | ||
| JP5-46894 | 1993-03-08 | ||
| JP24013793A JP3279765B2 (en) | 1993-03-08 | 1993-09-27 | Ceramic package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318666A JPH06318666A (en) | 1994-11-15 |
| JP3279765B2 true JP3279765B2 (en) | 2002-04-30 |
Family
ID=26387041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24013793A Expired - Lifetime JP3279765B2 (en) | 1993-03-08 | 1993-09-27 | Ceramic package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279765B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020048315A (en) * | 2002-03-16 | 2002-06-22 | 김영선 | Semiconductor module package for image sensor system |
| JP6623508B2 (en) | 2014-09-30 | 2019-12-25 | 日亜化学工業株式会社 | Light source, method of manufacturing and mounting method |
-
1993
- 1993-09-27 JP JP24013793A patent/JP3279765B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318666A (en) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| JP3560488B2 (en) | Chip scale package for multichip | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| JP2570637B2 (en) | MCM carrier | |
| US20090140415A1 (en) | Combination substrate | |
| US20030222344A1 (en) | Semiconductor device having a heat spreader exposed from a seal resin | |
| KR20050007394A (en) | Semiconductor device and its manufacturing method | |
| JPH09283695A (en) | Semiconductor mounting structure | |
| TW200845350A (en) | Dual or multiple row package | |
| JP3927783B2 (en) | Semiconductor parts | |
| US20070130554A1 (en) | Integrated Circuit With Dual Electrical Attachment Pad Configuration | |
| JP3166490B2 (en) | BGA type semiconductor device | |
| JP2000323610A (en) | Film carrier type semiconductor device | |
| JP3279765B2 (en) | Ceramic package | |
| JPH01256161A (en) | Printed wiring board device | |
| JP3334958B2 (en) | Semiconductor package and method of manufacturing semiconductor package | |
| JPH10313167A (en) | Wiring board | |
| JP3024596B2 (en) | BGA type semiconductor device using film carrier tape | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JP3019027B2 (en) | Structure of IC package using rigid / flexible substrate | |
| JP2500404B2 (en) | Circuit board mounting structure | |
| JPH0645763A (en) | Printed wiring board | |
| JP3508739B2 (en) | Interposer board | |
| JP4593831B2 (en) | Chip size package | |
| JP2000299399A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |