Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3282932B2 - Semiconductor device package and method of manufacturing the same - Google Patents
[go: Go Back, main page]

JP3282932B2 - Semiconductor device package and method of manufacturing the same - Google Patents

Semiconductor device package and method of manufacturing the same

Info

Publication number
JP3282932B2
JP3282932B2 JP28943094A JP28943094A JP3282932B2 JP 3282932 B2 JP3282932 B2 JP 3282932B2 JP 28943094 A JP28943094 A JP 28943094A JP 28943094 A JP28943094 A JP 28943094A JP 3282932 B2 JP3282932 B2 JP 3282932B2
Authority
JP
Japan
Prior art keywords
eyelet
plating film
semiconductor device
metal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28943094A
Other languages
Japanese (ja)
Other versions
JPH08148605A (en
Inventor
利幸 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP28943094A priority Critical patent/JP3282932B2/en
Publication of JPH08148605A publication Critical patent/JPH08148605A/en
Application granted granted Critical
Publication of JP3282932B2 publication Critical patent/JP3282932B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置用パッケージ
及びその製造方法に関し、更に詳細には金属製のアイレ
ットに形成された貫通孔内に、リード線がガラス封着さ
れていると共に、アースリード等の接合リード線の一端
面が前記アイレットの表面に接合されている半導体装置
用パッケージ及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package for a semiconductor device and a method of manufacturing the same, and more particularly, a lead wire is sealed in glass in a through hole formed in a metal eyelet, and a ground lead is provided. The present invention relates to a semiconductor device package in which one end surface of a bonding lead wire is bonded to the surface of the eyelet and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置用パッケージには、図5に示
す様に、鉄又はその合金等の金属によって形成された金
属製のアイレット102に形成された貫通孔104内
に、リード線106が封止ガラス108によってガラス
封着されていると共に、アースリード110等の接合リ
ード線がアイレット102の表面に接合された、いわゆ
るコンプレッションタイプの半導体装置用パッケージ1
00がある。かかる半導体装置用パッケージ100にお
いては、通常、封止ガラス108よりも大なる熱膨張率
の金属によってアイレット102が形成されているた
め、ガラス封止された貫通孔104の気密性を良好とす
ることができる。更に、封止ガラス108と貫通孔10
4の内壁面との気密性の向上やアイレットの放熱性の向
上等を図るべく、貫通孔104の内壁面を含むアイレッ
ト102の表面に、熱伝導性が良好な銅めっき皮膜11
2が形成されている。
2. Description of the Related Art As shown in FIG. 5, a lead wire 106 is sealed in a through hole 104 formed in a metal eyelet 102 made of a metal such as iron or an alloy thereof, as shown in FIG. A so-called compression type semiconductor device package 1 in which glass is sealed by a stop glass 108 and a joining lead wire such as an earth lead 110 is joined to the surface of the eyelet 102.
00. In the semiconductor device package 100, since the eyelet 102 is usually formed of a metal having a coefficient of thermal expansion higher than that of the sealing glass 108, the airtightness of the glass-sealed through-hole 104 should be improved. Can be. Further, the sealing glass 108 and the through hole 10
In order to improve the airtightness with the inner wall surface and the heat dissipation of the eyelet, the surface of the eyelet 102 including the inner wall surface of the through hole 104 has a copper plating film 11 having good thermal conductivity.
2 are formed.

【0003】このアイレット102に銅めっきを施す場
合には、通常、銅めっき液に浸漬されて回転するバレル
中に収容した多数の被めっき体を回転させながら銅めっ
きを行う、いわゆるバレルめっきが採用されるため、バ
レルめっき中に発生し易いリード線106やアースリー
ド110の曲折等を防止すべく、リード線106やアー
スリード110の装着前に予めアイレット102に銅め
っきが施される。このため、アースリード110をアイ
レット102に抵抗溶接によって接合する際には、図6
に示す如く、銅めっき皮膜112にアースリード110
の一端面を当接させつつ抵抗溶接を施すことになる。
[0003] When copper plating is applied to the eyelet 102, so-called barrel plating, in which copper plating is performed while rotating a large number of objects to be plated housed in a rotating barrel immersed in a copper plating solution, is usually employed. Therefore, in order to prevent the lead wire 106 and the ground lead 110 from being bent or the like which is likely to occur during barrel plating, the eyelet 102 is previously plated with copper before the lead wire 106 or the ground lead 110 is attached. Therefore, when joining the ground lead 110 to the eyelet 102 by resistance welding, FIG.
As shown in FIG.
The resistance welding is performed while the one end faces are in contact with each other.

【0004】[0004]

【発明が解決しようとする課題】かかる抵抗溶接によっ
て、アースリード110はアイレット102の表面に直
接接合することができる。しかしながら、抵抗溶接の際
に、アースリード110が当接する銅めっき皮膜112
の部分が、短時間で急激に加熱・溶融されて周囲に飛散
するため、最終的に得られた半導体装置用パッケージの
商品価値を低下させることがある。つまり、加熱・溶融
されて周囲に飛散した銅めっき皮膜は、水滴状の粒にな
ってアイレット102の表面に付着する。このため、ア
イレット102の外観を損ねるばかりか、水滴状の粒が
アイレット102の表面から取れた場合、搭載された半
導体チップやボンディングワイヤ等をショートさせるこ
とがある。また、銅めっき皮膜112が厚くなる程、半
導体装置用パッケージの気密性及び放熱性が良好となる
ものの、銅めっき皮膜112は良好な導電性を呈するた
め、抵抗溶接が次第に困難となる。このため、従来、抵
抗溶接を行うことができる厚さに、銅めっき皮膜112
の厚さを厳格に管理することが必要となり、且つその銅
めっき皮膜112の厚さも4μm未満であるため、最終
的に得られた半導体装置用パッケージの気密性や放熱性
等の特性が不安定となり易い。そこで、本発明の目的
は、めっき皮膜を飛散させることなく、接合リード線を
アイレット表面に抵抗溶接することができ、且つアイレ
ット表面に可及的に厚いめっき皮膜を形成し得る半導体
装置用パッケージ及びその製造方法を提供することにあ
る。
The grounding lead 110 can be directly joined to the surface of the eyelet 102 by such resistance welding. However, at the time of resistance welding, the copper plating film 112 with which the earth lead 110 contacts is used.
Portion is rapidly heated and melted in a short time and scatters around, which may reduce the commercial value of the finally obtained semiconductor device package. In other words, the copper plating film that has been heated and melted and scattered to the surroundings becomes droplets and adheres to the surface of the eyelet 102. For this reason, not only does the appearance of the eyelet 102 be impaired, but also when the water-drop-shaped particles are removed from the surface of the eyelet 102, the mounted semiconductor chip, bonding wire, or the like may be short-circuited. Further, as the thickness of the copper plating film 112 increases, the hermeticity and heat dissipation of the semiconductor device package become better, but the copper plating film 112 exhibits good conductivity, so that resistance welding becomes gradually difficult. For this reason, conventionally, the copper plating film 112 has a thickness that allows resistance welding to be performed.
The thickness of the copper plating film 112 must be strictly controlled, and the thickness of the copper plating film 112 is less than 4 μm. Easily. Therefore, an object of the present invention is to provide a package for a semiconductor device capable of resistance-welding a joining lead wire to an eyelet surface without scattering a plating film and forming a plating film as thick as possible on the eyelet surface. It is to provide a manufacturing method thereof.

【0005】[0005]

【課題を解決するための手段】本発明者は、かかる目的
を達成すべく検討を重ねた結果、アイレットの全表面
に、銅めっき皮膜を形成した後、アースリードを接合す
る部分の銅めっき皮膜を除去してアイレット表面を露出
した露出部に、アースリードを抵抗溶接することによっ
て、銅めっき皮膜を飛散させることなく、アースリード
をアイレット表面に抵抗溶接できることを見出し、本発
明に到達した。
Means for Solving the Problems As a result of repeated studies to achieve the above object, the present inventor has found that a copper plating film is formed on the entire surface of an eyelet, and then a copper plating film at a portion where an earth lead is joined is formed. The present inventors have found that the ground lead can be resistance-welded to the eyelet surface without scattering the copper plating film by resistance welding of the ground lead to the exposed portion where the eyelet surface is exposed by removing the lead.

【0006】すなわち、本発明は、金属製のアイレット
に形成された貫通孔内に、リード線がガラス封着されて
いると共に、接合リード線の一端面が前記アイレットの
表面に接合されている半導体装置用パッケージにおい
て、少なくとも接合リード線の一端面が接合される部分
アイレット表面を露出して、前記貫通孔の内壁面を含
むアイレット表面に、アイレットを形成する金属よりも
熱伝導性が良好な金属から成るめっき皮膜が形成されて
いると共に、前記アイレット表面が露出する露出部に、
接合リード線の一端面が抵抗溶接されていることを特徴
とする半導体装置用パッケージにある。
That is, according to the present invention, there is provided a semiconductor device in which a lead wire is glass-sealed in a through hole formed in a metal eyelet, and one end surface of a joining lead wire is joined to the surface of the eyelet. In the device package, at least a portion where one end surface of the joining lead wire is joined
A plating film made of a metal having better thermal conductivity than the metal forming the eyelet is formed on the eyelet surface including the inner wall surface of the through hole, and the eyelet surface is exposed. To the exposed part
A semiconductor device package characterized in that one end surface of a joining lead wire is resistance-welded.

【0007】また、本発明は、金属製のアイレットに形
成された貫通孔内に、リード線がガラス封着されている
と共に、接合リード線の一端面が前記アイレットの表面
に接合されている半導体装置用パッケージを製造する際
に、少なくとも接合リード線の一端面を接合する部分の
アイレット表面を露出して、前記貫通孔の内壁面を含む
アイレット表面に、アイレットを形成する金属よりも熱
伝導性が良好な金属から成るめっき皮膜を形成した後、
前記アイレット表面が露出する露出部に、接合リード線
の一端面を抵抗溶接することを特徴とする半導体装置用
パッケージの製造方法でもある。
Further, according to the present invention, there is provided a semiconductor wherein a lead wire is glass-sealed in a through hole formed in a metal eyelet, and one end surface of a joining lead wire is joined to the surface of the eyelet. When manufacturing the device package, at least a portion of the eyelet surface to be joined to one end surface of the joining lead wire is exposed, and the eyelet surface including the inner wall surface of the through hole is made of metal forming the eyelet. After forming a plating film made of metal with good thermal conductivity,
A method for manufacturing a package for a semiconductor device, wherein one end surface of a joining lead wire is resistance-welded to an exposed portion where the surface of the eyelet is exposed.

【0008】かかる構成を有する本発明において、接合
リード線の一端面を抵抗溶接する露出部が表面に形成さ
れたアイレットは、貫通孔の内壁面を含むアイレット表
面に、アイレットを形成する金属よりも熱伝導性が良好
な金属から成るめっき皮膜を形成した後、接合リード線
の一端面を接合する部分のめっき皮膜を除去することに
よって、又は接合リード線の一端面を接合する部分の
イレット表面にレジストを塗布した後、貫通孔の内壁面
を含むアイレット表面に、アイレットを形成する金属よ
りも熱伝導性が良好な金属から成るめっき皮膜を形成
し、次いで前記レジストを除去することによって、容易
に得ることができる。或いは、接合リード線が接合され
側のアイレット表面にマスク板を装着した後、少なく
も貫通孔の内壁面及び半導体チップ搭載面に、アイ
レットを形成する金属よりも熱伝導性が良好な金属から
成るめっき皮膜を形成することによっても、接合リード
線の一端面を抵抗溶接する露出部が表面に形成されたア
イレットを容易に得ることができる。また、アイレット
表面に、銅又は銅合金から成り且つ厚さが4μm以上の
めっき皮膜を形成することによって、最終的に得られる
半導体装置用パッケージの気密性及び放熱性の特性を向
上させることができる。尚、接合リード線の一端面を接
合する部分のめっき皮膜の除去は、サンドブラスト、砥
石、又はエッチングによって容易に行うことができる。
[0008] In the present invention having such a configuration, eyelet exposed portion is formed on a surface of resistance welding one end surface of the junction leads to Aire' preparative table <br/> surface including the inner wall surface of the through-hole, the eyelet After forming a plating film made of a metal having better thermal conductivity than the metal forming the metal film, removing the plating film at a portion where one end surface of the joining lead wire is joined, or joining one end surface of the joining lead wire a resist was applied to the a <br/> Gillet table surface of the part, the eyelet surface including the inner wall surface of the through-hole, than the metal forming the eyelet to form a plating film thermal conductivity is made of metal having good Then, the resist can be easily obtained by removing the resist. Alternatively, after bonding the lead wire wears the mask plate eyelets surface of the side to be joined, less <br/> and the inner wall surface and the mounting surface of the semiconductor chip transmembrane hole also heat than the metal forming the eyelet By forming a plating film made of a metal having good conductivity, an eyelet having an exposed portion formed on the surface by resistance welding to one end surface of a joining lead wire can be easily obtained. Further, by forming a plating film made of copper or a copper alloy and having a thickness of 4 μm or more on the surface of the eyelet, it is possible to improve the airtightness and heat dissipation properties of the finally obtained semiconductor device package. . The removal of the plating film at the portion where one end face of the joining lead wire is joined can be easily performed by sandblasting, grinding stone, or etching.

【0009】[0009]

【作用】本発明によれば、アースリード等の接合リード
線を抵抗溶接する部分のアイレット表面が露出するた
め、接合リード線の一端面をアイレット表面に直接当接
させて抵抗溶接することができる。このため、めっき皮
膜を抵抗溶接によって加熱・溶融させて水滴状の粒を接
合リード線の周辺に飛散させることがなく、最終的に得
られた半導体装置用パッケージの商品価値を維持するこ
とができる。また、アイレット表面に形成するめっき皮
膜に関係なく接合リード線をアイレット表面に抵抗溶接
できるため、アイレット表面にめっき皮膜を厚く形成で
き、得られた半導体装置用パッケージの気密性及び放熱
性等の特性を向上することができる。
According to the present invention, since the eyelet surface is exposed at the portion where the joining lead wire such as the earth lead is resistance-welded, one end surface of the joining lead wire can directly contact the eyelet surface to perform resistance welding. . Therefore, the plating film is heated and melted by resistance welding to prevent water-drop-like particles from being scattered around the joining lead wire, and the commercial value of the finally obtained semiconductor device package can be maintained. . In addition, since the joining lead wire can be resistance-welded to the eyelet surface regardless of the plating film formed on the eyelet surface, a thick plating film can be formed on the eyelet surface, and the resulting semiconductor device package has characteristics such as airtightness and heat dissipation. Can be improved.

【0010】[0010]

【実施例】本発明を図面によって更に詳細に説明する。
図1は、本実施例に係る半導体装置用パッケージ10の
断面図であって、鉄又は鉄合金によって形成されてたア
イレット12に穿設された貫通孔14内に、リード線1
6が封止ガラス18によってガラス封着されていると共
に、貫通孔14の内壁面を含むアイレット12の略全表
面に、厚さが4μm以上(好ましく7〜10μm)の銅
めっき皮膜20が形成されている。この銅めっき皮膜2
0は、接合リード線であるアースリード22の一端面が
接合される部分に形成されておらず、アイレット12の
表面が露出する。かかるアイレット12の表面が露出す
る露出部24は、接合するアースリード22の一端面よ
りも広く形成されている。このため、アースリード22
の一端面は、銅めっき皮膜20と接触することなくアイ
レット12の表面に直接抵抗溶接される。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
FIG. 1 is a cross-sectional view of a semiconductor device package 10 according to the present embodiment, in which a lead wire 1 is inserted into a through hole 14 formed in an eyelet 12 made of iron or an iron alloy.
6 is sealed with a sealing glass 18, and a copper plating film 20 having a thickness of 4 μm or more (preferably 7 to 10 μm) is formed on substantially the entire surface of the eyelet 12 including the inner wall surface of the through hole 14. ing. This copper plating film 2
No. 0 is not formed at a portion where one end surface of the earth lead 22 which is a joining lead wire is joined, and the surface of the eyelet 12 is exposed. The exposed portion 24 from which the surface of the eyelet 12 is exposed is formed wider than one end surface of the earth lead 22 to be joined. Therefore, the ground lead 22
Is directly resistance-welded to the surface of the eyelet 12 without contacting the copper plating film 20.

【0011】かかる図1に示す半導体装置用パッケージ
10は、図2(a)〜(d)に示す製造方法で得ること
ができる。先ず、バレルめっき等によって、貫通孔14
の内壁面を含むアイレット12の全表面に厚さが4μm
以上(好ましく7〜10μm)の銅めっき皮膜20を形
成する〔図2(a)〕。更に、アースリード22が接合
されるアイレット12の面側に、接合するアースリード
22の一端面よりも広い穴27が穿設された樹脂製のマ
スク部材26を被着する〔図2(b)〕。この際に、穴
27がアースリード22の一端面が接合される所定位置
となるように、マスク部材26を位置合わせする。次い
で、サンドブラストや砥石等によって穴27から露出す
る銅めっき皮膜20を機械的に除去することによって、
アイレット12の表面の所定位置にアースリード22を
接合する露出部24を形成することができる〔図2
(c)〕。その後、アイレット12の表面が露出する露
出部24に、銅めっき皮膜20に接触させることなくア
ースリード22の一端面を直接当接させつつ抵抗溶接す
る〔図2(d)〕。尚、本実施例においては、マスク部
材26の穴27から露出する銅めっき皮膜20を、サン
ドブラスト等の機械的方法によって除去したが、エッチ
ング等による化学的方法によって除去してもよい。
The semiconductor device package 10 shown in FIG. 1 can be obtained by the manufacturing method shown in FIGS. First, the through holes 14 are formed by barrel plating or the like.
4 μm thickness on the entire surface of the eyelet 12 including the inner wall surface
The above (preferably 7 to 10 μm) copper plating film 20 is formed (FIG. 2A). Further, a resin mask member 26 having a hole 27 wider than one end surface of the earth lead 22 to be joined is attached to the surface side of the eyelet 12 to which the earth lead 22 is joined [FIG. ]. At this time, the mask member 26 is positioned so that the hole 27 is at a predetermined position where one end surface of the ground lead 22 is joined. Next, by mechanically removing the copper plating film 20 exposed from the hole 27 by sandblasting, a grinding stone, or the like,
An exposed portion 24 for joining the ground lead 22 can be formed at a predetermined position on the surface of the eyelet 12 [FIG.
(C)]. Thereafter, resistance welding is performed on the exposed portion 24 where the surface of the eyelet 12 is exposed, while directly contacting one end surface of the ground lead 22 without contacting the copper plating film 20 (FIG. 2D). In this embodiment, the copper plating film 20 exposed from the hole 27 of the mask member 26 is removed by a mechanical method such as sandblasting, but may be removed by a chemical method such as etching.

【0012】この様に、アイレット12の表面にアース
リード22の一端面を直接当接させて抵抗溶接するた
め、銅めっき皮膜20を加熱・溶融して飛散させること
なくアースリード22を抵抗溶接できる。しかも、抵抗
溶接の際に、アースリード22と銅めっき皮膜20とを
接触させることがないため、銅めっき皮膜20を厚くし
てもアースリード22をアイレット12に容易に抵抗溶
接することができる。このため、アースリード22の一
端面を銅めっき皮膜に当接させつつ抵抗溶接を行ってい
た従来の方法では、アイレット12の表面に形成できな
かった厚さ4μm以上の銅めっき皮膜を形成することが
可能となった。その結果、最終的に得られる半導体装置
用パッケージの気密性及び放熱性の特性を向上すること
ができる。
As described above, since one end of the ground lead 22 is directly contacted with the surface of the eyelet 12 and resistance-welded, the ground lead 22 can be resistance-welded without heating and melting the copper plating film 20 and scattering it. . In addition, since the ground lead 22 and the copper plating film 20 are not brought into contact during resistance welding, the ground lead 22 can be easily resistance-welded to the eyelet 12 even if the copper plating film 20 is thickened. For this reason, in the conventional method in which resistance welding is performed while one end surface of the ground lead 22 is in contact with the copper plating film, a copper plating film having a thickness of 4 μm or more cannot be formed on the surface of the eyelet 12. Became possible. As a result, the airtightness and heat dissipation properties of the finally obtained semiconductor device package can be improved.

【0013】図2(c)に示す、表面の所定位置にアー
スリード22を接合する露出部24が形成されたアイレ
ット12は、図3(a)〜(b)に示す方法によっても
得ることができる。先ず、アースリード22の一端面を
接合するアイレット12の表面の所定位置に、レジスト
28を部分的に塗布した後〔図3(a)〕、貫通孔14
の内壁面を含むアイレット12の表面に銅めっき皮膜2
0を形成する〔図3(b)〕。この銅めっき皮膜20
は、バレルめっき等の従来のめっき方法によって容易に
形成できる。次いで、レジスト層28を溶媒により溶解
等することによって、図2(c)に示すアイレット12
を得ることができる。
The eyelet 12 shown in FIG. 2 (c) having an exposed portion 24 for joining the ground lead 22 at a predetermined position on the surface can also be obtained by the method shown in FIGS. 3 (a) and 3 (b). it can. First, after a resist 28 is partially applied to a predetermined position on the surface of the eyelet 12 to which one end surface of the ground lead 22 is joined [FIG.
Copper plating film 2 on the surface of the eyelet 12 including the inner wall surface
0 is formed [FIG. 3 (b)]. This copper plating film 20
Can be easily formed by a conventional plating method such as barrel plating. Next, by dissolving the resist layer 28 with a solvent or the like, the eyelet 12 shown in FIG.
Can be obtained.

【0014】図1〜図3に示すアイレット12は、アー
スリード22を接合する露出部24を除く全表面に銅め
っき皮膜20が形成されているが、アイレット12の貫
通孔14の内壁面及び半導体チップの搭載面のみに銅め
っき皮膜20を形成してもよい。貫通孔14の内壁面に
形成された銅めっき皮膜20は、ガラス封着に使用され
る封止ガラス18との密着性を向上して半導体装置用パ
ッケージの気密性を向上するものであり、半導体チップ
の搭載面の銅めっき皮膜20は、半導体チップで発生し
た熱の放熱性を向上させるものである。この様に、表面
に部分的に銅めっき皮膜20が形成されたアイレット1
2は、図4(a)〜(c)に示す方法で得ることができ
る。
The eyelet 12 shown in FIGS. 1 to 3 has a copper plating film 20 formed on the entire surface except for an exposed portion 24 to which the earth lead 22 is joined. The copper plating film 20 may be formed only on the chip mounting surface. The copper plating film 20 formed on the inner wall surface of the through hole 14 improves the adhesiveness with the sealing glass 18 used for glass sealing to improve the airtightness of the semiconductor device package. The copper plating film 20 on the chip mounting surface improves the heat dissipation of the heat generated in the semiconductor chip. Thus, the eyelet 1 having the copper plating film 20 partially formed on the surface.
2 can be obtained by the method shown in FIGS.

【0015】この方法では、アイレット12のアースリ
ード22を接合する面にマスク板30を装着すると共
に、アイレット12の側面をゴム部材32、32によっ
てマスクする。この様に、マスク板30とゴム部材3
2、32とが装着されたアイレット12は、貫通孔14
の一方が開放されていると共に、半導体チップの搭載面
が開放されている。かかるアイレット12に電極の一方
を連結し、他方の電極に連結されたノズル34から銅め
っき液をアイレット12の開放面に向けて噴射しつつ部
分銅めっきを行う〔図4(a)〕。この部分銅めっきが
完了したアイレット12には、図4(b)に示す様に、
貫通孔14の内壁面及び半導体チップの搭載面のみに銅
めっき皮膜20が形成されており、アースリード22を
接合する接合面には銅めっき皮膜20が形成されておら
ず、露出面となっている。このため、アイレット12の
露出面の所定位置にアースリード22を容易に抵抗溶接
することができる〔図4(c)〕。
In this method, a mask plate 30 is mounted on the surface of the eyelet 12 to which the ground lead 22 is joined, and the side surfaces of the eyelet 12 are masked by rubber members 32,32. Thus, the mask plate 30 and the rubber member 3
The eyelets 12 with the mounting holes 2 and 32 are attached to the through holes 14.
Are open and the mounting surface of the semiconductor chip is open. One of the electrodes is connected to the eyelet 12, and partial copper plating is performed while spraying a copper plating solution toward the open surface of the eyelet 12 from a nozzle 34 connected to the other electrode [FIG. 4 (a)]. As shown in FIG. 4B, the eyelet 12 that has been partially copper-plated has
The copper plating film 20 is formed only on the inner wall surface of the through hole 14 and the mounting surface of the semiconductor chip, and the copper plating film 20 is not formed on the joining surface for joining the ground lead 22, and the exposed surface is formed. I have. Therefore, the ground lead 22 can be easily resistance-welded to a predetermined position on the exposed surface of the eyelet 12 (FIG. 4C).

【0016】以上、述べてきた本実施例において、めっ
き皮膜として銅めっき皮膜について説明してきたが、ア
イレット12を形成する金属よりも熱伝導性が良好な金
属から成るめっき皮膜であればよく、例えば銅合金めっ
き皮膜を採用できる。また、アースリード22が抵抗溶
接され且つリード線が貫通孔内にガラス封着された半導
体装置用パッケージには、下地めっきとしてニッケルめ
っきを施した後、金めっき等の仕上げめっきを施しても
よい。尚、アースリード22に代えて、他の目的のため
に一端面をアイレット12の表面に接合する接合リード
線を用いてもよいことは勿論のことである。
In the above embodiment, a copper plating film has been described as a plating film. However, any plating film made of a metal having better thermal conductivity than the metal forming the eyelet 12 may be used. Copper alloy plating film can be adopted. Further, the semiconductor device package in which the ground lead 22 is resistance-welded and the lead wire is glass-sealed in the through hole may be subjected to nickel plating as a base plating and then to a finish plating such as gold plating. . It is needless to say that, instead of the ground lead 22, a joining lead wire having one end face joined to the surface of the eyelet 12 may be used for another purpose.

【0017】[0017]

【発明の効果】本発明によれば、アースリード等の接合
リード線の抵抗溶接を容易に行うことができ、且つ充分
な厚さのめっき皮膜を形成できるため、最終的に得られ
る半導体装置用パッケージの気密性及び放熱性の向上を
図ることができる。また、めっき皮膜の厚さの厳格な管
理を簡略化することができ、半導体装置用パッケージの
製造工程の簡素化を図ることもできる。
According to the present invention, resistance welding of a joint lead wire such as an earth lead can be easily performed, and a plating film having a sufficient thickness can be formed. The airtightness and heat dissipation of the package can be improved. In addition, strict control of the thickness of the plating film can be simplified, and the manufacturing process of the semiconductor device package can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置用パッケージに係る一実施
例の断面図を示す。
FIG. 1 is a cross-sectional view of one embodiment according to a semiconductor device package of the present invention.

【図2】図1に示す半導体装置用パッケージを製造する
製造方法を示す。
FIG. 2 shows a manufacturing method for manufacturing the semiconductor device package shown in FIG.

【図3】図2に示す製造方法の他の例を示す。FIG. 3 shows another example of the manufacturing method shown in FIG.

【図4】本発明の半導体装置用パッケージの製造方法に
係る他の実施例を示す。
FIG. 4 shows another embodiment according to the method for manufacturing a semiconductor device package of the present invention.

【図5】従来の半導体装置用パッケージの断面図を示
す。
FIG. 5 is a sectional view of a conventional semiconductor device package.

【図6】従来の半導体装置用パッケージの製造方法にお
いて、アースリードを抵抗溶接する状態を説明する説明
図である。
FIG. 6 is an explanatory diagram illustrating a state in which a ground lead is resistance-welded in a conventional method for manufacturing a package for a semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体装置用パッケージ 12 アイレット 14 貫通孔 16 リード線 18 封止ガラス 20 めっき皮膜 22 アースリード Reference Signs List 10 Package for semiconductor device 12 Eyelet 14 Through hole 16 Lead wire 18 Sealing glass 20 Plating film 22 Earth lead

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 金属製のアイレットに形成された貫通孔
内に、リード線がガラス封着されていると共に、接合リ
ード線の一端面が前記アイレットの表面に接合されてい
る半導体装置用パッケージにおいて、 少なくとも接合リード線の一端面が接合される部分の
イレット表面を露出して、前記貫通孔の内壁面を含むア
イレット表面に、アイレットを形成する金属よりも熱伝
導性が良好な金属から成るめっき皮膜が形成されている
と共に、 前記アイレット表面が露出する露出部に、接合リード線
の一端面が抵抗溶接されていることを特徴とする半導体
装置用パッケージ。
1. A semiconductor device package in which a lead wire is glass-sealed in a through hole formed in a metal eyelet and one end surface of a joining lead wire is joined to the surface of the eyelet. Exposing at least a portion of the eyelet surface to which one end surface of the bonding lead wire is bonded, to the surface of the eyelet including the inner wall surface of the through-hole, which has better thermal conductivity than the metal forming the eyelet; A package for a semiconductor device, wherein a plating film made of a suitable metal is formed, and one end surface of a joining lead wire is resistance-welded to an exposed portion where the surface of the eyelet is exposed.
【請求項2】 めっき皮膜が、銅又は銅合金から成り、
つ厚さが4μm以上である請求項1記載の半導体装置
用パッケージ。
2. A plating film comprising copper or a copper alloy,
TsuAtsushi Saga package for a semiconductor device according to claim 1, wherein at 4μm or more.
【請求項3】 銅又は銅合金から成るめっき皮膜が、少
なくとも貫通孔の内壁面及び半導体チップの搭載面に形
成されている請求項1又は請求項2記載の半導体装置用
パッケージ。
3. The semiconductor device package according to claim 1, wherein a plating film made of copper or a copper alloy is formed on at least an inner wall surface of the through hole and a mounting surface of the semiconductor chip .
【請求項4】 金属製のアイレットに形成された貫通孔
内に、リード線がガラス封着されていると共に、接合リ
ード線の一端面が前記アイレットの表面に接合されてい
る半導体装置用パッケージを製造する際に、 少なくとも接合リード線の一端面を接合する部分のアイ
レット表面を露出して、前記貫通孔の内壁面を含むアイ
レット表面に、アイレットを形成する金属よりも熱伝導
性が良好な金属から成るめっき皮膜を形成した後、 前記アイレット表面が露出する露出部に、接合リード線
の一端面を抵抗溶接することを特徴とする半導体装置用
パッケージの製造方法。
4. A semiconductor device package in which a lead wire is glass-sealed in a through hole formed in a metal eyelet and one end surface of a joining lead wire is joined to the surface of the eyelet. At the time of manufacture, at least a portion of the eyelet surface to be joined to one end surface of the joining lead wire is exposed, and the heat conduction of the eyelet surface including the inner wall surface of the through hole is higher than that of the metal forming the eyelet. A method for manufacturing a package for a semiconductor device, comprising: forming a plating film made of a metal having good properties, and then resistance-welding one end surface of a joining lead wire to an exposed portion where the eyelet surface is exposed.
【請求項5】 アイレット表面に露出部を形成する際、
貫通孔の内壁面を含むアイレット表面に、アイレットを
形成する金属よりも熱伝導性が良好な金属から成るめっ
き皮膜を形成した後、接合リード線の一端面を接合する
部分のめっき皮膜を除去する請求項4記載の半導体装置
用パッケージの製造方法。
5. When forming an exposed portion on a surface of an eyelet,
The Aire' preparative table surface including the inner wall surface of the through hole, after forming a plating film thermal conductivity is made of metal having good than metal forming the eyelet, the plating film of the portion joining the end surfaces of the junction leads The method for manufacturing a semiconductor device package according to claim 4, wherein the package is removed.
【請求項6】 めっき皮膜の除去を、サンドブラスト、
砥石、又はエッチングによって行う請求項5記載の半導
体装置用パッケージの製造方法。
6. The method according to claim 1, wherein the plating film is removed by sandblasting.
6. The method for manufacturing a package for a semiconductor device according to claim 5, wherein the method is performed by a grindstone or etching.
【請求項7】 アイレット表面に露出部を形成する際、
接合リード線の一端面を接合する部分のアイレット表
レジストを塗布した後、 貫通孔の内壁面を含むアイレット表面に、アイレットを
形成する金属よりも熱伝導性が良好な金属から成るめっ
き皮膜を形成し、 次いで、前記レジストを除去する請求項4記載の半導体
装置用パッケージの製造方法。
7. When forming an exposed portion on an eyelet surface,
Eyelets table surface portion joining the end surfaces of the junction leads
A resist was applied, the eyelet surface including the inner wall surface of the through-hole, than the metal forming the eyelet to form a plating film thermal conductivity is made of good metal, then, according to claim 4 for removing the resist The manufacturing method of the package for semiconductor devices as described in the above.
【請求項8】 アイレット表面に露出部を形成する際、
接合リード線が接合される側のアイレット表面にマスク
板を装着した後、 少なくとも貫通孔の内壁面及び半導体チップの搭載面
に、アイレットを形成する金属よりも熱伝導性が良好な
金属から成るめっき皮膜を形成する請求項4記載の半導
体装置用パッケージの製造方法。
8. When forming an exposed portion on the surface of the eyelet,
After bonding lead wears the mask plate eyelets surface of the side to be joined, and the inner wall surface and the semiconductor chip tower Nomen transmural hole is small and has good thermal conductivity than the metal forming the eyelet 5. The method for manufacturing a package for a semiconductor device according to claim 4, wherein a plating film made of a metal is formed.
【請求項9】 めっき皮膜を、銅又は銅合金によって形
成する共に、厚さ4μm以上とする請求項4〜8のい
ずれか一項記載の半導体装置用パッケージの製造方法。
9. The plating film is formed of copper or a copper alloy .
Both the method of manufacturing a semiconductor device package of any of claims 4-8 you a thickness of on 4μm or more to formed.
JP28943094A 1994-11-24 1994-11-24 Semiconductor device package and method of manufacturing the same Expired - Fee Related JP3282932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28943094A JP3282932B2 (en) 1994-11-24 1994-11-24 Semiconductor device package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28943094A JP3282932B2 (en) 1994-11-24 1994-11-24 Semiconductor device package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08148605A JPH08148605A (en) 1996-06-07
JP3282932B2 true JP3282932B2 (en) 2002-05-20

Family

ID=17743149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28943094A Expired - Fee Related JP3282932B2 (en) 1994-11-24 1994-11-24 Semiconductor device package and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3282932B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082094A (en) * 2012-10-16 2014-05-08 Tyco Electronics Japan Kk connector

Also Published As

Publication number Publication date
JPH08148605A (en) 1996-06-07

Similar Documents

Publication Publication Date Title
US3672047A (en) Method for bonding a conductive wire to a metal electrode
JP3367299B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JPH11176887A (en) Semiconductor device and manufacturing method thereof
JP3282932B2 (en) Semiconductor device package and method of manufacturing the same
JP3381593B2 (en) How to mount electronic components with bumps
JPH10163267A (en) Mounting method and mounting substrate for work with bump
JP3811248B2 (en) Bonding method and mounting method of semiconductor element to substrate
JP3072361B2 (en) Manufacturing method of electronic components for protection of ultra-small thin film circuits
JPH05315517A (en) Semiconductor device
JPH08274211A (en) Semiconductor device
JP2005072098A (en) Semiconductor device
JP2830824B2 (en) Mounting method and mounting structure of work with bump
JPH10284821A (en) Printed wiring board
JP2002359336A (en) Semiconductor device
JP2960504B2 (en) Rotary transformer
JP3446608B2 (en) Semiconductor unit
JPH09293961A (en) Packaging method of electronic part
JPH1140716A (en) Semiconductor device and manufacturing method thereof
JP2003243438A (en) Wiring board, method of manufacturing wiring board, and electronic device provided with wiring board
JPH08236583A (en) Flexible film and semiconductor device
JP4724963B2 (en) Thermal fuse
JP2004031474A (en) Electronic component and method of manufacturing the same
JPH0823067A (en) Lead frame
JP2002261183A (en) Wiring board, semiconductor device, and method of manufacturing the same
JP3325804B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees