Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3284680B2 - Digital video transmitter - Google Patents
[go: Go Back, main page]

JP3284680B2 - Digital video transmitter - Google Patents

Digital video transmitter

Info

Publication number
JP3284680B2
JP3284680B2 JP20757593A JP20757593A JP3284680B2 JP 3284680 B2 JP3284680 B2 JP 3284680B2 JP 20757593 A JP20757593 A JP 20757593A JP 20757593 A JP20757593 A JP 20757593A JP 3284680 B2 JP3284680 B2 JP 3284680B2
Authority
JP
Japan
Prior art keywords
signal
digital video
input
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20757593A
Other languages
Japanese (ja)
Other versions
JPH0767084A (en
Inventor
与哲 竹内
正敏 田仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP20757593A priority Critical patent/JP3284680B2/en
Priority to CA002127942A priority patent/CA2127942C/en
Priority to US08/273,132 priority patent/US5583574A/en
Publication of JPH0767084A publication Critical patent/JPH0767084A/en
Application granted granted Critical
Publication of JP3284680B2 publication Critical patent/JP3284680B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はHDTVのディジタル映
像信号の伝送を行なうディジタル映像伝送装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video transmission apparatus for transmitting a digital video signal of HDTV.
Things.

【0002】[0002]

【従来の技術】高精細度テレビジョン(HDTV)の普
及が期待されている。また、放送スタジオにおけるHD
TV映像信号をディジタルで伝送する規格が設定され、
BTA(放送技術開発協議会)規格S−002として公
表されている。図5(a)にアナログ映像信号とBTA
規格S−002とのタイミング関係を、(b)にBTA
規格S−002の映像タイミング基準コードを示す。
2. Description of the Related Art The spread of high definition television (HDTV) is expected. HD in broadcast studios
A standard for digitally transmitting TV video signals has been set,
It is published as BTA (Broadcasting Technology Development Council) standard S-002. FIG. 5A shows an analog video signal and a BTA.
The timing relationship with the standard S-002 is shown in FIG.
5 shows a video timing reference code of the standard S-002.

【0003】この規格においては、映像信号とアナログ
同期信号波形とのタイミングを明確にするため、図5
(a)に示すように、各映像データブロックのはじめに
SAV(Start of Active Video)を、各映像データブ
ロックの終わりにEAV(Endof Active Video)を置
く。各映像機器においては、送られてくるディジタル映
像信号からSAV、EAVを検出し、水平同期、垂直同
期タイミングを検出し、同期を確立する。
In this standard, in order to clarify the timing between a video signal and an analog synchronizing signal waveform, FIG.
As shown in (a), an SAV (Start of Active Video) is placed at the beginning of each video data block, and an EAV (End of Active Video) is placed at the end of each video data block. Each video device detects SAV and EAV from the transmitted digital video signal, detects horizontal synchronization and vertical synchronization timing, and establishes synchronization.

【0004】以下、図面を参照しながら従来のディジタ
ル映像受信装置について説明する。図4は、従来のディ
ジタル映像受信装置の一例のブロック図である。
Hereinafter, a conventional digital video receiving apparatus will be described with reference to the drawings. FIG. 4 is a block diagram of an example of a conventional digital video receiving apparatus.

【0005】図4において、BTA規格S−002のデ
ィジタル映像信号が入力されると、水平同期検出回路1
3でEAV、SAVのパターンを検出し、水平同期のタ
イミングを検出し、水平同期タイミング信号を出力す
る。また一方、フィールド情報検出回路20は、水平同
期検出回路13より出力された水平同期タイミング信号
と入力されたディジタル映像信号から、フィールドに関
する情報を検出する。
In FIG. 4, when a digital video signal of BTA standard S-002 is input, a horizontal synchronization detecting circuit 1
In step 3, the EAV and SAV patterns are detected, the timing of horizontal synchronization is detected, and a horizontal synchronization timing signal is output. On the other hand, the field information detection circuit 20 detects information about the field from the horizontal synchronization timing signal output from the horizontal synchronization detection circuit 13 and the input digital video signal.

【0006】BTA規格S−002では、図5(b)に
示すように、映像信号タイミング基準コード内に第1フ
ィールド又は第2フィールドかを示すFビットと、フィ
ールドブランキング期間又はその他の期間かを示すVビ
ットが多重されている。ここでフィールド情報検出回路
20で映像信号タイミング基準コード内のFビットを検
出する場合について記すと、フィールド情報検出回路2
0より出力されるFビットは、同期確立判定回路15に
入力される。同期確立判定回路15にFビットが入力さ
れると、Fビットの0(第1フィールド期間)と1(第
2フィールド期間)の変化点を検出し、映像フレームの
確立を判定し、フレーム同期が確立されると同期フレー
ム同期信号を出力する。
In the BTA standard S-002, as shown in FIG. 5 (b), an F bit indicating whether the field is a first field or a second field in a video signal timing reference code, and a field blanking period or another period. Are multiplexed. Here, the case where the field information detection circuit 20 detects the F bit in the video signal timing reference code will be described.
The F bit output from 0 is input to the synchronization establishment determination circuit 15. When the F bit is input to the synchronization establishment determining circuit 15, a change point between 0 (first field period) and 1 (second field period) of the F bit is detected, and the establishment of a video frame is determined. When established, it outputs a synchronization frame synchronization signal.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、入力されるディジタル映像信号が変化した
場合(映像信号の同期を新たに確立しなければならない
場合)Fビットの0から1への変化点は1フレームに1
度しかないため、新たに入力されたディジタル映像信号
のフレーム同期を確立するためには、1フレーム以上の
時間がかかってしまう。
However, in the above conventional configuration, when the input digital video signal changes (when synchronization of the video signal must be newly established), the F bit changes from 0 to 1. 1 point per frame
Therefore, it takes one or more frames to establish frame synchronization of a newly input digital video signal.

【0008】また、入力されるディジタル映像信号のF
ビットが誤って入力された場合、誤って同期を検出し、
次に正確なFビットが入力されるまで、即ち正確なFビ
ットの変化点が入力されるまで同期が確立できない。
Further, F of the input digital video signal
If a bit is entered incorrectly, it will detect synchronization incorrectly,
Next, synchronization cannot be established until an accurate F bit is input, that is, until a correct F bit change point is input.

【0009】本発明は上記の課題を鑑みてなされたもの
で、早期に、正確なディジタル映像信号のフレーム同期
を確立することのできるディジタル映像送信装置及びデ
ィジタル映像受信装置を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above problems, and provides a digital video transmitting apparatus and a digital video receiving apparatus capable of establishing accurate frame synchronization of a digital video signal at an early stage.

【0010】[0010]

【課題を解決するための手段】上記目的を達するた
め、本発明のディジタル映像送信装置では、送信する前
記HDTVのディジタル映像信号は、BTA(放送技術
開発評議会)S−002規格の輝度信号及び色差信号で
あって、輝度信号と、2つの色差信号を時間的に多重化
した信号とをそれぞれ同じタイミングで入力する入力回
路と、入力回路に同じタイミングで入力された輝度信号
及び2つの色差信号を時間的に多重化した信号それぞれ
のライン毎に存在する水平ブランキング期間に、ライン
ナンバーを多重するラインナンバー多重回路とを具備す
る構成である。
Means for Solving the Problems] In order to forming the object reaches, in a digital video transmission apparatus of the present invention, before transmitting
The HDTV digital video signal is a BTA (broadcast technology)
Development Council) Luminance signal and color difference signal of S-002 standard
Time multiplexing of the luminance signal and the two color difference signals
Input signal to input the
And the luminance signal input to the input circuit at the same timing
And a signal obtained by temporally multiplexing two color difference signals
During the horizontal blanking period that exists for each line,
Line number multiplexing circuit for multiplexing numbers
Configuration.

【0011】又、本発明のディジタル映像送信装置で
は、送信する前記HDTVのディジタル映像信号は、B
TA(放送技術開発評議会)S−002規格の原色信号
であって、複数の原色信号をそれぞれ同じタイミングで
入力する入力回路と、入力回路に同じタイミングで入力
された複数の原色信号それぞれのライン毎に存在する水
平ブランキング期間に、ラインナンバーを多重するライ
ンナンバー多重回路とを具備する構成である。
Further, in the digital video transmitting apparatus of the present invention,
Means that the HDTV digital video signal to be transmitted is B
Primary color signal of TA (Broadcasting Technology Development Council) S-002 standard
So that a plurality of primary color signals are
Input to the input circuit and the input circuit at the same timing
Water that exists for each line of the multiple primary color signals
Lines that multiplex line numbers during the flat blanking period
And a number multiplexing circuit.

【0012】[0012]

【0013】[0013]

【作用】発明は上記した構成により、BTA(放送技
術開発評議会)S−002規格の輝度信号と、BTA
(放送技術開発評議会)S−002規格の2つの前記色
差信号を時間的に多重化した信号とをそれぞれ同じタイ
ミングで入力し、同じタイミングで入力された前記輝度
信号及び2つの色差信号を時間的に多重化した信号それ
ぞれのライン毎に存在する水平ブランキング期間にライ
ンナンバーを多重(付加)し送信する。
According to the present invention, a BTA (broadcasting technology)
Technical Development Council) Luminance signal of S-002 standard and BTA
(Broadcasting Technology Development Council) The two colors of the S-002 standard
The difference signal and the time-multiplexed signal are
Input at the same timing
A signal obtained by temporally multiplexing a signal and two color difference signals
A line number is multiplexed (added) and transmitted during a horizontal blanking period existing for each line.

【0014】又、本発明は、BTA(放送技術開発評議
会)S−002規格の複数の原色信号をそれぞれ同じタ
イミングで入力し、同じタイミングで入力された複数の
原色信号それぞれのライン毎に存在する水平ブランキン
グ期間に、ラインナンバーを多重し(付加)送信する。
Further , the present invention relates to a BTA (Broadcasting Technology Development Council).
) A plurality of primary color signals of the S-002 standard
Input at the same time,
Horizontal blanking that exists for each line of primary color signal
During the logging period, the line number is multiplexed (added) and transmitted.

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】[0018]

【実施例】(実施例1)本発明の実施例におけるディジ
タル映像送信装置及びディジタル映像受信装置につい
て、図1を参照しつつ説明する。図1は本発明の第1の
実施例におけるディジタル映像送信装置及びディジタル
映像受信装置の構成を示すブロック図である。図1に示
す構成要素として、11は入力端子、12はラインナン
バー多重回路、13は水平同期検出回路、14はライン
ナンバー検出回路、15は同期確立判定回路である。
(Embodiment 1) A digital video transmitting apparatus and a digital video receiving apparatus according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of a digital video transmitting device and a digital video receiving device according to a first embodiment of the present invention. As components shown in FIG. 1, 11 is an input terminal, 12 is a line number multiplexing circuit, 13 is a horizontal synchronization detection circuit, 14 is a line number detection circuit, and 15 is a synchronization establishment determination circuit.

【0019】入力端子11から入力される信号は、BT
A規格S−002のHDTVのディジタル映像信号とす
る。送信部(送信装置)において、ラインナンバー多重
回路12は、入力されたディジタルの映像信号の全ての
水平ブランキング期間(ディジタルラインブランキング
期間、EAVとSAVとの間)に入力されたディジタル
映像信号のラインナンバーを多重し送信する。
The signal input from the input terminal 11 is BT
It is assumed to be an HDTV digital video signal of A-standard S-002. In the transmitting section (transmitting device), the line number multiplexing circuit 12 converts the digital video signal input during all horizontal blanking periods (digital line blanking period, between EAV and SAV) of the input digital video signal. And multiplex the line numbers.

【0020】受信部(受信装置)においてラインナンバ
ーが付加されたディジタル映像信号が入力されると、水
平同期検出回路13は、ディジタル映像信号のEAVの
パターンを検出し、水平同期タイミング信号を出力す
る。一方、ラインナンバー検出回路14は、水平同期検
出回路13より出力された水平同期タイミング信号を受
け、入力されたディジタル映像信号より送信部で付加さ
れたラインナンバーを検出する。同期確立判定回路15
は、ラインナンバー検出回路14より出力されたライン
ナンバーの値よりフレーム同期を確立しフレーム同期信
号を出力する。
When a digital video signal to which a line number is added is input to a receiving unit (receiving device), a horizontal synchronization detection circuit 13 detects an EAV pattern of the digital video signal and outputs a horizontal synchronization timing signal. . On the other hand, the line number detection circuit 14 receives the horizontal synchronization timing signal output from the horizontal synchronization detection circuit 13 and detects the line number added by the transmission unit from the input digital video signal. Synchronization establishment judgment circuit 15
Establishes frame synchronization based on the line number value output from the line number detection circuit 14 and outputs a frame synchronization signal.

【0021】以上のように本実施例によれば、検出され
たラインナンバーよりフレーム同期の確立の判定を行
い、フレーム同期が確立された場合、フレーム同期信号
を出力するので、これにより入力されるディジタル映像
信号が変化した場合、早期にフレーム同期を確立するこ
とができる。
As described above, according to the present embodiment, the establishment of frame synchronization is determined based on the detected line number, and when the frame synchronization is established, a frame synchronization signal is output. When the digital video signal changes, frame synchronization can be established early.

【0022】(実施例2)次に、本発明の第2の実施例
におけるディジタル映像送信装置及びディジタル映像受
信装置について、図2を参照しつつ説明する。図2は本
実施例のディジタル映像送信装置及びディジタル映像受
信装置の構成を示すブロック図である。図2に示す構成
要素として、11は入力端子、12はラインナンバー多
重回路、13は水平同期検出回路、14はラインナンバ
ー検出回路、20はフィールド情報検出回路、21は同
期確立判定回路である。
(Embodiment 2) Next, a digital video transmitting apparatus and a digital video receiving apparatus according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a block diagram showing a configuration of the digital video transmitting device and the digital video receiving device of the present embodiment. 2, 11 is an input terminal, 12 is a line number multiplexing circuit, 13 is a horizontal synchronization detection circuit, 14 is a line number detection circuit, 20 is a field information detection circuit, and 21 is a synchronization establishment determination circuit.

【0023】図2において、入力端子11から入力され
る信号は、BTA規格S−002のHDTVのディジタ
ル映像信号とする。送信部(送信装置)において、ライ
ンナンバー多重回路12は、入力されたディジタルの映
像信号の全ての水平ブランキング期間(ディジタルライ
ンブランキング期間、EAVとSAVとの間)に入力さ
れたディジタル映像信号のラインナンバーを多重し送信
する。
In FIG. 2, a signal input from an input terminal 11 is a digital video signal of HDTV of BTA standard S-002. In the transmitting section (transmitting device), the line number multiplexing circuit 12 converts the digital video signal input during all horizontal blanking periods (digital line blanking period, between EAV and SAV) of the input digital video signal. And multiplex the line numbers.

【0024】受信部(受信装置)においてラインナンバ
ーが付加されたディジタル映像信号が入力されると、水
平同期検出回路13は、ディジタル映像信号のEAVの
パターンを検出し水平同期タイミング信号を出力する。
一方ラインナンバー検出回路14は、水平同期検出回路
13より出力された水平同期タイミング信号を受け、入
力されたディジタル映像信号より送信部で付加されたラ
インナンバーを検出する。
When a digital video signal to which a line number is added is input to the receiving section (receiving apparatus), the horizontal synchronization detecting circuit 13 detects an EAV pattern of the digital video signal and outputs a horizontal synchronization timing signal.
On the other hand, the line number detection circuit 14 receives the horizontal synchronization timing signal output from the horizontal synchronization detection circuit 13, and detects the line number added by the transmission unit from the input digital video signal.

【0025】フィールド情報検出回路20は、水平同期
検出回路13より出力された水平同期タイミング信号を
受け、入力されたディジタル映像信号のFビット(0の
とき第1フィールド、1のとき第2フィールドを示す)
を検出する。同期確立判定回路21は、ラインナンバー
検出回路14より検出し、出力されたラインナンバー
と、フィールド情報検出回路20より検出され出力され
たFビットとを比較し、検出されたラインナンバーの値
が正確かを判断し、フレーム同期の確立を判定してフレ
ーム同期信号を出力する。
The field information detecting circuit 20 receives the horizontal synchronizing timing signal output from the horizontal synchronizing detecting circuit 13 and converts the F bit of the input digital video signal (first field when 0, second field when 1; Show)
Is detected. The synchronization establishment determination circuit 21 compares the line number detected and output by the line number detection circuit 14 with the F bit detected and output by the field information detection circuit 20, and the value of the detected line number is accurately determined. It determines whether frame synchronization has been established and outputs a frame synchronization signal.

【0026】以上のように本実施例によれば、受信部で
は、送信部で付加されたラインナンバーと、映像信号の
フィールド情報を検出し、検出されたラインナンバーと
フィールド情報によりフレーム同期を確立するので、よ
り正確にフレーム同期を確立することができる。
As described above, according to the present embodiment, the receiving unit detects the line number added by the transmitting unit and the field information of the video signal, and establishes frame synchronization based on the detected line number and the field information. Therefore, frame synchronization can be more accurately established.

【0027】(実施例3)次に、本発明の第3の実施例
におけるディジタル映像送信装置及びディジタル映像受
信装置について、図3を参照しつつ説明する。図3は本
実施例のディジタル映像送信装置及びディジタル映像受
信装置の構成を示すブロック図である。図3に示す構成
要素として、31と32は入力端子、12はラインナン
バー多重回路、13は水平同期検出回路、33は第1の
ラインナンバー検出回路、34は第2のラインナンバー
検出回路、22は同期確立判定回路である。
(Embodiment 3) Next, a digital video transmitting apparatus and a digital video receiving apparatus according to a third embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing a configuration of the digital video transmitting device and the digital video receiving device of the present embodiment. As components shown in FIG. 3, 31 and 32 are input terminals, 12 is a line number multiplexing circuit, 13 is a horizontal synchronization detecting circuit, 33 is a first line number detecting circuit, 34 is a second line number detecting circuit, 22 Is a synchronization establishment determination circuit.

【0028】図3において、入力端子31から入力され
る信号は、BTA規格S−002のHDTVのディジタ
ル映像信号の輝度信号Y、入力端子32から入力される
信号は、BTA規格S−002のHDTVのディジタル
映像信号の2つの色差信号を時間的に多重化したPb/
Pr信号とする。
In FIG. 3, a signal input from an input terminal 31 is a luminance signal Y of an HDTV digital video signal of BTA standard S-002, and a signal input from an input terminal 32 is an HDTV digital signal of BTA standard S-002. Pb / which is obtained by temporally multiplexing two color difference signals of the digital video signal of
Let it be a Pr signal.

【0029】まず、送信部(送信装置)において、入力
端子31及び入力端子32には同じタイミングで輝度信
号Yと2つの色差信号を時間的に多重化したPb/Pr
信号が入力される。ラインナンバー多重回路12は、入
力されたディジタルの映像信号の輝度信号Yと2つの色
差信号を時間的に多重化したPb/Pr信号のそれぞれ
の全ての水平ブランキング期間(ディジタルラインブラ
ンキング期間、EAVとSAVとの間)に入力されたデ
ィジタル映像信号のラインナンバーを多重し送信する。
First, in the transmitting section (transmitting apparatus), the input terminal 31 and the input terminal 32 are Pb / Pr obtained by temporally multiplexing the luminance signal Y and two color difference signals at the same timing.
A signal is input. The line number multiplexing circuit 12 performs all horizontal blanking periods (digital line blanking periods, Pb / Pr signals) obtained by temporally multiplexing the luminance signal Y of the input digital video signal and the two color difference signals. (Between EAV and SAV) and multiplexes the line numbers of the input digital video signals and transmits them.

【0030】次に、受信部(受信装置)において、ディ
ジタル映像信号のラインナンバーが付加されたディジタ
ル映像信号の輝度信号Yと2つの色差信号を時間的に多
重化したPb/Pr信号が入力されると、水平同期検出
回路13は、輝度信号YのEAVのパターンを検出し水
平同期タイミング信号を出力する。また、第1のライン
ナンバー検出回路33は、水平同期検出回路13より出
力された水平同期タイミング信号を受け、入力された輝
度信号Yより送信部で付加されたラインナンバーを検出
し出力する。
Next, a Pb / Pr signal obtained by temporally multiplexing a luminance signal Y of a digital video signal to which a line number of the digital video signal is added and two color difference signals is input to a receiving unit (receiving device). Then, the horizontal synchronization detecting circuit 13 detects the EAV pattern of the luminance signal Y and outputs a horizontal synchronization timing signal. Further, the first line number detection circuit 33 receives the horizontal synchronization timing signal output from the horizontal synchronization detection circuit 13 and detects and outputs the line number added by the transmission unit from the input luminance signal Y.

【0031】また、第2のラインナンバー検出回路34
は、水平同期検出回路13より出力された水平同期タイ
ミング信号を受け、入力されたディジタル映像信号の2
つの色差信号を時間的に多重化したPb/Pr信号より
送信部で付加されたラインナンバーを検出し出力する。
同期確立判定回路22は、第1のラインナンバー検出回
路33と第2のラインナンバー検出回路34で輝度信号
Yと2つの色差信号を時間的に多重化したPb/Pr信
号より検出され出力されたラインナンバーの値を比較
し、検出された値が正確かを判断し、フレーム同期の確
立を判定しフレーム同期信号を出力する。
The second line number detecting circuit 34
Receives the horizontal synchronization timing signal output from the horizontal synchronization detection circuit 13 and
A transmission unit detects and outputs a line number added from a Pb / Pr signal obtained by temporally multiplexing two color difference signals.
The synchronization establishment determination circuit 22 is detected and output from the Pb / Pr signal obtained by temporally multiplexing the luminance signal Y and two color difference signals by the first line number detection circuit 33 and the second line number detection circuit 34. The values of the line numbers are compared, it is determined whether the detected value is correct, the establishment of frame synchronization is determined, and a frame synchronization signal is output.

【0032】以上のように本実施例によれば、受信部で
は送信部で複数のチャンネルに付加されたラインナンバ
ーをそれぞれ検出し、複数のチャンネルから検出された
ラインナンバーによりフレーム同期を確立するので、早
期に、正確なディジタル映像信号のフレーム同期を確立
することができる。
As described above, according to this embodiment, the receiving unit detects the line numbers added to the plurality of channels by the transmitting unit, and establishes the frame synchronization by the line numbers detected from the plurality of channels. Thus, accurate frame synchronization of a digital video signal can be established early.

【0033】なお、以上の説明では、BTA規格S−0
02のHDTVのディジタル映像信号の輝度信号Yと、
2つの色差信号を時間的に多重化したPb/Pr信号と
したが、BTA規格S−002のHDTVのディジタル
映像信号の原色信号G、B、Rの場合でも応用すること
ができる。
In the above description, the BTA standard S-0
02, a luminance signal Y of an HDTV digital video signal;
Although a Pb / Pr signal obtained by temporally multiplexing two color difference signals is used, the present invention can be applied to the case of primary color signals G, B, and R of an HDTV digital video signal of BTA standard S-002.

【0034】[0034]

【発明の効果】以上のように発明によれば、同時に入
力される複数チャンネルの映像信号それぞれに対して、
ライン毎にラインナンバーを付加して送信するため、前
記複数チャンネルの映像信号を受信する受信装置では、
複数チャンネルの映像信号のラインナンバーを利用した
フレーム同期の確立を可能とし、早期にかつ正確なHD
TVのディジタル映像信号のフレーム同期を確立するこ
とができる。
As described above, according to the present invention, simultaneous input
For each of the input multi-channel video signals,
To add a line number for each line and send it,
In a receiving device that receives video signals of multiple channels,
Using line numbers of video signals of multiple channels
Enables early and accurate HD by enabling frame synchronization
The frame synchronization of the digital video signal of the TV can be established.

【0035】[0035]

【0036】[0036]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例におけるディジタル映像送信
装置とディジタル映像受信装置を示すブロック図
FIG. 1 is a block diagram showing a digital video transmitting device and a digital video receiving device according to an embodiment of the present invention.

【図2】本発明の一実施例におけるディジタル映像送信
装置とディジタル映像受信装置を示すブロック図
FIG. 2 is a block diagram showing a digital video transmitting apparatus and a digital video receiving apparatus according to one embodiment of the present invention.

【図3】本発明の一実施例におけるディジタル映像送信
装置とディジタル映像受信装置を示すブロック図
FIG. 3 is a block diagram showing a digital video transmitting apparatus and a digital video receiving apparatus according to one embodiment of the present invention.

【図4】従来例のディジタル映像受信装置を示すブロッ
ク図
FIG. 4 is a block diagram showing a conventional digital video receiver.

【図5】(a)はBTA規格S−002のHDTVディ
ジタル映像信号とHDTVアナログ映像信号とのタイミ
ング関係を示す図 (b)はBTA規格S−002のHDTVディジタル映
像信号における映像タイミング基準コードを示す図
5A is a diagram showing a timing relationship between an HDTV digital video signal of the BTA standard S-002 and an HDTV analog video signal. FIG. 5B is a diagram showing a video timing reference code in the HDTV digital video signal of the BTA standard S-002. Diagram shown

【符号の説明】[Explanation of symbols]

11、31、32 入力端子 12 ラインナンバー多重回路 13 水平同期検出回路 14 ラインナンバー検出回路 15 同期確立判定回路 20 フィールド情報検出回路 21 同期確立判定回路 22 同期確立判定回路 33 第1のラインナンバー検出回路 34 第2のラインナンバー検出回路 11, 31, 32 Input terminal 12 Line number multiplexing circuit 13 Horizontal synchronization detection circuit 14 Line number detection circuit 15 Synchronization establishment judgment circuit 20 Field information detection circuit 21 Synchronization establishment judgment circuit 22 Synchronization establishment judgment circuit 33 First line number detection circuit 34 Second Line Number Detection Circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 7/00 - 7/088 H04N 5/04 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 7/ 00-7/088 H04N 5/04

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 HDTVのディジタル映像信号を送信す
るディジタル映像送信装置であって、 前記HDTVのディジタル映像信号は、BTA(放送技
術開発評議会)S−002規格の輝度信号及び色差信号
であって、 前記輝度信号と、2つの前記色差信号を時間的に多重化
した信号とをそれぞれ同じタイミングで入力する入力回
路と、 前記入力回路に同じタイミングで入力された前記輝度信
号及び2つの前記色差信号を時間的に多重化した信号そ
れぞれの映像ライン毎に存在する全ての水平ブランキン
グ期間に、ラインナンバーを多重するラインナンバー多
重回路とを具備することを特徴とするディジタル映像送
信装置。
1. An HDTV digital video signal is transmitted.
A digital video transmitting apparatus, wherein the HDTV digital video signal is
Technical Development Council) Luminance signal and color difference signal of S-002 standard
A is, the luminance signal and the temporally multiplex two of said color difference signals
Input signal to input the
And the luminance signal input to the input circuit at the same timing.
Signal and a signal obtained by temporally multiplexing the two color difference signals.
All horizontal blankins that exist for each video line
Multiple line numbers during the
Digital video transmission characterized by having a double circuit
Communication device.
【請求項2】 HDTVのディジタル映像信号を送信す
るディジタル映像送信装置であって、 前記HDTVのディジタル映像信号は、BTA(放送技
術開発評議会)S−002規格の原色信号であって、 複数の前記原色信号をそれぞれ同じタイミングで入力す
る入力回路と、 前記入力回路に同じタイミングで入力された複数の前記
原色信号それぞれの映像ライン毎に存在する全ての水平
ブランキング期間に、ラインナンバーを多重するライン
ナンバー多重回路とを具備することを特徴とするディジ
タル映像送信装置。
2. An HDTV digital video signal is transmitted.
A digital video transmitting apparatus, wherein the HDTV digital video signal is
(Technical Development Council) A plurality of primary color signals which are S-002 standard primary color signals are input at the same timing.
Input circuit, and a plurality of the input circuit input to the input circuit at the same timing
All horizontal lines that exist for each video line of each primary color signal
Lines that multiplex line numbers during the blanking period
A digit multiplexing circuit.
Tal video transmission device.
JP20757593A 1993-07-14 1993-08-23 Digital video transmitter Expired - Lifetime JP3284680B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20757593A JP3284680B2 (en) 1993-08-23 1993-08-23 Digital video transmitter
CA002127942A CA2127942C (en) 1993-07-14 1994-07-13 Video-data transmitter, video-data receiver, and video-data transceiver
US08/273,132 US5583574A (en) 1993-07-14 1994-07-14 Video-data transmitter, video-data receiver, and video-data transceiver for connecting parallel video-data into serial video-data and vice versa

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20757593A JP3284680B2 (en) 1993-08-23 1993-08-23 Digital video transmitter

Publications (2)

Publication Number Publication Date
JPH0767084A JPH0767084A (en) 1995-03-10
JP3284680B2 true JP3284680B2 (en) 2002-05-20

Family

ID=16542029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20757593A Expired - Lifetime JP3284680B2 (en) 1993-07-14 1993-08-23 Digital video transmitter

Country Status (1)

Country Link
JP (1) JP3284680B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102766665B1 (en) * 2020-08-04 2025-02-14 삼성디스플레이 주식회사 Data transmitting circuit and display apparatus having the same

Also Published As

Publication number Publication date
JPH0767084A (en) 1995-03-10

Similar Documents

Publication Publication Date Title
EP0641131B1 (en) Method and apparatus for serial transmission and/or reception of multiplexed signals
US4134127A (en) Color television signal including auxiliary information
KR100343764B1 (en) Color-difference signal conversion circuit
US5410360A (en) Timing control for injecting a burst and data into a video signal
US6141042A (en) Method and apparatus for measuring quality of a video transmission
US3902007A (en) Audio and video plural source time division multiplex for an educational tv system
US6323787B1 (en) Data transmission method and device
US3725571A (en) Multiplex video transmission system
US4333108A (en) Apparatus and method for transmitting a pulse width modulated audio signal on a video signal
US3898376A (en) Still picture broadcasting receiver
JPS6143895A (en) Method and device for synchronizing telephone exchanger
CA1257379A (en) Television receiver with selectable video input signals
KR930004827B1 (en) Still image video telephone transmission system
US3423520A (en) Time division multiplexing of audio and video signals
JP3284680B2 (en) Digital video transmitter
JPS58501103A (en) Color television system
FI88094B (en) MAC-SIGNALFORM MED ALTERNERANDE DC-NIVAO- OCH TAKTSTYRNINGSSIGNALER
US5729578A (en) Data receiver for rearranging the frame pattern of data received
JP2000175203A (en) Image signal compounding and separating system
JPH0379918B2 (en)
GB2149608A (en) Digital picture signal transmission
JPH02107083A (en) Method and apparatus for generating television supplement signal
KR100209963B1 (en) ATC implementation device using VIRS of NTSC television
JP2523859Y2 (en) A / D converter
JPS6151831B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120308

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130308

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130308

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140308

Year of fee payment: 12

EXPY Cancellation because of completion of term