JP3288056B2 - Image storage device - Google Patents
Image storage deviceInfo
- Publication number
- JP3288056B2 JP3288056B2 JP09448791A JP9448791A JP3288056B2 JP 3288056 B2 JP3288056 B2 JP 3288056B2 JP 09448791 A JP09448791 A JP 09448791A JP 9448791 A JP9448791 A JP 9448791A JP 3288056 B2 JP3288056 B2 JP 3288056B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- moving image
- write
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Input (AREA)
- Television Signal Processing For Recording (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、画像記憶装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image storage device.
【0002】[0002]
【従来の技術】記憶領域の終端アドレスを当該記憶領域
の先頭アドレスにつなぐことにより、記憶領域に循環的
にデータを記憶するメモリ又はそのアドレス制御は、所
謂リング・メモリとして周知であり、このようなリング
・メモリに画像信号を記憶する画像記憶装置は、既に知
られている。2. Description of the Related Art A memory for cyclically storing data in a storage area by connecting an end address of the storage area to a start address of the storage area or its address control is well known as a so-called ring memory. Image storage devices for storing image signals in a simple ring memory are already known.
【0003】[0003]
【発明が解決しようとする課題】リング・メモリでは、
そのアドレス制御上、先に記憶されている情報を、次の
情報の書き込みから保護することはできない。例えば、
動画像を記憶する場合、前に記憶された画像は次の画像
により消失してしまい、時間的に非連続の画像を得るこ
とはできなかった。SUMMARY OF THE INVENTION In a ring memory,
Due to the address control, the information stored earlier cannot be protected from writing the next information. For example,
When a moving image is stored, a previously stored image is lost by the next image, and a temporally discontinuous image cannot be obtained.
【0004】本発明は、このような課題を解決する画像
記憶装置を提示することを目的とする。[0004] An object of the present invention is to provide an image storage device that solves such a problem.
【0005】[0005]
【課題を解決するための手段】本発明に係る画像記憶装
置は、動画像信号を入力する入力手段と、前記入力手段
より入力された動画像信号を記憶するメモリと、前記メ
モリにおける前記動画像信号の書き込みアドレスを循環
的に指定して前記メモリに前記動画像信号を書き込む書
き込み制御手段と、前記書き込み制御手段による前記メ
モリの一部の領域に対する前記動画像信号の書き込みを
禁止する禁止手段とを備え、前記書き込み制御手段は、
前記書き込みアドレスが前記禁止手段により書き込みが
禁止された前記一部の領域に到達した場合、前記一部の
領域のアドレスをスキップし、前記一部の領域のアドレ
スの前後のアドレスにわたって連続して前記動画像信号
を書き込むことを特徴とする。According to the present invention, there is provided an image storage device, comprising: input means for inputting a moving image signal; a memory for storing the moving image signal input from the input means; and the moving image in the memory. Write control means for writing the moving image signal to the memory by cyclically specifying a write address of a signal; prohibiting means for prohibiting writing of the moving image signal to a partial area of the memory by the write control means; Wherein the writing control means comprises:
The write address is not written by the prohibiting means.
When reaching the forbidden the part of regions, characterized in that skipping an address of the part of the region, writing the moving image signal continuously over before and after the address of the address of the portion of the region And
【0006】[0006]
【作用】上記手段により、上記メモリに先に記憶された
画像を保存しつつ、他の記憶領域に後続の画像を記憶さ
せることができる。これにより、動画像から、非連続の
画像を取り出せる。According to the above-mentioned means, while the image previously stored in the memory is stored, the subsequent image can be stored in another storage area. Thereby, a discontinuous image can be extracted from the moving image.
【0007】[0007]
【実施例】以下、図面を参照して本発明の実施例を説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0008】図1は、ビデオ・カメラの出力処理に適用
した本発明の一実施例の構成ブロック図を示す。10は
ビデオ・カメラ、12はビデオ・カメラ10から出力さ
れるビデオ信号をディジタル化するA/D変換器、14
はA/D変換器12から出力されるディジタル・ビデオ
信号を記憶するマルチポート・ランダム・アクセス・メ
モリである。本実施例では、メモリ14は数秒乃至数十
秒のビデオ信号を記憶できる記憶容量を具備する。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention applied to output processing of a video camera. 10 is a video camera, 12 is an A / D converter for digitizing a video signal output from the video camera 10, 14
Is a multiport random access memory for storing a digital video signal output from the A / D converter 12. In this embodiment, the memory 14 has a storage capacity capable of storing a video signal for several seconds to several tens of seconds.
【0009】16はビデオ・カメラ10から出力される
ビデオ信号に重畳される同期信号に応じて、メモリ14
の書き込みアドレスを発生する書き込みアドレス・カウ
ンタ、18はメモリ14の読み出しアドレスを発生する
読み出しアドレス・カウンタ、20はメモリ14から読
み出されたビデオ・データをアナログ信号に変換するD
/A変換器、22は出力端子である。Reference numeral 16 denotes a memory 14 according to a synchronizing signal superimposed on a video signal output from the video camera 10.
, A read address counter 18 for generating a read address of the memory 14, and 20 a D for converting video data read from the memory 14 into an analog signal.
The / A converter 22 is an output terminal.
【0010】また、24は、メモリ14の登録された書
き込み禁止領域に従い、書き込みアドレス・カウンタ1
6及び読み出しアドレス・カウンタ18を制御するメモ
リ管理回路である。ユーザはメモリ管理回路24に、メ
モリ14の書き込み禁止領域、即ち保存すべき任意枚数
の画像を設定登録する。Reference numeral 24 denotes a write address counter 1 according to a registered write-protected area of the memory 14.
6 and a memory management circuit for controlling the read address counter 18. The user sets and registers a write-protected area of the memory 14, that is, an arbitrary number of images to be stored, in the memory management circuit 24.
【0011】次に、動作を説明する。ビデオ・カメラ1
0から出力されるビデオ信号はA/D変換器12により
ディジタル化され、書き込みアドレス・カウンタ16の
示すアドレスに書き込まれる。書き込みアドレス・カウ
ンタ16のアドレスは、ビデオ信号に重畳される同期信
号によりインクリメントする。書き込みアドレス・カウ
ンタ16は、メモリ14の終端アドレスに達した次に
は、メモリ14の始端アドレスになる。これにより、メ
モリ14はリング・メモリとして動作する。図2に、メ
モリ14の書き込みアドレスを模式的に示す。書き込み
位置は角速度ωで回転するベクトルWとして表わされて
いる。Next, the operation will be described. Video camera 1
The video signal output from 0 is digitized by the A / D converter 12 and written to the address indicated by the write address counter 16. The address of the write address counter 16 is incremented by a synchronization signal superimposed on the video signal. After reaching the end address of the memory 14, the write address counter 16 becomes the start address of the memory 14. Thereby, the memory 14 operates as a ring memory. FIG. 2 schematically shows the write address of the memory 14. The writing position is represented as a vector W rotating at an angular velocity ω.
【0012】撮影中に保存したいシーンがあり、これが
メモリ14に書き込まれたら、直ちにメモリ管理回路2
4に書き込み禁止を指示する。この際、メモリ14の任
意の記憶位置で任意のサイズを登録できる。There is a scene to be saved during shooting, and when this is written to the memory 14, the memory management circuit 2
4 is instructed to prohibit writing. At this time, an arbitrary size can be registered at an arbitrary storage position of the memory 14.
【0013】登録完了後、撮影を再開する。書き込みア
ドレス・カウンタ16は、メモリ管理回路24に登録さ
れた記憶領域については、書き込みアドレスをスキップ
する。例えば、図3に示すa−bの範囲を書き込み禁止
したとすると、書き込みベクトルWは、a点に到達した
ら、a−b間の領域をスキップして、次にb点にデータ
を書き込む。これにより、a−b間の領域に記憶される
ビデオ・データが保存される。After the registration is completed, photographing is restarted. The write address counter 16 skips the write address for the storage area registered in the memory management circuit 24. For example, assuming that writing is prohibited in the range ab shown in FIG. 3, when the write vector W reaches the point a, it skips the area between a and b and then writes data to the point b. Thereby, the video data stored in the area between a and b is preserved.
【0014】次に、n倍速ビデオ信号の処理に適用した
別の実施例を説明する。図4はその構成ブロック図を示
す。図1と同じ構成要素には同じ符号を付してある。3
0は標準テレビジョン信号のn倍のフィールド周波数で
の撮影が可能なビデオ・カメラであり、その出力ビデオ
信号は、A/D変換器12、書き込みアドレス・カウン
タ16及びメモリ管理回路24により、図1の場合と同
様に、メモリ14に書き込まれる。スロー再生制御回路
32は、読み出しアドレス・カウンタ34を制御して、
任意のスピードでメモリ14からデータを読み出し、読
み出されたデータを、D/A変換及び方式変換回路36
により標準テレビジョン信号に変換する。これにより、
任意のスロー・ビデオ信号が出力端子38から出力され
る。Next, another embodiment applied to the processing of an n-times speed video signal will be described. FIG. 4 shows a block diagram of the configuration. The same components as those in FIG. 1 are denoted by the same reference numerals. 3
Reference numeral 0 denotes a video camera capable of shooting at a field frequency n times the standard television signal. The output video signal is output from an A / D converter 12, a write address counter 16, and a memory management circuit 24 as shown in FIG. As in the case of 1, the data is written to the memory 14. The slow reproduction control circuit 32 controls the read address counter 34 to
Data is read from the memory 14 at an arbitrary speed, and the read data is converted into a D / A conversion and format conversion circuit
To a standard television signal. This allows
An arbitrary slow video signal is output from the output terminal 38.
【0015】[0015]
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、動画像から非連続な画像を取り出
せる。As can be easily understood from the above description, according to the present invention, a discontinuous image can be extracted from a moving image.
【図1】 本発明の一実施例の構成ブロック図である。FIG. 1 is a configuration block diagram of an embodiment of the present invention.
【図2】 メモリ14の動作説明図である。FIG. 2 is an operation explanatory diagram of a memory 14;
【図3】 メモリ14に書き込み禁止領域を設けた場合
の動作説明図である。FIG. 3 is an explanatory diagram of an operation when a write-protected area is provided in a memory 14.
【図4】 別の実施例の構成ブロック図である。FIG. 4 is a configuration block diagram of another embodiment.
10:ビデオ・カメラ 12:A/D変換器 14:マ
ルチポート・ランダム・アクセス・メモリ 16:書き
込みアドレス・カウンタ 18:読み出しアドレス・カ
ウンタ 20:D/A変換器 22:出力端子 30:
ビデオ・カメラ32:スロー再生制御回路 34:読み
出しアドレス・カウンタ 36:D/A及び方式変換回
路 38:出力端子10: Video camera 12: A / D converter 14: Multi-port random access memory 16: Write address counter 18: Read address counter 20: D / A converter 22: Output terminal 30:
Video camera 32: Slow playback control circuit 34: Read address counter 36: D / A and format conversion circuit 38: Output terminal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/907 H04N 5/92 G06F 12/02 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04N 5/907 H04N 5/92 G06F 12/02
Claims (1)
リと、 前記メモリにおける前記動画像信号の書き込みアドレス
を循環的に指定して前記メモリに前記動画像信号を書き
込む書き込み制御手段と、 前記書き込み制御手段による前記メモリの一部の領域に
対する前記動画像信号の書き込みを禁止する禁止手段と
を備え、 前記書き込み制御手段は、前記書き込みアドレスが前記
禁止手段により書き込みが禁止された前記一部の領域に
到達した場合、前記一部の領域のアドレスをスキップ
し、前記一部の領域のアドレスの前後のアドレスにわた
って連続して前記動画像信号を書き込むことを特徴とす
る画像記憶装置。An input unit for inputting a moving image signal; a memory for storing the moving image signal input from the input unit; and a memory for cyclically designating a write address of the moving image signal in the memory. and write control means for writing the motion picture signal, and a prohibition means for prohibiting the writing of the moving image signal for some areas of the memory by said write control means, said write control means, the write address is Said
In the part of the area where writing is prohibited by the prohibiting means,
If reached, skipping an address of the part of the region, cotton before and after the address of the address of the portion of the region
Continuously I image storage device and writes the moving picture signal.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09448791A JP3288056B2 (en) | 1991-04-24 | 1991-04-24 | Image storage device |
| DE69223543T DE69223543T2 (en) | 1991-04-24 | 1992-04-23 | Image storage device |
| EP92303654A EP0510968B1 (en) | 1991-04-24 | 1992-04-23 | An image memorizing device |
| US08/274,666 US5523799A (en) | 1991-04-24 | 1994-07-13 | Image storing device including an inhibiting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09448791A JP3288056B2 (en) | 1991-04-24 | 1991-04-24 | Image storage device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04324774A JPH04324774A (en) | 1992-11-13 |
| JP3288056B2 true JP3288056B2 (en) | 2002-06-04 |
Family
ID=14111652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09448791A Expired - Fee Related JP3288056B2 (en) | 1991-04-24 | 1991-04-24 | Image storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288056B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7771313B2 (en) | 2000-09-26 | 2010-08-10 | Ford Global Technologies, Llc | Vehicle trajectory control system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19628187A1 (en) * | 1996-07-12 | 1998-01-15 | Philips Patentverwaltung | Arrangement for recording and playing back video signals |
-
1991
- 1991-04-24 JP JP09448791A patent/JP3288056B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7771313B2 (en) | 2000-09-26 | 2010-08-10 | Ford Global Technologies, Llc | Vehicle trajectory control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04324774A (en) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3288056B2 (en) | Image storage device | |
| KR100210488B1 (en) | Digital Still Camera with Continuous Shooting and Selective Storage Intelligence | |
| JPH0257079A (en) | information processing equipment | |
| JPH0514776A (en) | Camera information storage device | |
| KR0151441B1 (en) | Image Magnification Device of Image Processing System | |
| JP2877523B2 (en) | Video camera with electronic viewfinder | |
| JPS63172577A (en) | Video camera | |
| KR100195112B1 (en) | Digital camcorder having window function | |
| JP3125903B2 (en) | Imaging device | |
| JP3460333B2 (en) | Video signal recording and playback device | |
| KR100189054B1 (en) | Digital Still Camera with Double Exposure | |
| JP2943546B2 (en) | Image storage circuit and video processing device using the same | |
| JP3182176B2 (en) | Camera-integrated video tape recorder | |
| JPH04274677A (en) | Photography equipment | |
| JPS60241379A (en) | Video camera device | |
| JPH071888Y2 (en) | Recording / playback device | |
| JPH06223155A (en) | Image storage system | |
| JP3119378B2 (en) | Image signal processing device | |
| JPH01273488A (en) | Camera incorporated type video tape recorder | |
| JPH053553A (en) | Imaging device | |
| JPH04227168A (en) | Image pickup device | |
| JPH0832856A (en) | Video processor | |
| JPH0290874A (en) | solid state imaging device | |
| JPH04324776A (en) | image storage device | |
| JPH11168690A5 (en) | digital still camera |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |