Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3288301B2 - 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 - Google Patents
[go: Go Back, main page]

JP3288301B2 - 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 - Google Patents

薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板

Info

Publication number
JP3288301B2
JP3288301B2 JP16511298A JP16511298A JP3288301B2 JP 3288301 B2 JP3288301 B2 JP 3288301B2 JP 16511298 A JP16511298 A JP 16511298A JP 16511298 A JP16511298 A JP 16511298A JP 3288301 B2 JP3288301 B2 JP 3288301B2
Authority
JP
Japan
Prior art keywords
thin film
film resistor
resistor
substrate
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16511298A
Other languages
English (en)
Other versions
JPH11354303A (ja
Inventor
明信 渋谷
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16511298A priority Critical patent/JP3288301B2/ja
Priority to US09/326,878 priority patent/US6331811B2/en
Publication of JPH11354303A publication Critical patent/JPH11354303A/ja
Priority to US09/951,666 priority patent/US20020030577A1/en
Application granted granted Critical
Publication of JP3288301B2 publication Critical patent/JP3288301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子技術の分野に
属し、受動素子として動作する薄膜抵抗体、及びその製
造方法、並びに当該薄膜抵抗体を内蔵した配線基板に関
する。
【0002】
【従来の技術】近年、実装基板の小型化の要求が高ま
り、抵抗体を内蔵した基板の報告も増えている。抵抗内
蔵基板の構造は、チップ抵抗部品を内蔵した基板、厚膜
抵抗体(ペースト)を内蔵した基板、薄膜抵抗体を内蔵
した基板に分類される。チップ抵抗部品を内蔵した基板
では小型化に限界があり、厚膜抵抗体を内蔵した基板で
は抵抗値の精度を高くできない問題があった。薄膜抵抗
体を内蔵した基板は、最も小型化に優れており、抵抗値
の精度も比較的高くできる。
【0003】薄膜抵抗体内蔵基板に使用されている抵抗
体については、特開平4-174590号公報等にニクロム合
金、窒化タンタル、ITO(Indium Tin Oxide)、金属
シリサイドが報告されている。しかし、これらの薄膜を
使用した場合、パターニング方法において、ウェットエ
ッチングでは強酸を使用するため基板を劣化させる問題
があり、ドライエッチングでは工程が長くなってしまう
問題があった。また、抵抗体の種類によっては、ウエッ
トエッチング方法においても、抵抗体と電極や配線との
選択エッチングが困難であるという問題があった。
【0004】窒化チタン薄膜は、特開昭63-156341 号公
報に報告されているように、従来から半導体素子のコン
タクトバリアとして使用されている。また、特開平3-27
6755号公報には、半導体素子内でTiNをバリアメタル
及び抵抗として使用する半導体装置の製造方法が報告さ
れている。しかし、この抵抗体は、TiN多結晶薄膜に
関するものであった。また、TiN多結晶薄膜の抵抗値
は、小さいもので20〜25〔μΩ・cm〕、大きいもので13
00〔μΩ・cm〕であることが、それぞれ、J. Vac. Sci.
Technol. A5, p1778 (1987)、半導体集積回路技術シン
ポジウム講演論文集, 28, p97 (1985)に報告されてい
る。このように、TiN多結晶薄膜では、、高抵抗薄膜
を製造するのが困難であるとともに、抵抗温度係数が大
きいという問題があった。
【0005】一方、特開昭61-148732 号公報には、高周
波マグネトロンスパッタリングにより作製したTiN、
TaNなどの金属窒化物であるアモルファス金属化合物
を、感温素子用発熱抵抗体として使用する例が報告され
ている。しかし、この抵抗体は温度による抵抗値変化が
あるため、終端抵抗等の通常の回路用抵抗としては適し
ていなかった。
【0006】窒化チタンの非晶質と結晶とからなる複合
体は、特開平3-6362号公報にステンレス鋼の表面処理層
として、特開平9-209120号公報に硬質基体上の被覆層と
して、特開平9-209121号公報に硬質基体上の被覆層とし
て、特開平3-132006号公報に磁気ヘッド用非磁性薄膜と
して、特開平4-206818号公報に半導体のコンタクトバリ
アとしてそれぞれ開示されている。これらの製造方法
は、それぞれ上記公報の順に、窒素を含有する雰囲気中
でステンレス鋼へTiをイオン注入するもの、カソード
アーク放電を利用したアークイオンプレーティング法で
硬質基体上に形成された窒化チタン被覆層へ、一価の硼
素イオンをイオン注入するもの、カソードアーク放電を
利用したアークイオンプレーティング法で硬質基体上に
形成された窒化チタン被覆層へ、一価の硼素イオンをイ
オン注入するもの、イオンビームスパッタリング後300
〔℃〕以上に熱処理するもの、TiN結晶膜を形成後に
イオン注入するものとして開示されている。このよう
に、窒化チタンの非晶質と結晶とからなる複合体を形成
する工程は、複雑であるという問題があった。
【0007】
【発明が解決しようとする課題】以上説明したように従
来の薄膜抵抗体は、エッチング時に薄膜抵抗体が形成さ
れている基板を劣化させる問題や、薄膜抵抗体形成工程
で時間がかかり過ぎる問題があった。また、多結晶窒化
チタン薄膜を抵抗体として使用する場合は、高抵比抵抗
薄膜を形成するのが困難であるとともに、抵抗温度係数
が大きいという問題があった。さらに、窒化チタンの非
晶質と結晶とからなる複合体を形成する場合は、製造工
程が複雑になるという問題があった。
【0008】
【発明の目的】そこで、本発明の目的は、ウェットエッ
チングで簡単にパターン形成が可能であるとともに、抵
抗温度特性に優れ、しかも製造が容易な薄膜抵抗体、及
びその製造方法、並びに当該薄膜抵抗体を内蔵した配線
基板を提供することにある。
【0009】
【課題を解決するための手段】本発明に係る薄膜抵抗体
は、成膜時に析出させた窒化チタン結晶及びチタン結晶
の少なくとも一方と窒化チタン非晶質との複合体からな
るものである。また、本発明による薄膜抵抗体の製造方
法は、窒素ガスをプロセスガスとして用い、チタンター
ゲットとDCマグネトロンスパッタとで、本発明に係る
薄膜抵抗体を製造するものである。このとき、スパッタ
時の窒素分圧を制御することにより、複合体中の窒素量
を変化させて抵抗値を制御することができる。
【0010】また、前記複合体に占める窒素の原子数
は、全体の1/3 から2/3 であることが好ましい。その理
由は、1/3 以下となると、Ti結晶の析出量が多くな
り、抵抗温度係数が大きくなってしまう問題が生じ、2/
3 以上となるとアモルファス相が不安定となり、抵抗値
の経時変化を起こす問題が生じるからである。また、薄
膜抵抗体の比抵抗は広い範囲の値が求められている。例
えば、50Ωの抵抗値を得るためには、比抵抗0.1〔mΩ
・cm〕の材料を用いて20nmの厚みで幅と長さが同じ寸法
にパターニングすればよい。また、逆に、前記抵抗体と
同じ寸法でパターニングした抵抗体に、例えば、比抵抗
100〔mΩ・cm〕の材料を用いれば50kΩの抵抗体を得る
ことができる。寸法を変化させることにより、抵抗値の
調整は可能であるが、一般に薄膜は厚みが小さすぎると
膜中に欠陥を生じたり、表面構造の影響を強く受けて物
性が変化してしまう問題があり、厚みを大きくするには
工程時間が長くなる問題と膜中の応力を増大による基板
からの剥離を生じさせる問題がある。幅と長さの比率を
変化させるのは、抵抗体の小型化の観点から適していな
い。通常は、異なる材料を用いて抵抗の範囲をカバーし
ていたが、本発明の薄膜抵抗体は一つのターゲットを用
いて広範囲の抵抗を得ることができる。
【0011】窒化チタン結晶及びチタン結晶の少なくと
も一方と窒化チタン非晶質との複合体は、寸法精度の高
いウエットエッチングパターン形成が可能となる。その
ため、工程の短縮化による低コスト化、及び抵抗値の精
度向上が可能となる。また、このような複合体とするこ
とにより、抵抗体薄膜中のチタンと窒素との比率に幅を
持たせることが可能となるので、抵抗温度特性の向上及
び抵抗値範囲の拡大が可能となる。
【0012】
【発明の実施の形態】図12は、従来技術における窒化
チタン薄膜を示す概略断面図である。窒化チタン薄膜5
0は、基板52上に形成されている。窒化チタン薄膜5
0は、ウェットエッチングにより容易にパターン形成が
可能である。しかし、窒化チタン薄膜50を抵抗体とし
て使用すると、抵抗温度係数が大きく、しかも得られる
比抵抗の幅が狭いという問題があった。これは、図12
に示すように、窒化チタン薄膜50は、多くの柱状結晶
54からなる化学式TiNのストイキオメトリー多結晶
薄膜となっていたことにより、TiN固有の抵抗温度係
数と比抵抗値とによって抵抗特性が支配されていたため
である。
【0013】本発明者は、成膜時に析出させた窒化チタ
ン結晶及びチタン結晶の少なくとも一方と窒化チタン非
晶質との複合体からなる抵抗体薄膜を作製し、この抵抗
体薄膜中の結晶量と非晶質量との比率又はチタンと窒素
との比率により、抵抗温度係数及び抵抗値が大きく変化
することを見い出した。
【0014】図1は、本発明に係る抵抗体薄膜を示す概
略断面図である。この抵抗体薄膜10は、窒化チタン非
晶質12のマトリックス中に結晶粒子14が析出した構
造を有していると考えられる。抵抗体薄膜10は、基板
16上に形成されている。結晶粒子14は、窒化チタン
結晶及びチタン結晶の少なくとも一方からなる。なお、
図1では理解しやすくするために結晶粒子14を明確に
示しているが、実際の結晶粒子14は微小であるととも
に非晶質との界面も明確でないと考えられる。抵抗体薄
膜10は、窒素の比率の大きい薄膜ほどエッチング時間
が長くなる傾向はあるが、ウェットエッチング性も良好
である。
【0015】非晶質だけからなる窒化チタン薄膜は、製
造後熱履歴が加わると、薄膜中に結晶を析出して抵抗値
が大きく変化してしまう。これに対し、抵抗体薄膜10
は、成膜時に複合体として析出させることで、500
〔℃〕以下の熱履歴による抵抗値変化が少なくなった。
これは、この複合体の非晶質と結晶とが平衡状態にある
ためと考えられる。複合体に含まれ得る窒化チタン結晶
としては、TiNやTi2Nが好適であるが、これらに
限定されるものではない。
【0016】また、抵抗体薄膜10は、実装基板に用い
られるチップ抵抗の代替として好適であり、基板16の
表面や内部に抵抗を形成することができる。基板16と
しては、絶縁層付きSi基板、プリント基板、ビルドア
ップ基板、セラミック基板等が好適であり、それぞれ内
層配線内又は表面のどちらに薄膜抵抗体10を形成して
も良い。また、好適なSi基板やセラミック基板には、
表面に有機絶縁層を介した多層配線基板も含む。その場
合の抵抗体形成部は、有機多層部の内層配線内又は表面
のどちらでも良い。特に、基板の内層に抵抗体を形成し
た場合は、基板厚みを変更することなく、基板表面の実
装面積を大きく低減することができるため、基板の小型
化に大きく貢献する。また、基板10は、例えば有機フ
ィルム、ガラス板や金属箔等でも良い。
【0017】配線基板の回路内に対する本発明の薄膜抵
抗体の形成方法については、次の好適な二つが挙げられ
る。第一の形成方法は、図2に示すように、基板16へ
薄膜抵抗体10を成膜し、フォトリソグラフィーにより
パターン形成をした後、配線18を形成するものであ
る。第二の形成方法は、図3に示すように、予め配線1
8が形成してある基板16へ薄膜抵抗体10を成膜し、
フォトリソグラフィーによりパターン形成するものであ
る。もちろん、これらの形成方法に限定されるものでは
ない。
【0018】また、薄膜抵抗体10の成膜方法は、チタ
ンターゲットと窒素ガスとを用いたDCマグネトロンス
パッタが好適である。このとき、スパッタ時ガス圧によ
り、薄膜抵抗体10中のチタンと窒素との比率を制御で
きる。さらに、スパッタ時ガス圧、基板温度、スパッタ
電力の制御により、薄膜中の結晶の種類や量を制御でき
る。特に、スパッタ時にある程度の温度を基板16に与
えておくと、熱履歴が薄膜に加えられたときの抵抗値変
化が少なくなる。スパッタ時基板温度は500 〔℃〕以下
が好適であり、特に200 〔℃〕以下の基板温度で成膜す
ると良好な抵抗特性が得られる。
【0019】
【実施例】次に、本発明の実施例について説明する。
【0020】表面に酸化膜が形成されたSiウエハー、
及び表面にエポキシ系樹脂がコーティングされたプリン
ト基板FR-4へ、窒化チタン複合体からなる薄膜抵抗体を
成膜した。このとき、スパッタアップタイプ・インライ
ンDCスパッタ装置を使用し、チタンターゲットと窒素
ガスとを用いた反応性スパッタにより薄膜抵抗体を成膜
した。スパッタ装置のチャンバー内圧力は、9.9 ×10-7
〔Torr〕以下に真空排気の後、成膜時にチャンバー内に
窒素を50〔sccm〕で導入しながらオリフィス絞りを制御
して、0.5 〜10〔mTorr〕にした。基板温度は25〜200
〔℃〕、ターゲット上の基板移動速度は100 〜500 〔mm
/min〕、スパッタ電流は2.5 〜8 〔A〕にした。これら
の薄膜抵抗体(以下「試料」という)は、Van der Pauw
法によるシート抵抗測定、触針式膜厚計による膜厚測
定、X線回折による薄膜構造解析等を行い、評価した。
【0021】図4には、作製した試料の成膜条件、膜厚
及び比抵抗値を示す。各成膜条件につき10mm四方に切り
出した試料を50個ずつ室温で測定し、それらの平均値を
比抵抗値とした。プリント基板上の膜厚は、基板の表面
粗さが大きすぎるため測定不能であった。したがって、
プリント基板上に形成した試料の比抵抗は、同時に作製
したSi基板上の試料と同一の膜厚を持つと仮定して、
測定したシート抵抗値から計算した。
【0022】図4の成膜条件における試料の比抵抗は、
Si基板で0.209 〜13.315〔mΩ・cm〕、FR-4基板で0.
280 〜21.147〔mΩ・cm〕であった。いずれの基板で
も、成膜条件を変えることにより、広い範囲の抵抗値を
得ることができた。特に、10〔mTorr〕の窒素ガス圧で
作製した試料は、10〔mΩ・cm〕を越える非常に大きな
抵抗値を示した。成膜条件により試料の抵抗値が大きく
変化するのは、薄膜中のチタンと窒素との比率や、薄膜
中の結晶種又は結晶量が異なるためと考えられる。ま
た、いずれの試料の比抵抗値もバラツキ±5 〔%〕以内
の精度であった。特に、150 〔℃〕以上の基板温度条件
であるNo. 13,14,27,28の試料は、バラツキ±2
〔%〕以内の高い精度であった。基板に加熱をした方
が、窒化チタン薄膜の均一性が向上するためと考えられ
る。
【0023】また、No. 10,13,24,27の試料につい
て、20〔℃〕と150 〔℃〕の抵抗値測定から抵抗の温度
特性を測定した。その結果、それぞれの抵抗温度係数
は、-87.4 〔ppm /℃〕, 186.2〔ppm /℃〕, -24.3
〔ppm /℃〕, 137.8〔ppm /℃〕であり、良好な温度
特性を示した。このように、成膜条件の窒素ガス圧の変
化により、抵抗温度係数の正負の符号が逆転することが
明らかとなった。したがって、成膜条件の最適化によ
り、抵抗温度係数をより0に近づけることができる。
【0024】次に、作製した試料の構造をX線回折によ
り評価した結果について説明する。
【0025】図4中のNo.1,15,13,27,11,25の試料
におけるX線回折結果を、それぞれ図5、6、7、8、
9、10に示す。図4中のNo.1の試料を窒素気流中1000
〔℃〕で5分間熱処理したものにおけるX線回折結果
を、図11に示す。これらのX線回折は、CuKα線を
用いた。
【0026】図5乃至図11における回折パターンに
は、いずれも2θ=36〔°〕付近にブロードで強度の小
さい回折線が認められる。図中には2θ=36〔°〕付近
の回折線の頂点における面間隔dを示した。これらの回
折線は、窒化チタン結晶の回折線であると考えられ、ブ
ロードで強度が小さいのは、結晶化度が低く、非晶質を
含むためと考えられる。
【0027】一方、図11における1000〔℃〕の熱処理
を加えた試料の2θ=36.7〔°〕のピークは、シャープ
で強度が大きく、TiN結晶の(111) 面の回折線と同定
される。これは、熱処理により窒化チタンの非晶質が結
晶化したことを示している。
【0028】また、TiN(111) ,Ti2 N(200) ,T
i(100) の面間隔は、それぞれ、JCPDS カード38-1420
,17-0386 ,44-1294 より、0.245 〔nm〕,0.247 〔n
m〕,0.256 〔nm〕である。したがって、図5乃至図1
0の2θ=36〔°〕付近のブロードなピークは、Ti
N、Ti2 N、Tiのいずれの結晶も存在していること
を示している。回折線頂点における面間隔dが試料の製
造条件により変化するのは、薄膜中に含まれるこれらの
結晶の比率が異なること、非晶質の構造が異なること、
チタンと窒素との比率が異なることが考えられる。
【0029】
【発明の効果】本発明に係る薄膜抵抗体よれば、成膜時
に析出させた窒化チタン結晶及びチタン結晶の少なくと
も一方と窒化チタン非晶質との複合体からなることによ
り、簡単な工程で製造できるとともに、バラツキが小さ
く広い範囲の抵抗値と、0に近い抵抗温度係数を実現で
きる。
【0030】本発明に係る薄膜抵抗体の製造方法によれ
ば、窒素ガスをプロセスガスとして用い、チタンターゲ
ットとDCマグネトロンスパッタとを用いることによ
り、本発明に係る薄膜抵抗体を簡単な工程で製造するこ
とができる。また、窒素ガス分圧を制御することによ
り、広い範囲の抵抗値を有する薄膜抵抗体を簡単に製造
することができる。
【図面の簡単な説明】
【図1】本発明の抵抗体薄膜を示す概略断面図である。
【図2】本発明の薄膜抵抗体を配線基板に形成する方法
の第一例を示す概略断面図である。
【図3】本発明の薄膜抵抗体を配線基板に形成する方法
の第二例を示す概略断面図である。
【図4】本発明の薄膜抵抗体の実施例における、成膜条
件及び比抵抗を示す図表である。
【図5】本発明の実施例における、SiO2 /Si基板
上に25〔℃〕,3 〔mTorr〕で製造した試料No.1のX線
回折図形である。
【図6】本発明の実施例における、エポキシ樹脂/FR-4
基板上に25〔℃〕,3 〔mTorr〕で製造した試料No.15
のX線回折図形である。
【図7】本発明の実施例における、SiO2 /Si基板
上に150 〔℃〕,3 〔mTorr〕で製造した試料No.13 の
X線回折図形である。
【図8】本発明の実施例における、エポキシ樹脂/FR-4
基板上に150 〔℃〕,3 〔mTorr〕で製造した試料No.2
7 のX線回折図形である。
【図9】本発明の実施例における、SiO2 /Si基板
上に25〔℃〕,0.5 〔mTorr〕で製造した試料No.11 の
X線回折図形である。
【図10】本発明の実施例における、エポキシ樹脂/FR
-4基板上に25〔℃〕,0.5 〔mTorr〕で製造した試料N
o.25 のX線回折図形である。
【図11】本発明の実施例における、SiO2 /Si基
板上に25〔℃〕,3 〔mTorr〕で製造した試料No.1を、
窒素気流中1000〔℃〕で5分間熱処理したもののX線回
折図形である。
【図12】従来の多結晶窒化チタン薄膜を示す概略断面
図である。
【符号の説明】
10 薄膜抵抗体 12 窒化チタン非晶質 14 結晶粒子(窒化チタン結晶及びチタン結晶) 16 基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−148732(JP,A) 特開 平6−306605(JP,A) 特開 昭51−150095(JP,A) 特開 昭53−33759(JP,A) 特開 昭52−3197(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】スパッタによる成膜時に析出させた窒化チ
    タン結晶及びチタン結晶の少なくとも一方と窒化チタン
    非晶質との複合体からなる薄膜抵抗体であって、 成膜時にプロセスガスとして用いる窒素ガスの分圧を制
    御することで、前記複合体中の窒素量を変化させ、前記
    薄膜抵抗体の抵抗値を変化させた薄膜抵抗体。
  2. 【請求項2】 窒素ガスをプロセスガスとして用い、チ
    タンターゲットとDCマグネトロンスパッタを使用し、
    窒化チタン結晶及びチタン結晶の、少なくとも一方と窒
    化チタン非晶質との複合体からなる薄膜抵抗体を製造す
    る方法であって、前記スパッタ時の前記窒素ガスの分圧
    を制御することにより、前記複合体中の窒素量を変化さ
    せ、前記薄膜抵抗体の抵抗値を変化させることを特徴と
    する薄膜抵抗体の製造方法。
  3. 【請求項3】 請求項記載の薄膜抵抗体を層内又は表
    面に内蔵した配線基板。
JP16511298A 1998-06-12 1998-06-12 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板 Expired - Fee Related JP3288301B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16511298A JP3288301B2 (ja) 1998-06-12 1998-06-12 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
US09/326,878 US6331811B2 (en) 1998-06-12 1999-06-07 Thin-film resistor, wiring substrate, and method for manufacturing the same
US09/951,666 US20020030577A1 (en) 1998-06-12 2001-09-12 Thin-film resistor, wiring substrate, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16511298A JP3288301B2 (ja) 1998-06-12 1998-06-12 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板

Publications (2)

Publication Number Publication Date
JPH11354303A JPH11354303A (ja) 1999-12-24
JP3288301B2 true JP3288301B2 (ja) 2002-06-04

Family

ID=15806143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16511298A Expired - Fee Related JP3288301B2 (ja) 1998-06-12 1998-06-12 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板

Country Status (1)

Country Link
JP (1) JP3288301B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473485B2 (ja) 1999-04-08 2003-12-02 日本電気株式会社 薄膜抵抗体およびその製造方法
US6700164B1 (en) * 2000-07-07 2004-03-02 International Business Machines Corporation Tungsten hot wire current limiter for ESD protection
KR100382565B1 (ko) * 2001-04-20 2003-05-09 삼성전기주식회사 매립된 저항을 갖는 인쇄회로기판의 제조방법
JP4541742B2 (ja) * 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置
JP2020047711A (ja) * 2018-09-18 2020-03-26 株式会社アルバック 記憶素子製造方法

Also Published As

Publication number Publication date
JPH11354303A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
Jia et al. Reactively sputtered RuO2 thin film resistor with near zero temperature coefficient of resistance
EP0024863B1 (en) A tantalum thin film capacitor and process for producing the same
US5622608A (en) Process of making oxidation resistant high conductivity copper layers
US4760369A (en) Thin film resistor and method
JP3473485B2 (ja) 薄膜抵抗体およびその製造方法
US6331811B2 (en) Thin-film resistor, wiring substrate, and method for manufacturing the same
JPH05507115A (ja) 薄膜状のアルファTaを形成するための方法および構造
WO2018231780A1 (en) Process integration method to tune resistivity of nickel silicide
JP3766453B2 (ja) 透明導電膜およびその製造方法
JP3288301B2 (ja) 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
US4975389A (en) Aluminum metallization for semiconductor devices
JP7671225B2 (ja) 抵抗材料、抵抗素子および抵抗素子の製造方法
US20020075131A1 (en) Cermet thin film resistors
Tong et al. Temperature dependence of resistance in reactively sputtered RuO~ 2 thin films
CN117637270A (zh) 一种氮化钽埋嵌式薄膜电阻晶相调控及制备方法
WO2025025674A1 (zh) 一种复合非晶碳薄膜压敏材料及其制备方法
Tseng et al. Effects of deposition parameters on properties of high resistance CrSi-based thin-film resistors
JP2741814B2 (ja) タンタル金属薄膜の製造方法
JP2000348905A (ja) 薄膜サーミスタ素子および薄膜サーミスタ素子の製造方法
Jiao et al. Stability of RuO2 thin film resistors
JP2000348911A (ja) 薄膜ntcサーミスタ素子およびその製造方法
Lee et al. Quaternary alloy films for thin film resistors
JP2509441B2 (ja) スパッタリング・タ―ゲット及び粒度が大きい金属膜の被着方法
CN119626691A (zh) 一种具有低电阻温度系数的薄膜电阻及其制备方法
JP3831433B2 (ja) 透明導電膜およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140315

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees