JP3293995B2 - プロ−ビング装置およびプロ−ビング方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プロ−ビング装置お
よびプロ−ビング方法に係わり、特に複数個のチップを
同時に検査するのに有用なプロ−ビング装置およびプロ
−ビング方法に関する。

【０００２】

【従来の技術】近時、一枚のウェ−ハ当りのチップ収量
を増加させるために、ウェ−ハ口径が、長大化しつつあ
る。さらに半導体集積回路、特にＤＲＡＭ、ＥＥＰＲＯ
Ｍなど、半導体記憶装置の記憶容量は増加の一途を辿
り、それに伴って、一個のチップの検査に要する時間も
長くなりつつあり、チップ検査に要する時間は、相当の
長時間化が進んでいる。

【０００３】このような状況の中、プロ−ブ検査では、
処理時間の短縮を狙って、１回の検査で複数のチップを
同時に測定する、マルチプロ−ビング方式が導入されつ
つある。

【０００４】図７は、マルチプロ−ビング方式に用いら
れるプロ−ブカ−ドの概略的な平面図である。図７に示
すように、従来、一つであったプロ−ブカ−ド 100の探
針群を、参照符号 101-1、101-2 に示されるように複数
個（図では２個であるが、４個、８個などもある）と
し、一枚のプロ−ブカ−ドで、複数のチップを一度に検
査、処理できるようにしている。

【０００５】しかしながら、チップ機能の複雑化に伴
い、チップの外部端子数も増加する傾向にあり、一枚の
カ−ドに装着できる探針数も限界に近付きつつある。即
ち、マルチプロ−ビング方式では、これ以上の処理能力
向上は、望みにくくなりつつある。

【０００６】上記の処理能力を改善するために、従来、
一つであったテストステ−ションを、複数台設けるマル
チテストステ−ション方式も導入されつつある。図８
は、マルチテストステ−ション方式の基本的な構成図で
ある。

【０００７】図８に示すように、一つのテストステ−シ
ョン 200は、一枚のウェ−ハ 201を保持するウェ−ハチ
ャック 202と、一枚のプロ−ブカ−ド 203と、このカ−
ドを保持する保持部 204とからなる。このようなテスト
ステ−ション 200を、測定装置本体 205に複数接続する
ことで、複数のウェ−ハを一度に処理する。

【０００８】この種の装置では、テストステ−ション数
が増えるので、同時測定できるチップ数が増加するが、
テストステ−ション数が増えるために装置が高額とな
り、処理能力対価格費が、必ずしも良好とはいえない。

【０００９】

【発明が解決しようとする課題】上述したように、従来
のプロ−ビング装置では、チップの外部端子数の増加に
伴い、一枚のカ−ドに装着できる探針数が限界に達し、
一枚のプロ−ブカ−ドで、同時測定できるチップ数の増
加が、これ以上見込めない、という問題がある。

【００１０】さらに、マルチテストステ−ション方式の
プロ−ビング装置では、処理能力は向上するが装置が高
額となり、処理能力対価格費が良好でない、という問題
がある。この発明は、廉価、かつ処理能力の高いプロ−
ビング装置およびプロ−ビング方法を提供することにあ
る。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明に係るプロービング装置では、行列状に集
積回路チップが形成された一枚の半導体ウェーハを保持
するウェーハ保持手段と、二枚以上のプローブカードを
保持し、前記保持した二枚以上のプローブカードを互い
に独立してＸ方向、Ｙ方向、θ方向の位置調節を行うプ
ローブカード保持手段と、前記二枚以上のプローブカー
ドがそれぞれ有する各探針を、前記チップの外部端子に
各々当接させ、一枚のウェーハ中のチップを複数個同時
に、二枚以上のプローブカードにより検査する検査手段
とを具備すること特徴としている。また、前記プローブ
カード保持手段は、一つのカード保持部と、前記一つの
カード保持部に取り付けられた、互いにＸ方向、Ｙ方向
に独立して移動する二つ以上のカード取付部と、前記各
カード取付部それぞれに設けられ、θ方向に回転するイ
ンサートリングとを含むことを特徴としている。 また、
この発明に係るプロービング方法は、行列状に集積回路
チップが形成された一枚の半導体ウェーハをウェーハ保
持手段に保持し、二枚以上のプローブカードを保持する
プローブカード保持手段に保持し、前記プローブカード
保持手段に保持された前記二枚以上のプローブカードを
互いに独立してＸ方向、Ｙ方向、θ方向それぞれに対し
て位置調節し、前記位置調節した後、前記二枚以上のプ
ローブカードがそれぞれ有する各探針を、前記チップの
外部端子に各々当接させ、一枚のウェーハ中のチップを
複数個同時に、二枚以上のプローブカードにより検査す
ることを特徴としている。

【００１２】

【００１３】

【作用】上記構成のプロ−ビング装置およびプロ−ビン
グ方法では、一枚のウェ−ハを、二枚以上のプロ−ブカ
−ドにより検査するようにしているので、カ−ドに装着
できる探針数の制約を受けたとしても、同時に検査でき
るチップ数を増加できる。このため、処理時間の短縮が
図られ、処理能力が向上する。

【００１４】また、上記構成の装置では、テストステ−
ションを増加させたとしても、従来のマルチテストステ
−ション方式の装置に比べて同時に検査できるチップ数
を増加できるため、処理能力対価格費も良好となる。

【００１５】また、プロ−ブカ−ド保持手段が各プロ−
ブカ−ドをそれぞれ独立して、Ｘ方向、Ｙ方向、θ方向
の位置調節を行うようにすることで、各プロ−ブカ−ド
毎に、微調整が可能となり、端子部とチップの外部端子
とのアライメントを、高精度に行うことができる。

【００１６】

【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１は、この発明の一実施例に係るプロ−
ビング装置の構成図である。まず、装置の構造について
説明する。

【００１７】図１に示すように、一枚の半導体ウェ−ハ
１０を保持するウェ−ハチャック１１があり、このチャ
ック１１の上方には、二枚のプロ−ブカ−ド１２-1、１
２-2を保持するカ−ド保持部１３が設けられている。カ
−ド保持部１３のチャック１１に向かう位置には、保持
部１３に対し、Ｘ方向、Ｙ方向にそれぞれ独立して移動
できるように、二つのカ−ド取付部１４-1、１４-2が取
り付けられている。さらに取付部１４-1、１４-2には、
カ−ド１２-1を装着するインサ−トリング１５-1、並び
にカ−ド１２-2を装着するためのインサ−トリング１５
-2が設けられている。インサ−トリング１５-1、１５-2
はそれぞれ、支持柱１６-1、支持柱１６-2によって取付
部１４-1、１４-2に取り付けられ、かつ取付部１４-1、
１４-2に対してθ方向に移動（回転）できる。取付部１
４-1、１４-2には、カ−ド１２-1、12-2の端子に電気的
に接触されるピン群１７-1、１７-2が設けられている。
さらに、保持部１３と測定部本体２０との間には、一枚
の配線基板２１が挿入されていて、この配線基板２１
は、ピン群１７-1、１７-2と測定部本体２０とを互いに
電気的に接続させる。配線基板２１は、他の配線パタ−
ンのものに取り換えることが可能で、これにより、一台
のプロ−ビング装置で、様々な形式のＬＳＩチップに対
応できるようになっている。

【００１８】次に、上記装置によるプロ−ビング方法に
ついて説明する。まず、配線基板２１を保持部１３と測
定部本体２０との間に挿入し、保持部１３と測定部本体
２０とを電気的に接続する。次いで、カ−ド１２-1、１
２-2をそれぞれ、インサ−トリング１５-1、１５-2に装
着する。次いで、インサ−トリング１５-1と１５-2との
ピッチＤを、取付部１４-1、１４-2をＸ方向、Ｙ方向に
動かしながら、測定すべきウェ−ハ１０のチップ配置パ
タ−ンに合わせて調節する。図２には、ピッチＤとチッ
プ配置パタ−ンとの関係の一例が示されている。

【００１９】図２に示すように、カ−ド１２-1、１２-2
の中心部分にはそれぞれ、一つの開孔部３０-1、３０-2
が設けられている。カ−ド１２-1、１２-2上に設けられ
た探針群３１-1、３１-2はそれぞれ、これらの開孔部３
０-1、３０-2から突出され、これらの突出部分が、チッ
プの外部端子（パッド）に電気的に接触される。ここ
で、この実施例においては、開孔部３０-1、３０-2の中
心点間の距離をピッチＤと定義するとともに、開孔部３
０-1、３０-2の中心点は、チップの中心点に符合するも
のと仮定する。ウェ−ハ１０内には、チップｃ13〜ｃ1
6、ｃ22〜ｃ27、ｃ31〜ｃ38、ｃ41〜ｃ48、ｃ51〜ｃ5
8、ｃ61〜ｃ68、ｃ72〜ｃ77、ｃ83〜ｃ86が行列状に集
積形成されている。この実施例に係る装置は、集積され
たチップ群を、行又は列の半分を示す線Ｃを境として二
つの区域Ａ-1、Ａ-2にそれぞれ分けて認識する。そし
て、装置は、区域Ａ-1に形成されたチップｃ13〜ｃ16、
ｃ22〜ｃ27、ｃ31〜ｃ38、ｃ41〜ｃ48をカ−ド１２-1を
用い、また、区域Ａ-2に形成されたチップｃ51〜ｃ58、
ｃ61〜ｃ68、ｃ72〜ｃ77、ｃ83〜ｃ86をカ−ド１２-2を
用いてそれぞれ同時に測定する。このような測定方法を
実現するために、この実施例では、上記ピッチＤが、チ
ップ群の最大幅Ｄｃのほぼ半分に設定される。

【００２０】次いで、ウェ−ハ１０をチャック１１に固
定する。次いで、チャック１１を、図２に示すＸ方向、
Ｙ方向、θ方向に動かしながら、ウェ−ハ１０を保持部
１３下に移動させる。次いで、カ−ド取付部１４-1、１
４-2、およびインサ−トリング１５-1、１５-2を、図２
に示すＸ方向、Ｙ方向、θ方向に動かしながら、カ−ド
１２-1、１２-2の位置をそれぞれ、個々に微調整する。
この後、チャック１１をＺ方向（紙面に対して垂直な方
向）に動かし、カ−ド１２-1、１２-2がそれぞれ有する
探針群３１-1、３１-2をそれぞれ、対応するチップの図
示せぬ外部端子に各々当接させる。次いで、測定部本体
より、テストパタ−ン信号を、配線基板２１、プロ−ブ
カ−ド１２-1を介して、ウェ−ハ１０のあるチップに供
給するとともに、配線基板２１、プロ−ブカ−ド１２-2
を介して、ウェ−ハ１０の他のチップに同時に入力す
る。あるチップ、他のチップはともに、テストパタ−ン
信号に応じた信号を出力する。あるチップから出力され
た信号はプロ−ブカ−ド１２-1、配線基板２１を介し
て、また、他のチップから出力された信号はプロ−ブカ
−ド１２-2、配線基板２１を介して測定部本体２０に戻
され、この本体２０内に設けられた検査結果判定装置に
より、これらのチップが正しい出力をしたか否かが判断
される。

【００２１】このような動作を、図３あるいは図４に示
すような動き、即ちステップ・アンド・リピ−ト方式の
動きにより順次繰り返す。図３および図４には、丸枠中
に数字が付されているが、この数字は、測定の順番を示
している。また、小さい丸枠は、対応するチップが無い
部分であり、この部分ではチップからの出力が無い。二
つのチップからの同時出力が有る検査ステップは、図３
に示す例では、第３回目が最初である。第３回目の検査
ステップにおいては、出力は、図２に示すチップｃ13と
チップｃ53とから、同時に出る。同様に図４に示す例で
は、第６回目が最初である。第６回目の検査ステップに
おいては、出力は、図２に示すチップｃ32とチップｃ72
とから、同時に出る。

【００２２】図３および図４に示す例では、全チップ数
が５２個であるが、二枚のカ−ド１２-1、１２-2を用い
てプロ−ビングすることにより、ともに３２回の検査ス
テップで、ウェ−ハ１０に集積形成されているチップ５
２個が全て検査される。

【００２３】次に、装置のシステム構成とその動作につ
いて説明する。図５は、この発明の一実施例に係るプロ
−ビング装置が有するシステムの構成図である。

【００２４】図５に示すように、測定部本体２０内に
は、システムの制御を行う制御装置４０が設けられてい
る。制御装置４０は、テストパタ−ン信号発生装置４
１、検査結果判定装置４２、二枚のカ−ド１２-1、１２
-2毎に設けられたチップドライバ回路４３-1、４３-2、
並びにレジスタ回路４４-1、４４-2、二つのレジスタ回
路４４-1、４４-2から出力された信号をマルチプレクス
するマルチプレクサ４５をそれぞれ、動作タイミングに
合わせて制御する。

【００２５】まず、外部からの測定開始信号Ｓ１の入力
により、制御装置４０が活性化し、制御装置４０は、発
生装置４１に制御信号Ｓ２、チップドライバ回路４３-
1、４３-2を活性化させる信号Ｓ３-1、判定装置４２を
活性化させる信号Ｓ３-2をそれぞれ出力する。発生装置
４１に制御信号Ｓ２が入力されると、発生装置４１はテ
ストパタ−ン信号Ｓ４を出力する。この信号Ｓ４は途中
の分岐部４６にて二つに分岐され、二つのチップドライ
バ回路４３-1、４３-2にほぼ同時刻に入力される。チッ
プドライバ回路４３-1、４３-2はそれぞれ、あるチップ
ｃ-1、他のチップｃ-2をそれぞれドライブさせる回路で
ある。ドライバ回路４３-1、４３-2は、チップｃ-1、ｃ
-2にそれぞれ動作電源を与えたり、あるいはテストパタ
−ン信号Ｓ４の供給タイミングを調節したりする。ドラ
イバ回路４３-1、４３-2から出力されたテストパタ−ン
信号Ｓ４は、回路基板２１、カ−ド１２-1、１２-2を介
してチップｃ-1、ｃ-2に供給される。チップｃ-1、ｃ-2
は、テストパタ−ン信号Ｓ４の入力を受けて、この入力
に対応したチップ出力信号Ｓ５-1、Ｓ５-2をそれぞれ出
力する。チップ出力信号Ｓ５-1は、カ−ド１２-1、回路
基板２１を介してレジスタ４４-1に一旦格納される。ほ
ぼ同時刻に、チップ出力信号Ｓ５-2は、カ−ド１２-2、
回路基板２１を介してレジスタ４４-2に一旦格納され
る。このようにチップ出力信号Ｓ５-1、Ｓ５-2をレジス
タ４４-1、４４-2に格納するのは、チップｃ-1、ｃ-2の
チップ出力信号のうち、どちらか一方を優先させるため
である。ここで、チップｃ-1からの出力信号Ｓ５-1を優
先させる場合には、制御装置４０は、レジスタ４４-1に
格納デ−タを出力させるように指示する信号Ｓ６-1を出
力するとともに、マルチプレクサ４５に、バス４７-1を
選択する信号Ｓ７を供給する。これにより、レジスタ４
４-1に格納されていたチップｃ-1からの出力信号Ｓ５-1
が出力され、マルチプレクサ４５を介して判定装置４２
に入力される。そして、検査結果に基き、判定装置４２
は、良品、不良品いずれかの信号Ｓ８を出力する。この
ような動作の間、他方のレジスタ４４-2には、チップｃ
-2からの出力信号Ｓ５-2が格納され続けている。判定装
置４２は、チップｃ-1の検査が終了すると、これを知ら
せる信号Ｓ９を制御装置４０に出力する。制御装置４０
は、この信号Ｓ９に基づき、制御装置４０は、今度はレ
ジスタ４４-2に格納デ−タを出力させるように指示する
信号Ｓ６-2を供給するとともに、マルチプレクサ４５
に、バス４７-2を選択する信号（これは信号Ｓ７の反転
信号）を供給する。これにより、レジスタ４４-2に格納
されていたチップｃ-2からの出力信号Ｓ５-2が出力さ
れ、マルチプレクサ４５を介して判定装置４２に入力さ
れる。そして、検査結果に基づき、チップｃ-1の時と同
様、良品、不良品いずれかの信号Ｓ８を出力する。二つ
のチップｃ-1、ｃ-2の検査がそれぞれ終了したら、再
度、制御装置４０は、上記の動作を繰り返す。

【００２６】この実施例では、チップ出力をマルチプレ
クサ４５により処理したが、他の方法として、レジスタ
４４-1および４４-2を直接に判定装置４２に接続し、二
枚のカ−ドを介してのチップ良否判定を同時に、判定装
置４２によって行うようにしても良い。

【００２７】上記一実施例に係るプロ−ビング装置で
は、一枚のウェ−ハを、二枚以上のプロ−ブカ−ドを用
いて、同時に検査するようにしているので、同時に検査
できるチップ数が増加する。このため、一枚のウェ−ハ
当りの処理時間が短縮され、時間当りのウェ−ハ処理能
力が向上する。この効果は、特に大口径化され、集積チ
ップ数が増加されたウェ−ハにおいて、顕著に得ること
ができる。

【００２８】上記一実施例は、一枚のプロ−ブカ−ド当
り、探針部が一つ設けられた例を示したが、図６に示す
ように複数のチップを同時に検査できるように、探針部
を複数設けた、マルチプロ−ビング方式とされても良
い。この場合、カ−ドが、探針数の制約を受けていたと
しても、二枚のプロ−ブカ−ドが用いられるから、処理
能力がほぼ２倍に向上する。

【００２９】また、上記一実施例では、テストステ−シ
ョンが一台の例を説明した。テストステ−ションが一台
の場合には、工場内における装置の占有スペ−スが、従
来のテストステ−ションが一台のものとほとんど変わら
ず、処理能力がほぼ２倍に向上する。

【００３０】また、この発明は、複数のテストステ−シ
ョンを設けたマルチテストステ−ション方式とされても
良い。マルチテストステ−ション方式の装置では装置が
高額なため、処理能力対価格費が必ずしも良好ではなか
ったが、上記一実施例をマルチテストステ−ション方式
とした場合には、同時に処理できるチップ数がさらに増
加するために、従来に比べて、処理能力対価格費を良好
とできる。

【００３１】上記一実施例に係る装置では、取付部１４
-1、１４-2が各々独立してＸ方向、Ｙ方向に動けるの
で、径の違うウェ−ハや集積形成されたＬＳＩチップの
大きさなどに合わせ、カ−ドピッチＤを調節することが
できる。さらに、上記の動きの他、インサ−トリング１
５-1、１５-2が各々独立してθ方向に動けるために、カ
−ド１２-1、１２-2を個々に、チップ（あるいはウェ−
ハ）に対してアライメントできる。このために、マルチ
プロ−ビング方式のカ−ドに比べ、アライメント精度が
向上する。例えば四個、八個など多数のチップを同時に
測定するマルチプロ−ビング方式のカ−ドでは、カ−ド
径が大きいために、カ−ド自体の変形や、取り付け時な
どの傾むきなどにより、大きな探針位置誤差、あるいは
取付誤差を生ずることがある。しかし、上記一実施例の
ように、カ−ドを同時に二枚、あるいは四枚など用い、
処理能力を劣さずにチップ四個、八個同時に測定したと
しても、カ−ド径を小さくできるために、まず、探針位
置誤差、あるいは取付誤差を軽減することができる。し
かも、カ−ドが個々にチップ（あるいはウェ−ハ）に対
してアライメントされるから、上記各誤差は、容易に補
正できる。このようなプロ−ビング装置のアライメント
精度向上は、外部端子ピッチが縮小化されているチップ
のプロ−ビングに、特に有用である。

【００３２】また、一実施例に係る装置では、集積され
たチップ群を、行又は列の半分を示す線を境として、二
つの区域Ａ-1、Ａ-2に分割して認識し、各区域Ａ-1、Ａ
-2毎に一枚のカ−ドを用いて、それぞれ同時に検査す
る。このように分割して検査することで、チップを重複
して測定することが無くなり、処理効率が向上する。

【００３３】さらに、上記一実施例に係る装置では、一
つのテストパタ−ン発生装置から出力されたテストパタ
−ンを複数に分岐することで、同時に複数のチップドラ
イバ回路に供給し、複数のチップドライバ回路によっ
て、複数のチップにほぼ同時にテストパタ−ンを入力
し、さらに複数のレジスタを設け、これらのレジスタに
それぞれ、各チップから出力された信号を一旦格納する
ようにしている。そして、優先順位に応じて、レジスタ
に格納された信号を取り出し、判定装置に送るようにし
ている。このような構成は、判定装置が一度に、相当数
のチップからの信号を並列して処理できる場合には必要
ないが、判定装置が一度に、例えば一つのチップからの
信号しか処理できない場合には、テストパタ−ン発生〜
テストパタ−ン送信〜出力信号受信〜テストパタ−ン発
生〜テストパタ−ン送信〜出力信号受信〜…、というよ
うに発生、送信、受信を繰り返さずに済ませることがで
き、ト−タルの処理時間を短縮することができる。この
ような図４中一点鎖線枠５０に示されるシステムを、テ
ストヘッドと測定部本体との間に組み込む、あるいはオ
プションとしてのインタ−フェ−ス装置とすれば、既存
の測定部本体をそのままに使うこともでき、巨額な設備
投資を節約できる、という利点をも生む。

【００３４】

【発明の効果】以上説明したように、この発明によれ
ば、廉価、かつ処理能力の高いプロ−ビング装置および
プロ−ビング方法を提供できる。

【図面の簡単な説明】

【図１】図１はこの発明の一実施例に係るプロ−ビング
装置の構成図。

【図２】図２はプロ−ブカ−ドとウェ−ハとの位置関係
を示す図。

【図３】図３は測定の順番を説明するための図。

【図４】図４は測定の順番を説明するための図。

【図５】図５はこの発明の一実施例に係るプロ−ビング
装置が有するシステムの構成図。

【図６】図６はこの発明をマルチプロ−ビング方式のカ
−ドにより実施した場合を示す図。

【図７】図７はマルチプロ−ビング方式に用いられるプ
ロ−ブカ−ドの平面図。

【図８】図８はマルチテストステ−ション方式のプロ−
ビング装置の構成図。

【符号の説明】

１０…ウェ−ハ、１１…ウェ−ハチャック、１２-1，１
２-2…プロ−ブカ−ド、１３…カ−ド保持部、１４-1，
１４-2…カ−ド取付部、１５-1，１５-2…インサ−トリ
ング、２０…測定部本体、２１…回路基板、３０-1，３
０-2…開孔部、３１-1，３１-2…探針群、４０…制御装
置、４１…テストパタ−ン発生装置、４２…検査結果判
定装置、４３-1，４３-2…チップドライバ回路、４４-
1，４４−２…レジスタ、４５…マルチプレクサ、４６
…分岐部。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 行列状に集積回路チップが形成された一
   枚の半導体ウェーハを保持するウェーハ保持手段と、 二枚以上のプローブカードを保持し、前記保持した二枚
   以上のプローブカードを互いに独立してＸ方向、Ｙ方
   向、θ方向の位置調節を行い、前記集積回路チップの検
   査前に、前記保持した二枚以上のプローブカード間のピ
   ッチを前記行列状に形成された集積回路チップの配置パ
   ターンに合わせて調節するプローブカード保持手段と、前記二枚以上のプローブカード間のピッチが調節された
   状態で、 前記二枚以上のプローブカードがそれぞれ有す
   る各探針を、前記ウェーハ保持手段を移動して前記集積
   回路チップの外部端子に各々当接させ、前記一枚の半導
   体ウェーハ中の集積回路チップを複数個同時に、二枚以
   上のプローブカードにより順次検査していく検査手段と
   を具備することを特徴とするプロービング装置。
2. 【請求項２】 前記プローブカード保持手段は、一つの
   カード保持部と、 前記一つのカード保持部に取り付けられた、互いにＸ方
   向、Ｙ方向に独立して移動する二つ以上のカード取付部
   と、 前記各カード取付部それぞれに設けられ、θ方向に回転
   するインサートリングとを含むことを特徴とする請求項
   １に記載のプロービング装置。
3. 【請求項３】 行列状に集積回路チップが形成された一
   枚の半導体ウェーハをウェーハ保持手段に保持し、 二枚以上のプローブカードを前記プローブカード保持手
   段に保持し、前記保持した 二枚以上のプローブカードを互いに独立し
   てＸ方向、Ｙ方向、θ方向の位置調節を行い、前記集積
   回路チップの検査前に、前記保持した二枚以上のプロー
   ブカード間のピッチを前記行列状に形成された集積回路
   チップの配置パターンに合わせて調節し、 前記二枚以上のプローブカード間のピッチが調節された
   状態で、 前記二枚以上のプローブカードがそれぞれ有す
   る各探針を、前記ウェーハ保持手段を移動して前記集積
   回路チップの外部端子に各々当接させ、前記一枚の半導
   体ウェーハ中の集積回路チップを複数個同時に、二枚以
   上のプローブカードにより順次検査していくことを特徴
   とするプロービング方法。