JP3296882B2 - 輝度制御回路装置 - Google Patents
輝度制御回路装置Info
- Publication number
- JP3296882B2 JP3296882B2 JP12390193A JP12390193A JP3296882B2 JP 3296882 B2 JP3296882 B2 JP 3296882B2 JP 12390193 A JP12390193 A JP 12390193A JP 12390193 A JP12390193 A JP 12390193A JP 3296882 B2 JP3296882 B2 JP 3296882B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- brightness
- led
- circuit
- brightness control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/401—Compensating positionally unequal response of the pick-up or reproducing head
- H04N1/4015—Compensating positionally unequal response of the pick-up or reproducing head of the reproducing head
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プリンタ、普通紙印字
型のファクシミリ装置等に用いるＬＥＤアレイヘッド用
の輝度制御回路装置に関する。
型のファクシミリ装置等に用いるＬＥＤアレイヘッド用
の輝度制御回路装置に関する。
【０００２】
【従来の技術】プリンタ等に備わる印字ドラム表面の感
光体を感光させる手段としてＬＥＤ（発光ダイオード）
を使用したものがあるが、そのＬＥＤの輝度を制御する
回路として従来、例えば図７に示す回路がある。この回
路では、例えば数千ないし数万個に及ぶＬＥＤ１−１な
いし１−ｎのそれぞれのアノード側に、スレーブ側駆動
トランジスタであるＰチャネルのＭＯＳ（以下、ＰＭＯ
Ｓと記す）トランジスタ２−１ないし２−ｎがそれぞれ
接続され、これらのスレーブ側駆動トランジスタ２−１
等のそれぞれのゲートにはＰＭＯＳトランジスタ７−１
ないし７−ｎを介して電源８、及びトランスミッション
ゲート５−１ないし５−ｎを介して後述するＬＥＤの輝
度制御回路６の出力側が接続される。これらＰＭＯＳト
ランジスタ７−１等のゲート及びトランスミッションゲ
ート５−１等の制御端子にはＡＮＤ回路９−１ないし９
−ｎの出力側がそれぞれ接続される。ＡＮＤ回路９−１
等には、シフトクロックに同期してシフトレジスタ３に
格納され印字される二値化画像データをセット信号によ
りラッチするラッチ回路の出力側が接続され、ＡＮＤ回
路９−１等は、入力側に供給されるイネイブル信号によ
り上記二値化画像データの各二値化データを送出する。
光体を感光させる手段としてＬＥＤ（発光ダイオード）
を使用したものがあるが、そのＬＥＤの輝度を制御する
回路として従来、例えば図７に示す回路がある。この回
路では、例えば数千ないし数万個に及ぶＬＥＤ１−１な
いし１−ｎのそれぞれのアノード側に、スレーブ側駆動
トランジスタであるＰチャネルのＭＯＳ（以下、ＰＭＯ
Ｓと記す）トランジスタ２−１ないし２−ｎがそれぞれ
接続され、これらのスレーブ側駆動トランジスタ２−１
等のそれぞれのゲートにはＰＭＯＳトランジスタ７−１
ないし７−ｎを介して電源８、及びトランスミッション
ゲート５−１ないし５−ｎを介して後述するＬＥＤの輝
度制御回路６の出力側が接続される。これらＰＭＯＳト
ランジスタ７−１等のゲート及びトランスミッションゲ
ート５−１等の制御端子にはＡＮＤ回路９−１ないし９
−ｎの出力側がそれぞれ接続される。ＡＮＤ回路９−１
等には、シフトクロックに同期してシフトレジスタ３に
格納され印字される二値化画像データをセット信号によ
りラッチするラッチ回路の出力側が接続され、ＡＮＤ回
路９−１等は、入力側に供給されるイネイブル信号によ
り上記二値化画像データの各二値化データを送出する。
【０００３】このような構成により、ハイ（Ｈ）レベル
の上記イネイブル信号がＡＮＤ回路９−１等に供給され
ている間、ラッチ回路４にラッチされた二値化画像デー
タに基づいたデータがＡＮＤ回路９−１等から送出さ
れ、それによりスレーブ側駆動トランジスタ２−１等が
選択的に動作され電流Ｉ２を流し、それによってＬＥＤ
１−１等が点灯する。
の上記イネイブル信号がＡＮＤ回路９−１等に供給され
ている間、ラッチ回路４にラッチされた二値化画像デー
タに基づいたデータがＡＮＤ回路９−１等から送出さ
れ、それによりスレーブ側駆動トランジスタ２−１等が
選択的に動作され電流Ｉ２を流し、それによってＬＥＤ
１−１等が点灯する。
【０００４】又、上記輝度制御回路６は図７に示す構成
を採る。即ち、電源８と接地との間に、電源８にソース
が接続され上記ＰＭＯＳトランジスタ２−１等とトラン
ジスタサイズにおけるゲート幅Ｌを同じとしソース・ド
レインを形成する拡散領域の幅Ｗを一定の比になるよう
にした、上記ＰＭＯＳトランジスタ２−１等とカレント
ミラー回路を構成するＰＭＯＳトランジスタ１１、Ｎチ
ャネルのＭＯＳ（以下、ＮＭＯＳと記す）トランジスタ
１２、及び抵抗１３が直列接続され、ＰＭＯＳトランジ
スタ１１のゲートは該ＰＭＯＳトランジスタのドレイン
側に接続される。又、ＮＭＯＳトランジスタ１２のゲー
トには、＋端子に基準電圧（Ｖｒｅｆ）が供給され−端
子にはＮＭＯＳトランジスタのソース側電位（図内、Ａ
点の電位）が供給されるオペレーションアンプ１４の出
力側が接続される。そして、ＰＭＯＳトランジスタ１１
とＮＭＯＳトランジスタ１２との接続点（図内、Ｂ点）
が上記トランスミッションゲート５−１等の入力側に接
続される。尚、ＮＭＯＳトランジスタ１２、抵抗１３、
オペレーションアンプ１４にて定電流手段を構成してい
る。
を採る。即ち、電源８と接地との間に、電源８にソース
が接続され上記ＰＭＯＳトランジスタ２−１等とトラン
ジスタサイズにおけるゲート幅Ｌを同じとしソース・ド
レインを形成する拡散領域の幅Ｗを一定の比になるよう
にした、上記ＰＭＯＳトランジスタ２−１等とカレント
ミラー回路を構成するＰＭＯＳトランジスタ１１、Ｎチ
ャネルのＭＯＳ（以下、ＮＭＯＳと記す）トランジスタ
１２、及び抵抗１３が直列接続され、ＰＭＯＳトランジ
スタ１１のゲートは該ＰＭＯＳトランジスタのドレイン
側に接続される。又、ＮＭＯＳトランジスタ１２のゲー
トには、＋端子に基準電圧（Ｖｒｅｆ）が供給され−端
子にはＮＭＯＳトランジスタのソース側電位（図内、Ａ
点の電位）が供給されるオペレーションアンプ１４の出
力側が接続される。そして、ＰＭＯＳトランジスタ１１
とＮＭＯＳトランジスタ１２との接続点（図内、Ｂ点）
が上記トランスミッションゲート５−１等の入力側に接
続される。尚、ＮＭＯＳトランジスタ１２、抵抗１３、
オペレーションアンプ１４にて定電流手段を構成してい
る。
【０００５】このような構成において、オペレーション
アンプ１４は、上記Ａ点の電位が上記基準電圧に等しく
なるようにＮＭＯＳトランジスタ１２のゲートに印加さ
れる電圧を制御する。Ａ点は抵抗１３を介して接地され
ているので、抵抗１３には電流Ｉ１（＝基準電圧÷抵抗
１３の抵抗値）が流れる。この電流Ｉ１は、ＰＭＯＳト
ランジスタ１１のドレインを経てＮＭＯＳトランジスタ
１２のドレインに流れ込む。又、ＰＭＯＳトランジスタ
１１とＰＭＯＳトランジスタ２−１等とはカレントミラ
ー回路を構成しており、ＰＭＯＳトランジスタ１１のゲ
ート電圧は、トランスミッションゲート５−１等を介し
てＰＭＯＳトランジスタ２−１等のゲートに印加されて
いる。よってＰＭＯＳトランジスタ１１と同じ上記トラ
ンジスタサイズにてＰＭＯＳトランジスタ２−１等が形
成されているとすれば、ＰＭＯＳトランジスタ１１に流
れる電流Ｉ１と等しい電流がＰＭＯＳトランジスタ２−
１等にも流れる。尚、ＰＭＯＳトランジスタ１１をマス
タ側トランジスタと呼ぶ。
アンプ１４は、上記Ａ点の電位が上記基準電圧に等しく
なるようにＮＭＯＳトランジスタ１２のゲートに印加さ
れる電圧を制御する。Ａ点は抵抗１３を介して接地され
ているので、抵抗１３には電流Ｉ１（＝基準電圧÷抵抗
１３の抵抗値）が流れる。この電流Ｉ１は、ＰＭＯＳト
ランジスタ１１のドレインを経てＮＭＯＳトランジスタ
１２のドレインに流れ込む。又、ＰＭＯＳトランジスタ
１１とＰＭＯＳトランジスタ２−１等とはカレントミラ
ー回路を構成しており、ＰＭＯＳトランジスタ１１のゲ
ート電圧は、トランスミッションゲート５−１等を介し
てＰＭＯＳトランジスタ２−１等のゲートに印加されて
いる。よってＰＭＯＳトランジスタ１１と同じ上記トラ
ンジスタサイズにてＰＭＯＳトランジスタ２−１等が形
成されているとすれば、ＰＭＯＳトランジスタ１１に流
れる電流Ｉ１と等しい電流がＰＭＯＳトランジスタ２−
１等にも流れる。尚、ＰＭＯＳトランジスタ１１をマス
タ側トランジスタと呼ぶ。
【０００６】このように図７に示す回路では、列状に並
べられたＬＥＤ１−１ないし１−ｎを流れる電流はＰＭ
ＯＳトランジスタ１１を流れる電流にて制御することが
できる。又、例えば特開昭６３−２４０１６８号公報の
第３図には、複数のＬＥＤを列状に並べたＬＥＤアレイ
において、ＬＥＤ一つずつの輝度を調整するための回路
が開示されている。
べられたＬＥＤ１−１ないし１−ｎを流れる電流はＰＭ
ＯＳトランジスタ１１を流れる電流にて制御することが
できる。又、例えば特開昭６３−２４０１６８号公報の
第３図には、複数のＬＥＤを列状に並べたＬＥＤアレイ
において、ＬＥＤ一つずつの輝度を調整するための回路
が開示されている。
【０００７】
【発明が解決しようとする課題】しかし、ＬＥＤや該Ｌ
ＥＤ駆動用回路がウエハプロセスにて製造される今日で
は、ＬＥＤアレイチップ内及びＬＥＤ駆動用チップ内に
おける個々のドット間における輝度のバラツキはほとん
ど無くすことができるまでになっている。よって、現在
では上記個々のドット毎の輝度調整を行う必要性はほと
んどない。又、上記第３図に示されるような回路を構成
した場合、各ＬＥＤ毎に複数のＬＥＤの駆動トランジス
タ及びＡＮＤ回路等を必要とし、チップ面積の増加、ゲ
ート数増加による信頼性の低下、テスト時間の増加とい
う問題点が発生する。即ち、ＬＥＤアレイヘッドにおけ
るＬＥＤ部分は、例えば６４個のＬＥＤが列状に並べら
れた約５ｍｍ長の一つのチップ（以下、ＬＥＤアレイチ
ップと記す）が例えばＡ１サイズ用のＬＥＤアレイヘッ
ドでは約３００個ほど列状に並べられる。尚、図７に示
す輝度制御回路６もＬＥＤ駆動用チップとして上記ＬＥ
Ｄアレイチップのそれぞれに対応して設けられ、上記Ｌ
ＥＤ駆動用チップもウエハプロセスにて製作される。Ｌ
ＥＤアレイヘッドは、このような構造において並べられ
るＬＥＤ駆動用チップを構成する上記駆動トランジスタ
及びＡＮＤ回路等のすべてが正常に動作することが要求
されるので、上記公報の第３図に開示されるような構造
を採ることは上述した信頼性の低下等の問題を発生させ
る。一方、一つのＬＥＤアレイチップ及びＬＥＤ駆動用
チップにおける個々のドットの輝度のバラツキは低下し
たが、それぞれの上記ＬＥＤアレイチップ及びＬＥＤ駆
動用チップ間における輝度には数ないし数十％のバラツ
キが生じ、印字品質を低下させる原因となる。本発明
は、少ない回路構成の追加にて上記ＬＥＤチップ間にお
ける輝度のバラツキを補正する輝度制御回路装置を提供
することを目的とする。
ＥＤ駆動用回路がウエハプロセスにて製造される今日で
は、ＬＥＤアレイチップ内及びＬＥＤ駆動用チップ内に
おける個々のドット間における輝度のバラツキはほとん
ど無くすことができるまでになっている。よって、現在
では上記個々のドット毎の輝度調整を行う必要性はほと
んどない。又、上記第３図に示されるような回路を構成
した場合、各ＬＥＤ毎に複数のＬＥＤの駆動トランジス
タ及びＡＮＤ回路等を必要とし、チップ面積の増加、ゲ
ート数増加による信頼性の低下、テスト時間の増加とい
う問題点が発生する。即ち、ＬＥＤアレイヘッドにおけ
るＬＥＤ部分は、例えば６４個のＬＥＤが列状に並べら
れた約５ｍｍ長の一つのチップ（以下、ＬＥＤアレイチ
ップと記す）が例えばＡ１サイズ用のＬＥＤアレイヘッ
ドでは約３００個ほど列状に並べられる。尚、図７に示
す輝度制御回路６もＬＥＤ駆動用チップとして上記ＬＥ
Ｄアレイチップのそれぞれに対応して設けられ、上記Ｌ
ＥＤ駆動用チップもウエハプロセスにて製作される。Ｌ
ＥＤアレイヘッドは、このような構造において並べられ
るＬＥＤ駆動用チップを構成する上記駆動トランジスタ
及びＡＮＤ回路等のすべてが正常に動作することが要求
されるので、上記公報の第３図に開示されるような構造
を採ることは上述した信頼性の低下等の問題を発生させ
る。一方、一つのＬＥＤアレイチップ及びＬＥＤ駆動用
チップにおける個々のドットの輝度のバラツキは低下し
たが、それぞれの上記ＬＥＤアレイチップ及びＬＥＤ駆
動用チップ間における輝度には数ないし数十％のバラツ
キが生じ、印字品質を低下させる原因となる。本発明
は、少ない回路構成の追加にて上記ＬＥＤチップ間にお
ける輝度のバラツキを補正する輝度制御回路装置を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、複数のＬＥＤ
と、該ＬＥＤへの電流供給を制御するためそれぞれの上
記ＬＥＤに対応したスレーブ側駆動トランジスタとを有
する発光手段を複数備え、各発光手段間の輝度を制御す
るため、上記各発光手段に対応してそれぞれ接続される
発光手段用輝度制御回路を備える輝度制御回路装置であ
って、上記発光手段用輝度制御回路は、電源と定電流発
生手段との間に接続され常にオン状態である第１トラン
ジスタと、上記第１トランジスタに対して並列接続され
る輝度制御トランジスタ及び該輝度制御トランジスタの
オンオフ制御を行う動作制御手段を有する輝度調整用手
段と、を備え、出力側が一つの上記発光手段内のそれぞ
れの上記スレーブ側駆動トランジスタに接続され、上記
動作制御手段により上記輝度制御トランジスタをオンオ
フ制御することにより上記ＬＥＤのそれぞれを流れる同
一値の電流を制御することを特徴とすることを特徴とす
る。
と、該ＬＥＤへの電流供給を制御するためそれぞれの上
記ＬＥＤに対応したスレーブ側駆動トランジスタとを有
する発光手段を複数備え、各発光手段間の輝度を制御す
るため、上記各発光手段に対応してそれぞれ接続される
発光手段用輝度制御回路を備える輝度制御回路装置であ
って、上記発光手段用輝度制御回路は、電源と定電流発
生手段との間に接続され常にオン状態である第１トラン
ジスタと、上記第１トランジスタに対して並列接続され
る輝度制御トランジスタ及び該輝度制御トランジスタの
オンオフ制御を行う動作制御手段を有する輝度調整用手
段と、を備え、出力側が一つの上記発光手段内のそれぞ
れの上記スレーブ側駆動トランジスタに接続され、上記
動作制御手段により上記輝度制御トランジスタをオンオ
フ制御することにより上記ＬＥＤのそれぞれを流れる同
一値の電流を制御することを特徴とすることを特徴とす
る。
【０００９】
【作用】このように構成することで、発光手段用輝度制
御回路に備わる第１トランジスタ及び輝度制御トランジ
スタの全トランジスタと、各ＬＥＤへの電流供給を制御
する各スレーブ側駆動トランジスタとはカレントミラー
回路を構成することから、上記輝度制御トランジスタが
動作制御手段によりオンオフ制御されることで、第１ト
ランジスタ及び輝度制御トランジスタは各ＬＥＤを流れ
る電流を制御する。このように第１トランジスタ、輝度
調整用手段を追加することで各発光手段間の輝度を調整
することができ、少ない回路構成の追加で発光手段間に
おける輝度のバラツキを補正するように作用する。
御回路に備わる第１トランジスタ及び輝度制御トランジ
スタの全トランジスタと、各ＬＥＤへの電流供給を制御
する各スレーブ側駆動トランジスタとはカレントミラー
回路を構成することから、上記輝度制御トランジスタが
動作制御手段によりオンオフ制御されることで、第１ト
ランジスタ及び輝度制御トランジスタは各ＬＥＤを流れ
る電流を制御する。このように第１トランジスタ、輝度
調整用手段を追加することで各発光手段間の輝度を調整
することができ、少ない回路構成の追加で発光手段間に
おける輝度のバラツキを補正するように作用する。
【００１０】
【実施例】本発明の輝度制御回路装置の一実施例につい
て図１ないし図３を参照し以下に説明する。尚、図１な
いし図３において図７に示す構成部分と同じ構成部分に
ついては同じ符号を付し、その説明を省略する。本発明
の輝度制御回路装置を備えたＬＥＤアレイヘッドの構成
を図３に示す。図３において、発光手段用輝度制御回路
である各輝度制御回路２０−１ないし２０−ｎ（総称し
て輝度制御回路２０と記す場合もある）は、それぞれ、
発光手段に含まれる、各ＬＥＤ駆動回路４０−１ないし
４０−ｎ（総称してＬＥＤ駆動回路４０と記す場合もあ
る）に接続される。又、各ＬＥＤ駆動回路４０には、そ
れぞれが一チップにて構成される、ＬＥＤが列状に配列
されたＬＥＤアレイチップ４１−１ないし４１−ｎ（総
称してＬＥＤアレイチップ４１と記す場合もある）がそ
れぞれ接続される。尚、図３に示す各輝度制御回路２０
は図１に示すような回路構成であり、ＬＥＤ駆動回路４
０及びＬＥＤアレイチップ４１は図２に示すような回路
構成である。又、上記発光手段は、説明上便宜的に設け
た概念であり、実際には図３に示すように、ＬＥＤ駆動
回路４０等とＬＥＤアレイチップ４１とは別個のチップ
から構成される。
て図１ないし図３を参照し以下に説明する。尚、図１な
いし図３において図７に示す構成部分と同じ構成部分に
ついては同じ符号を付し、その説明を省略する。本発明
の輝度制御回路装置を備えたＬＥＤアレイヘッドの構成
を図３に示す。図３において、発光手段用輝度制御回路
である各輝度制御回路２０−１ないし２０−ｎ（総称し
て輝度制御回路２０と記す場合もある）は、それぞれ、
発光手段に含まれる、各ＬＥＤ駆動回路４０−１ないし
４０−ｎ（総称してＬＥＤ駆動回路４０と記す場合もあ
る）に接続される。又、各ＬＥＤ駆動回路４０には、そ
れぞれが一チップにて構成される、ＬＥＤが列状に配列
されたＬＥＤアレイチップ４１−１ないし４１−ｎ（総
称してＬＥＤアレイチップ４１と記す場合もある）がそ
れぞれ接続される。尚、図３に示す各輝度制御回路２０
は図１に示すような回路構成であり、ＬＥＤ駆動回路４
０及びＬＥＤアレイチップ４１は図２に示すような回路
構成である。又、上記発光手段は、説明上便宜的に設け
た概念であり、実際には図３に示すように、ＬＥＤ駆動
回路４０等とＬＥＤアレイチップ４１とは別個のチップ
から構成される。
【００１１】各ＬＥＤ駆動回路４０には、図７に示す従
来のＬＥＤアレイヘッドと同様に、ＡＮＤ回路９−１な
いし９−ｎの出力側が接続される。ＡＮＤ回路９−１等
の入力側には、印字データであり外部より供給される画
像データを格納するシフトレジスタ３−１ないし３−ｎ
（総称してシフトレジスタ３と記す場合もある）の出力
側が接続されるラッチ４−１ないし４−ｎ（総称してラ
ッチ４と記す場合もある）の出力側が接続される。又、
本実施例では、それぞれのシフトレジスタ３−１等の出
力側には、外部からラッチイネイブル信号が供給される
ことでシフトレジスタ３−１等に格納されたデータをラ
ッチするラッチ４２−１ないし４２−ｎ（総称してラッ
チ４２と記載する場合もある）がさらに接続され、ラッ
チ４２−１等における各出力側は、各輝度制御回路２０
における、図１に示す、制御信号入力端子２５−１ない
し２５−４に接続される。尚、ラッチ４２−１等にデー
タをラッチする場合、シフトレジスタ３−１等には、上
記画像データではなく、図１に示す輝度調整用回路２１
を動作制御するための制御信号データが供給され、ラッ
チ４２−１等は該制御信号データをラッチする。
来のＬＥＤアレイヘッドと同様に、ＡＮＤ回路９−１な
いし９−ｎの出力側が接続される。ＡＮＤ回路９−１等
の入力側には、印字データであり外部より供給される画
像データを格納するシフトレジスタ３−１ないし３−ｎ
（総称してシフトレジスタ３と記す場合もある）の出力
側が接続されるラッチ４−１ないし４−ｎ（総称してラ
ッチ４と記す場合もある）の出力側が接続される。又、
本実施例では、それぞれのシフトレジスタ３−１等の出
力側には、外部からラッチイネイブル信号が供給される
ことでシフトレジスタ３−１等に格納されたデータをラ
ッチするラッチ４２−１ないし４２−ｎ（総称してラッ
チ４２と記載する場合もある）がさらに接続され、ラッ
チ４２−１等における各出力側は、各輝度制御回路２０
における、図１に示す、制御信号入力端子２５−１ない
し２５−４に接続される。尚、ラッチ４２−１等にデー
タをラッチする場合、シフトレジスタ３−１等には、上
記画像データではなく、図１に示す輝度調整用回路２１
を動作制御するための制御信号データが供給され、ラッ
チ４２−１等は該制御信号データをラッチする。
【００１２】これらの輝度制御回路２０、ＬＥＤ駆動回
路４０、ＬＥＤアレイチップ４１、ラッチ４２、及びＬ
ＥＤ駆動回路４０に接続される図３に示すシフトレジス
タ３−１等にて輝度制御回路装置を構成し、上述した例
えば、輝度制御回路２０−１、ＬＥＤ駆動回路４０−
１、ＡＮＤ回路９−１等、ラッチ４−１、ラッチ４２−
１、及びシフトレジスタ３−１にて、ＬＥＤ駆動チップ
として１チップを構成することができる。
路４０、ＬＥＤアレイチップ４１、ラッチ４２、及びＬ
ＥＤ駆動回路４０に接続される図３に示すシフトレジス
タ３−１等にて輝度制御回路装置を構成し、上述した例
えば、輝度制御回路２０−１、ＬＥＤ駆動回路４０−
１、ＡＮＤ回路９−１等、ラッチ４−１、ラッチ４２−
１、及びシフトレジスタ３−１にて、ＬＥＤ駆動チップ
として１チップを構成することができる。
【００１３】尚、図１及び図２においてそれぞれ図７に
示す構成部分と同じ構成部分については同じ符号を付し
その説明は省略する。又、図１に示す輝度制御回路２０
において、図１に示す電圧“ＶＧ”が図７に示す電圧
“ＶＧ”に対応し、オペレーションアンプ１４、抵抗１
３等回りの回路構成は図７に示すものと同じである。
示す構成部分と同じ構成部分については同じ符号を付し
その説明は省略する。又、図１に示す輝度制御回路２０
において、図１に示す電圧“ＶＧ”が図７に示す電圧
“ＶＧ”に対応し、オペレーションアンプ１４、抵抗１
３等回りの回路構成は図７に示すものと同じである。
【００１４】図１において、第１トランジスタであるＰ
ＭＯＳトランジスタ１１’と、ＮＭＯＳトランジスタ１
２との接続点Ｂは、ＬＥＤ駆動回路４０の入力側（図２
に示す“ＶＧ”）に接続されるが、接続点ＢからＬＥＤ
駆動回路４０の入力端子へ延在する信号線には、電源８
にソースがそれぞれ接続される、輝度制御トランジスタ
であるＰＭＯＳトランジスタ２３−１ないし２３−４の
それぞれのドレイン側、及び上記ＰＭＯＳトランジスタ
２３−１等をオンオフ動作させるために制御信号入力端
子２５−１等を介して供給される制御信号によりオンオ
フ動作するトランスミッションゲート２４−１ないし２
４−４の入力側が接続される。
ＭＯＳトランジスタ１１’と、ＮＭＯＳトランジスタ１
２との接続点Ｂは、ＬＥＤ駆動回路４０の入力側（図２
に示す“ＶＧ”）に接続されるが、接続点ＢからＬＥＤ
駆動回路４０の入力端子へ延在する信号線には、電源８
にソースがそれぞれ接続される、輝度制御トランジスタ
であるＰＭＯＳトランジスタ２３−１ないし２３−４の
それぞれのドレイン側、及び上記ＰＭＯＳトランジスタ
２３−１等をオンオフ動作させるために制御信号入力端
子２５−１等を介して供給される制御信号によりオンオ
フ動作するトランスミッションゲート２４−１ないし２
４−４の入力側が接続される。
【００１５】このようなトランスミッションゲート２４
−１等の出力側は、ＰＭＯＳトランジスタ２３−１等の
ゲート、及び電源８にソースが接続されるＰＭＯＳトラ
ンジスタ２６−１ないし２６−４のドレイン側に接続さ
れる。又、ＰＭＯＳトランジスタ２６−１等のゲートに
は制御信号入力端子２５−１等がそれぞれ接続される。
又、上述したように本実施例では、これらの制御信号入
力端子２５−１等にはラッチ４２−１等が、各輝度制御
回路２０に対して各ラッチ４２を接続するように、接続
される。尚、上記トランスミッションゲート２４−１
等、制御信号入力端子２５−１等、ＰＭＯＳトランジス
タ２６−１等、及び図示するインバータにて輝度制御ト
ランジスタ２３−１等のオンオフ制御を行う動作制御手
段を構成する。又、図１に示すように、該動作制御手段
と、電源８と、ＰＭＯＳトランジスタ２３−１等にて輝
度調整用回路２１を構成する。
−１等の出力側は、ＰＭＯＳトランジスタ２３−１等の
ゲート、及び電源８にソースが接続されるＰＭＯＳトラ
ンジスタ２６−１ないし２６−４のドレイン側に接続さ
れる。又、ＰＭＯＳトランジスタ２６−１等のゲートに
は制御信号入力端子２５−１等がそれぞれ接続される。
又、上述したように本実施例では、これらの制御信号入
力端子２５−１等にはラッチ４２−１等が、各輝度制御
回路２０に対して各ラッチ４２を接続するように、接続
される。尚、上記トランスミッションゲート２４−１
等、制御信号入力端子２５−１等、ＰＭＯＳトランジス
タ２６−１等、及び図示するインバータにて輝度制御ト
ランジスタ２３−１等のオンオフ制御を行う動作制御手
段を構成する。又、図１に示すように、該動作制御手段
と、電源８と、ＰＭＯＳトランジスタ２３−１等にて輝
度調整用回路２１を構成する。
【００１６】図２に示すＬＥＤ駆動回路４０は、図７に
示す、ＬＥＤ１−１等、ＰＭＯＳトランジスタ２−１
等、トランスミッションゲート５−１等、ＰＭＯＳトラ
ンジスタ７−１等、電源８の部分と同じ回路構成であ
り、一つのＬＥＤ駆動回路４０にて駆動されるＬＥＤの
数は例えば６４個である。
示す、ＬＥＤ１−１等、ＰＭＯＳトランジスタ２−１
等、トランスミッションゲート５−１等、ＰＭＯＳトラ
ンジスタ７−１等、電源８の部分と同じ回路構成であ
り、一つのＬＥＤ駆動回路４０にて駆動されるＬＥＤの
数は例えば６４個である。
【００１７】このような構成をとる本実施例の輝度制御
回路装置の動作について以下に説明する。従来技術と同
様に、ＰＭＯＳトランジスタ１１’及び輝度調整用回路
２１に含まれるＰＭＯＳトランジスタ２３−１ないし２
３−４と、それぞれのＬＥＤ駆動回路４０に含まれるＰ
ＭＯＳトランジスタ２−１等とはカレントミラー回路を
構成するので、これらのＰＭＯＳトランジスタのトラン
ジスタサイズが皆同じであり、ＰＭＯＳトランジスタ２
３−１ないし２３−４がオフ状態とされている場合、Ｐ
ＭＯＳトランジスタ１１’を流れる電流と、それぞれの
ＬＥＤ駆動回路４０に含まれるＰＭＯＳトランジスタ２
−１等を流れる電流、即ちＬＥＤ１−１等を流れる電流
とは等しくなる。
回路装置の動作について以下に説明する。従来技術と同
様に、ＰＭＯＳトランジスタ１１’及び輝度調整用回路
２１に含まれるＰＭＯＳトランジスタ２３−１ないし２
３−４と、それぞれのＬＥＤ駆動回路４０に含まれるＰ
ＭＯＳトランジスタ２−１等とはカレントミラー回路を
構成するので、これらのＰＭＯＳトランジスタのトラン
ジスタサイズが皆同じであり、ＰＭＯＳトランジスタ２
３−１ないし２３−４がオフ状態とされている場合、Ｐ
ＭＯＳトランジスタ１１’を流れる電流と、それぞれの
ＬＥＤ駆動回路４０に含まれるＰＭＯＳトランジスタ２
−１等を流れる電流、即ちＬＥＤ１−１等を流れる電流
とは等しくなる。
【００１８】尚、本実施例では、ＰＭＯＳトランジスタ
１１’、ＰＭＯＳトランジスタ２３−１、ＰＭＯＳトラ
ンジスタ２３−２、ＰＭＯＳトランジスタ２３−３、Ｐ
ＭＯＳトランジスタ２３−４のトランジスタサイズの比
を、５：１：１：１：１とし、それぞれのＬＥＤ駆動回
路４０に含まれるＰＭＯＳトランジスタ２−１等におけ
るトランジスタサイズの比を５としている。尚、上述し
たがトランジスタサイズとは、ＩＣ基板上に形成される
ＭＯＳトランジスタの平面図である図４に示すように、
トランジスタのゲートを形成するポリシリコンの太さＬ
を一定とした場合におけるトランジスタのソース及びド
レインを形成するための拡散領域の幅Ｗにて表される。
１１’、ＰＭＯＳトランジスタ２３−１、ＰＭＯＳトラ
ンジスタ２３−２、ＰＭＯＳトランジスタ２３−３、Ｐ
ＭＯＳトランジスタ２３−４のトランジスタサイズの比
を、５：１：１：１：１とし、それぞれのＬＥＤ駆動回
路４０に含まれるＰＭＯＳトランジスタ２−１等におけ
るトランジスタサイズの比を５としている。尚、上述し
たがトランジスタサイズとは、ＩＣ基板上に形成される
ＭＯＳトランジスタの平面図である図４に示すように、
トランジスタのゲートを形成するポリシリコンの太さＬ
を一定とした場合におけるトランジスタのソース及びド
レインを形成するための拡散領域の幅Ｗにて表される。
【００１９】又、ＬＥＤアレイチップ４１は、ＬＥＤア
レイヘッドが製造された時点で各ＬＥＤアレイチップ４
１における輝度について基準値との誤差が測定され、各
ＬＥＤアレイチップ４１間における輝度のバラツキがな
くなるように、ＬＥＤアレイチップ４１におけるＬＥＤ
１−１等を流れる電流を各ＬＥＤアレイチップ４１毎に
決定する。このように決定された値は、当該輝度制御回
路装置が備わる例えば印字装置に設けられる例えばＥＰ
ＲＯＭに記憶され、該印字装置が起動されるときには上
記ＥＰＲＯＭから記憶データが送出されるように構成す
ることが考えられる。各ＬＥＤアレイチップ４１毎に決
定された値に基づく二値化データは、シフトレジスタ３
−１等のそれぞれに格納され、ラッチイネイブル信号を
供給することで、シフトレジスタ３−１等に格納された
データはラッチ４２−１等にラッチされる。
レイヘッドが製造された時点で各ＬＥＤアレイチップ４
１における輝度について基準値との誤差が測定され、各
ＬＥＤアレイチップ４１間における輝度のバラツキがな
くなるように、ＬＥＤアレイチップ４１におけるＬＥＤ
１−１等を流れる電流を各ＬＥＤアレイチップ４１毎に
決定する。このように決定された値は、当該輝度制御回
路装置が備わる例えば印字装置に設けられる例えばＥＰ
ＲＯＭに記憶され、該印字装置が起動されるときには上
記ＥＰＲＯＭから記憶データが送出されるように構成す
ることが考えられる。各ＬＥＤアレイチップ４１毎に決
定された値に基づく二値化データは、シフトレジスタ３
−１等のそれぞれに格納され、ラッチイネイブル信号を
供給することで、シフトレジスタ３−１等に格納された
データはラッチ４２−１等にラッチされる。
【００２０】ラッチ４２−１等にラッチされた二値化デ
ータは、図１に示す、輝度制御回路２０を構成する輝度
調整用回路２１に含まれる制御信号入力端子２５−１等
にそれぞれパラレルに供給される。制御信号入力端子２
５−１等に供給された上記データにおける信号レベルに
より、輝度調整用回路２１に備わるＰＭＯＳトランジス
タ２６−１等及びトランスミッションゲート２４−１等
がオンオフ制御され、それによりＰＭＯＳトランジスタ
２３−１等がオンオフ制御される。
ータは、図１に示す、輝度制御回路２０を構成する輝度
調整用回路２１に含まれる制御信号入力端子２５−１等
にそれぞれパラレルに供給される。制御信号入力端子２
５−１等に供給された上記データにおける信号レベルに
より、輝度調整用回路２１に備わるＰＭＯＳトランジス
タ２６−１等及びトランスミッションゲート２４−１等
がオンオフ制御され、それによりＰＭＯＳトランジスタ
２３−１等がオンオフ制御される。
【００２１】例えば、ラッチ４２−１から輝度制御回路
２０−１における制御信号入力端子２５−１ないし２５
−４のそれぞれにＰＭＯＳトランジスタ２３−１ないし
２３−４をオフ状態とする信号が供給されることで、Ｐ
ＭＯＳトランジスタ２３−１ないし２３−４はすべてオ
フ状態となる。したがって、ＰＭＯＳトランジスタ１
１’を流れる電流Ｉ１とＬＥＤ駆動回路４０に含まれる
それぞれのＰＭＯＳトランジスタ２−１等を流れる電
流、即ちＬＥＤ１−１等のそれぞれを流れる電流Ｉ２と
の関係について、上述したようなトランジスタサイズを
考慮すると、ＰＭＯＳトランジスタ１１’と上記ＰＭＯ
Ｓトランジスタ２−１等とのトランジスタサイズが５：
５と同じであることから、ＬＥＤ１−１等を流れる電流
Ｉ２は、（５／５）×Ｉ１の計算により、電流Ｉ１とな
る。
２０−１における制御信号入力端子２５−１ないし２５
−４のそれぞれにＰＭＯＳトランジスタ２３−１ないし
２３−４をオフ状態とする信号が供給されることで、Ｐ
ＭＯＳトランジスタ２３−１ないし２３−４はすべてオ
フ状態となる。したがって、ＰＭＯＳトランジスタ１
１’を流れる電流Ｉ１とＬＥＤ駆動回路４０に含まれる
それぞれのＰＭＯＳトランジスタ２−１等を流れる電
流、即ちＬＥＤ１−１等のそれぞれを流れる電流Ｉ２と
の関係について、上述したようなトランジスタサイズを
考慮すると、ＰＭＯＳトランジスタ１１’と上記ＰＭＯ
Ｓトランジスタ２−１等とのトランジスタサイズが５：
５と同じであることから、ＬＥＤ１−１等を流れる電流
Ｉ２は、（５／５）×Ｉ１の計算により、電流Ｉ１とな
る。
【００２２】又、例えば上記制御信号入力端子２５−１
にＰＭＯＳトランジスタ２３−１をオン状態とする信号
がラッチ４２−１から供給され、制御信号入力端子２５
−２ないし２５−４にＰＭＯＳトランジスタ２３−２な
いし２３−４をオフ状態とする信号がラッチ４２−１か
ら供給されることで、ＰＭＯＳトランジスタ２３−１は
オン状態にＰＭＯＳトランジスタ２３−２ないし２３−
４はすべてオフ状態となる。したがって、図１に示す
“ＶＧ”点に生じる電位には、ＰＭＯＳトランジスタ１
１’及びＰＭＯＳトランジスタ２３−１を流れる電流が
影響し、又、ＰＭＯＳトランジスタ２３−１のトランジ
スタサイズがＰＭＯＳトランジスタ１１’のトランジス
タサイズ“５”に対し“１”であることから、ＬＥＤ１
−１等を流れる電流Ｉ２は、｛５／（５＋１）｝×Ｉ１
の計算により、（５／６）×Ｉ１となる。尚、この式の
“（５／６）”項における分子の“５”はＰＭＯＳトラ
ンジスタ２−１等のトランジスタサイズである。
にＰＭＯＳトランジスタ２３−１をオン状態とする信号
がラッチ４２−１から供給され、制御信号入力端子２５
−２ないし２５−４にＰＭＯＳトランジスタ２３−２な
いし２３−４をオフ状態とする信号がラッチ４２−１か
ら供給されることで、ＰＭＯＳトランジスタ２３−１は
オン状態にＰＭＯＳトランジスタ２３−２ないし２３−
４はすべてオフ状態となる。したがって、図１に示す
“ＶＧ”点に生じる電位には、ＰＭＯＳトランジスタ１
１’及びＰＭＯＳトランジスタ２３−１を流れる電流が
影響し、又、ＰＭＯＳトランジスタ２３−１のトランジ
スタサイズがＰＭＯＳトランジスタ１１’のトランジス
タサイズ“５”に対し“１”であることから、ＬＥＤ１
−１等を流れる電流Ｉ２は、｛５／（５＋１）｝×Ｉ１
の計算により、（５／６）×Ｉ１となる。尚、この式の
“（５／６）”項における分子の“５”はＰＭＯＳトラ
ンジスタ２−１等のトランジスタサイズである。
【００２３】又、例えば上記制御信号入力端子２５−１
及び２５−２にＰＭＯＳトランジスタ２３−１及び２３
−２をオン状態とする信号を供給し、制御信号入力端子
２５−３及び２５−４にＰＭＯＳトランジスタ２３−３
及び２３−４をオフ状態とする信号を供給することで、
ＰＭＯＳトランジスタ２３−１及び２３−２はオン状態
にＰＭＯＳトランジスタ２３−３及び２３−４はオフ状
態となる。したがって、ＬＥＤ１−１等を流れる電流Ｉ
２は、｛５／（５＋２）｝×Ｉ１の計算により、（５／
７）×Ｉ１となる。以下、同様に考えて、ＰＭＯＳトラ
ンジスタ２３−３、２３−４を順次オン状態とすること
で、ＬＥＤ１−１等を流れる電流Ｉ２は、（５／８）×
Ｉ１、（５／９）×Ｉ１となる。
及び２５−２にＰＭＯＳトランジスタ２３−１及び２３
−２をオン状態とする信号を供給し、制御信号入力端子
２５−３及び２５−４にＰＭＯＳトランジスタ２３−３
及び２３−４をオフ状態とする信号を供給することで、
ＰＭＯＳトランジスタ２３−１及び２３−２はオン状態
にＰＭＯＳトランジスタ２３−３及び２３−４はオフ状
態となる。したがって、ＬＥＤ１−１等を流れる電流Ｉ
２は、｛５／（５＋２）｝×Ｉ１の計算により、（５／
７）×Ｉ１となる。以下、同様に考えて、ＰＭＯＳトラ
ンジスタ２３−３、２３−４を順次オン状態とすること
で、ＬＥＤ１−１等を流れる電流Ｉ２は、（５／８）×
Ｉ１、（５／９）×Ｉ１となる。
【００２４】このように輝度制御回路２０に含まれるＰ
ＭＯＳトランジスタ２３−１等を、ラッチ４２−１等か
ら制御信号入力端子２５−１等に供給する制御信号にて
オンオフ制御することで、それぞれの輝度制御回路２０
に接続されるそれぞれのＬＥＤ駆動回路４０に接続され
るすべてのＬＥＤ１−１等の輝度を調整することができ
る。即ち、各ＬＥＤ駆動回路４０毎にＬＥＤの輝度を調
整することができる。このように図７に示す輝度制御回
路に回路規模の小さい輝度調整用回路２１を付加するだ
けで、各ＬＥＤアレイチップ４１毎の輝度を調整するこ
とができるので、チップ面積の増加が少なくコスト低減
を図ることができる。又、ＬＥＤ駆動回路４０のテスト
は、図２に示すＰＭＯＳトランジスタ２−１ないし２−
ｍの内の一つが所定の電流に補正されれば、他のＰＭＯ
Ｓトランジスタ２−１等については各トランジスタのゲ
ートに印加される電圧が同じであることより、他のＰＭ
ＯＳトランジスタ２−１等についても上記所定電流に補
正されていることになる。よって、輝度制御回路２０の
テストは、ＰＭＯＳトランジスタ２−１ないし２−ｍの
内のいずれか一つについて行えばよく、テスト時間、テ
ストコストの低減を図ることができる。
ＭＯＳトランジスタ２３−１等を、ラッチ４２−１等か
ら制御信号入力端子２５−１等に供給する制御信号にて
オンオフ制御することで、それぞれの輝度制御回路２０
に接続されるそれぞれのＬＥＤ駆動回路４０に接続され
るすべてのＬＥＤ１−１等の輝度を調整することができ
る。即ち、各ＬＥＤ駆動回路４０毎にＬＥＤの輝度を調
整することができる。このように図７に示す輝度制御回
路に回路規模の小さい輝度調整用回路２１を付加するだ
けで、各ＬＥＤアレイチップ４１毎の輝度を調整するこ
とができるので、チップ面積の増加が少なくコスト低減
を図ることができる。又、ＬＥＤ駆動回路４０のテスト
は、図２に示すＰＭＯＳトランジスタ２−１ないし２−
ｍの内の一つが所定の電流に補正されれば、他のＰＭＯ
Ｓトランジスタ２−１等については各トランジスタのゲ
ートに印加される電圧が同じであることより、他のＰＭ
ＯＳトランジスタ２−１等についても上記所定電流に補
正されていることになる。よって、輝度制御回路２０の
テストは、ＰＭＯＳトランジスタ２−１ないし２−ｍの
内のいずれか一つについて行えばよく、テスト時間、テ
ストコストの低減を図ることができる。
【００２５】さらに、従来の公報に開示される回路のよ
うに個々のＬＥＤの輝度を調整するためにＬＥＤ駆動回
路の動作状態が変化するゲートがないことから、一つの
ＬＥＤに接続されるゲート数が少ないので、チップの信
頼性が高いという利点もある。
うに個々のＬＥＤの輝度を調整するためにＬＥＤ駆動回
路の動作状態が変化するゲートがないことから、一つの
ＬＥＤに接続されるゲート数が少ないので、チップの信
頼性が高いという利点もある。
【００２６】又、例えば、ＰＭＯＳトランジスタ１
１’、ＰＭＯＳトランジスタ２３−１、ＰＭＯＳトラン
ジスタ２３−２、ＰＭＯＳトランジスタ２３−３、ＰＭ
ＯＳトランジスタ２３−４のトランジスタサイズの比
を、２０：１：２：４：８とし、それぞれのＬＥＤ１−
１等に接続されるＰＭＯＳトランジスタ２−１等のトラ
ンジスタサイズの比を２０とする。このようにＰＭＯＳ
トランジスタ２３−１ないし２３−４のトランジスタサ
イズを２のべき乗の値とすることで、ＰＭＯＳトランジ
スタ２３−１ないし２３−４のオンオフの組み合わせに
より、ＬＥＤ１−１等を流れる電流Ｉ２は、（２０／２
０）×Ｉ１、（２０／２１）×Ｉ１、（２０／２２）×
Ｉ１、… （２０／３５）×Ｉ１と、１６段階に制御可
能となる。
１’、ＰＭＯＳトランジスタ２３−１、ＰＭＯＳトラン
ジスタ２３−２、ＰＭＯＳトランジスタ２３−３、ＰＭ
ＯＳトランジスタ２３−４のトランジスタサイズの比
を、２０：１：２：４：８とし、それぞれのＬＥＤ１−
１等に接続されるＰＭＯＳトランジスタ２−１等のトラ
ンジスタサイズの比を２０とする。このようにＰＭＯＳ
トランジスタ２３−１ないし２３−４のトランジスタサ
イズを２のべき乗の値とすることで、ＰＭＯＳトランジ
スタ２３−１ないし２３−４のオンオフの組み合わせに
より、ＬＥＤ１−１等を流れる電流Ｉ２は、（２０／２
０）×Ｉ１、（２０／２１）×Ｉ１、（２０／２２）×
Ｉ１、… （２０／３５）×Ｉ１と、１６段階に制御可
能となる。
【００２７】又、上述したトランジスタサイズを変化さ
せた場合の説明よりわかるように、ＰＭＯＳトランジス
タ１１’及びＰＭＯＳトランジスタ２３−１ないし２３
−４のトランジスタサイズの値により、ＬＥＤ１−１等
を流れる電流Ｉ２の値の調整幅を粗くあるいは細かくす
ることができる。例えば、ＰＭＯＳトランジスタ１１’
のトランジスタサイズを２５、ＬＥＤ１−１等に接続さ
れるＰＭＯＳトランジスタ２−１等のトランジスタサイ
ズを“４０”とし、ＰＭＯＳトランジスタ２３−１ない
し２３−４のトランジスタサイズ比を上記の場合と同様
に１：２：４：８とした場合には、電流Ｉ２の値は、
（４０／４０）×Ｉ１から（４０／２５）×Ｉ１とな
る。
せた場合の説明よりわかるように、ＰＭＯＳトランジス
タ１１’及びＰＭＯＳトランジスタ２３−１ないし２３
−４のトランジスタサイズの値により、ＬＥＤ１−１等
を流れる電流Ｉ２の値の調整幅を粗くあるいは細かくす
ることができる。例えば、ＰＭＯＳトランジスタ１１’
のトランジスタサイズを２５、ＬＥＤ１−１等に接続さ
れるＰＭＯＳトランジスタ２−１等のトランジスタサイ
ズを“４０”とし、ＰＭＯＳトランジスタ２３−１ない
し２３−４のトランジスタサイズ比を上記の場合と同様
に１：２：４：８とした場合には、電流Ｉ２の値は、
（４０／４０）×Ｉ１から（４０／２５）×Ｉ１とな
る。
【００２８】さらに、上記実施例では、輝度制御回路２
０には、輝度調整用のトランジスタとしてＰＭＯＳトラ
ンジスタ２３−１ないし２３−４の４つを設けたが、個
数はこれに限るものではない。尚、ＰＭＯＳトランジス
タ２３−１等の数に応じてラッチ４２−１等にラッチさ
れるデータのビット数も変化する。
０には、輝度調整用のトランジスタとしてＰＭＯＳトラ
ンジスタ２３−１ないし２３−４の４つを設けたが、個
数はこれに限るものではない。尚、ＰＭＯＳトランジス
タ２３−１等の数に応じてラッチ４２−１等にラッチさ
れるデータのビット数も変化する。
【００２９】又、上述した実施例では、輝度調整用回路
２１における制御信号入力端子２５−１等にはラッチ４
２−１等にラッチしたデータをラッチ４２−１等から供
給するようにしたが、上述したように各ＬＥＤアレイチ
ップ４１間における輝度のバラツキがなくなるように決
定した値に基づいて、必要のある制御信号入力端子２５
−１等にのみ信号が供給されるように結線してもよい。
２１における制御信号入力端子２５−１等にはラッチ４
２−１等にラッチしたデータをラッチ４２−１等から供
給するようにしたが、上述したように各ＬＥＤアレイチ
ップ４１間における輝度のバラツキがなくなるように決
定した値に基づいて、必要のある制御信号入力端子２５
−１等にのみ信号が供給されるように結線してもよい。
【００３０】又、図５に示すように、制御信号入力端子
２５−１等にフューズを接続しておき、ＬＥＤアレイチ
ップ４１の輝度を下げる場合、即ち、ＰＭＯＳトランジ
スタ２３−１等をオン状態とするときには上記ヒューズ
を溶断し、逆に、ＬＥＤアレイチップ４１の輝度を上げ
る場合、即ち、ＰＭＯＳトランジスタ２３−１等をオフ
状態とするときには溶断しないように構成することもで
きる。尚、制御信号入力端子２５−１等は図示するよう
に設けなくてもよい。
２５−１等にフューズを接続しておき、ＬＥＤアレイチ
ップ４１の輝度を下げる場合、即ち、ＰＭＯＳトランジ
スタ２３−１等をオン状態とするときには上記ヒューズ
を溶断し、逆に、ＬＥＤアレイチップ４１の輝度を上げ
る場合、即ち、ＰＭＯＳトランジスタ２３−１等をオフ
状態とするときには溶断しないように構成することもで
きる。尚、制御信号入力端子２５−１等は図示するよう
に設けなくてもよい。
【００３１】又、図６に示すように、制御信号入力端子
２５−１等が設けられる箇所に上記決定した値に基づい
たデータを記憶したＥＰＲＯＭを直接接続するようにし
てもよい。尚、このような場合には制御信号入力端子２
５−１等は不要となるが設けることもできる。
２５−１等が設けられる箇所に上記決定した値に基づい
たデータを記憶したＥＰＲＯＭを直接接続するようにし
てもよい。尚、このような場合には制御信号入力端子２
５−１等は不要となるが設けることもできる。
【００３２】
【発明の効果】以上詳述したように本発明によれば、発
光手段用輝度制御回路に備わる第１トランジスタ及び輝
度制御トランジスタの全トランジスタと、発光手段に備
わるＬＥＤへの電流供給を制御する各スレーブ側駆動ト
ランジスタとはカレントミラー回路を構成することか
ら、上記輝度制御トランジスタが動作制御手段によりオ
ンオフ制御されることで、第１トランジスタ及び輝度制
御トランジスタは発光手段に備わるＬＥＤを流れる電流
を制御する。このように第１トランジスタ、輝度調整用
手段を追加することで各発光手段間の輝度を調整するこ
とができ、少ない回路構成の追加で発光手段間における
輝度のバラツキを補正することができる。
光手段用輝度制御回路に備わる第１トランジスタ及び輝
度制御トランジスタの全トランジスタと、発光手段に備
わるＬＥＤへの電流供給を制御する各スレーブ側駆動ト
ランジスタとはカレントミラー回路を構成することか
ら、上記輝度制御トランジスタが動作制御手段によりオ
ンオフ制御されることで、第１トランジスタ及び輝度制
御トランジスタは発光手段に備わるＬＥＤを流れる電流
を制御する。このように第１トランジスタ、輝度調整用
手段を追加することで各発光手段間の輝度を調整するこ
とができ、少ない回路構成の追加で発光手段間における
輝度のバラツキを補正することができる。
【図１】 本発明の輝度制御回路装置の一実施例を示す
回路図である。
回路図である。
【図２】 本発明の輝度制御回路装置に接続されるＬＥ
Ｄ駆動回路の構成を示す回路図である。
Ｄ駆動回路の構成を示す回路図である。
【図３】 本発明の輝度制御回路装置を備えるＬＥＤア
レイヘッドの構成を示す図である。
レイヘッドの構成を示す図である。
【図４】 トランジスタサイズを説明する図である。
【図５】 輝度制御トランジスタのオンオフ制御を行う
ための他の実施例を示す図である。
ための他の実施例を示す図である。
【図６】 輝度制御トランジスタのオンオフ制御を行う
ための他の実施例を示す図である。
ための他の実施例を示す図である。
【図７】 従来の輝度制御回路を含むＬＥＤアレイヘッ
ドの構成を示す図である。
ドの構成を示す図である。
１−１ないし１−４…ＬＥＤ、２−１ないし２−４…Ｐ
ＭＯＳトランジスタ、３…シフトレジスタ、４…ラッ
チ、９−１ないし９−ｎ…ＡＮＤ回路、１１’…ＰＭＯ
Ｓトランジスタ、２０…輝度制御回路、２１…輝度調整
用回路、２３−１ないし２３−４…ＰＭＯＳトランジス
タ、２５−１ないし２５−４…制御信号入力端子、４０
…ＬＥＤ駆動回路、４１…ＬＥＤアレイチップ、４２…
ラッチ。
ＭＯＳトランジスタ、３…シフトレジスタ、４…ラッ
チ、９−１ないし９−ｎ…ＡＮＤ回路、１１’…ＰＭＯ
Ｓトランジスタ、２０…輝度制御回路、２１…輝度調整
用回路、２３−１ないし２３−４…ＰＭＯＳトランジス
タ、２５−１ないし２５−４…制御信号入力端子、４０
…ＬＥＤ駆動回路、４１…ＬＥＤアレイチップ、４２…
ラッチ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/44 B41J 2/45 B41J 2/455 H04N 1/23
Claims (2)
- 【請求項１】 複数のＬＥＤと、該ＬＥＤへの電流供給
を制御するためそれぞれの上記ＬＥＤに対応したスレー
ブ側駆動トランジスタとを有する発光手段を複数備え、
各発光手段間の輝度を制御するため、上記各発光手段に
対応してそれぞれ接続される発光手段用輝度制御回路を
備える輝度制御回路装置であって、 上記発光手段用輝度制御回路は、 電源と定電流発生手段との間に接続され常にオン状態で
ある第１トランジスタと、 上記第１トランジスタに対して並列接続される輝度制御
トランジスタ及び該輝度制御トランジスタのオンオフ制
御を行う動作制御手段を有する輝度調整用手段と、 を備え、出力側が一つの上記発光手段内のそれぞれの上
記スレーブ側駆動トランジスタに接続され、上記動作制
御手段により上記輝度制御トランジスタをオンオフ制御
することにより上記ＬＥＤのそれぞれを流れる同一値の
電流を制御することを特徴とする輝度制御回路装置。 - 【請求項２】 上記発光手段用輝度制御回路が複数の上
記輝度制御トランジスタを有する場合、それぞれの上記
輝度制御トランジスタのトランジスタサイズを２n（ｎ
は０，１，２，…）にてなる値とした、請求項１記載の
輝度制御回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12390193A JP3296882B2 (ja) | 1993-05-26 | 1993-05-26 | 輝度制御回路装置 |
| US08/248,671 US5517151A (en) | 1993-05-26 | 1994-05-25 | Intensity controlling circuit having fuses and EPROMs for LED-array head |
| US08/546,121 US5815025A (en) | 1993-05-26 | 1995-10-20 | Intensity controlling circuit device for LED-array head having a plurality of LED-array chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12390193A JP3296882B2 (ja) | 1993-05-26 | 1993-05-26 | 輝度制御回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06328782A JPH06328782A (ja) | 1994-11-29 |
| JP3296882B2 true JP3296882B2 (ja) | 2002-07-02 |
Family
ID=14872147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12390193A Expired - Fee Related JP3296882B2 (ja) | 1993-05-26 | 1993-05-26 | 輝度制御回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5517151A (ja) |
| JP (1) | JP3296882B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218909A (ja) * | 2007-03-07 | 2008-09-18 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3296882B2 (ja) * | 1993-05-26 | 2002-07-02 | 株式会社リコー | 輝度制御回路装置 |
| US5818501A (en) * | 1995-12-28 | 1998-10-06 | Eastman Kodak Company | Apparatus and method for grey level printing with improved correction of exposure parameters |
| JPH09277591A (ja) * | 1996-04-16 | 1997-10-28 | Canon Inc | レーザ光量制御装置および画像形成装置 |
| US5936657A (en) * | 1997-01-17 | 1999-08-10 | Xerox Corporation | Self replacing OLED multibar printbar |
| JP3365724B2 (ja) * | 1997-08-12 | 2003-01-14 | 富士通株式会社 | 画像形成装置 |
| JP2002513956A (ja) * | 1998-05-01 | 2002-05-14 | ズィー・ビィ・イー・インコーポレイテッド | 感光材料上にデジタル画像を記録するための方法および装置 |
| JP2000203078A (ja) * | 1999-01-18 | 2000-07-25 | Canon Inc | 駆動制御装置および駆動制御方法 |
| US6520615B1 (en) * | 1999-10-05 | 2003-02-18 | Hewlett-Packard Company | Thermal inkjet print head with integrated power supply fault protection circuitry for protection of firing circuitry |
| US6297984B1 (en) * | 1999-12-29 | 2001-10-02 | Tower Semiconductor Ltd. | Structure and method for protecting integrated circuits during plasma processing |
| AU2000269232A1 (en) * | 2000-01-14 | 2001-07-24 | Microsoft Corporation | Specifying security for an element by assigning a scaled value representative ofthe relative security thereof |
| JP3709470B2 (ja) * | 2000-02-29 | 2005-10-26 | 株式会社沖データ | 画像記録装置 |
| KR100389040B1 (ko) * | 2000-10-18 | 2003-06-25 | 삼성전자주식회사 | 반도체 집적 회로의 퓨즈 회로 |
| CA2332190A1 (en) * | 2001-01-25 | 2002-07-25 | Efos Inc. | Addressable semiconductor array light source for localized radiation delivery |
| JP3761416B2 (ja) * | 2001-05-02 | 2006-03-29 | 株式会社沖データ | アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置 |
| US20050030192A1 (en) * | 2003-08-08 | 2005-02-10 | Weaver James T. | Power supply for LED airfield lighting |
| JP3746049B2 (ja) * | 2003-09-24 | 2006-02-15 | 株式会社リコー | レーザダイオード駆動回路 |
| US20050097385A1 (en) * | 2003-10-15 | 2005-05-05 | Ahne Adam J. | Method of fault correction for an array of fusible links |
| US7459956B2 (en) * | 2004-05-05 | 2008-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Storing information with electrical fuse for device trimming |
| US20060203078A1 (en) * | 2005-03-11 | 2006-09-14 | Naugler W E Jr | Feedback control apparatus and method for an emissive printhead |
| US7053920B1 (en) * | 2005-03-11 | 2006-05-30 | Nuelight Corporation | Feedback control apparatus and method for an emissive printhead |
| WO2007044072A1 (en) * | 2005-05-18 | 2007-04-19 | Nuelight Corporation | Feedback control apparatus and method for an emissive printhead |
| JP2008004705A (ja) * | 2006-06-21 | 2008-01-10 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP2008016732A (ja) * | 2006-07-07 | 2008-01-24 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP2008283110A (ja) * | 2007-05-14 | 2008-11-20 | Seiko Epson Corp | 電流負荷駆動回路 |
| TWI375935B (en) * | 2007-05-22 | 2012-11-01 | Ite Tech Inc | Constant curent driving circuit |
| JP4420949B2 (ja) * | 2007-09-20 | 2010-02-24 | 株式会社沖データ | 駆動装置、駆動回路、ｌｅｄヘッド及び画像形成装置 |
| JP5780710B2 (ja) * | 2010-03-31 | 2015-09-16 | キヤノン株式会社 | 画像形成装置 |
| JP6372097B2 (ja) | 2014-03-07 | 2018-08-15 | 株式会社リコー | 検出装置、検出回路、センサモジュール及び画像形成装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3429107C2 (de) * | 1983-08-08 | 1996-12-12 | Canon Kk | Bildaufzeichnungsgerät |
| US4608530A (en) * | 1984-11-09 | 1986-08-26 | Harris Corporation | Programmable current mirror |
| JP2816147B2 (ja) * | 1987-03-27 | 1998-10-27 | 株式会社日立製作所 | 発光ダイオードアレイ用駆動回路 |
| US4967192A (en) * | 1987-04-22 | 1990-10-30 | Hitachi, Ltd. | Light-emitting element array driver circuit |
| US4746941A (en) * | 1987-10-13 | 1988-05-24 | Eastman Kodak Company | Dot printer with token bit selection of data latching |
| JP3069587B2 (ja) * | 1988-11-01 | 2000-07-24 | セイコーエプソン株式会社 | 多出力電流供給用集積回路及びそれを用いた複数の被駆動素子の駆動制御装置 |
| US5166702A (en) * | 1990-06-26 | 1992-11-24 | Eastman Kodak Company | LED printhead with improved current mirror driver and driver chip therefor |
| US5264868A (en) * | 1990-06-26 | 1993-11-23 | Eastman Kodak Company | Non-impact printer apparatus with improved current mirror driver |
| US5253934A (en) * | 1990-06-26 | 1993-10-19 | Eastman Kodak Company | L.E.D. array printer with extra driver channel |
| US5099192A (en) * | 1990-10-12 | 1992-03-24 | Hewlett-Packard Company | Light emitting diode array current power supply |
| JP3296882B2 (ja) * | 1993-05-26 | 2002-07-02 | 株式会社リコー | 輝度制御回路装置 |
| US5467036A (en) * | 1993-09-01 | 1995-11-14 | Rohm Co., Ltd. | Integrated circuit device for driving elements and light emitting device |
-
1993
- 1993-05-26 JP JP12390193A patent/JP3296882B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-25 US US08/248,671 patent/US5517151A/en not_active Expired - Lifetime
-
1995
- 1995-10-20 US US08/546,121 patent/US5815025A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218909A (ja) * | 2007-03-07 | 2008-09-18 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5517151A (en) | 1996-05-14 |
| US5815025A (en) | 1998-09-29 |
| JPH06328782A (ja) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3296882B2 (ja) | 輝度制御回路装置 | |
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| US20080292344A1 (en) | Drive circuit, light emitting diode head, and image forming apparatus | |
| EP0936509B1 (en) | Driving circuit and led head with constant turn-on time | |
| JP3308801B2 (ja) | 記録素子アレイ | |
| JP2000108407A (ja) | 駆動回路およびこれを用いたプリンタ | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| US8451306B2 (en) | Reference voltage generation circuit, drive device, print head, and image forming apparatus | |
| JP5647532B2 (ja) | 演算増幅器、駆動回路、駆動装置、および画像形成装置 | |
| US6717604B2 (en) | Array driving circuit with control voltage adjusted at both ends, and array head using same | |
| US9090094B2 (en) | Driving circuit and apparatus, and image forming apparatus | |
| US6535235B1 (en) | Drive circuit and LED head incorporating the drive circuit | |
| US5166702A (en) | LED printhead with improved current mirror driver and driver chip therefor | |
| US8149259B2 (en) | Drive device, LED array, LED head, and image forming apparatus provided therewith | |
| JP4498905B2 (ja) | 発光ユニット及び画像形成装置 | |
| EP0433087A2 (en) | Multiplexed light emitting diode printhead | |
| JP4371138B2 (ja) | 光ヘッド、その制御方法、および画像形成装置。 | |
| JP6468920B2 (ja) | 発光駆動回路及び画像形成装置 | |
| JP3322621B2 (ja) | 印字駆動用集積回路 | |
| JP3535189B2 (ja) | Ｌｅｄプリントヘッド | |
| JP4833945B2 (ja) | 基準電圧発生回路、駆動回路、光プリントヘッドおよび画像形成装置 | |
| US20250258460A1 (en) | Communication system and image-forming apparatus | |
| JP6457325B2 (ja) | 発光素子駆動システム及び画像形成装置 | |
| JP2948446B2 (ja) | 素子駆動用の集積回路装置及び発光装置 | |
| KR910005831Y1 (ko) | Led 전류 제어용 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |