JP3297101B2

JP3297101B2 - シリアルプリンタ

Info

Publication number: JP3297101B2
Application number: JP32486492A
Authority: JP
Inventors: 雅史鎌田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-11-10
Filing date: 1992-11-10
Publication date: 2002-07-02
Anticipated expiration: 2017-07-02
Also published as: JPH06143727A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリアルプリンタ装置
に関し、特に印字用ヘッドを搭載したキャリッジの移動
と記録ヘッドによる記録動作を同期させる同期信号発生
回路を備えたシリアルプリンタ装置に関する。

【０００２】

【従来の技術】シリアルプリンタは、記録手段の印字用
ヘッドを搭載するキャリッジを記録媒体に対して横方向
に走査させながら記録（印字）するものであるが、何ら
かの影響でキャリッジに速度変動が発生すると記録結果
の濃度ムラが起こる。特に、カラープリンタにおいては
カラーレジストレーションのズレが発生して問題とな
る。

【０００３】従来より、これらの問題を解消する１つの
方法として記録手段を搭載したキャリッジの装置本体に
対する移動量の検出を行い、この検出結果との同期を図
りながら記録手段による記録動作を行う構成が知られて
いる。

【０００４】即ち、本体側にリニアエンコーダのスケー
ル部を固定し、このスケール部に対して相対移動するキ
ャリッジ上にリニアエンコーダの検出部を搭載する一
方、この検出部からの出力信号を増幅してからキャリッ
ジの外部に取り出して、この増幅信号に同期して記録信
号を発生することにより、印字濃度ムラやカラーレジス
トレーションのズレの発生を防止するものである。

【０００５】図６は記録媒体と共に示すシリアルプリン
タ装置の要部斜視図である。図６において、一点鎖線で
示すキャリッジ１はインクジェット記録方式などの記録
部２を搭載する一方、外周面上に螺旋溝を形成した案内
軸体３によって案内され、案内軸体３の回転によって係
止部（図示せず）が螺旋溝に沿うように駆動されて、プ
ラテン４の外周面に巻き付けられている記録シート５に
対して図中の矢印方向に往復駆動されながら、記録シー
ト（記録媒体）５上にピッチＰでドットＤを記録して画
像、文字を形成するいわゆるシリアルプリンタを構成し
ている。

【０００６】このように構成されるキャリッジ１には同
期信号を得るためのエンコーダが内装されている。この
エンコーダは磁気式リニアエンコーダであり、針金の表
面上に形成された磁性体に例えば１８０ドット／インチ
（ｄｐｉ）や３６０ｄｐｉに相当する印字ピッチ密度で
磁気パターンを記録したり、リニアエンコーダのスケー
ル部６が装置本体７に固定される一方、ＭＲ素子などか
ら成る磁気ヘッド本体１０１がキャリッジ１の内部に固
定されており、キャリッジ１の移動による位置検出を可
能にしている。

【０００７】また、検出部１０１には、磁気ヘッド中の
ＭＲ素子からの出力信号を外部に引き出すためのフレキ
シブルプリント基板８が接続されており、コネクタ（図
示せず）に接点部９を接続するようにして、キャリッジ
１上に搭載されるキャリッジ基板１０４（破線で示す）
に接続するようにしている。

【０００８】このキャリッジ基板１０４および記録部２
は本体７（概略的に示す）上に固定されているプリンタ
制御回路基板１０９に対してフレキシブルケーブル１０
を介して電気的に接続されている。

【０００９】図７は、図６で示すシリアルプリンタ装置
の回路構成例を示すブロック図である。図７において、
キャリッジに搭載されて本体側に固定される磁気式リニ
アエンコーダのスケール部に着磁された情報の検出を行
ってキャリッジの相対移動位置の検出を行う磁気式リニ
アエンコーダの検出部１０１は、磁気抵抗効果に基づい
て動作するＭＲ素子から成る磁気検出素子１０２、１０
３を内蔵している。また、検出部１０１は、キャリッジ
に搭載されるキャリッジ基板１０４（図６で破線で示
す）に接続されている。このキャリッジ基板１０４は、
定電流回路１０５、１０６と、各検出素子によって検出
された各信号を差動増幅する差動増幅器１０７とを有
し、差動増幅器１０７から出力信号Ａ₀（または１０
８）を出力する。

【００１０】プリンタ制御回路基板１０９は、出力信号
Ａ₀をＡ／Ｄ変換するＡ／Ｄコンバータ１１２と、出力
信号Ａ₀と参照電圧を比較してパルス波形のカウンタパ
ルスＡ（または１１１）を発生するコンパレータ１１０
と、コンパレータ１１０の一方の端子の入力信号である
参照電圧Ｖ_ref（または１２０）を発生するＤ／Ａコン
バータ１１４と、カウンタパルスＡをカウントするカウ
ンタ／タイマ１１３と、システムを制御するＣＰＵ１１
５と、記憶装置であるＥＥＰＲＯＭ１１６、ＲＯＭ１１
７、ＲＡＭ１１８と、ＣＰＵ１１５のデータ、アドレ
ス、制御信号のバスであるＣＰＵバス１１９とを有す
る。なお、破線内に示す構成素子のうちの一部または全
部がＣＰＵ１１５内に組み込まれててもよい。

【００１１】次に、上記回路構成の動作を説明する。磁
気検出素子１０２、１０３には各々定電流回路１０５、
１０６を介して一定電流が供給されており、一定間隔で
磁気パターンが予め着磁された、本体側に固定された磁
気式リニアエンコーダのスケール部６（図６参照）に沿
って検出部１０１が移動すると、磁気検出素子１０２、
１０３の抵抗値が変化して、その抵抗値の変化量が電圧
変動として検知されて、差動増幅器１０７において増幅
された後、その増幅信号がコンパレータ１１０の一方の
入力端子に入力される。

【００１２】差動増幅器１０７からの出力信号Ａ₀は疑
似サイン波であるため、コンパレータ１１０において、
Ｄ／Ａコンバータ１１４から出力される参照電圧Ｖ_ref
と比較され、同期信号としてカウンタパルスＡが得られ
る。カウンタパルスＡはカウンタ／タイマ１１３に入力
されてカウントされ、そのカウント値がキャリッジの位
置を表すものである。なお、ＣＰＵ１１５は、システム
を制御するもので、ＣＰＵバス１１９を介して、ＥＥＰ
ＲＯＭ１１６、ＲＯＭ１１７、ＲＡＭ１１８とのデータ
の転送を行い、またＡ／Ｄコンバータ１１２、カウンタ
／タイマ１１３、Ｄ／Ａコンバータ１１４の制御を行
い、さらにシリアルプリンタとしてのその他の機能（例
えば、ホストとのインターフェース機能、各種モータの
制御、印字動作等）の制御を行う。

【００１３】以上説明したように、磁気式リニアエンコ
ーダの検出部から得られる出力信号Ａ₀は疑似サイン波
であるため、コンバータ１１０を用いてディジタル信号
（パルス波形）で表されるカウンタパルスＡに変換する
必要がある。一方、変換に用いられるコンパレータに入
力されて出力信号Ａ₀と比較される参照電圧Ｖ_refは出
力信号Ａ₀の平均値であることが望ましく、このため、
参照電圧Ｖ_refを出力信号Ａ₀の平均値となるように初
期調整する必要がある。

【００１４】以下に従来例の参照電圧Ｖ_refの初期調整
の手順を図８に示すフローチャートを用いて説明する
（Ｖ_ref初期調整１）。図８（ａ）は従来例の参照電圧
Ｖ_refの初期調整のメインルーチンである。図８（ａ）
において、キャリッジの移動を開始する（ステップＳ
１）。このときはまだリニアエンコーダからのカウンタ
パルスは正しく出力されていないでの、移動速度はわか
らない。このため、キャリッジや案内軸体などの機構部
品に基づく負荷を移動できる最小のトルクを予め求めて
おき、キャリッジの動きがあまり速過ぎない速度で移動
させるようにＣＰＵが指令する。次に、差動増幅器１０
７からの出力信号Ａ₀を検出して、Ａ₀の平均値が参照
電圧Ｖ_refとなるディジタル値をＤ／Ａコンバータ１１
４に出力する（ステップＳ２）。次に、キャリッジを初
期位置に戻す（ステップＳ３）。

【００１５】次に、図８（ｂ）を参照して前述のステッ
プＳ２の内容を詳しく説明すると、最初に、初期設定と
して、Ａ₀の測定回数を予め決められた数ｎ（１以上の
整数）をカウンタにセットし、同時にＡ₀の加算エリア
Ａ_sumをクリアする（ステップＳ１１）。次に、Ａ／Ｄ
コンバータ１１２を用いてＡ₀のデータをＡ／Ｄ変換し
た後、ＲＡＭ１１８に取り込む（ステップＳ１２）。次
いで、カウンタをデクリメントすると共にＡ_SUMにＡ₀
を加算する（ステップＳ１３）。次に、カウンタが０か
否かを判断し（ステップＳ１４）、０でない場合、ステ
ップＳ１２に戻り、０の場合にはステップＳ１５に進
む。即ち、カウンタが０になるまで、ステップＳ１２、
１３を繰り返す。ステップＳ１４でカウンタが０になる
と、キャリッジを停止させる（ステップＳ１５）。次い
で、Ａ_SUMを測定回数ｎで割ってＡ₀の平均値Ａ_aveを
求める（ステップＳ１６）。次に、Ｖ_ref＝Ａ_aveとな
るようなディジタル値をＤ／Ａコンバータ１１４に設定
する（ステップＳ１７）。最後に、ＥＥＰＲＯＭ１１６
にステップＳ１７で設定したディジタル値を記憶させ
る。

【００１６】前述のように、参照電圧Ｖ_ref初期調整時
にはキャリッジの移動速度が不明なため、Ａ₀のＡ／Ｄ
変換のサンプリング周期がＡ₀の疑似サイン波の周期Ｔ
_A0の整数倍となるような場合には平均値Ａ_aveと理想的
な参照電圧Ｖ_ref、即ちＡ₀のＤＣ成分との誤差が大き
くなることがある。このような場合を図９に示す。誤差
の大きい平均値Ａ_aveを参照電圧Ｖ_refとしてＤ／Ａコ
ンバータに設定すると、デューティー比が５０％から大
きくずれたカウンタパルスが出力されることになる。

【００１７】参照電圧Ｖ_refが理想的な参照電圧Ｖ_ref
の場合と、大きくずれた場合での平均値Ａ₀と参照電圧
Ｖ_refに相対的なずれΔＶが発生した場合を図１０に示
す。相対的なずれは、温度変化、リニアエンコーダのス
ケール部と検出部とのギャップの経時変化などによって
発生する。コンバータ出力の立ち下がりエッジに注目し
てみると、理想的なＶ_refの場合のエッジの変動Δｔに
比べて誤差の大きい参照電圧Ｖ_refの場合のΔｔ’が大
きいことがわかる。

【００１８】この従来例では、コンパレータの出力のエ
ッジに同期してドットを印字するので、エッジの変動が
大きいとピッチが等間隔でなくなるため、記録結果の濃
度むらが起こる。特にカラープリンタにおいては、カラ
ーレジストレーションのズレが発生するという問題があ
る。

【００１９】このため、前述の従来例の参照電圧Ｖ_ref
初期調整方法の欠点を改善した参照電圧初期調整方法を
用いたシリアルプリンタが先願の特許出願（整理番号２
４０４１４８）（特願平 − 号）に提案
されている。

【００２０】次に、提案されているシリアルプリンタに
ついて説明する。なお、シリアルプリンタのハードウエ
アは図６および図７に関連して既に説明した従来例と同
様な構成であるので、ハードウエアに関する説明は省略
する。図１１はコンパレータの参照電圧Ｖref の初期調
整のシーケンスを示したフローチャートである（Ｖ_ref
初期調整２）。

【００２１】図１１において、ステップＳ２１〜Ｓ２３
は、図８（ａ）で示した従来例のステップＳ１〜Ｓ３と
同一である。これらのステップＳ２１〜Ｓ２３で、カウ
ンタパルスＡ₀としてある程度正常な値が得られる。

【００２２】次に、キャリッジを再度移動させる（ステ
ップＳ２４）。次に、ステップＳ２５〜Ｓ２７を行う
が、これらのステップはキャリッジの速度制御ループで
ある。即ち、キャリッジの速度を検出し（ステップＳ２
５）、キャリッジ速度が同期したか否かを判断し（ステ
ップＳ２６）、同期してないときには、キャリッジ速度
を調整して（ステップＳ２７）、ステップＳ２５に戻
り、再度キャリッジの速度検出を行い、再びキャリッジ
速度が同期したか否かの判断を行い、同期するまでステ
ップＳ２５〜Ｓ２７を繰り返す。キャリッジ速度が同期
した場合には、次のステップであるステップＳ２８に進
む。

【００２３】ここで、ステップＳ２７のキャリッジの速
度調整は、カウンタ／タイマのカウンタパルスＡのカウ
ント値を読み取って、Ａ／Ｄコンバータのサンプリング
周期Ｔ_Sに対してＭＲ素子の出力Ａ₀の周期が以下の関
係式１が成り立つようにキャリッジの速度を調整するこ
とによって行う。Ｔ_S＝Ｔ_A0／２^m（ｍは１以上の整数）・・・・・（１）なお、関係式１が成り立つ例を図１２に示す。

【００２４】この際、Ｔ_Sが可変であれば、Ｔ_A0を変え
ずに、即ちキャリッジの移動速度を変えずに、Ｔ_sのみ
を関係式１が成立するように変えてもよい。

【００２５】次に、ステップＳ２８では、Ａ₀をＴ_sの
間隔でｎ回測定して平均値Ａ_aveを算出する。このステ
ップＳ２８は図８（ｂ）に関連して既に説明した従来例
のステップＳ１１〜Ｓ１８と同一である。ただし、測定
回数ｎは以下の関係式２を満足する必要がある。ｎ＝ｋ・２^m ・・・・・（２）（ただし、ｍは関係式１のｍと同一であり、ｋは１以上
の整数である）。関係式２が成り立つ例がやはり図１２
に示されている。この図１２の例では、ｍ＝２、ｋ＝
２、ｎ＝８である。

【００２６】ｎ回の測定の平均値Ａ_aveとＡ₀のＤＣ成
分が等しきなるためには、サンプリングのタイミングが
Ａ₀の１８０°位相がずれた点で行えばよく、図２の例
では、点２０１と点２０３、点２０２と点２０４、点２
０５と点２０７、点２０６と点２０８での値がそれぞれ
Ａ₀のＤＣレベルとの誤差を打ち消しあっていることが
わかる。

【００２７】そして、最後に、キャリッジを戻し（ステ
ップＳ２９）、Ｖ_refの初期調整が完了する。

【００２８】なお、前述の参照電圧Ｖ_ref初期調整のシ
ーケンスは、通常、シリアルプリンタが工場から出荷さ
れる前に１度だけ行われるが、Ａ₀出力の経時変化が大
きい場合には、例えば使用時に電源のオン後に初期化シ
ーケンスの中で参照電圧Ｖ_ref初期調整のシーケンスを
組み込んでおいてもよい。前述のように、ＥＥＰＲＯＭ
に記憶されたディジタル値はシリアルプリンタの電源オ
ン後の初期化シーケンスの中でＤ／Ａコンバータに設定
される。

【００２９】

【発明が解決しようとする課題】しかしながら、前述の
従来例または先願のシリアルプリンタの参照電圧初期調
整方法には、以下のような欠点があった。この欠点を図
１３を参照して説明すると、従来例または先願のシリア
ルプリンタの参照電圧初期調整方法でＡ₀の平均値を正
確に測定できても、Ａ₀のＤＣ成分がキャリッジの位置
によって変化すると、コンパレータの出力は図１３
（ｂ）のようにデューティー比が５０％から大きくずれ
てしまうだけでなく、Ａ₀のＤＣ成分の変化量がＡ₀の
平均値より大きくずれているキャリッジ位置ではカウン
タパルスＡを発生させることができなくなってしまう。

【００３０】このため、印字されるドットの位置や間隔
が乱れ、記録結果の品位を著しく損なうことになる。Ａ
₀のＤＣ成分のキャリッジ位置による変化は主に磁気式
リニアエンコーダのスケール部と検出部のＭＲ素子との
ギャップの変化に起因することが多い。キャリッジの全
移動範囲において、ギャップの変化を抑えることは困難
であり、機構的に高価なものとなる。

【００３１】したがって、本発明の目的は、磁気式リニ
アエンコーダのスケール部と検出部のＭＲ素子とのギャ
ップが一定でない場合でもキャリッジの全移動範囲にお
いて理想的な参照電圧を得るように参照電圧を初期調整
できるシリアルプリンタを提供することにある。

【００３２】

【課題を解決するための手段】前述の目的を達成するた
めに、本発明は、装置本体上で往復運動されかつ記録手
段を搭載したキャリッジの移動に対して同期を図りなが
ら記録手段により記録を行うシリアルプリンタ装置にお
いて、装置本体上に設けられたリニアエンコーダのスケ
ール部と、前記スケール部の位置を検出するために前記
キャリッジに搭載されたリニアエンコーダの検出部と、
該検出部から出力される信号を入力信号として受けて参
照電圧と比較して同期信号としてパルス波形の出力信号
を発生する同期信号発生回路手段と、該同期信号発生回
路手段に入力する前記参照電圧を初期調整するための参
照電圧初期調整手段とを有し、該参照電圧初期調整手段
は、前記キャリッジの移動範囲をブロック分けする移動
範囲ブロック化手段と、該移動範囲ブロック化手段によ
ってブロック分けされた各ブロック毎に参照電圧を算出
する参照電圧算出手段とを有することを特徴とするシリ
アルプリンタを採用するものである。

【００３３】

【実施例】次に、本発明の好ましい実施例を説明する。
図１は、本発明のシリアルプリンタの第１実施例の参照
電圧Ｖ_ref初期調整方法の動作を示すフローチャートで
ある（Ｖ_ref初期調整３）。なお、シリアルプリンタの
ハードウエアは、図６および図７に示す従来例や先願の
ものと同様であるので、ここでは省略する。

【００３４】図１において、最初に、前述のＶ_ref初期
調整２のステップ（図１１に示すステップＳ２１〜Ｓ２
９）を行う（ステップＳ３１）。次に、ブロック番号と
して１を設定し、即ちブロック番号を初期化し（ステッ
プＳ３２）、キャリッジの移動を開始し（ステップＳ３
３）、Ａ₀の加算カウンタと加算エリアＡ_SUMを初期化
する（ステップＳ３４）。次いで、Ａ／Ｄコンバータに
よってＡ₀電圧を測定し（ステップＳ３５）、加算カウ
ンタをインクレメントし（１を加算し）かつＡ_SUMにＡ
₀を加算し（ステップＳ３６）、カウンタ／タイマから
キャリッジの位置を検出する（ステップＳ３７）。

【００３５】次いで、キャリッジの位置が次のブロック
に至ったか否かを判断する（ステップＳ３８）。なお、
ここで、ブロックとは、キャリッジの移動範囲を所定の
間隔で予め分けた１単位を意味し、また前述のブロック
番号とは、キャリッジの移動に従ってインクレメントす
るブロック毎に付した連続番号を意味する。ステップＳ
３８において、次のブロックに至ってないと判断された
場合、次のブロックに至るまでステップＳ３５〜Ｓ３７
を繰り返す。

【００３６】ステップ３８において、キャリッジの位置
が次のブロックに至ったと判断されると、Ａ_SUMを加算
カウンタで割って平均値Ａ_aveを計算する（ステップＳ
３９）。次いで、このようにして得られた現在のブロッ
ク番号で示すキャリッジの位置における平均値Ａ_ave、
即ち参照電圧Ｖ_refとしてＤ／Ａコンバータに設定する
ためのディジタル値をＥＥＰＲＯＭの現在のブロック番
号に対応するエリアへ格納する（ステップＳ４０）。次
いで、ブロック番号をインクレメントし、即ち更新し
（ステップＳ４１）、更新したブロック番号が予め定め
られた最終ブロック番号（＝キャリッジ位置の分割数）
より大きいか否かが判断される（ステップＳ４２）。

【００３７】ステップＳ４２において、現在のブロック
番号が最終ブロック番号より大きくないと判断される
と、最終ブロック番号より大きくなるまで、ステップＳ
３４〜Ｓ４２まで繰り返す。このようにして、各ブロッ
ク毎の平均値Ａ_aveがＥＥＰＲＯＭの対応する各エリア
に格納される。そして、ステップＳ４２において、現在
のブロック番号が最終ブロック番号より大きいと判断さ
れると、キャリッジの停止を行い（ステップＳ４３）、
キャリッジを初期位置に戻す（ステップＳ４４）。

【００３８】次に、前述した図１に示すフローチャート
の動作を図２のタイミングチャートを参照しながら説明
する。図２は、キャリッジの位置に対する差動増幅器１
０７（図７参照）からの出力信号Ａ₀、Ａ₀のＤＣ成分
である理想的な参照電圧Ｖ_ref、その場合の理想的なカ
ウンタパルスＡ（ａ）、キャリッジ移動範囲全体におけ
るＡ₀の平均値をＶ_refとしたときのカウンタパルスＡ
（ｂ）、Ａ₀のブロック内の平均値をＶ_refとしたとき
のカウンタパルスＡ（ｃ）の関係を示したタイミングチ
ャートである。この実施例では、キャリッジの移動範囲
を４つのブロックに分けた場合を示している。

【００３９】図１のステップＳ３１で、カウンタパルス
Ａは、図２のＡ（ｂ）のように、理想的な波形でないも
ののキャリッジ位置のブロック分けには十分な程度に得
ることができる。１ブロックはカウンタパルスＡの周期
（例えば３６０ｄｐｉ）に比較して十分長くしてもよ
く、ブロックの境界の位置の精度も印字時に必要なキャ
リッジ位置検出精度に比較して大幅に低くてもよいた
め、ステップＳ３１の終了時点でのカウンタパルスＡは
あまり正確でなくともよい。

【００４０】ステップＳ３２で、ブロック番号を初期化
して、ステップＳ３３で、キャリッジの移動を開始す
る。ステップＳ３４でＡ₀の加算カウンタと加算エリア
Ａ_SUMを初期化し、ステップＳ３５〜３８で、キャリッ
ジ位置が現在のブロック番号の範囲を越えるまでＡ₀を
周期的にサンプリングしてＡ_SUMに加算して行き、ステ
ップＳ３９で現在のブロック番号におけるＡ₀の平均値
Ａ_aveを求め、ステップＳ４０で、Ｖ_ref＝Ａ_aveとす
るためのＤ／Ａコンバータに設定するためのディジタル
値をＥＥＰＲＯＭの現在のブロック番号に対応するエリ
アへ格納する。ステップＳ４１でブロック番号をインク
レメントして、ステップＳ４２で現在のブロック番号と
予め定められた最終ブロック番号（図２の実施例では
４）と比較し、現在のブロック番号が最終ブロック番号
を越えないうちはステップＳ３４〜４２を繰り返すこと
によって、各ブロックにおけるＡ₀の平均値をＶ_refと
してＤ／Ａコンバータに設定するあめのディジタル値を
ＥＥＰＲＯＭにそれぞれ格納していく。全ブロックにお
けるＶ_refのディジタル値をＥＥＰＲＯＭに格納し終え
たらステップＳ４３でキャリッジを停止し、ステップＳ
４４でキャリッジを元に戻す。

【００４１】図２のＡ（ｃ）は、各ブロック内のＡ₀の
平均値をＶ_refとするようにキャリッジの位置に合わせ
てＶ_refを段階状に変化させたときのカウンタパルスＡ
であり、Ｖ_refをキャリッジ移動範囲全体におけるＡ₀
の平均値とした場合のＡ（ｂ）の波形に比べて理想的な
Ａ（ａ）の波形に近づいている。

【００４２】また、ブロック数については、ＥＥＰＲＯ
Ｍのエリアの余裕とＡ₀のＤＣ成分の変動量によって最
適値を設定すればよい。例えば、Ａ₀のＤＣ成分の変動
量が大きく、ＥＥＰＲＯＭのエリアが十分空いていれば
ブロック数は多い方（即ち、ブロックは細かい方）が良
い。ブロックの分け方は一般的には等間隔にするのが良
いが、ソフトウエアの負荷とＥＥＰＲＯＭのエリアに余
裕があれば不等間隔でも良い。この場合、ブロックの境
界のキャリッジ位置もＥＥＰＲＯＭに記憶しておく必要
があるが、Ａ₀のＤＣ成分に局部的に大きな変動がある
場合などには有効である。

【００４３】次に、図３を参照して本発明の第１実施例
における印字時の動作説明をする。前述のようにキャリ
ッジの移動範囲をブロック分けしてブロック毎の参照電
圧Ｖ_refを設定したので、これに対応した印字動作が必
要となる。図３は、そのような場合の１行分の印字のフ
ローチャートを示す。このフローチャート中、ステップ
Ｓ５１〜５２と、ステップＳ５８〜Ｓ６０が本発明の第
１実施例として追加された部分であり、それ以外のステ
ップは従来例のものと同様である。

【００４４】図３において、ステップＳ５１で、ブロッ
ク番号として１を入れ、即ちブロック番号を初期化し、
ステップＳ５２で、ブロック番号１に対応する参照電圧
Ｖ_refをＤ／Ａコンバータに設定する。ステップＳ５３
で、キャリッジの移動を開始してステップＳ５４〜Ｓ５
６のループでキャリッジ速度を所定の速度に設定する。
即ち、ステップＳ５４で、キャリッジの速度を検出し、
ステップＳ５５で、所定の速度か否かを判断し、所定の
速度でない場合には、ステップＳ５６で、キャリッジの
速度を制御し、その後ステップＳ５４に戻り、所定の速
度になるまで、ステップＳ５４〜Ｓ５６を繰り返す。次
いで、ステップＳ５７で、所定の位置に印字する。

【００４５】次に、ステップＳ５８で、キャリッジの位
置を検出し、ステップＳ５９〜Ｓ６１で、現在どのブロ
ックにキャリッジがあるかを判断し、ブロックの境界を
越えたら参照電圧Ｖ_refをブロック番号に応じて設定し
直す。

【００４６】次に、ステップＳ６２で、１行分の印字が
終了したか否かを判断して、終了してない場合には、ス
テップＳ５７〜Ｓ６２を繰り返す。終了した場合には、
ステップＳ６４で、キャリッジを停止させ、ステップＳ
６５でラインフィードを行う。

【００４７】なお、双方向印字の場合には、図３のフロ
ーチャートのステップＳ５１、ステップＳ５９、ステッ
プＳ６０を以下のように変更するだけでよい。ステップＳ５１ブロック番号 ← 現在のキャリッジ
位置に応じたブロック番号ステップＳ５９前のブロック？ステップＳ６０ブロック番号 ← ブロック番号−１

【００４８】なお、図４（ａ）のようにブロックの境界
におけるＶ_refの階段状の変化が急激でカウンタパルス
Ａのノイズ発生原因となるような場合には、図４（ｂ）
のようにＤ／Ａコンバータへの設定を複数回に分けて行
うことでＶ_refの変化を穏やかにすることができる。

【００４９】次に、図５を参照して本発明の印字のため
の第２実施例を説明する。図５は第２実施例の回路ブロ
ック図である。図５に示す回路は、図７に示す従来例の
回路と比べてデータセレクタ１２２が追加されており、
他の構成は同様であるので、以下の説明は主にデータセ
レクタ１２２を中心に行い、他の構成に関する部分は既
に説明済みであるので省略する。

【００５０】ＣＰＵ１１５から書き込まれた複数のブロ
ック分のＤ／Ａコンバータ設定データをカウンタ／タイ
マ１１３からのセレクタ信号１２３に応じてデータセレ
クタ１２２を介して選択し、Ｄ／Ａコンバータ１１４に
設定する。これによって、Ｖ_refのキャリッジ位置に応
じた設定を、ソフトウエアの負荷を増加させることな
く、即ち、図３の１行分の印字フローチャートにおい
て、ステップＳ５１〜Ｓ５２、ステップＳ５８〜Ｓ６１
を除いた従来例と同様のフローチャートで行えるように
したものである。

【００５１】印字動作前の初期状態として、図１の実施
例で得られた各ブロックにおけるＶ_refのディジタルデ
ータを印字動作前にデータセレクタ１２２に予め設定し
ておくと共に、キャリッジ位置カウンタデータの各ブロ
ックに対応する上位数ビット分をセレクタ信号１２３と
してカウンタ／タイマ１１３からデータセレクタ１２２
に転送するように、カウンタ／タイマ１１３とデータセ
レクタ１２２を接続しておく。例えば、ブロックの分割
数を４とすれば、セレクタ信号１２３は２または３ビッ
トあればよい。

【００５２】印字動作に入って、キャリッジが移動する
と、それに応じてカウンタ／タイマ１１３内のキャリッ
ジ位置カウンタがアップ／ダウンすることによってセレ
クタ信号１２２が変化し、Ｄ／Ａコンバータ１１４に与
えられるＶ_refディジタルデータ１２４がデータセレク
タ１２２によって切り換えられる。なお、データセレク
タ１２２は、複数のデータが記憶できてかつそれらのデ
ータのうちの１つをセレクタ信号によって選択して出力
できる構成であればよいので、データセレクタとしては
例えばデュアルポートＲＡＭを用いてセレクタ信号を片
方のポートのアドレスに接続する構成であってもよい。

【００５３】また、図４（ａ）のように、ブロックの境
界におけるＶ_refの階段状の変化が急激でカウンタパル
スＡのノイズの発生原因となるような場合には、Ｄ／Ａ
コンバータ１１４の出力１２０をローパスフィルタ（図
示せず）を通してコンパレータ１１０に入力すればよ
い。

【００５４】

【発明の効果】以上説明したように、キャリッジ位置に
応じた参照電圧Ｖ_refを予め測定して格納するためのソ
フトウエアと、印字動作中にキャリッジ位置に応じて格
納した参照電圧Ｖ_refをリアルタイムで選択するソフト
ウエアまたはハードウエアとを設けることによって、キ
ャリッジ位置に起因してコンパレータに入力される差動
増幅器の出力のＤＣ成分が大きく変化してもキャリッジ
の移動範囲全域にわたって良好なコンパレータの出力で
あるカウンタパルスが得られるため、キャリッジの位置
検出精度が向上し、シリアルプリンタの記録結果の品位
を向上させることができる。

【００５５】また、カウンタパルスの波形をデューティ
ー比５０％の理想的な波形に近づけることができるた
め、差動増幅器出力の経時変化に対して余裕が大きく、
したがって、印字品位の経時的劣化の度合いを低減する
ことができる。このことは参照電圧Ｖ_refの初期調整の
シーケンスを実行する頻度を低下してもよいということ
を意味し、ユーザーの使用感を向上させる。

【図面の簡単な説明】

【図１】図１は、本発明のシリアルプリンタの第１実施
例におけるコンパレータ参照電圧の初期調整シーケンス
のフローチャートである。

【図２】図２は、第１実施例のキャリッジ位置に対する
コンパレータの入力Ａ₀、参照電圧Ｖ_ref、コンパレー
タ出力Ａ間の関係を示すタイミングチャートである。

【図３】図３は、第１実施例の１行分の印字シーケンス
を示すフローチャートである。

【図４】図４は、第１実施例の参照電圧Ｖ_refの変化量
の低減を方法を説明するためのタイミングチャートであ
る。

【図５】図５は、印字のための第２の実施例の回路構成
例を示すブロック図である。

【図６】図６は、シリアルプリンタ装置の要部斜視図で
ある。

【図７】図７は、従来例の回路構成例のブロック図であ
る。

【図８】図８は、従来例の参照電圧Ｖ_refの初期調整の
シーケンスを示すフローチャートである。

【図９】図９は、従来例のサンプリング周期がコンパレ
ータの入力信号の周期の整数倍のときのカウンタパルス
の波形を示すタイミングチャートである。

【図１０】図１０は、従来例のコンパレータの入力信号
と参照電圧の相対的なずれが発生した場合のカウンタパ
ルスのデューテュー比、エッジ位置の変化を示すタイミ
ングチャートである。

【図１１】図１１は、先願の参照電圧初期調整シーケン
スのフローチャートである。

【図１２】図１２は、先願の同期タイミングを示すタイ
ミングチャートである。

【図１３】図１３は、従来例のキャリッジ位置に対する
コンパレータの入力信号、参照電圧、コンパレータの出
力信号の関係を示すタイミングチャートである。

【符号の説明】

１キャリッジ２記録部３案内軸体４プラテン５記録シート６磁気式リニアエンコーダのスケール部７本体８フレキシブル基板９接点部１０フレキシブルケーブル１０１検出部１０２、１０３ＭＲ素子１０４キャリッジ基板１０５、１０６定電流回路１０７差動増幅器１０８出力信号Ａ₀ １０９プリンタ制御回路基板１１０コンパレータ１１１カウンタパルス１１２Ａ／Ｄコンバータ１１３カウンタ／タイマ１１４Ｄ／Ａコンバータ１１５ＣＰＵ１１６ＥＥＰＲＯＭ１１７ＲＯＭ１１８ＲＡＭ１１９ＣＰＵバス１２０参照電圧Ｖ_ref １２２データセレクタ１２３セレクタ信号１２４Ｄ／Ａコンバータ

Claims

(57)【特許請求の範囲】

【請求項１】装置本体上で往復運動されかつ記録手段
を搭載したキャリッジの移動に対して同期を図りながら
記録手段により記録を行うシリアルプリンタ装置におい
て、装置本体上に設けられたリニアエンコーダのスケール部
と、前記スケール部の位置を検出するために前記キャリッジ
に搭載されたリニアエンコーダの検出部と、該検出部から出力される信号を入力信号として受けて参
照電圧と比較して同期信号としてパルス波形の出力信号
を発生する同期信号発生回路手段と、該同期信号発生回路手段に入力する前記参照電圧を初期
調整するための参照電圧初期調整手段とを有し、該参照電圧初期調整手段は、前記キャリッジの移動範囲
をブロック分けする移動範囲ブロック化手段と、該移動
範囲ブロック化手段によってブロック分けされた各ブロ
ック毎に参照電圧を算出する参照電圧算出手段とを有す
ることを特徴とするシリアルプリンタ。
【請求項２】請求項１記載のシリアルプリンタにおい
て、前記移動範囲ブロック化手段によってキャリッジの
移動範囲をブロック分けする前に、キャリッジの速度を
制御する速度制御手段をさらに有することを特徴とする
シリアルプリンタ。
【請求項３】請求項２記載のシリアルプリンタにおい
て、前記速度制御手段は前記キャリッジの移動速度と前
記出力信号をサンプリングするサンプリング周期とを同
期させる速度同期手段から成ることを特徴とするシリア
ルプリンタ。
【請求項４】請求項３記載のシリアルプリンタにおい
て、前記速度同期手段が、前記出力信号の周期Ｔ_A0、サ
ンプリング周期Ｔ_S、および測定回数ｎの間に、Ｔ_S＝
Ｔ_A0／２^m（ｍは１以上の整数）、ｎ＝ｋ・２^m（ただ
し、ｍは前式のｍと同一であり、ｋは１以上の整数であ
る）の関係式を成立させるように構成されていることを
特徴とするシリアルプリンタ。
【請求項５】請求項１記載のシリアルプリンタにおい
て、前記参照電圧算出手段は、各ブロック毎にサンプリ
ングに基づいて所定の測定回数だけ前記出力信号の値を
測定する測定手段と、該測定手段から得られた値をサン
プリング数で平均して参照電圧を得る手段とを有するこ
とを特徴とするシリアルプリンタ。
【請求項６】請求項５記載のシリアルプリンタにおい
て、前記得られた参照電圧を格納する記憶手段をさらに
有することを特徴とするシリアルプリンタ。
【請求項７】請求項１記載のシリアルプリンタにおい
て、各ブロック毎の参照電圧に基づいて１行分を印字す
る印字手段をさらに有することを特徴とするシリアルプ
リンタ。
【請求項８】請求項７記載のシリアルプリンタにおい
て、前記参照電圧算出手段によって算出された各ブロッ
ク毎の参照電圧を格納する記憶手段をさらに有し、前記
印字手段は、キャリッジ位置を検出するキャリッジ位置
検出手段と、該キャリッジ位置検出手段によって検出さ
れた位置に基づいてどのブロックにキャリッジがあるか
を決定するブロック決定手段と、ブロック毎に前記ブロ
ック決定手段によって決定されたブロックに対応する前
記参照電圧を前記記憶手段から読み出して設定する参照
電圧設定手段とを有し、ブロック毎に前記参照電圧設定
手段によって設定された参照電圧を用いて印字すること
を特徴とするシリアルプリンタ。
【請求項９】請求項８記載のシリアルプリンタにおい
て、前記参照電圧設定手段は、ブロック番号を初期化す
るブロック番号初期化手段と、ブロック番号をインクレ
メントするブロック番号インクレメント手段と、キャリ
ッジ位置に基づいてブロック番号がインクレメントする
毎に参照電圧を前記記憶手段から読み出して設定する手
段とを有することを特徴とするシリアルプリンタ。
【請求項１０】請求項８記載のシリアルプリンタにお
いて、前記参照電圧設定手段は、キャリッジ位置を表す
セレクタ信号が入力されて該セレクタ信号に基づいて参
照電圧を前記記憶手段から読み出して出力するデータセ
レクタ回路から成ることを特徴とするシリアルプリン
タ。
【請求項１１】請求項７記載のシリアルプリンタにお
いて、前記印字手段によって印字を行う前に、キャリッ
ジを所定の速度に設定することを特徴とするシリアルプ
リンタ。
【請求項１２】請求項１記載のシリアルプリンタにお
いて、前記参照電圧初期調整手段から得られた前記参照
電圧をＤ／Ａ変換して前記同期信号発生回路の比較手段
に入力するためのＤ／Ａコンバータをさらに有すること
を特徴とするシリアルプリンタ。